CN101551791B - 一种数字接口采样速率的转换方法及装置 - Google Patents
一种数字接口采样速率的转换方法及装置 Download PDFInfo
- Publication number
- CN101551791B CN101551791B CN2009100786102A CN200910078610A CN101551791B CN 101551791 B CN101551791 B CN 101551791B CN 2009100786102 A CN2009100786102 A CN 2009100786102A CN 200910078610 A CN200910078610 A CN 200910078610A CN 101551791 B CN101551791 B CN 101551791B
- Authority
- CN
- China
- Prior art keywords
- domain data
- block
- time
- frequency domain
- factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
本发明提供一种数字接口采样速率的转换方法及装置。所述方法包括如下步骤：A.对输入的时域数据进行分块，得到第一时域数据块；B.对所述第一时域数据块进行快速傅立叶变换，得到第一频域数据块；C.根据采样速率的转换倍数对所述第一频域数据块进行补零或者截短，得到第二频域数据块；D.对所述第二频域数据块进行快速逆傅立叶变换，得到并输出第二时域数据块。本发明通过在频域对数据块长度进行处理(补零或者截短)达到采样速率转换的目的，一方面降低了系统设计的复杂度(省去了繁杂的抗混叠/抗镜像滤波器)，并减少了额外的采样时钟，另一方面使单位样点的计算量和群时延大大降低。
Description
技术领域
本发明属于数字信号处理技术领域，特别涉及一种数字接口采样速率的转换方法及装置。
背景技术
随着数字信号处理技术和半导体技术的发展，数字接口以其较低的成本可以很好的满足宽带高速数据业务的需求，已经成为了业内研究的热点。
在芯片之间的互连时，通常会遇到不同芯片之间的接口速率不同的情况，这样就要求对数字接口的采样速率进行转换。如图1所示，现有技术的数字接口采样速率的转换方法是在时域进行，采用的是插值+抗镜像/抗混叠滤波+抽取的办法。
由于抗镜像/抗混叠滤波器的阶数随着转换因子(包括，插值因子P和抽取因子Q)的增加而成倍的增加，因此当转换因子比较大时，滤波器的阶数非常高，系统开销很大，而且会带来很大的群时延。
为了减小系统开销和群时延，通常采用多级插值/抽取的方法。但是，多级插值/抽取不但设计复杂，而且需要很多采样时钟，对各级采样时钟的同步要求也很严格。特别当转换因子不可约的情况下，必须采用阶数很高的滤波器，系统开销和群时延就更大了。
发明内容
本发明所要解决的技术问题是提供一种数字接口采样速率的转换方法及装置，以降低单位样点的计算量和群时延。
为解决上述技术问题，本发明提供技术方案如下：
一种数字接口采样速率的转换方法，包括如下步骤：
A、对输入的时域数据进行分块，得到第一时域数据块；
B、对所述第一时域数据块进行快速傅立叶变换，得到第一频域数据块；
C、根据采样速率的转换倍数对所述第一频域数据块进行补零或者截短，得到第二频域数据块；
D、对所述第二频域数据块进行快速逆傅立叶变换，得到并输出第二时域数据块。
上述的转换方法，步骤C中还包括，对补零或者截短得到的数据块进行匹配滤波，得到所述第二频域数据块。
上述的转换方法，步骤A中，根据采样速率的转换倍数来对输入的时域数据进行分块。
上述的转换方法，其中，所述采样速率的转换倍数为P/Q，P为插值因子，Q为抽取因子，且P的因数的个数大于Q的因数的个数；步骤A中，取P的一个因数N1作为循环周期，将输入的时域数据分割成长度为int(Q/N1)或者int(Q/N1)+1的所述第一时域数据块，其中，int()为取整运算；步骤C中，将所述第一频域数据块补零或者截短到长度为P/N1的所述第二频域数据块。
上述的转换方法，其中，所述采样速率的转换倍数为P/Q，P为插值因子，Q为抽取因子，且P的因数的个数小于Q的因数的个数；步骤A中，取Q的一个因数N2作为循环周期，将输入的时域数据分割成长度为Q/N2的所述第一时域数据块；步骤C中，将所述第一频域数据块补零或者截短到长度为int(P/N2)或者int(P/N2)+1的所述第二频域数据块，其中，int()为取整运算。
上述的转换方法，步骤C中，当P大于Q时，进行补零，反之则进行截短。
上述的转换方法，步骤D之后还包括，通过将所述第二时域数据块与一校准矢量相乘来对所述第二时域数据块进行校准。
上述的转换方法，其中，所述校准矢量根据对一个循环周期内的输入数据与输出数据进行比较得到。
一种数字接口采样速率的转换装置，包括：
数据分块模块，用于根据采样速率的转换倍数对输入的时域数据进行分块，得到第一时域数据块；
时域频域转换模块，用于对所述第一时域数据块进行快速傅立叶变换，得到第一频域数据块；
采样速率转换模块，用于根据采样速率的转换倍数P/Q对所述第一频域数据块进行补零或者截短，得到第二频域数据块，其中，P为插值因子，Q为抽取因子，当P大于Q时，进行补零，反之则进行截短；
频域时域转换模块，用于对所述第二频域数据块进行快速逆傅立叶变换，得到并输出第二时域数据块；
其中，当P的因数的个数大于Q的因数的个数时：所述数据分块模块进一步用于，取P的一个因数N1作为循环周期，将输入的时域数据分割成长度为int(Q/N1)或者int(Q/N1)+1的所述第一时域数据块，其中，int()为取整运算；所述采样速率转换模块进一步用于，将所述第一频域数据块补零或者截短到长度为P/N1的所述第二频域数据块；
当P的因数的个数小于Q的因数的个数时：所述数据分块模块进一步用于，取Q的一个因数N2作为循环周期，将输入的时域数据分割成长度为Q/N2的所述第一时域数据块；所述采样速率转换模块进一步用于，将所述第一频域数据块补零或者截短到长度为int(P/N2)或者int(P/N2)+1的所述第二频域数据块。
上述的转换装置，其中，所述采样速率转换模块中还包括：匹配滤波模块，用于对补零或者截短得到的数据块进行匹配滤波，得到所述第二频域数据块。
上述的转换装置还包括：输出校准模块，用于通过将所述第二时域数据块与一校准矢量相乘来对所述第二时域数据块进行校准。
本发明实施例提供的数字接口采样速率的转换方法和装置，通过在频域对数据块长度进行处理(补零或者截短)达到采样速率转换的目的。该方案在保证采样速率转换后的频谱和EVM(误差矢量幅度)的前提下，一方面降低了系统设计的复杂度(省去了繁杂的抗混叠/抗镜像滤波器)，并减少了额外的采样时钟，另一方面使单位样点的计算量和群时延大大降低。
附图说明
图1为现有技术的数字接口采样速率的转换方法示意图；
图2为本发明实施例的数字接口采样速率的转换方法流程图；
图3为本发明实施例的数字接口采样速率的转换装置结构图。
具体实施方式
参照图2，本发明实施例的数字接口采样速率的转换方法，包括如下步骤：
步骤201：对输入的时域数据进行分块；
优选地，根据采样速率的转换倍数来对输入的时域数据进行分块。假设采样速率的转换倍数为P/Q，其中，P为插值因子，Q为抽取因子，具体分块方法如下：
首先将抽取因子(Q)和插值因子(P)进行分解，找出因数比较多的因子。如果P的因数的个数大于Q的因数的个数，则取P的一个因数N1作为循环周期，将输入的时域数据分割成长度为int(Q/N1)或者int(Q/N1)+1的数据块(此即为采样速率转换前的数据块，相应地，采样速率转换后的数据块长度则固定为P/N1，参见步骤203)，其中，int()为取整运算。这里，N1的选取还可以进一步结合系统的需要(系统时延、采样偏差)进行考虑。
如果P的因数的个数小于Q的因数的个数，则取Q的一个因数N2作为循环周期，将输入的时域数据分割成长度为Q/N2的数据块，此种情况下，采样速率转换前的数据块长度固定。相应地，采样速率转换后的数据块长度不固定，为int(P/N2)或者int(P/N2)+1，参见步骤203。同样，这里，N2的选取还可以进一步结合系统的需要(系统时延、采样偏差)进行考虑。
如果P的因数的个数大于Q的因数的个数，在本步骤中，还可以对采样偏差进行控制，即，通过控制在一个循环周期N1中的所述分割长度int(Q/N1)和int(Q/N1)+1的次序，使得到当前时刻的累计采样偏差最小，并且使得在一个循环周期中的累计采样偏差为零。采样速率转换前的数据块长度有两种，长度为len1＝int(Q/N1)时，采样偏差为：error1＝(len1×N1-Q)/Q，长度为len2＝int(Q/N1)+1时，采样偏差为：error2＝(len2×N1-Q)/Q。很显然error1＜0，error2＞0，这样使数据块长度在len1和len2之间交替，就能使采样偏差控制在一个范围内，不至于导致采样偏差的积累，对len1和len2的交替进行反复的优化，能够保证到当前时刻的累计采样偏差最小，而且在一个循环周期(采样速率转换后P长度的数据块)内的采样误差归零。
举例说明，假设P/Q＝384/325，很显然384的因子较多，选择N1＝8，采样速率转换前的数据块长度可变，为int(325/8)＝40或者int(325/8)＝40+1，采样速率转换后的数据块长度固定为384/8＝48，并对分割长度40、41的次序进行优化，如下：
| 数据块计数 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 转换前长度 | 41 | 40 | 41 | 41 | 40 | 41 | 40 | 41 |
| 转换后长度 | 48 | 48 | 48 | 48 | 48 | 48 | 48 | 48 |
| 采样偏差 | 3/325 | -2/325 | 1/325 | 4/325 | -1/325 | 2/325 | -3/325 | 0 |
步骤202：对分块得到的数据块进行快速傅立叶变换，得到频域数据块；
本发明实施例提供的数字接口采样速率的转换方法，通过在频域对数据长度进行处理(补零或者截短)达到采样速率转换的目的，因此，需要将分块得到的数据块通过快速傅立叶变换从时域转换到频域。考虑到对数据块进行采样速率转换后在时域需要进行重叠相加(或者重叠保留)，应该根据匹配滤波器的长度选择合适的快速傅立叶变换器的长度。
步骤203：根据采样速率的转换倍数对频域数据块进行补零或者截短，得到采样速率转换后的频域数据块；
如前所述，如果P的因数的个数大于Q的因数的个数，则采样速率转换后的数据块长度固定为P/N1。也就是说，在本步骤中，将所述频域数据块补零或者截短到P/N1。
如果P的因数的个数小于Q的因数的个数，则采样速率转换后的数据块长度不固定，为int(P/N2)或者int(P/N2)+1。也就是说，在本步骤中，将所述频域数据块补零或者截短到int(P/N2)或者int(P/N2)+1。
对于P/Q大于1应进行补零，相反应进行截短。频域补零增加了采样点，但是不存在镜像，因此不需要抗镜像滤波；频域截短减少了采样点，不会使带外信号混叠到带内，因此不需要抗混叠滤波。
如果P的因数的个数小于Q的因数的个数，在本步骤中，还可以对采样偏差进行控制，即，通过控制在一个循环周期N2中的所述补零或者截短长度int(P/N2)和int(P/N2)+1的次序，使得到当前时刻的累计采样偏差最小，并且使得在一个循环周期中的累计采样偏差为零。具体控制方法类似于步骤201中的采样偏差控制方法。
举例说明，假设P/Q＝325/384，很显然384的因子较多，选择N2＝8，采样速率转换前的数据块长度固定为384/8＝48，采样速率转换后的数据块长度可变，为int(325/8)＝40或者int(325/8)＝40+1，并对截短长度40、41的次序进行优化，如下：
| 数据块计数 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 转换前长度 | 48 | 48 | 48 | 48 | 48 | 48 | 480 | 48 |
| 转换后长度 | 41 | 40 | 41 | 41 | 40 | 41 | 40 | 41 |
| 采样偏差 | 3/325 | -2/325 | 1/325 | 4/325 | -1/325 | 2/325 | -3/325 | 0 |
在本发明的另一实施例中，还可以在频域对采样速率转换后的数据块进行匹配滤波，即将速率转换得到的频域数据块与低频窗相乘，以进一步减少系统开销和额外的群时延。
步骤204：对采样速率转换后的频域数据块进行快速逆傅立叶变换，输出采样速率转换后的时域数据块。显然，快速逆傅立叶变换器的长度应当与快速傅立叶变换器的长度相同。
对于分数倍转换，还可以对输出的时域数据块进行校准，具体是通过将所述时域数据块与一校准矢量相乘来得到校准后的时域数据块。对输出的时域数据与输入的时域数据进行比较，并对两者的偏差进行统计，就能够得到所述校准矢量。考虑到采样偏差带来的影响跟参考数据源不相关，实际上取一个循环周期的数据就能得到所述校准矢量。
参照图3，本发明实施例还提供一种数字接口采样速率的转换装置，包括：
数据分块模块，用于对输入的时域数据进行分块，得到第一时域数据块；
时域频域转换模块，用于对所述第一时域数据块进行快速傅立叶变换，得到第一频域数据块；
采样速率转换模块，用于根据采样速率的转换倍数对所述第一频域数据块进行补零或者截短，得到第二频域数据块；
频域时域转换模块，用于对所述第二频域数据块进行快速逆傅立叶变换，输出第二时域数据块。
在本发明另一实施例的装置中还包括匹配滤波模块(图未示)，用于对所述第二频域数据块进行匹配滤波；
所述频域时域转换模块，进一步用于对经匹配滤波后的第二频域数据块进行快速逆傅立叶变换，输出第二时域数据块。
在本发明另一实施例的装置中还包括输出校准模块(图未示)，用于通过将所述第二时域数据块与一校准矢量相乘来对所述第二时域数据块进行校准。
与传统的方案比较，本发明实施例的方案计算量小，能够节省硬件实现的资源。
以384/325倍转换为例，经过优化的传统方案设计为：16/13转换+8/5转换+3/5转换。中间需要三个抗混叠/抗镜像滤波器，经过多次优化得到阶数分别为：86、46、26阶。假设源数据为TD-SCDMA(时分同步码分多址)的一个时隙(输出为5.12Mbps，3456个采样点)，RRC滤波器长度为65阶，则采用传统方案得到一个时隙的乘法运算量为6M，累加器运算量为6M。而采用本发明实施例的方案，乘法运算量为72K，加法运算量为71K，乘法和加法的运算量仅为传统方案的1％左右。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。
Claims (7)
1.一种数字接口采样速率的转换方法，其特征在于，包括如下步骤：
A、根据采样速率的转换倍数对输入的时域数据进行分块，得到第一时域数据块；
B、对所述第一时域数据块进行快速傅立叶变换，得到第一频域数据块；
C、根据采样速率的转换倍数P/Q对所述第一频域数据块进行补零或者截短，得到第二频域数据块，其中，P为插值因子，Q为抽取因子，当P大于Q时，进行补零，反之则进行截短；
D、对所述第二频域数据块进行快速逆傅立叶变换，得到并输出第二时域数据块；
其中，当P的因数的个数大于Q的因数的个数时：步骤A中，取P的一个因数N1作为循环周期，将输入的时域数据分割成长度为int(Q/N1)或者int(Q/N1)+1的所述第一时域数据块，其中，int()为取整运算；步骤C中，将所述第一频域数据块补零或者截短到长度为P/N1的所述第二频域数据块；
当P的因数的个数小于Q的因数的个数时：步骤A中，取Q的一个因数N2作为循环周期，将输入的时域数据分割成长度为Q/N2的所述第一时域数据块；步骤C中，将所述第一频域数据块补零或者截短到长度为int(P/N2)或者int(P/N2)+1的所述第二频域数据块。
2.如权利要求1所述的转换方法，其特征在于：
步骤C中还包括，对补零或者截短得到的数据块进行匹配滤波，得到所述第二频域数据块。
3.如权利要求1或2所述的转换方法，其特征在于：
步骤D之后还包括，通过将所述第二时域数据块与一校准矢量相乘来对所述第二时域数据块进行校准。
4.如权利要求3所述的转换方法，其特征在于：
所述校准矢量根据对一个循环周期内的输入数据与输出数据进行比较得到。
5.一种数字接口采样速率的转换装置，其特征在于，包括：
数据分块模块，用于根据采样速率的转换倍数对输入的时域数据进行分块，得到第一时域数据块；
时域频域转换模块，用于对所述第一时域数据块进行快速傅立叶变换，得到第一频域数据块；
采样速率转换模块，用于根据采样速率的转换倍数P/Q对所述第一频域数据块进行补零或者截短，得到第二频域数据块，其中，P为插值因子，Q为抽取因子，当P大于Q时，进行补零，反之则进行截短；
频域时域转换模块，用于对所述第二频域数据块进行快速逆傅立叶变换，得到并输出第二时域数据块；
其中，当P的因数的个数大于Q的因数的个数时：所述数据分块模块进一步用于，取P的一个因数N1作为循环周期，将输入的时域数据分割成长度为int(Q/N1)或者int(Q/N1)+1的所述第一时域数据块，其中，int()为取整运算；所述采样速率转换模块进一步用于，将所述第一频域数据块补零或者截短到长度为P/N1的所述第二频域数据块；
当P的因数的个数小于Q的因数的个数时：所述数据分块模块进一步用于，取Q的一个因数N2作为循环周期，将输入的时域数据分割成长度为Q/N2的所述第一时域数据块；所述采样速率转换模块进一步用于，将所述第一频域数据块补零或者截短到长度为int(P/N2)或者int(P/N2)+1的所述第二频域数据块。
6.如权利要求5所述的转换装置，其特征在于，所述采样速率转换模块中还包括：匹配滤波模块，用于对补零或者截短得到的数据块进行匹配滤波，得到所述第二频域数据块。
7.如权利要求5或6所述的转换装置，其特征在于，还包括：输出校准模块，用于通过将所述第二时域数据块与一校准矢量相乘来对所述第二时域数据块进行校准。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100786102A CN101551791B (zh) | 2009-02-27 | 2009-02-27 | 一种数字接口采样速率的转换方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100786102A CN101551791B (zh) | 2009-02-27 | 2009-02-27 | 一种数字接口采样速率的转换方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101551791A CN101551791A (zh) | 2009-10-07 |
| CN101551791B true CN101551791B (zh) | 2010-07-28 |
Family
ID=41156039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100786102A Expired - Fee Related CN101551791B (zh) | 2009-02-27 | 2009-02-27 | 一种数字接口采样速率的转换方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101551791B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101729469B (zh) * | 2009-11-25 | 2013-01-23 | 北京天碁科技有限公司 | 一种多速率处理系统 |
| CN102545834B (zh) * | 2010-12-21 | 2015-02-18 | 普天信息技术研究院有限公司 | 一种基于dsp高速采样信号实时滤波的方法和装置 |
| CN104050147B (zh) * | 2013-03-13 | 2017-04-05 | 刘湘辉 | 将时域信号转换成频域信号的方法与系统 |
| CN105897632A (zh) * | 2015-01-26 | 2016-08-24 | 中兴通讯股份有限公司 | 一种数据处理的方法和装置 |
-
2009
- 2009-02-27 CN CN2009100786102A patent/CN101551791B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101551791A (zh) | 2009-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101551791B (zh) | 一种数字接口采样速率的转换方法及装置 | |
| CN113346871B (zh) | 多通道多相多速率适配fir数字滤波处理架构 | |
| JP6256348B2 (ja) | 高速フーリエ変換回路、高速フーリエ変換処理方法及び高速フーリエ変換処理プログラム | |
| CN103268308A (zh) | 支持混合基dft的计算装置及方法 | |
| Mahdavi et al. | A low latency and area efficient FFT processor for massive MIMO systems | |
| US9954514B2 (en) | Output range for interpolation architectures employing a cascaded integrator-comb (CIC) filter with a multiplier | |
| CN103270697A (zh) | 数字滤波电路和数字滤波控制方法 | |
| CN102891662B (zh) | 一种通用的速率下变换、上变换装置及方法 | |
| CN102158451A (zh) | 高速多载波多相内插滤波方法和装置 | |
| CN105403769A (zh) | 一种基于fft短时傅里叶分析的电路结构及其控制方法 | |
| Al-Dulaimi et al. | Design and Implementation of Communication Digital FIR Filter for Audio Signals on the FPGA Platform. | |
| CN101895273B (zh) | 多制式数据的滤波器及滤波方法 | |
| CN113452501B (zh) | 时间同步中分数延时值确定方法、装置、终端及存储介质 | |
| CN106936405A (zh) | 基于fpga实现单路数字fir滤波器的方法及装置 | |
| JP5557339B2 (ja) | デシメーションフィルタ及びデシメーション処理方法 | |
| CN108281149B (zh) | 一种基于加Blackman窗的FIR滤波器的音频采样率转换方法及系统 | |
| KR101297085B1 (ko) | 가변 고속 푸리에 변환 장치 및 그 방법 | |
| US20240007337A1 (en) | Crest factor reduction cancellation pulse having a reduced length | |
| Madheswaran et al. | Implementation And Comparison Of Different CIC Filter Structure For Decimation | |
| Tayal et al. | Partial product based improved reconfigurable FIR filter with control logic for automated guided vehicles on virtex-7 FPGA | |
| US20230418899A1 (en) | Fast fourier transform (fft) butterfly circuit for a dynamically reconfigurable oversampled channelizer | |
| US20230421425A1 (en) | Fast fourier transform (fft) sample reorder circuit for a dynamically reconfigurable oversampled channelizer | |
| EP2533441B1 (en) | Channel estimate interpolation circuit and channel estimate interpolation method | |
| US20230421137A1 (en) | Polyphase filter for a dynamically reconfigurable oversampled channelizer | |
| CN112187215B (zh) | 一种级联半带插值滤波器结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100728 Termination date: 20180227 |