KR101031204B1 - 아날로그-디지털 변환기에서 다중 아날로그 신호의 변환 - Google Patents

아날로그-디지털 변환기에서 다중 아날로그 신호의 변환 Download PDF

Info

Publication number
KR101031204B1
KR101031204B1 KR1020087022021A KR20087022021A KR101031204B1 KR 101031204 B1 KR101031204 B1 KR 101031204B1 KR 1020087022021 A KR1020087022021 A KR 1020087022021A KR 20087022021 A KR20087022021 A KR 20087022021A KR 101031204 B1 KR101031204 B1 KR 101031204B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
digital
analog
radio frequency
Prior art date
Application number
KR1020087022021A
Other languages
English (en)
Other versions
KR20080100254A (ko
Inventor
다니엘 에프 필리포비치
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20080100254A publication Critical patent/KR20080100254A/ko
Application granted granted Critical
Publication of KR101031204B1 publication Critical patent/KR101031204B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H03M3/472—Shared, i.e. using a single converter for multiple channels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

다중 아날로그 신호 변환기 (100) 는 단일 아날로그-디지털 변환기 (ADC; 102) 를 사용하여 다중 아날로그 신호 (104, 106) 를 디지털 신호 (112, 114) 로 동시에 변환한다. 제 1 중심 주파수에서의 제 1 아날로그 신호 (104) 및 제 2 중심 주파수에서의 제 2 아날로그 신호 (106) 가, 제 1 아날로그 신호 (104) 에 대응하는 제 1 디지털 신호 (112) 및 제 2 아날로그 신호 (106) 에 대응하는 제 2 디지털 신호 (114) 를 포함하는 복합 디지털 신호(110) 를 생성하기 위해 ADC (102) 에 의해 프로세싱된다. 복합 디지털 신호 (110) 는 제 2 디지털 신호 (106) 를 복원하기 위해 디지털적으로 주파수 시프트된다. 제 1 디지털 신호 (104) 는 복합 디지털 신호 (110) 를 디지털적으로 필터링함으로써 복원된다. 일부 환경에서는, 제 1 무선 주파수 (RF) 신호 (118) 및 제 2 RF 신호 (122) 가 제 1 아날로그 신호 (104) 및 제 2 아날로그 신호 (106) 를 생성하기 위해 주파수 시프트된다.
아날로그-디지털 변환기

Description

아날로그-디지털 변환기에서 다중 아날로그 신호의 변환{CONVERSION OF MULTIPLE ANALOG SIGNALS IN AN ANALOG TO DIGITAL CONVERTER}
배경
분야
본 발명은 일반적으로, 아날로그-디지털 변환에 관한 것으로, 더욱 구체적으로는, 아날로그-디지털 변환기에서 다중 신호를 프로세싱하는 장치, 시스템, 및 방법에 관한 것이다.
배경
아날로그-디지털 변환기 (ADC) 가 아날로그 신호를 디지털 표현으로 변환하기 위해 수신기에서 종종 사용된다. 아날로그 신호는 샘플링되어 수치값으로 표현되는 일련의 샘플을 생성한다. ADC 를 활용하는 종래의 시스템에서는, 각각의 아날로그 신호를 디지털 신호로 변환하기 위해 단일 ADC 가 사용된다. 동시에 변환되어야 할 아날로그 신호의 수가 증가할 때, 종래의 디바이스의 사이즈 및 비용이 증가한다.
따라서, 단일 ADC 를 사용하여 다중 아날로그 신호를 디지털 신호로 동시에 변환하는 장치 및 시스템이 필요하다.
도면의 간단한 설명
도 1 은, 본 발명의 예시적인 실시형태에 따른 아날로그-디지털 변환기 (ADC) 를 사용하는 다중 신호 변환기의 블록도이다.
도 2 는, 제 1 예시적인 실시형태에 따른 다중 신호 변환기의 블록도이다.
도 3 은, 제 2 예시적인 실시형태에 따른 다중 신호 변환기의 블록도이다.
도 4 는, 제 3 예시적인 실시형태에 따른 다중 신호 변환기의 블록도이다.
도 5 는, 제 3 예시적인 실시형태에 따른 업샘플링된 신호의 주파수 스펙트럼의 그래픽 도면이다.
도 6 은, ADC 의 예시적인 양자화 잡음 스펙트럼의 그래픽 도면이다.
도 7 은, 다중 신호 변환기를 활용하는데 적합한 수신기 회로의 블록도이다.
도 8 은, 다중 신호 변환기를 활용하는데 적합한 수신기 회로의 블록도이다.
도 9 는, 본 발명의 예시적인 실시형태에 따라 다중 아날로그 신호를 디지털 신호로 변환하는 방법의 흐름도이다.
상세한 설명
다중 아날로그 신호 변환기는, 단일 아날로그-디지털 변환기 (ADC) 를 사용하여 다중 아날로그 신호를 디지털 신호로 동시에 변환한다. 제 1 중심 주파수에서의 제 1 아날로그 신호 및 제 2 중심 주파수에서의 제 2 아날로그 신호가 ADC 에 의해 프로세싱되어, 제 1 아날로그 신호에 대응하는 제 1 디지털 신호 및 제 2 아날로그 신호에 대응하는 제 2 디지털 신호를 포함하는 복합 디지털 신호를 생성한다. 복합 디지털 신호는, 제 2 디지털 신호를 복원하기 위해 디지털적으로 주파수 시프트된다. 제 1 디지털 신호는 복합 디지털 신호를 디지털적으로 필터링함으로써 복원된다. 예시적인 실시형태에서, 제 1 무선 주파수 (RF) 신호 및 제 2 RF 신호가 주파수 시프트되어, 제 1 아날로그 신호 및 제 2 아날로그 신호를 생성한다.
도 1 은 본 발명의 예시적인 실시형태에 따른 아날로그-디지털 변환기 (ADC; 102) 를 사용하는 다중 신호 변환기 (100) 의 블록도이다. 도 1 이 ADC (102) 에서 수신되는 2개의 신호 (104, 106) 를 도시하지만, 이하 논의하는 원리는 임의의 수의 신호에 적용될 수도 있다. 다중 신호 변환기 (100) 를 참조하여 설명하는 블록들의 다양한 기능 및 동작이 임의의 수의 디바이스, 회로, 또는 엘리먼트에서 구현될 수도 있다. 기능 블록 중 2개 이상이 단일 디바이스에 집적될 수도 있고, 임의의 단일 디바이스에서 수행되는 것으로 설명된 기능들이 어떤 환경에서는 여러 디바이스상에서 구현될 수도 있다.
제 1 중심 주파수에서의 제 1 아날로그 신호 (104) 및 제 2 중심 주파수에서의 제 2 아날로그 신호 (106) 가 아날로그-디지털 변환기 (ADC; 102) 의 입력부 (108) 에 수신된다. ADC (102) 는 그 아날로그 신호들을, 제 1 아날로그 신호 (104) 에 대응하는 제 1 디지털 신호 (112) 및 제 2 아날로그 신호 (106) 에 대응하는 제 2 디지털 신호 (114) 를 포함하는 복합 디지털 신호 (110) 로 변환한다. 예시적인 실시형태에서, 주파수 시프터 (116) 는, 제 1 아날로그 신호 (104) 를 0 의 중심 주파수로 시프트하기 위해 제 1 무선 주파수 (RF) 신호 (118) 를 주파수 시프트한다. 따라서, 예시적인 실시형태에서의 제 1 아날로그 신호 (104) 는 기저대역 신호이다. 오프셋 주파수 시프터 (120) 는 제 2 아날로그 신호 (106) 를 0 보다 큰 중간 주파수 (IF) 중심 주파수로 시프트하기 위해 제 2 RF 신호 (122) 를 주파수 시프트한다. 따라서, 이 예시적인 실시형태에서, 제 2 아날로그 신호 (106) 의 중심 주파수는 제 1 아날로그 신호 (104) 의 중심 주파수 보다 크다. IF 주파수의 선택은, 아날로그 신호들의 대역폭, ADC (102) 의 양자화 잡음 응답, 및 수신 신호들의 상대적 신호 강도에 기초한다. 후술하는 바와 같이, 더 높은 신호 강도를 갖는 아날로그 신호가 더 높은 레벨의 잡음을 갖는 양자화 잡음 스펙트럼에서의 영역으로 시프트된다.
오프셋 주파수 시프터 (120) 는 다중 신호 믹서, 필터, 및/또는 신호 초퍼 (chopper) 를 포함할 수도 있어서, 제 2 RF 신호 (122) 를 시프트 및 필터링하고, 제 2 아날로그 신호 (106) 를 생성한다. 예를 들어, 제 2 RF 신호 (122) 는, 후술하는 바와 같은 제 2 예시적인 실시형태에서, 기저대역 주파수로 믹싱되고, 저역 통과 필터링되며, 중간 주파수까지 믹싱된다. 제 1 예시적인 실시형태에서, 제 2 RF 신호는, 제 2 RF 신호의 주파수와 제 2 중심 주파수 사이의 차이 (RF2 - IF) 와 동일한 값을 갖는 믹싱 신호와 제 2 RF 신호를 믹싱함으로써 중간 주파수로 직접 시프트된다. 제 3 예시적인 실시형태에서, 초퍼 회로가 제 2 아날로그 신호를 시프트하기 위해 신호를 업샘플링한다. 임의의 수의 기술 및 이 기술의 조합이 RF 신호를 대응하는 주파수로 시프트하기 위해 사용될 수 있다. 또한, RF 신호는 임의의 다수의 타입의 신호 및 주파수일 수도 있다. RF 신호 (118, 122) 의 예는, CDMA 신호 및 개인 통신 서비스 (PCS) 신호와 같은 셀룰러 신호 및 글로벌 측위 시스템 (GPS) 신호를 포함한다. 일부 환경에서, 아날로그 신호 (104, 106) 는 직교 신호의 동위상 (I) 성분 및 직교위상 (Q) 성분을 포함할 수도 있다.
RF 신호 (118, 122) 가 주파수 시프트되고 필터링된 이후에, 신호 가산기 (124) 는 ADC (102) 로 공급될 아날로그 신호들 (104, 106) 을 결합한다. 상술한 바와 같이, ADC (102) 는 신호 (104, 106) 를 복합 디지털 신호 (110) 로 변환한다. 예시적인 실시형태에서, 디지털 저역 통과 필터 (LPF; 126) 는 복합 디지털 신호 (110) 를 디지털적으로 필터링하여 제 1 디지털 신호 (112) 를 복원한다. 디지털 도메인에서 디지털 신호 (110) 를 필터링하는 임의의 적합한 기술이 복합 디지털 신호 (110) 를 필터링하여, 제 1 디지털 신호 (112) 를 생성하기 위해 사용될 수도 있다. 인버스 오프셋 주파수 시프터 (128) 는 디지털 도메인에서 복합 디지털 신호 (110) 를 주파수 시프트하여 기저대역에서 제 2 디지털 신호 (114) 를 복원한다. 따라서, 인버스 오프셋 주파수 시프터 (128) 는, 제 2 중심 주파수 (IF) 로부터 기저대역으로 제 2 디지털 신호 (114) 를 시프트하기 위해 적절한 디지털 프로세싱을 적용한다.
도 2 는, 제 1 예시적인 실시형태에 따른 다중 신호 변환기 (200) 의 블록도이다. 상술한 바와 같이, 아날로그 신호를 포함하는 2개의 RF 신호 (118, 122) 는 2개의 상이한 중심 주파수로 주파수 시프트되고, 결합되며, ADC (102) 에 의해 프로세싱된다. 형성된 복합 디지털 신호 (110) 가 디지털적으로 프로세싱되어, 아날로그 신호 (104, 106) 에 대응하는 2개의 디지털 신호 (112, 114) 를 복원한다. 제 1 예시적인 실시형태에서, 주파수 시프터 (116) 는 신호 믹서 (202) 및 저역 통과 필터 (LPF1; 204) 를 포함하며, 오프셋 주파수 시프터 (120) 는 신호 믹 서 (206) 및 저역 통과 필터 (LPF2; 208) 를 포함한다. 제 1 RF 신호 (118) 는 제 1 RF 신호 (118) 의 캐리어 주파수 (RF1) 와 동일한 주파수 (LO 주파수) 를 갖는 믹싱 신호 (210) 와 믹싱된다. 따라서, 신호 믹서 (202) 는 제 1 아날로그 신호 (104) 를 믹싱하여 기저대역으로 다운시킨다. 제 1 저역 통과 필터 (LPF1; 204) 는 신호를 필터링하여, 임의의 고주파수 이미지 뿐만 아니라 임의의 고주파수 잡음을 제거한다. 제 2 RF 신호 (122) 는 제 2 중심 주파수로 제 2 아날로그 신호의 시프팅을 발생시키는 주파수를 갖는 제 2 믹싱 주파수 (212) 와 믹싱된다. 제 2 믹싱 신호 (212) 의 주파수는 RF2-IF 와 동일하며, 여기서, RF2 는 제 2 RF 신호의 캐리어 주파수이고, IF 는 0 보다 큰 제 2 중심 주파수이다. 따라서, 제 2 신호 믹서 (206) 의 출력은 IF 와 동일한 중심 주파수를 갖는 제 2 아날로그 신호 (106) 이다. 제 2 저역 통과 필터 (LPF2; 208) 는 임의의 고주파수 이미지를 제거하고, 제 2 아날로그 신호 (106) 에 대한 잡음을 최소화한다. 적합한 저역 통과 필터의 예들로는, 단일 폴 (pole) 아날로그 저역 통과 필터를 포함한다. 신호들 (104, 106) 은 가산기 (124) 에 의해 결합되고, ADC (102) 에 의해 프로세싱된다. 복합 디지털 신호 (110) 는 디지털적으로 저역 통과 필터링되어, 제 1 디지털 신호 (112) 를 복원한다. 제 1 예시적인 실시형태에서, 인버스 디지털 믹서 (214) 는 디지털 신호를 기저대역으로 시프트하기 위해 디지털 도메인에서 복합 디지털 신호 (110) 를 믹싱한다. 다른 디지털 저역 통과 필터 (216) 는 그렇게 시프트된 신호를 필터링하여 제 2 디지털 신호 (114) 를 복원한다. 따라서, 단일 ADC (102) 가 다중 아날로그 신호 (104, 106) 를 디지털 신호 (112, 114) 로 동시에 변환하기 위해 사용된다.
도 3 은, 제 2 예시적인 실시형태에 따른 다중 신호 변환기 (300) 의 블록도이다. 제 2 예시적인 실시형태에서, 오프셋 주파수 시프터 (120) 는 기저대역 신호 믹서 (206), 저역 통과 필터 (302) 및 IF 신호 믹서 (306) 를 포함한다. 제 2 RF 신호 (122) 는 제 2 아날로그 신호를 기저대역에 위치시키기 위해, 제 2 RF 신호 (122; RF2) 의 주파수와 동일한 믹싱 신호 (212) 와 믹싱된다. 저역 통과 필터 (302) 는, IF 신호 믹서 (306) 가 기저대역 신호를 제 2 중심 주파수 (IF) 로 믹싱하기 이전에 고주파수 성분 및 다른 잡음을 최소화시킨다. 상술한 바와 같이, IF 주파수의 선택은 아날로그 신호 (104, 106) 의 대역폭, ADC (102) 의 양자화 잡음 응답 및 수신 신호의 신호 강도에 기초할 수도 있다. 제 2 중심 주파수 (IF) 에서의 제 2 아날로그 신호 (106) 는, 제 1 예시적인 실시형태를 참조하여 설명한 바와 같이 기저대역에서 제 1 아날로그 신호 (104) 와 결합되며 프로세싱된다.
도 4 는, 제 3 예시적인 실시형태에 따른 다중 신호 변환기 (400) 의 블록도이다. 제 2 RF 신호 (122) 는 제 2 예시적인 실시형태를 참조하여 설명한 바와 같이 기저대역으로 믹싱되며 필터링된다. 초퍼 (402) 가 기저대역 신호를 IF 중심 주파수 (제 2 중심 주파수) 로 시프트한다. 업샘플링 기술을 사용하여, 초퍼 (402) 는 더 높은 주파수에 중심이 있는 기저대역 신호의 다중 이미지를 생성한다. 적합한 초퍼 (402) 의 예로는, 선택된 주기에서 아날로그 신호의 교류 섹션을 인버팅함으로써 기저대역 아날로그 신호를 승산하는 회로가 있다. 예를 들어, [1 1 1 1 -1 -1 -1 -1] 과 같은 시리즈가 기저대역 신호에 인가될 수 있다. 그렇게 형성된 스펙트럼의 예를 도 5를 참조하여 설명한다. 가산기 (124) 에서 결합하고 ADC (102) 에서 프로세싱한 이후에, 신호는 IF 중심 주파수 (제 2 중심 주파수) 에서 제 2 디지털 신호를 복원하기 위해 인버스 초핑 기술을 적용하는 인버스 초퍼 (214) 에서 수신된다. 디지털 LPF (216) 는 디지털 도메인에서 복합 디지털 신호 (110) 를 필터링하여, 바람직하지 못한 고주파수 성분 및 잡음을 제거한다. 제 1 RF 신호 (118) 및 제 1 아날로그 신호 (104) 는 상술한 바와 같이 프로세싱된다.
도 5 는, 제 3 예시적인 실시형태에 따른 업샘플링된 신호의 주파수 스펙트럼의 그래픽 도면이다. 도 5 에서의 예시적인 전력 스펙트럼 곡선 (502) 은 정규화된 업샘플링 신호의 dB 단위의 크기이고, 여기서, 1 은 샘플링 주파수의 하프와 동일하다. 따라서, x 축을 2배로 승산함으로써, 샘플링 주파수는 헤르쯔 (Hz) 단위의 실제 주파수를 제공한다. 제 1 이미지 (504) 는 기저대역 이상의 주파수 시프트된 신호이다. 제 2 이미지 (506) 는 기저대역 이상의 중계 신호 (repeating signal) 이고, 여기서, 초퍼의 주기는 이미지 (504, 506) 의 주파수와 역으로 관련된다. 따라서, 이 주기의 증가는 주파수를 낮춘다. 주기가 [1 -1] 인 예에서, 제 1 이미지 (504) 는 1.0 에 위치된다. 아날로그 신호의 제 1 이미지는, 도 5 의 예시적인 도면에서 대략 0.25 의 정규화된 주파수에 나타난다.
도 6 은, ADC (102) 의 예시적인 양자화 잡음 스펙트럼 (602) 의 그래픽 도면이다. 도 6 의 곡선 (602) 은, ADC (102) 의 실제 양자화 잡음 스펙트럼을 반드시 표현하지도 않으며, 반드시 스케일링하지도 않는다. 예시적인 실시형태들에서의 ADC (102) 는 주파수에 따라 증가하는 양자화 잡음 스펙트럼 (602) 을 갖는다. 이러한 특성을 갖는 ADC (102) 의 예는, 오버샘플링이 양자화 잡음을 감소시킴으로써 하위 주파수에서 동적 범위를 증가시키는 시그마-델타 아날로그-디지털 변환기이다. 제 1 신호 영역 (604) 은, 제 1 아날로그 신호 (104) 의 예상 주파수 범위 및 신호 크기를 경계로 한다. 제 2 신호 영역 (606) 은, IF 중심 주파수에서의 제 2 아날로그 신호 (106) 의 예상 주파수 범위 및 신호 크기를 경계로 한다. 적절한 IF 중심 주파수를 선택함으로써, 제 2 아날로그 신호는, 양자화 잡음이 제 2 아날로그 신호를 프로세싱하기에 충분히 낮지만, 아날로그 신호 (104, 104) 모두가 최소의 간섭을 가지고 프로세싱될 수 있게 하는 스펙트럼내의 영역 (606) 에 위치된다. 따라서, ADC (102) 는 다중 아날로그 신호를 복합 디지털 신호 (110) 로 변환하기 위해 활용되며, 이 복합 디지털 신호 (110) 는 아날로그 기저대역 신호의 디지털 표현을 복원하기 위해 더 프로세싱된다. 도 6 에서의 예시적인 영역들 (606, 604) 은 GPS 신호 및 CDMA 셀룰러 신호에 대한 통상의 영역을 나타낸다. 당업자는 도 6 에서의 예들을 다른 형태의 신호 및 ADC 에 쉽게 적용할 것이다.
도 7 은, 다중 신호 변환기 (400) 를 활용하는데 적합한 수신기 회로 (700) 의 블록도이다. 수신기 회로 (700) 를 참조하여 설명하는 블록들의 다양한 기능들 및 동작들이 임의의 수의 디바이스, 회로, 또는 엘리먼트에서 구현될 수도 있다. 기능 블록들 중 2개 이상이 단일 디바이스에 통합될 수도 있으며, 임의의 단일 디바이스에서 수행되는 것으로 설명한 기능들이 어떤 환경에서는 여러 디바이스들 상에서 구현될 수도 있다. 또한, 이 회로 (700) 는 간결함을 위하여 도 7 에는 도시하지 않았지만 당업자가 인식하는 바와 같이 임의의 수의 추가 디바이스를 포함할 수도 있다.
수신기 회로 (700) 는, 예를 들어, 셀룰러 전화 또는 무선 개인 보조 단말기 (PDA) 와 같은 이동 통신 디바이스의 일부로서 구현될 수도 있다. 예시적인 수신기 (700) 는 CDMA 셀룰러 시스템, PCS 시스템 및 GPS 시스템을 포함하는 3개의 통신 시스템으로부터 신호를 수신한다. 신호는 안테나를 통해 수신되며, 다이플렉서 (702) 에 의해 상이한 통신 시스템에 대응하는 수신기 체인으로 분배된다. 각각의 수신기 체인은, 신호가 저잡음 증폭기 (LNA; 710, 712, 714) 에 의해 증폭되기 이전에, 특정 주파수 대역 외부의 수신 에너지를 감소시키고, 소망하는 수신 신호를 대역 제한하는 표면 탄성파 (SAW) 필터 (704, 706, 708) 를 포함한다. 증폭된 신호는 어떤 환경에서 더 필터링될 수도 있다.
수신기 체인 각각은, 믹싱 신호 (722, 724, 726) 를 들어오는 RF 신호와 믹싱하는 신호 믹서 (716, 718, 720) 를 포함한다. 믹싱 신호 (LO1, LO2, 및 LO3; 722, 724, 726) 의 주파수가 RF 신호를 기저대역으로 시프트하기 위해 선택된다. PCS 신호 믹서 (716) 는 증폭되고 필터링된 PCS 신호를 믹싱 신호 (722) 와 믹싱하여 PCS 신호를 기저대역으로 시프트한다. 셀룰러 신호 믹서 (718) 는 증폭되고 필터링된 셀룰러 신호를 다른 믹싱 신호 (724) 와 믹싱하여 셀룰러 신호를 기저대역으로 시프트한다. GPS 신호 믹서 (720) 는 증폭되고 필터링된 GPS 신호를 제 3 믹싱 신호 (726) 와 믹싱하여 GPS 신호를 기저대역으로 시프트한다. 신호 믹서들 (716, 718, 720) 은, 동위상 (I) 성분 및 I 성분으로부터 90도 위상 오프셋을 갖는 직교위상 (Q) 성분을 생성하는 직교 믹서이다.
PCS 신호의 I 성분 및 셀룰러 신호의 I 성분은 저역 통과 필터 (728) 를 통과하며, 셀룰러 및 PCS 신호의 Q 성분은 다른 저역 통과 필터 (730) 를 통과한다. GPS 신호의 I 성분은, 초퍼가 필터링된 신호를 중간 주파수 (IF) 로 업시프트하기 이전에, 저역 통과 필터 (732) 에 의해 필터링된다. 다른 저역 통과 필터 (734) 는, 다른 초퍼 (738) 가 Q 성분을 IF 로 업시프트하기 이전에, GPS 신호의 Q 성분을 필터링한다.
수신기 회로 (700) 는 PCS 신호 또는 셀룰러 신호와 동시에 GPS 신호를 수신하도록 구성된다. 그러나, 예시적인 수신기 회로 (700) 는 셀룰러 신호 및 PCS 신호를 동시에 수신하지 않는다. GPS I 성분 및 셀룰러 I 성분 또는 PCS I 성분이 가산기 (740) 에서 결합되고 ADC (744) 에서 변환되어, 복합 디지털 I 신호를 형성한다. GPS Q 성분 및 셀룰러 Q 성분 또는 PCS Q 성분이 다른 가산기 (742) 에서 결합되고 다른 ADC (746) 에서 변환되어, 복합 디지털 Q 신호를 형성한다.
수신기 프런트 엔드 (748) 는 상술한 바와 같이 복합 디지털 신호 각각을 프로세싱하여, GPS 디지털 I 성분 신호 및 GPS 디지털 Q 성분 신호를 복원한다. GPS 신호 성분 각각은, GPS 및 셀룰러 (또는 PCS) 신호 모두가 단일 ADC 에 의해 프로세싱될 수 있게 하는 기저대역 영역 (604) 이상의 신호 영역 (606) 으로 주파수 시프트된다. GPS 신호의 더 높은 신호 레벨로 인해, GPS 신호는 기저대역 영역 (604) 보다 높은 잡음을 갖는 ADC 양자화 잡음 스펙트럼의 영역 (606) 내에 위치될 수 있다. 따라서, GPS 신호에 대한 추가 ADC 가 필요하지 않다.
도 8 은, 다중 신호 변환기 (200) 를 활용하는데 적합한 수신기 회로 (800) 의 블록도이다. 예시적인 수신기 회로 (800) 에서, GPS 신호는, 셀룰러 신호 또는 PCS 신호의 Q 성분 신호와 결합되기 이전에, IF 주파수로 주파수 시프트된다. SAW 필터 (708) 및 GPS LNA (714) 에 의한 필터링 및 증폭 이후에, GPS RF 신호는 IF 로 주파수 시프트된다. GPS 신호 믹서 (720) 는, GPS 신호의 중심 주파수 (RF) 와 IF 주파수의 차와 동일한 믹싱 신호 (802) 와 신호를 믹싱함으로써 GPS 신호를 시프트한다. 저역 통과 필터 (804) 는, IF 에서의 GPS 신호가 가산기 (742) 에서 PCS 또는 셀룰러 신호의 Q 성분과 결합되기 이전에, 더 높은 주파수 성분 및 잡음을 감소시킨다. 어떤 환경에서, 대역 통과 필터가 저역 통과 필터 (804) 에 대해 사용될 수도 있다. GPS 신호가 기저대역으로 시프트되지 않기 때문에, I 성분 및 Q 성분 모두가 GPS IF 신호에 제공된다. 수신기 프런트 엔드 (748) 는 GPS 디지털 신호를 수신하기 위해 도 2 를 참조하여 상술한 바와 같이 신호를 프로세싱한다.
도 9 는, 다중 아날로그 신호를 디지털 신호를 변환하는 방법의 흐름도이다. 이 방법이 임의의 수의 하드웨어 및 소프트웨어 구성에서 수행될 수도 있지만, 예시적인 방법을 예시적인 다중 신호 변환기 (100, 200, 300, 400) 를 참조하여 설명한다.
단계 902 에서, 제 1 아날로그 신호 및 제 2 아날로그 신호가 ADC (102) 의 입력부에 수신된다. 제 1 아날로그 신호 (104) 는 제 1 중심 주파수를 갖고, 제 2 아날로그 신호 (106) 는 제 2 중심 주파수를 갖는다. 예시적인 실시형태에서, 제 1 RF 신호 (118) 는 제 1 중심 주파수로 주파수 시프트되며, 제 2 RF 신호 (122) 는 제 2 중심 주파수로 주파수 시프트되고, 여기서, 제 1 중심 주파수는 0 이고, 제 2 중심 주파수는 0 보다 큰 IF 주파수이다.
단계 904 에서, 아날로그 신호 (104, 106) 는, 제 1 아날로그 신호 (104) 에 대응하는 제 1 디지털 신호 및 제 2 아날로그 신호 (106) 에 대응하는 제 2 디지털 신호를 포함하는 복합 디지털 신호 (110) 로 변환된다.
단계 906 에서, 복합 디지털 신호는 디지털적으로 주파수 시프트되어 기저대역으로서 제 2 디지털 신호 (114) 을 복원한다. 예시적인 실시형태에서, 복합 신호는 주파수 시프트된 신호를 디지털적으로 필터링함으로써 더 프로세싱된다. 복합 디지털 신호 (110) 는 인버스 디지털 믹싱 또는 인버스 초핑함으로써 주파수 시프트될 수도 있다. 예시적인 실시형태에서, 제 1 디지털 신호는 복합 디지털 신호 (110) 를 디지털적으로 필터링함으로써 복원된다.
따라서, 예시적인 실시형태에서, 단일 ADC (102) 는 다중 아날로그 신호 (104, 106) 를 변환시킨다. 아날로그 신호 (104, 106) 는, 그 신호들이 동시에 변환될 수 있게 하는 상이한 중심 주파수를 갖는다. 디지털 필터링 및 주파수 시프팅은, 아날로그 신호 (104, 106) 에 대응하는 디지털 신호 (112, 114) 를 복원한다.
당업자는, 정보 및 신호가 임의의 다양한 상이한 기술 및 방식을 사용하여 표현될 수도 있다는 것을 이해할 것이다. 예를 들어, 상기 설명 전반적으로 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들이 전압, 전류, 전자기파, 자계 또는 파티클, 광학계 또는 파티클, 또는 이들의 조합으로 표현될 수도 있다.
당업자는, 여기에 개시된 실시형태들과 관련하여 설명한 다양한 예시적인 논리 블록, 모듈, 회로, 및 알고리즘 단계가 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합으로서 구현될 수도 있다는 것을 또한 이해할 것이다. 하드웨어와 소프트웨어의 상호교환성을 명백하게 예시하기 위해, 다양한 예시적인 컴포넌트, 블록, 모듈, 회로, 및 단계를 이들의 기능과 관련하여 일반적으로 상술하였다. 이러한 기능이 하드웨어 또는 소프트웨어로서 구현될지는 전체 시스템에 부과된 설계 제약 및 특정 애플리케이션에 따른다. 당업자는, 각각의 특정한 애플리케이션에 대해 변화하는 방식으로 설명한 기능을 구현할 수도 있지만, 이러한 구현 결정이 본 발명의 범위로부터 벗어나는 것으로 해석되어서는 안된다.
여기에 개시된 실시형태들과 관련하여 설명한 다양한 예시적인 논리 블록, 모듈, 및 회로는 범용 프로세서, 디지털 신호 프로세서 (DSP), 응용 주문형 집적 회로 (ASIC), 필드 프로그램가능한 게이트 어레이 (FPGA) 또는 다른 프로그램가능한 로직 디바이스, 개별 게이트 또는 트랜지스터 로직, 개별 하드웨어 컴포넌트, 또는 여기에 설명한 기능들을 수행하도록 설계된 이들의 임의의 조합으로 구현 또는 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 다르게는, 이 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 또한, 프로세서는 컴퓨팅 디바이스의 조합, 예를 들어, DSP 및 마이크로프로세서, 복수의 마이크로프로세서, DSP 코어와 관련된 하나 이상의 마이크로프로세서, 또는 임의의 다른 이러한 구성의 조합으로서 구현될 수도 있다.
여기에 개시된 실시형태들과 관련하여 설명한 방법 또는 알고리즘의 단계들은 하드웨어에, 프로세서에 의해 실행된 소프트웨어 모듈에, 또는 이들의 조합에 직접 포함될 수도 있다. 소프트웨어 모듈은, RAM 메모리 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 당업계에 공지된 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체가 프로세서에 커플링되고, 이러한 프로세서는 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기록할 수 있다. 다른 방법으로는, 저장 매체는 프로세서와 일체일 수도 있다. 프로세서 및 저장 매체는 ASIC 에 상주할 수도 있다. ASIC 는 사용자 단말기에 상주할 수도 있다. 다른 방법으로는, 프로세서 및 저장 매체는 사용자 단말기에 개별 컴포넌트로서 상주할 수도 있다.
명백하게, 본 발명의 다른 실시형태들 및 변경물들이 본 발명의 교시의 관점에서 당업자에게 쉽게 생각될 것이다. 상기 설명은 예시적인 것이며 제한적인 것이 아니다. 본 발명은 아래의 청구항에 의해서만 제한되며, 이 청구항은 상기 명세서 및 첨부하는 도면과 관련하여 볼 때 모든 이러한 실시형태들 및 변경물들 포함한다. 따라서, 본 발명의 범위는, 상기 설명을 참조하지 않고 결정되어야 하지만, 등가물의 전체 범위에 따라 첨부된 청구항을 참조하여 결정되어야 한 다.

Claims (22)

  1. 제 1 무선 주파수 신호를 기저 주파수로 주파수 시프트하여, 제 1 아날로그 신호를 생성하도록 구성된 주파수 시프터;
    제 2 무선 주파수 신호를 제 2 중심 주파수로 주파수 시프트하여, 제 2 아날로그 신호를 생성하도록 구성된 오프셋 주파수 시프터;
    상기 기저 주파수에서의 제 1 아날로그 신호 및 상기 제 2 중심 주파수에서의 제 2 아날로그 신호를, 상기 제 1 아날로그 신호에 대응하는 제 1 디지털 신호 및 상기 제 2 아날로그 신호에 대응하는 제 2 디지털 신호를 포함하는 복합 디지털 신호로 변환시키도록 구성된 아날로그-디지털 변환기;
    상기 복합 디지털 신호를 디지털적으로 주파수 시프트하여, 상기 제 2 디지털 신호를 복원하도록 구성된 디지털 주파수 시프터;
    상기 복합 디지털 신호를 필터링하여, 상기 제 1 디지털 신호를 복원하도록 구성된 제 1 디지털 필터; 및
    상기 디지털 주파수 시프터에 의해 생성된 디지털적으로 주파수 시프트된 신호를 필터링하여, 상기 제 2 디지털 신호를 복원하도록 구성된 제 2 디지털 필터를 포함하며,
    상기 제 2 중심 주파수는 상기 아날로그-디지털 변환기의 양자 잡음 스펙트럼에 기초하여 선택되는, 다중 신호 변환기.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 오프셋 주파수 시프터는, 상기 제 2 무선 주파수 신호를 믹싱 신호와 믹싱하여, 상기 제 2 무선 주파수 신호를 상기 제 2 중심 주파수로 시프트하도록 구성된 신호 믹서를 포함하는, 다중 신호 변환기.
  4. 제 1 항에 있어서,
    상기 오프셋 주파수 시프터는,
    상기 제 2 무선 주파수 신호를 제 1 믹싱 신호와 믹싱하여, 상기 제 2 무선 주파수 신호를 기저대역으로 시프트하도록 구성된 제 1 신호 믹서; 및
    상기 기저대역의 제 2 무선 주파수 신호를 제 2 믹싱 신호와 믹싱하여, 상기 기저대역의 제 2 무선 주파수 신호를 상기 제 2 중심 주파수로 시프트하도록 구성된 제 2 신호 믹서를 포함하는, 다중 신호 변환기.
  5. 제 1 항에 있어서,
    상기 오프셋 주파수 시프터는,
    상기 제 2 무선 주파수 신호를 믹싱 신호와 믹싱하여, 상기 제 2 무선 주파수 신호를 기저대역으로 시프트하도록 구성된 신호 믹서; 및
    상기 기저대역의 제 2 무선 주파수 신호를 업샘플링하여, 상기 기저대역의 제 2 무선 주파수 신호를 상기 제 2 중심 주파수로 시프트하도록 구성된 초퍼 (chopper) 를 포함하는, 다중 신호 변환기.
  6. 제 5 항에 있어서,
    상기 디지털 주파수 시프터는 인버스 초퍼를 포함하는, 다중 신호 변환기.
  7. 제 1 항에 있어서,
    상기 디지털 주파수 시프터는 인버스 디지털 믹서를 포함하는, 다중 신호 변환기.
  8. 제 1 항에 있어서,
    상기 디지털 주파수 시프터는 인버스 초퍼를 포함하는, 다중 신호 변환기.
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서,
    상기 제 1 무선 주파수 신호는 셀룰러 신호이고,
    상기 제 2 무선 주파수 신호는 글로벌 측위 시스템 (GPS) 신호인, 다중 신호 변환기.
  12. 삭제
  13. 제 1 항에 있어서,
    상기 아날로그-디지털 변환기의 양자화 잡음 스펙트럼은, 상기 제 2 중심 주파수에서의 제 2 잡음 레벨 보다 작은 상기 기저 주파수에서의 제 1 잡음 레벨을 갖는, 다중 신호 변환기.
  14. 제 13 항에 있어서,
    상기 아날로그-디지털 변환기는 시그마 델타 아날로그-디지털 변환기인, 다중 신호 변환기.
  15. 제 1 무선 주파수 신호의 제 1 아날로그 신호를 기저 주파수로 주파수 시프팅하는 제 1 주파수 시프팅 수단;
    제 2 무선 주파수 신호의 제 2 아날로그 신호를 제 2 중심 주파수로 주파수 시프팅하는 제 2 주파수 시프팅 수단;
    상기 제 1 아날로그 신호 및 상기 제 2 아날로그 신호를 복합 디지털 신호로 변환하는 변환 수단;
    제 2 디지털 신호를 복원하기 위해 상기 복합 디지털 신호를 디지털적으로 주파수 시프팅하는 디지털 주파수 시프팅 수단;
    상기 복합 디지털 신호를 디지털적으로 필터링하여, 제 1 디지털 신호를 복원하는 제 1 디지털 필터링 수단; 및
    상기 디지털적으로 주파수 시프팅된 복합 디지털 신호를 디지털적으로 필터링하여, 상기 제 2 디지털 신호를 복원하는 제 2 디지털 필터링 수단을 포함하며,
    상기 제 2 중심 주파수는 상기 아날로그-디지털 변환기의 양자 잡음 스펙트럼에 기초하여 선택되는, 다중 신호 변환기.
  16. 삭제
  17. 다중 신호를 변환하기 위한 방법으로서,
    제 1 무선 주파수 신호의 제 1 아날로그 신호를 기저 주파수로 주파수 시프팅하는 단계;
    제 2 무선 주파수 신호의 제 2 아날로그 신호를 제 2 중심 주파수로 주파수 시프팅하는 단계;
    아날로그-디지털 변환기의 입력부에서, 상기 기저 주파수에서의 상기 제 1 아날로그 신호를 수신하는 단계;
    상기 입력부에서, 상기 제 2 중심 주파수에서의 제 2 아날로그 신호를 수신하는 단계;
    상기 제 1 아날로그 신호 및 상기 제 2 아날로그 신호를, 상기 제 1 아날로그 신호에 대응하는 제 1 디지털 신호 및 상기 제 2 아날로그 신호에 대응하는 제 2 디지털 신호를 포함하는 복합 디지털 신호로 변환하는 단계;
    상기 제 2 디지털 신호를 복원하기 위해 상기 복합 디지털 신호를 디지털적으로 주파수 시프팅하는 단계;
    상기 제 1 디지털 신호를 복원하기 위해 상기 복합 디지털 신호를 디지털적으로 필터링하는 단계; 및
    상기 제 2 디지털 신호를 복원하기 위해 상기 디지털적으로 주파수 시프팅하는 단계로부터 발생하는 주파수 시프팅된 복합 디지털 신호를 디지털적으로 필터링하는 단계를 포함하며,
    상기 제 2 중심 주파수는 상기 아날로그-디지털 변환기의 양자 잡음 스펙트럼에 기초하여 선택되는, 다중 신호 변환 방법.
  18. 삭제
  19. 삭제
  20. 제 17 항에 있어서,
    상기 제 2 중심 주파수는 0 보다 큰, 다중 신호 변환 방법.
  21. 제 20 항에 있어서,
    상기 기저 주파수에서의 상기 아날로그-디지털 변환기의 제 1 양자화 잡음은, 상기 제 2 중심 주파수에서의 상기 아날로그-디지털 변환기의 제 2 양자화 잡음 보다 작은, 다중 신호 변환 방법.
  22. 제 20 항에 있어서,
    상기 제 2 무선 주파수 신호를 주파수 시프팅하는 단계는,
    아날로그 기저대역 제 2 신호를 생성하기 위해 상기 제 2 무선 주파수 신호를 주파수 시프팅하는 단계;
    상기 아날로그 기저대역 제 2 신호를 필터링하는 단계; 및
    상기 필터링된 아날로그 기저대역 제 2 신호를 상기 제 2 중심 주파수로 주파수 시프팅하는 단계를 포함하는, 다중 신호 변환 방법.
KR1020087022021A 2006-02-10 2007-02-09 아날로그-디지털 변환기에서 다중 아날로그 신호의 변환 KR101031204B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/352,495 US8059758B2 (en) 2006-02-10 2006-02-10 Conversion of multiple analog signals in an analog to digital converter
US11/352,495 2006-02-10

Publications (2)

Publication Number Publication Date
KR20080100254A KR20080100254A (ko) 2008-11-14
KR101031204B1 true KR101031204B1 (ko) 2011-04-27

Family

ID=38120364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087022021A KR101031204B1 (ko) 2006-02-10 2007-02-09 아날로그-디지털 변환기에서 다중 아날로그 신호의 변환

Country Status (8)

Country Link
US (1) US8059758B2 (ko)
EP (1) EP1982417B1 (ko)
JP (1) JP4950225B2 (ko)
KR (1) KR101031204B1 (ko)
CN (1) CN101379706B (ko)
AT (1) ATE492071T1 (ko)
DE (1) DE602007011207D1 (ko)
WO (1) WO2007095475A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1976121A1 (en) * 2007-03-31 2008-10-01 Sony Deutschland Gmbh Digital filter
US8971456B2 (en) 2011-12-19 2015-03-03 Motorola Solutions, Inc. Apparatus and method for a dual watch receiver
CN102723952B (zh) * 2012-06-27 2016-12-21 华为技术有限公司 一种模数转换数据传输方法、传输器及模数转换芯片
US8995345B2 (en) 2012-11-28 2015-03-31 Motorola Solutions, Inc. Method and apparatus for confirming delivery in a multi-channel receiving apparatus
US8884800B1 (en) * 2013-07-31 2014-11-11 Sony Corporation Method and apparatus for performing analog-to-digital conversion on multiple input signals
DE102014114044B4 (de) * 2014-09-26 2024-02-29 Intel Corporation Eine Vorrichtung und ein Verfahren zum Erzeugen von Basisbandempfangssignalen
US11471109B2 (en) * 2015-07-09 2022-10-18 Capsuletech, Inc. Methods and devices for recovering data from an amplitude-modulated signal
US9843335B2 (en) * 2015-12-29 2017-12-12 Schweitzer Engineering Laboratories, Inc. Supervision of input signal channels
US10862504B2 (en) * 2018-08-29 2020-12-08 Mediatek Singapore Pte. Ltd. Radio frequency bandpass delta-sigma analog-to-digital converters and related methods
CN112655154B (zh) 2018-08-30 2022-08-26 华为技术加拿大有限公司 利用信号分解进行线性信号处理的方法和系统
US11489535B1 (en) * 2021-05-11 2022-11-01 Nxp B.V. Analog-to-digital converter (ADC) testing
CN114019449B (zh) * 2022-01-10 2022-04-19 南京理工大学 信号源的波达方向估计方法、装置、电子设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005050940A1 (en) * 2003-11-24 2005-06-02 Telefonaktiebolaget Lm Ericsson (Publ) Frequency shifting of wcdma carriers for variable carrier separation
US20050195920A1 (en) * 2004-03-04 2005-09-08 Stefan Gierl FM radio receiver processing system

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442433A (en) * 1982-07-01 1984-04-10 Motorola Inc. Adaptive signal processing apparatus
DE4003301A1 (de) 1990-02-03 1991-08-08 Krueger Gmbh & Co Kg Unterdrueckung von emv-stoerungen bei elektrischen schaltungen
US5459432A (en) * 1993-07-22 1995-10-17 Rockwell International Corporation Use of a chopper and a sigma-delta modulator for downconverting and digitizing an analog signal including information modulated by a carrier
JP3132802B2 (ja) * 1995-09-06 2001-02-05 シャープ株式会社 Ｆｍ多重受信装置
US6005887A (en) * 1996-11-14 1999-12-21 Ericcsson, Inc. Despreading of direct sequence spread spectrum communications signals
GB2338853B (en) 1998-06-18 2002-11-06 Ericsson Telefon Ab L M Radio receiver
US6502184B1 (en) * 1998-09-02 2002-12-31 Phoenix Technologies Ltd. Method and apparatus for providing a general purpose stack
US6125272A (en) * 1998-09-25 2000-09-26 Motorola, Inc. Method and apparatus providing improved intermodulation distortion protection
US6683919B1 (en) * 1999-06-16 2004-01-27 National Semiconductor Corporation Method and apparatus for noise bandwidth reduction in wireless communication signal reception
US6490326B1 (en) * 1999-08-04 2002-12-03 Motorola, Inc. Method and apparatus to correct for in-phase and quadrature-phase gain imbalance in communication circuitry
DE69936656D1 (de) 1999-12-21 2007-09-06 Freescale Semiconductor Inc Verfahren und Vorrichtung zum verbesserten Schutz gegen der Intermodulationsverzerrung
DE69921495T2 (de) * 1999-12-23 2005-02-24 Freescale Semiconductor, Inc., Austin Doppelmodus mit einem einzelnen Empfängerschaltkreis
WO2001069876A1 (en) * 2000-03-15 2001-09-20 Koninklijke Philips Electronics N.V. Compensation of mismatch in quadrature devices
JP4027562B2 (ja) 2000-03-24 2007-12-26 株式会社ケンウッド ソフトウェア受信機
US6574459B1 (en) 2000-04-14 2003-06-03 Lucent Technologies Inc. Multiple branch receiver system and method
EP1184971A1 (en) * 2000-08-17 2002-03-06 Motorola, Inc. Switching mixer
DE10042959C1 (de) 2000-08-31 2002-01-03 Siemens Ag Verfahren und Anordnung zur gleichzeitigen Analog-Digital-Wandlung mehrerer analoger Signale
DE60027898D1 (de) 2000-10-19 2006-06-14 Norspace As Horten Frequenzumsetzer
JP4001818B2 (ja) * 2001-01-24 2007-10-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 直交低ノイズ増幅器を備えるフロントエンド及び高周波受信器
US6839024B2 (en) * 2001-06-21 2005-01-04 Rosum Corporation Position determination using portable pseudo-television broadcast transmitters
GB2380003A (en) 2001-07-03 2003-03-26 Digital Comm Technologies Ltd Method and apparatus for executing stack based programs using a register based processor
US6959179B1 (en) * 2002-02-06 2005-10-25 National Semiconductor Corporation Down/up-conversion mixer for direct conversion radios
US6978358B2 (en) * 2002-04-02 2005-12-20 Arm Limited Executing stack-based instructions within a data processing apparatus arranged to apply operations to data items stored in registers
DE10228757A1 (de) * 2002-06-27 2004-01-22 Infineon Technologies Ag Empfängeranordnung, insbesondere für den Mobilfunk
TWI220733B (en) * 2003-02-07 2004-09-01 Ind Tech Res Inst System and a method for stack-caching method frames
US7344675B2 (en) * 2003-03-12 2008-03-18 The Boeing Company Method for preparing nanostructured metal alloys having increased nitride content
US7593692B2 (en) * 2003-09-15 2009-09-22 Broadcom Corporation Radar detection circuit for a WLAN transceiver
KR100603608B1 (ko) * 2003-10-29 2006-07-24 한국전자통신연구원 지상파 디지털 텔레비젼 방송 시스템에서 동일채널중계기의 시간지연을 줄이기 위한 복조 장치 및 그 방법
JP4357325B2 (ja) 2004-03-12 2009-11-04 三菱電機株式会社 無線受信装置
US7362694B2 (en) * 2004-05-14 2008-04-22 Broadcom Corporation Programmable identity of I and Q channels
US7236763B2 (en) * 2004-06-04 2007-06-26 Motorola, Inc. Method and apparatus providing improved mixer performance for radio receivers
US7251468B2 (en) * 2004-07-14 2007-07-31 Motorola, Inc. Dynamically matched mixer system with improved in-phase and quadrature (I/Q) balance and second order intercept point (IP2) performance
US7639766B2 (en) * 2004-09-27 2009-12-29 Via Telecom Co., Ltd. Combined automatic frequency correction and time track system to minimize sample timing errors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005050940A1 (en) * 2003-11-24 2005-06-02 Telefonaktiebolaget Lm Ericsson (Publ) Frequency shifting of wcdma carriers for variable carrier separation
US20050195920A1 (en) * 2004-03-04 2005-09-08 Stefan Gierl FM radio receiver processing system

Also Published As

Publication number Publication date
CN101379706A (zh) 2009-03-04
DE602007011207D1 (de) 2011-01-27
JP4950225B2 (ja) 2012-06-13
US20070189419A1 (en) 2007-08-16
JP2009526503A (ja) 2009-07-16
CN101379706B (zh) 2013-06-19
US8059758B2 (en) 2011-11-15
KR20080100254A (ko) 2008-11-14
EP1982417B1 (en) 2010-12-15
EP1982417A1 (en) 2008-10-22
ATE492071T1 (de) 2011-01-15
WO2007095475A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
KR101031204B1 (ko) 아날로그-디지털 변환기에서 다중 아날로그 신호의 변환
US8467753B2 (en) Receiver and method for receiving a first usable frequency band and a second usable frequency band
JP4335135B2 (ja) 複数の局部発振器を有する改善されたミキサおよびこれに基づくシステム
KR100441867B1 (ko) 원격통신시스템에서의신호처리방법및장치
EP1557958B1 (en) Direct digital conversion tuner and method for using same
CN101378263B (zh) 基于数字中频的多载波数字接收机及多载波数字接收方法
US7977991B2 (en) Adjacent channel interference detection apparatus and method
KR20060043663A (ko) 멀티 모드 무선 단말에서 디지털 하강 변환을 위한 장치 및방법
JP4836041B2 (ja) Ｒｆ信号をサンプリングするための方法及び装置
JP2978484B2 (ja) 無線受信機と無線受信機のための方法
KR20050058277A (ko) 멀티레이트 디지털 송수신기
JP3628463B2 (ja) デルタシグマ型ａ／ｄ変換器
US20050118966A1 (en) Simple Crest Factor reduction technique for multi-carrier signals
US7751303B2 (en) Demodulation circuit for use in receiver using if directing sampling scheme
US8036625B1 (en) Method and apparatus for mixing a signal
EP1396941A2 (en) Time division IQ channel direct conversion receiver, and method therefor
WO2018176190A1 (zh) 数字功率放大器
JP2014168158A (ja) 受信装置
JP2004357025A (ja) 受信機
US20240214250A1 (en) Method for demodulating a rf signal in the presence of inband harmonic spurs
KR100964383B1 (ko) 디지털 집약형 ｒｆ 수신장치
EP1557957B1 (en) Direct digital conversion tuner and method for using same
JP2005535207A (ja) 複数の並列な受信手段を備える受信器
JP3618657B2 (ja) 受信装置
JP2003169100A (ja) 信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 9