JP2011061660A - 無線受信装置 - Google Patents

Abstract

【課題】急峻な遮断特性を有するアンチエリアシングフィルタを必要とすることなくＡＧＣ機能を実現した無線受信装置を提供する。
【解決手段】無線受信装置は、シグマ・デルタ方式のＡＤＣ７と、ＡＤＣ７の前段に設けられたＬＮＡ２、ＬＰＦ５及びＶＧＡ６と、ＡＤＣ７の後段に設けられ、縦続接続されたデシメーションフィルタ１１ａ，１１ｂと、ＬＮＡ２及びＶＧＡ６の利得を制御するＡＧＣ回路１２とを備える。デシメーションフィルタ１１ａは、ＡＤＣ７から入力されたディジタル信号を１／Ｎ１のレート変換比でダウンサンプリングして出力し、デシメーションフィルタ１１ｂは、デシメーションフィルタ１１ａの出力信号を１／Ｎ２のレート変換比でダウンサンプリングして出力する。ＡＧＣ回路１２は、デシメーションフィルタ１１ａの出力信号に基づいてＬＮＡ２及びＶＧＡ６の利得を制御する。
【選択図】図１

Description

本発明は、ＡＭあるいはＦＭ放送波の受信信号をアナログ／ディジタル変換器（ＡＤＣ）によりディジタル信号に変換し、ディジタル信号処理で復調するよう構成した無線受信装置に関し、特に、シグマ・デルタ（ΣΔ）方式のＡＤＣを備えた無線受信装置に関する。

アナログ変調されたＡＭ放送波やＦＭ放送波を受信する受信機は、長らくアナログ回路を主体にしたＩＣやディスクリート部品を組み合わせて実現されてきた。近年、半導体プロセスの進化によって、大部分の機能を１チップＬＳＩに集約することが可能となってきた。例えば、非特許文献１には、ＡＭあるいはＦＭ放送波の受信信号に対して、又は当該受信信号から得られた中間周波（ＩＦ）信号に対してアナログ／ディジタル変換を行い、ディジタル信号処理で復調するよう構成したラジオチューナＩＣが知られている。

また、アナログ／ディジタル変換方法の１つとして、ΣΔ方式のＡＤＣがある。ΣΔ方式のＡＤＣを用いてアナログ／ディジタル変換を行う無線受信装置の公知技術として、例えば特許文献１〜３に記載の装置が知られている。特許文献１では、ΣΔ方式のＡＤＣを用いることが述べられている。特許文献２では、自動利得制御（ＡＧＣ）機能を有したΣΔ方式のＡＤＣを用いることが述べられている。特許文献３では、ΣΔ方式のＡＤＣを用いて隣接チャンネル妨害を除去するフィルタ構成に関して述べられている。一般に、ΣΔ方式のＡＤＣは、入力されたアナログ信号に対してオーバーサンプリングを行うようにアナログ／ディジタル変換を実行し、ＡＤＣの前段には、アナログ／ディジタル変換後に生じるエリアシングを防止するためのアナログのアンチエリアシングフィルタが設けられ、ＡＤＣの後段には、オーバーサンプリングされたディジタル信号を所望のサンプリングレートの信号に変換するデシメーションフィルタが設けられる。好ましくは、特許文献２に記載のように、ＡＤＣの出力信号の振幅情報に基づいてＡＤＣのアナログフロントエンドの利得を制御するＡＧＣ回路がさらに設けられる。

非特許文献１のラジオチューナＩＣは、従来のアナログ回路を主体にしたものに比べれば十分に省コストかつ省消費電力ではあるが、携帯機器で使用するには、さらに省コストかつ省消費電力であることが求められる。前述の非特許文献１では、アナログ／ディジタル変換を行うために、比較的広い通過帯域まで変換するパイプライン方式のＡＤＣを用いることが述べられている。パイプライン方式のＡＤＣは、広い通過帯域すなわち高いサンプリングレートで変換するＡＤＣを作りやすいという特徴があるが、回路面積や消費電力も大きくなる問題がある。

一方、特許文献１〜３等に記載のΣΔ方式のＡＤＣでは、ＡＤＣの後段に設けられたデシメーションフィルタにより信号の通過帯域を制限することができ、所望の受信チャンネルに限定した信号出力が可能となる。しかし、ＡＧＣがＡＤＣの出力信号の振幅情報に基づいてＡＤＣのアナログフロントエンドの利得を適正に制御するためには、デシメーションフィルタの通過帯域とアンチエリアシングフィルタの通過帯域とを合わせる必要があり、従って、アンチエリアシングフィルタは急峻な減衰特性が求められるという問題があった。

本発明は、以上の課題を解決し、ΣΔ方式のＡＤＣを備えた無線受信装置であって、急峻な遮断特性を有するアンチエリアシングフィルタを必要とすることなく、アナログ／ディジタル変換後のディジタル信号に基づいてアナログ／ディジタル変換前の利得を適正に制御するＡＧＣ機能を実現した無線受信装置を提供することを目的とする。本発明はさらに、ＬＳＩ化に適し、かつ低コストの無線受信装置を提供することを目的とする。

本発明の第１の態様に係る無線受信装置は、
受信されたアナログ信号を、第１のサンプリング周波数を有するディジタル信号に変換するシグマ・デルタ方式のアナログ／ディジタル変換器と、
上記アナログ／ディジタル変換器の前段に設けられ、上記ディジタル信号に折り返し雑音を生じさせないよう上記アナログ信号に対して帯域制限を行うアンチエリアシングフィルタと、
上記アナログ／ディジタル変換器の前段に設けられ、上記アナログ信号の振幅を変化させる増幅器と、
上記アナログ／ディジタル変換器の後段に設けられ、上記ディジタル信号を、上記第１のサンプリング周波数よりも低い第２のサンプリング周波数でサンプリングされたベースバンド信号にダウンサンプリングするデシメーション回路と、
上記増幅器の利得を制御する自動利得制御回路とを備え、
上記デシメーション回路は、縦続接続された第１のデシメーションフィルタと第２のデシメーションフィルタとを備え、上記第１のデシメーションフィルタは、上記アナログ／ディジタル変換器から入力されたディジタル信号を第１のレート変換比でダウンサンプリングして出力し、上記第２のデシメーションフィルタは、上記第１のデシメーションフィルタの出力信号を第２のレート変換比でダウンサンプリングして出力し、
上記第２のデシメーションフィルタの出力信号は、上記第２のサンプリング周波数でサンプリングされたベースバンド信号であり、
上記自動利得制御回路は、上記第１のデシメーションフィルタの出力信号に基づいて上記増幅器の利得を制御することを特徴とする。

本発明の第２の態様に係る無線受信装置は、
受信されたアナログ信号を、第１のサンプリング周波数を有するディジタル信号に変換するシグマ・デルタ方式のアナログ／ディジタル変換器と、
上記アナログ／ディジタル変換器の前段に設けられ、上記ディジタル信号に折り返し雑音を生じさせないよう上記アナログ信号に対して帯域制限を行うアンチエリアシングフィルタと、
上記アナログ／ディジタル変換器の前段に設けられ、上記アナログ信号の振幅を変化させる増幅器と、
上記アナログ／ディジタル変換器の後段に設けられ、上記ディジタル信号を、上記第１のサンプリング周波数よりも低い第２のサンプリング周波数でサンプリングされたベースバンド信号にダウンサンプリングするデシメーション回路と、
上記増幅器の利得を制御する自動利得制御回路とを備え、
上記デシメーション回路は、縦続接続された複数のデシメーションフィルタを備え、上記各デシメーションフィルタは、前段から入力された信号を所定のレート変換比でダウンサンプリングして出力し、上記各デシメーションフィルタの各レート変換比は、上記第１のサンプリング周波数から上記第２のサンプリング周波数への合計レート変換比を因数分解したときの各因数であり、
上記複数のデシメーションフィルタのうちの最後段のデシメーションフィルタの出力信号は、上記第２のサンプリング周波数でサンプリングされたベースバンド信号であり、
上記自動利得制御回路は、上記複数のデシメーションフィルタのうちの最後段ではないいずれか１つのデシメーションフィルタの出力信号に基づいて上記増幅器の利得を制御することを特徴とする。

上記無線受信装置において、上記各デシメーションフィルタの各レート変換比は、上記合計レート変換比を素因数分解したときの各素因数であることを特徴とする。

また、上記無線受信装置は、受信チャンネルの周波数帯に応じて、上記複数のデシメーションフィルタのうちの最後段ではないいずれか１つのデシメーションフィルタの出力信号を選択するセレクタをさらに備え、
上記自動利得制御回路は、上記選択されたデシメーションフィルタの出力信号に基づいて上記増幅器の利得を制御することを特徴とする。

さらに、上記無線受信装置は、
互いに９０°異なる位相を有する２つの局部発振信号を用いて上記受信されたアナログ信号からＩ信号（In Phase信号）及びＱ信号（Quadrature信号）をそれぞれ生成する第１及び第２のミキサと、
上記Ｉ信号のための増幅器、アンチエリアシングフィルタ、ΔΣＡＤＣ及びデシメーションフィルタと、
上記Ｑ信号のための増幅器、アンチエリアシングフィルタ、ΔΣＡＤＣ及びデシメーションフィルタとを備えたことを特徴とする。

本発明の無線受信装置は、以上の構成を備えたことにより、ΣΔ方式のＡＤＣを備えた無線受信装置において、急峻な遮断特性を有するアンチエリアシングフィルタを必要とすることなく、アナログ／ディジタル変換後のディジタル信号に基づいてアナログ／ディジタル変換前の利得を適正に制御するＡＧＣ機能を実現することができる。本発明の無線受信装置では、所望の受信チャンネルの帯域より広い通過帯域を持つデシメーションフィルタの出力信号を用いて自動利得制御を行うので、急峻な遮断特性をもつアンチエリアシングフィルタ（アナログのローパスフィルタ）を必要としない。本発明によれば、ＬＳＩ化に適し、かつ低コストの無線受信装置を提供することができる。

また、本発明の無線受信装置は、ΣΔ方式のＡＤＣを備え、かつ複数の周波数帯に対応した無線受信装置において、急峻な遮断特性を有するアンチエリアシングフィルタを必要とすることなく、アナログ／ディジタル変換後のディジタル信号に基づいてアナログ／ディジタル変換前の利得を適正に制御するＡＧＣ機能を実現することができる。本発明の無線受信装置では、縦続接続された複数のデシメーションフィルタのうちで、所望の受信チャンネルの帯域より広い通過帯域を持つデシメーションフィルタの出力信号を、受信チャンネルの周波数帯に応じて選択し、この選択されたデシメーションフィルタの出力信号を用いて自動利得制御を行うので、受信チャンネルの周波数帯に応じて特性が変化するような急峻な遮断特性をもつアンチエリアシングフィルタを必要としない。本発明によれば、ＬＳＩ化に適し、かつ低コストの無線受信装置を提供することができる。

本発明の無線受信装置は、以上の構成を備えたことにより、ΣΔ方式のＡＤＣを備えたディジタル無線受信装置において、急峻な遮断特性を有するアンチエリアシングフィルタを必要とすることなく、アナログ／ディジタル変換後のディジタル信号に基づいてアナログ／ディジタル変換前の利得を適正に制御するＡＧＣ機能を実現することができる。本発明の無線受信装置では、上述の無線受信装置の特徴を有し、かつディジタル信号処理で復調するのに必要なＩ信号（In Phase信号）、Ｑ信号（Quadrature信号）が得られるので、急峻な遮断特性をもつアンチエリアシングフィルタを必要としないディジタル無線受信装置を提供することができる。本発明によれば、ＬＳＩ化に適し、かつ低コストの無線受信装置を提供することができる。

本発明の第１の実施形態に係る無線受信装置の構成を示すブロック図である。 図１のＬＰＦ５の周波数特性を概略的に示すグラフである。 図１のデシメーションフィルタ１１ａの周波数特性を概略的に示すグラフである。 図１のデシメーションフィルタ１１ｂの周波数特性を概略的に示すグラフである。 図１の無線通信装置に対する比較例の無線通信装置の構成を示すブロック図である。 図５のＬＰＦ５に要求される周波数特性を概略的に示すグラフである。 本発明の第２の実施形態に係る無線受信装置の構成を示すブロック図である。 本発明の第３の実施形態に係る無線受信装置の構成を示すブロック図である。

以下、図面を参照して、本発明の実施形態に係る無線受信装置について説明する。図面を通じて、同様の構成要素には同じ参照番号を付与し、繰り返しての説明は省略する。

第１の実施形態．
図１は、本発明の第１の実施形態に係る無線受信装置の構成を示すブロック図である。アンテナ１に到来したＡＭあるいはＦＭ放送波の受信信号は、低雑音増幅器（ＬＮＡ）２によって増幅されて、次いでアナログのミキサ３の一方の入力端子に送られる。ＬＮＡ２の利得は、後述する自動利得制御（ＡＧＣ）回路１２によって制御される。ミキサ３の他方の入力端子には局部発振器（ＬＯ）４が接続され、ＬＯ４は、コントローラ２０の制御下で、所望の受信チャンネルに合わせて所定周波数の局部発振信号を発生する。ミキサ３は、局部発振信号を用いて受信信号を所定の中間周波（ＩＦ）信号に低域周波数変換し、変換後のＩＦ信号をローパスフィルタ（ＬＰＦ）５及びピークホールド回路（又は整流回路：ＤＥＴ）８に送る。ＬＰＦ５に送られたＩＦ信号は、ＬＰＦ５によって低域通過ろ波された後、可変利得増幅器（ＶＧＡ）６によって増幅され、次いでΣΔ方式のアナログ／ディジタル変換器（ＡＤＣ）７によって所定のサンプリング周波数を有するディジタル信号に変換されて、ディジタル信号プロセッサ（ＤＳＰ）１０に送られる。ＬＰＦ５はアナログ回路で構成されるローパスフィルタであり、ＡＤＣ７によりサンプリングを行う際の折り返し雑音を除去するためのアンチエリアシングフィルタとして機能する。ＶＧＡ６は、ＡＤＣ７のアナログ／ディジタル変換に必要なダイナミックレンジを確保するように、ＬＰＦ５から送られた信号を増幅する。ＶＧＡ６の利得もまた、ＡＧＣ回路１２によって制御される。一方、ＤＥＴ８に送られたＩＦ信号は、ＤＥＴ８によってその振幅のピークが検出されて保持され、検出された振幅は、もう１つのＡＤＣ９によってディジタル信号に変換されてＤＳＰ１０に送られる。ＤＳＰ１０において、ＡＤＣ７から送られたディジタル信号は、デシメーション回路、すなわち縦続接続されたデシメーションフィルタ１１ａ，１１ｂによって所望のサンプリングレートにダウンサンプリングされる。デシメーションフィルタ１１ａは、ＡＤＣ７から入力されたディジタル信号のサンプリングレートを「１／Ｎ１」（Ｎ１は所定の正整数）のレート変換比でダウンサンプリングし、デシメーションフィルタ１１ｂは、デシメーションフィルタ１１ａから入力されたディジタル信号のサンプリングレートを「１／Ｎ２」（Ｎ２は所定の正整数）のレート変換比でダウンサンプリングする。デシメーションフィルタ１１ｂの出力信号は、ＡＤＣ７のサンプリング周波数からダウンサンプリングされた所定のサンプリング周波数でサンプリングされたベースバンド信号として、後段の復調回路（図示せず。）に送られる。さらに、ＤＳＰ１０において、デシメーションフィルタ１１ａの出力信号と、ＡＤＣ９から送られたディジタル信号とは、ＤＳＰ１０内のＡＧＣ回路１２に入力され、ＡＧＣ回路１２は、入力された２つの信号に基づいて、ＬＮＡ２の利得及びＶＧＡ６の利得を制御する。

本実施形態の無線受信装置において、ＡＧＣ回路１２へ入力される信号の経路は２系統あり、１つはデシメーションフィルタ１１ａの出力信号として入力される信号の経路（以下、第１の入力経路という。）であり、もう１つはＡＤＣ９からのディジタル信号として入力される信号の経路（以下、第２の入力経路という。）である。第１の入力経路は、ＬＰＦ５を通過して帯域制限された信号を扱い、所望の受信チャンネルの帯域付近における狭帯域信号の振幅を検出するために用いられる。また、第２の入力経路は、帯域制限されていない信号を扱い、所望の受信チャンネルを含む広帯域信号（すなわちミキサ３の出力信号）の振幅を検出するために用いられる。従って、第１の入力経路は狭帯域ＡＧＣ用の信号経路であり、第２の入力経路は広帯域ＡＧＣ用の信号経路である。また、別の観点で見ると、ＡＧＣ回路１２は、第１の入力経路の信号に基づいてＬＮＡ２の利得及びＶＧＡ６の利得を制御し、第２の入力経路の信号に基づいてＬＮＡ２の利得を制御する。

図２は、図１のＬＰＦ５の周波数特性を概略的に示すグラフであり、図３は、図１のデシメーションフィルタ１１ａの周波数特性を概略的に示すグラフであし、図４は、図１のデシメーションフィルタ１１ｂの周波数特性を概略的に示すグラフである。本実施形態では、ＩＦ周波数が数百ｋＨｚであるスーパーヘテロダインＬｏｗ−ＩＦ型のアーキテクチャを想定し、後段のＩＦミキサ（図示せず。）はＤＳＰ１０内にあるものとする。デシメーションフィルタ１１ｂは、所望の受信チャンネルの信号処理に十分な通過帯域を確保したうえで、その高域側が急峻に減衰する周波数特性を持つ。それに対して、デシメーションフィルタ１１ａは、所望の受信チャンネルの帯域より広い通過帯域を有する。ΣΔ方式のＡＤＣ７は、オーバーサンプリングを行うことにより、最終的な所望の出力信号の通過帯域に必要な周波数よりも高いサンプリング周波数を用いるので、ＬＰＦ５の減衰特性は、図２に示すような、低次数のローパスフィルタで達成できる比較的緩やかな減衰特性で十分である。

図５は、図１の無線通信装置に対する比較例の無線通信装置の構成を示すブロック図であり、図６は、図５のＬＰＦ５に要求される周波数特性を概略的に示すグラフである。図５の無線受信装置は、本発明の原理を適用していない構成を示す。ＤＳＰ１１０において、ＡＤＣ７から送られたディジタル信号は、単一のデシメーションフィルタ１１によって所望のサンプリングレートにダウンサンプリングされ、デシメーションフィルタ１１の出力信号が後段の復調回路（図示せず。）に送られる。デシメーションフィルタ１１は、入力されたディジタル信号のサンプリングレートを「１／Ｎ」（Ｎは所定の正整数）のレート変換比でダウンサンプリングする。さらに、ＤＳＰ１０において、デシメーションフィルタ１１の出力信号と、ＡＤＣ９から送られたディジタル信号とは、ＤＳＰ１０内のＡＧＣ回路１２に入力され、ＡＧＣ回路１２は、入力された２つの信号に基づいて、ＬＮＡ２の利得及びＶＧＡ６の利得を制御する。図５の無線受信装置において、例えば所望波の周波数帯域の上限が５００ｋＨｚであるときに１ＭＨｚの妨害波がある場合を想定すると、ＬＰＦ５において、所望波の周波数帯域内の周波数特性を平坦ししつつ、１ＭＨｚの妨害波を十分に減衰させること（すなわち、図６の周波数特性を実現すること）は難しく、減衰量を大きくするためには回路規模（ローパスフィルタの次数）や消費電流が非常に大きくなるなどの問題がある。このため、実際には、図５のＬＰＦ５では、所望波の近傍にある妨害波は十分に減衰されることなくＡＤＣ７及びデシメーションフィルタ１１に送られることになる。このとき、デシメーションフィルタ１１がその妨害波を除去する結果、ＡＧＣ回路１２は妨害波が存在することを検知できないので、所望波成分だけに基づいてＬＮＡ２の利得及びＶＧＡ６の利得を制御することになる。従って、所望波の振幅より妨害波の振幅の方が大きい場合は、妨害波の大振幅によりＶＧＡ６やＡＤＣ７の信号が歪んだり、一定電圧に張り付いたりするなど、特性劣化の問題が起こり得る。

一方、本実施形態の無線受信装置では、ＡＤＣ７の後段に縦続接続されたデシメーションフィルタ１１ａ，１１ｂを備え、デシメーションフィルタ１１ｂの出力信号ではなくデシメーションフィルタ１１ａの出力信号をＡＧＣ回路１２へ入力することにより、所望波の近傍の妨害波を正しく検出してＬＮＡ２の利得及びＶＧＡ６の利得を適正に制御することで、ＶＧＡ６及びＡＤＣ７を通過する信号レベルを適切に制御し、特性劣化を防止することができる。

本実施形態において、ベースバンド信号とは、ＤＳＰ１０及びその後段の復調回路においてディジタル信号処理を行う信号のことを示す。例えばＦＭ放送信号の場合、ベースバンド信号は、キャリア周波数の±２００ｋＨｚ程度の帯域にわたる信号成分として変調されている。このベースバンド信号を含む受信信号を、ミキサ３によりＩＦ信号に変換する。中間周波数が３００ｋＨｚである場合、ＩＦ信号は、３００ｋＨｚを中心として±２００ｋＨｚの周波数帯にわたる信号、すなわち５００ｋＨｚ程度の周波数成分をもつ信号になる。ディジタル信号処理を行う上では、ナイキスト周波数（サンプリング周波数の半分）までの信号しか扱うことができないので、上記周波数を用いる場合、ベースバンド信号をサンプリングするためには、少なくとも１ＭＨｚのサンプリング周波数が必要となる。例示として、以下、余裕をみて１．５ＭＨｚのサンプリング周波数を用いる場合について説明する。ΣΔ方式のＡＤＣ７は、オーバーサンプリング、例えば４０倍オーバーサンプリングによりアナログ／ディジタル変換を行う。従って、この場合、ＡＤＣ７におけるサンプリング周波数は、１．５×４０＝６０ＭＨｚとなる。ＤＳＰ１０は、この６０ＭＨｚのサンプリング周波数を１／４０にダウンサンプリング（デシメーション）する。一般にデシメーションではエリアシング信号が発生するが、これを防止するためにアンチエリアシングフィルタであるＬＰＦ５が設けられる。デシメーションは、例えば１／５のレート変換比（デシメーションフィルタ１１ａ）と１／８のレート変換比（デシメーションフィルタ１１ｂ）とに分けて実行される。１／５のレート変換比を有するデシメーションフィルタ１１ａのサンプリング周波数は、６０／５＝１２ＭＨｚであり、従って、図２に示すように数ＭＨｚの周波数成分をもつ妨害波を扱うことができる。なお、デシメーションフィルタ１１ａは１／５のレート変換比のデシメーションしか行っていないので、信号品質（ＳＮＲ)は低いものの、ＡＧＣ処理を行う上では高ＳＮＲは必要ないので実用上では支障はない。

図示した無線受信装置の構成は単なる一例であり、例えばミキサ３及びＬＯ４により受信信号をＩＦ信号に変換しなくてもよく、この場合、ＬＰＦ５、ＶＧＡ６及びＡＤＣ７には、受信された無線周波信号がそのまま送られる。また、ＤＥＴ８及びＡＤＣ９を省略してもよい。また、増幅器としてＬＮＡ２及びＬＰＦ５の両方を用いることに限定せず、これらのうちの一方のみを用いてもよい。

本実施形態の無線受信装置は、以上の構成を備えたことにより、ΣΔ方式のＡＤＣを備えた無線受信装置において、急峻な遮断特性を有するアンチエリアシングフィルタを必要とすることなく、アナログ／ディジタル変換後のディジタル信号に基づいてアナログ／ディジタル変換前の利得を適正に制御するＡＧＣ機能を実現することができる。本実施形態によれば、ＬＳＩ化に適し、かつ低コストの無線受信装置を提供することができる。

第２の実施形態．
図７は、本発明の第２の実施形態に係る無線受信装置の構成を示すブロック図である。本発明の実施形態は、図１に示すように縦続接続された２つのデシメーションフィルタ１１ａ，１１ｂのみではなく、縦続接続された３つ以上のデシメーションフィルタを備えてもよい。本実施形態の無線受信装置は、図１のＤＳＰ１０及びコントローラ２０に代えて、ＤＳＰ１０Ａ及びコントローラ２０Ａを備え、ＤＳＰ１０Ａは、デシメーション回路、すなわち縦続接続されたｎ個のデシメーションフィルタ１１−１，１１−２，…，１１−ｎと、ＡＧＣ回路１２と、コントローラ２０Ａの制御下でデシメーションフィルタ１１−１，１１−２，…，１１−（ｎ―１）のいずれかの出力信号をＡＧＣ回路１２に送るセレクタ１３とを備えて構成される。

デシメーションフィルタ１１−１は、ＡＤＣ７から入力されたディジタル信号のサンプリングレートを「１／Ｎ１」のレート変換比でダウンサンプリングし、デシメーションフィルタ１１−２は、デシメーションフィルタ１１−１から入力されたディジタル信号のサンプリングレートを「１／Ｎ２」のレート変換比でダウンサンプリングし、以下同様にデシメーションフィルタ１１−ｎまで続き、デシメーションフィルタ１１−ｎは、デシメーションフィルタ１１−（ｎ−１）から入力されたディジタル信号のサンプリングレートを「１／Ｎｎ」（Ｎｎは所定の正整数）のレート変換比でダウンサンプリングする。各正整数Ｎ１，Ｎ２，…，Ｎｎは、ＡＤＣ７のサンプリングレートから最終的なデシメーションフィルタ１１−ｎの出力信号のサンプリングレートにダウンサンプリングする際の合計のレート変換比を因数分解して得られた各因数であり、好ましくは合計のレート変換比を素因数分解して得られた各素因数である。デシメーションフィルタ１１−ｎの出力信号が、ベースバンド信号として、後段の復調回路（図示せず。）に送られる。さらに、ＤＳＰ１０Ａにおいて、デシメーションフィルタ１１−１，１１−２，…，１１−（ｎ―１）のいずれかの出力信号と、ＡＤＣ９から送られたディジタル信号とは、ＤＳＰ１０Ａ内のＡＧＣ回路１２に入力され、ＡＧＣ回路１２は、入力された２つの信号に基づいて、ＬＮＡ２の利得及びＶＧＡ６の利得を制御する。コントローラ２０Ａは、所望の受信チャンネルの周波数帯に応じて、デシメーションフィルタ１１−１，１１−２，…，１１−（ｎ―１）のいずれかの出力信号（すなわち、デシメーションフィルタ１１−１，１１−２，…，１１−（ｎ―１）のいずれかのサンプリング周波数）を選択するようにセレクタ１３を制御する。

本実施形態の無線受信装置は、以上の構成を備えたことにより、ΣΔ方式のＡＤＣを備え、かつ複数の周波数帯に対応した無線受信装置において、急峻な遮断特性を有するアンチエリアシングフィルタを必要とすることなく、アナログ／ディジタル変換後のディジタル信号に基づいてアナログ／ディジタル変換前の利得を適正に制御するＡＧＣ機能を実現することができる。本実施形態の無線受信装置におけるアンチエリアシングフィルタは、受信チャンネルの周波数帯に応じて特性が変化することを必要としない。本実施形態によれば、ＬＳＩ化に適し、かつ低コストの無線受信装置を提供することができる。

第３の実施形態．
図８は、本発明の第３の実施形態に係る無線受信装置の構成を示すブロック図である。本実施形態の無線受信装置は、受信信号からＩ信号（In Phase信号）及びＱ信号（Quadrature信号）を生成して復調するディジタル無線受信装置として構成される。図８において、アンテナ１に到来した受信信号は、ＬＮＡ２によって増幅されて、次いでミキサ３ａ，３ｂのそれぞれの一方の入力端子に送られる。ミキサ３ａの他方の入力端子にはＬＯ４が接続され、ミキサ３ｂの他方の入力端子には９０°移相器４ａを介してＬＯ４が接続される。ミキサ３ａは、受信信号を所定の中間周波数のＩ信号に低域周波数変換し、変換後のＩ信号をＬＰＦ５ａ及びＤＥＴ８ａに送る。同様に、ミキサ３ｂは、受信信号を所定の中間周波数のＱ信号に低域周波数変換し、変換後のＩ信号をＬＰＦ５ｂ及びＤＥＴ８ｂに送る。Ｉ信号を処理するためにＶＧＡ５ａ、ＡＤＣ６ａ、ＡＤＣ７ａ、ＤＥＴ８ａ及びＡＤＣ９ａが設けられ、Ｑ信号を処理するためにＶＧＡ５ｂ、ＡＤＣ６ｂ、ＡＤＣ９ｂ、ＤＥＴ８ｂ及びＡＤＣ９ｂが設けられ、これらの構成要素は、図１のＶＧＡ５、ＡＤＣ６、ＡＤＣ９、ＤＥＴ８及びＡＤＣ９と同様に構成される。ＤＳＰ１０Ｂにおいて、ＡＤＣ７ａから送られたディジタル信号は、縦続接続されたデシメーションフィルタ１１Ｂａ，１１Ｂｂによって所望のサンプリングレートにダウンサンプリングされ、ＡＤＣ７ｂから送られたディジタル信号は、縦続接続されたデシメーションフィルタ１１Ｂｃ，１１Ｂｄによって所望のサンプリングレートにダウンサンプリングされる。デシメーションフィルタ１１Ｂｂの出力信号が、Ｉ出力信号として後段の復調回路（図示せず。）に送られ、デシメーションフィルタ１１Ｂｄの出力信号が、Ｑ出力信号として後段の復調回路に送られる。さらに、ＤＳＰ１０Ｂにおいて、デシメーションフィルタ１１Ｂａの出力信号と、ＡＤＣ９ａから送られたディジタル信号と、デシメーションフィルタ１１Ｂｃの出力信号と、ＡＤＣ９ｂから送られたディジタル信号とは、ＤＳＰ１０Ｂ内のＡＧＣ回路１２Ｂに入力され、ＡＧＣ回路１２Ｂは、入力された４つの信号に基づいて、ＬＮＡ２の利得及びＶＧＡ６ａ，６ｂの利得を制御する。

本実施形態の無線受信装置は、以上の構成を備えたことにより、ΣΔ方式のＡＤＣを備えたディジタル無線受信装置において、急峻な遮断特性を有するアンチエリアシングフィルタを必要とすることなく、アナログ／ディジタル変換後のディジタル信号に基づいてアナログ／ディジタル変換前の利得を適正に制御するＡＧＣ機能を実現することができる。本実施形態によれば、ＬＳＩ化に適し、かつ低コストの無線受信装置を提供することができる。

本発明は、ＡＭあるいはＦＭ放送波の受信信号をＩＦ信号に変換した後で（又は変換することなく）ΣΔ方式のＡＤＣによりディジタル信号に変換し、ディジタル信号処理で復調するよう構成した無線受信装置として有用である。特に、本発明によれば、上記無線受信装置において、急峻な遮断特性を有するアンチエリアシングフィルタを必要とすることなく、アナログ／ディジタル変換後のディジタル信号に基づいてアナログ／ディジタル変換前の利得を適正に制御するＡＧＣ機能を実現することができる。本発明は、ディジタル放送又はその他の無線通信のための無線受信装置として有用である。本実施形態によれば、ＬＳＩ化に適し、かつ低コストの無線受信装置を提供することができる。

１…アンテナ、
２…低雑音増幅器（ＬＮＡ）、
３，３ａ，３ｂ…ミキサ、
４…局部発振器（ＬＯ）、
４ａ…９０°移相器、
５，５ａ，５ｂ…ローパスフィルタ（ＬＰＦ）、
６，６ａ，６ｂ…可変利得増幅器（ＶＧＡ）、
７，７ａ，７ｂ，９，９ａ，９ｂ…アナログ／ディジタル変換器（ＡＤＣ）、
８，８ａ，８ｂ…ピークホールド回路（ＤＥＴ）、
１０，１０Ａ，１０Ｂ，１１０…ディジタル信号プロセッサ（ＤＳＰ）、
１１，１１ａ，１１ｂ，１１−１，１１−２，…，１１−ｎ，１１Ｂａ，１１Ｂｂ，１１Ｂｃ，１１Ｂｄ…デシメーションフィルタ、
１２，１２Ｂ…自動利得制御（ＡＧＣ）回路、
１３…セレクタ、
２０，２０Ａ…コントローラ。

特表２００１−５２６４８７号公報。 特開２０００−２２４０４１号公報。 特表２００７−５２８１３８号公報。

トランジスタ技術編集部，「ＲＦワールド」，Ｎｏ．１，ＣＱ出版，８５〜１０３ページ，２００８年３月１日。

Claims (5)

1. 無線受信装置は、
   受信されたアナログ信号を、第１のサンプリング周波数を有するディジタル信号に変換するシグマ・デルタ方式のアナログ／ディジタル変換器と、
   上記アナログ／ディジタル変換器の前段に設けられ、上記ディジタル信号に折り返し雑音を生じさせないよう上記アナログ信号に対して帯域制限を行うアンチエリアシングフィルタと、
   上記アナログ／ディジタル変換器の前段に設けられ、上記アナログ信号の振幅を変化させる増幅器と、
   上記アナログ／ディジタル変換器の後段に設けられ、上記ディジタル信号を、上記第１のサンプリング周波数よりも低い第２のサンプリング周波数でサンプリングされたベースバンド信号にダウンサンプリングするデシメーション回路と、
   上記増幅器の利得を制御する自動利得制御回路とを備え、
   上記デシメーション回路は、縦続接続された第１のデシメーションフィルタと第２のデシメーションフィルタとを備え、上記第１のデシメーションフィルタは、上記アナログ／ディジタル変換器から入力されたディジタル信号を第１のレート変換比でダウンサンプリングして出力し、上記第２のデシメーションフィルタは、上記第１のデシメーションフィルタの出力信号を第２のレート変換比でダウンサンプリングして出力し、
   上記第２のデシメーションフィルタの出力信号は、上記第２のサンプリング周波数でサンプリングされたベースバンド信号であり、
   上記自動利得制御回路は、上記第１のデシメーションフィルタの出力信号に基づいて上記増幅器の利得を制御することを特徴とする無線受信装置。
2. 無線受信装置は、
   受信されたアナログ信号を、第１のサンプリング周波数を有するディジタル信号に変換するシグマ・デルタ方式のアナログ／ディジタル変換器と、
   上記アナログ／ディジタル変換器の前段に設けられ、上記ディジタル信号に折り返し雑音を生じさせないよう上記アナログ信号に対して帯域制限を行うアンチエリアシングフィルタと、
   上記アナログ／ディジタル変換器の前段に設けられ、上記アナログ信号の振幅を変化させる増幅器と、
   上記アナログ／ディジタル変換器の後段に設けられ、上記ディジタル信号を、上記第１のサンプリング周波数よりも低い第２のサンプリング周波数でサンプリングされたベースバンド信号にダウンサンプリングするデシメーション回路と、
   上記増幅器の利得を制御する自動利得制御回路とを備え、
   上記デシメーション回路は、縦続接続された複数のデシメーションフィルタを備え、上記各デシメーションフィルタは、前段から入力された信号を所定のレート変換比でダウンサンプリングして出力し、上記各デシメーションフィルタの各レート変換比は、上記第１のサンプリング周波数から上記第２のサンプリング周波数への合計レート変換比を因数分解したときの各因数であり、
   上記複数のデシメーションフィルタのうちの最後段のデシメーションフィルタの出力信号は、上記第２のサンプリング周波数でサンプリングされたベースバンド信号であり、
   上記自動利得制御回路は、上記複数のデシメーションフィルタのうちの最後段ではないいずれか１つのデシメーションフィルタの出力信号に基づいて上記増幅器の利得を制御することを特徴とする無線受信装置。
3. 上記各デシメーションフィルタの各レート変換比は、上記合計レート変換比を素因数分解したときの各素因数であることを特徴とする請求項２記載の無線受信装置。
4. 上記無線受信装置は、受信チャンネルの周波数帯に応じて、上記複数のデシメーションフィルタのうちの最後段ではないいずれか１つのデシメーションフィルタの出力信号を選択するセレクタをさらに備え、
   上記自動利得制御回路は、上記選択されたデシメーションフィルタの出力信号に基づいて上記増幅器の利得を制御することを特徴とする請求項２又は３記載の無線受信装置。
5. 上記無線受信装置は、
   互いに９０°異なる位相を有する２つの局部発振信号を用いて上記受信されたアナログ信号からＩ信号（In Phase信号）及びＱ信号（Quadrature信号）をそれぞれ生成する第１及び第２のミキサと、
   上記Ｉ信号のための増幅器、アンチエリアシングフィルタ、ΔΣＡＤＣ及びデシメーションフィルタと、
   上記Ｑ信号のための増幅器、アンチエリアシングフィルタ、ΔΣＡＤＣ及びデシメーションフィルタとを備えたことを特徴とする請求項１〜４のいずれか１つに記載の無線受信装置。

Images