KR20110093574A - 서브 샘플링 기법을 이용한 수신기의 디지털 처리 구조 - Google Patents

서브 샘플링 기법을 이용한 수신기의 디지털 처리 구조 Download PDF

Info

Publication number
KR20110093574A
KR20110093574A KR1020100098105A KR20100098105A KR20110093574A KR 20110093574 A KR20110093574 A KR 20110093574A KR 1020100098105 A KR1020100098105 A KR 1020100098105A KR 20100098105 A KR20100098105 A KR 20100098105A KR 20110093574 A KR20110093574 A KR 20110093574A
Authority
KR
South Korea
Prior art keywords
signal
digital
frequency
analog
receiver
Prior art date
Application number
KR1020100098105A
Other languages
English (en)
Other versions
KR101408801B1 (ko
Inventor
한선호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to JP2011026220A priority Critical patent/JP2011166773A/ja
Priority to US13/024,688 priority patent/US20110194658A1/en
Publication of KR20110093574A publication Critical patent/KR20110093574A/ko
Application granted granted Critical
Publication of KR101408801B1 publication Critical patent/KR101408801B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

무선 통신 송수신 시스템에서의 디지털 방식 수신기가 개시된다. RF 신호를 IF신호 또는 DC신호로 변환하는 서브 샘플링 시 원하는 신호 대역에 대해서는 오버 샘플링이 되도록 하여 원하지 않는 신호도 디지털신호로 변환되게 한 후, 디지털 블록에서 효과적으로 제거되도록 한다. 본 발명에 따르면 통상적인 아날로그 설계 방식의 수신기에 비해, 필터, LNA, 그리고 ADC 만으로 아날로그 설계 부분이 구성되므로, 아날로그 구성 블록의 구조가 최소화된다. 따라서, ADC의 후단에 설치되는 디지털 구성 블록들의 구조도 최적화되어 디지털 방식의 수신기가 구현된다.

Description

서브 샘플링 기법을 이용한 수신기의 디지털 처리 구조{Digital front-end structure of sub-sampling based digital receiver}
본 발명은 서브 샘플링 기법을 이용한 수신기의 디지털 처리 구조에 관한 것이다.
다중 대역 신호와 다중 응용 분야를 만족하는 무선 송수신기를 개발하는 데 있어 통상의 아날로그 설계 방식을 이용하는 것은 전력 소모, 칩의 면적, 및 빠른 시장 적응성 측면에서 많은 단점들이 상존하고 있다.
통상적인 무선통신 수신기의 구조를 살펴보면 저잡음 증폭기, 믹서, 채널 선택 필터, 및 가변 증폭기 등은 모두 아날로그 방식으로 설계되는 부분들이다. 이러한 구성 블록들 중 일부는 디지털 설계 부분으로 넘어간 것도 있으나 대부분은 그대로 아날로그 설계 방식에 의존하고 있다.
도 1은 통상적인 아날로그 설계 방식 수신기의 블록도이다. 도 1은 다양한 아날로그 설계 방식 수신기 중에서 직접 변환(Direct conversion) 구조를 갖는 수신기의 예이다. 도시된 바와 같이, 도 1의 수신기에서는 안테나에 수신된 신호는 대역 통과 필터(2)를 통과 후 저잡음 증폭기(4)에서 증폭되고 하향 변환 믹서들(Down-conversion mixer:6,8)로 인가된다. 상기 하향 변환 믹서들(6,8)은 인가되는 신호들 중 원하는 채널 신호만이 효과적으로 얻어지도록 하기 위해, 신호의 캐리어(Carrier) 주파수를 낮춘 후 각기 대응되는 저역 통과 필터(14,15)에 하향 변환된 신호들을 인가한다. 상기 저역 통과 필터(14,15)는 상기 하향 변환된 신호들 중에서 원하지 않는 신호들을 제거한다.
이와 같이, 캐리어 주파수가 낮아진 신호를 저역 통과 필터에 인가하여 원하지 않는 신호가 제거되도록 하는 이유는 실제 필터의 구현이 동작 주파수가 낮을 경우에 보다 쉽기 때문이다. 상기 저역 통과 필터의 필터링 작용에 의해 참조부호 10a에서 보인 수신신호는 화살 부호 AR2를 따라 참조부호 20a에서 보인 바와 같이, 원하는 신호만이 얻어진다.
상기 저역 통과 필터를 통해 출력되는 신호는 VGA(16,17:Variable Gain Amplifier)에 인가되어 이득 조절된 후, 대응되는 아날로그-디지털 변환기(ADC 18,19)로 인가된다. 상기 VGA는 ADC에 인가되는 신호의 기준 크기가 일정하도록 하기 때문에, ADC의 입력 신호 크기 범위(Dynamic range)를 작게 설계할 수 있도록 한다. 또한, ADC의 입력 신호의 주파수는 전단의 하향 변환 믹서들에 의해 낮아져 있으므로, ADC의 동작 주파수도 그에 따라 낮아진다. 이에 따라, ADC의 설계는 간단해진다.
또한, 위상 동기 루프(PLL:12)의 사용 도 1의 수신기 구성 블록들이 간단히 설계될 수 있게 하는 요인들 중의 하나이다. 즉, PLL을 이용한 주파수 합성기가 채널 주파수에 따라 국부 발진(LO)주파수를 가변할 수 있으므로, 각 신호 채널에 해당하는 채널 중심 주파수가 생성될 수 있다. 그러므로, 하향 변환 믹서들의 후단에 설치된 저역 통과 필터는 안테나를 통해 수신되는 신호의 채널 중심 주파수가 다르더라도 같은 필터링 특성을 갖게 된다. 결국, 같은 필터링 특성의 저역 통과 필터가 공히 사용될 수 있는 것이다.
한편, 통상적인 디지털 수신기의 경우에도 아날로그 수신기에서 발생 되는 각종 문제들 예컨대 전력 소모, 칩의 점유 면적, 및 빠른 시장 적응성을 커버할 수 있는 장점을 갖지만, 수신기의 실제 구현에 있어서는 많은 어려움이 뒤따른다. 예를 들어, 디지털 수신기에서의 서브 샘플링 방법, 잡음 제거 대책, 수신기의 집적화, 또는 아날로그-디지털 변환기의 구현 측면은 여전히 미흡한 실정이므로 개선되어야 할 필요성이 있다.
본 발명이 해결하고자 하는 기술적 과제는, 디지털 설계에 적합한 무선 통신 수신기를 제공함에 있다.
본 발명이 해결하고자 하는 기술적 과제는, 아날로그 설계 블록을 최대한 간단히 하고 디지털 설계 블록을 최적화할 수 있는 무선통신 디지털 방식 수신기를 제공함에 있다.
본 발명이 해결하고자 하는 기술적 과제는, 잡음 제거 성능이 높은 서브 샘플링 방식을 취하는 디지털 방식의 수신기를 제공함에 있다.
본 발명이 해결하고자 하는 기술적 과제는, 원하는 신호에 인접한 잡음 신호들을 디지털적으로 제거할 수 있는 디지털 방식의 수신기를 제공함에 있다.
본 발명이 해결하고자 하는 기술적 과제는, 아날로그 영역의 설계에서 탈피하여 디지털 영역의 설계 위주로 보다 콤팩트 하게 제작될 수 있는 디지털 방식의 수신기를 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 실시 예의 일 양상에 따른 수신기는,
필터 및 증폭기를 포함하여 아날로그 신호를 증폭 및 대역 통과시키며, 대역 신호 이외의 백색 잡음과 간섭 신호를 감쇠시키며 상대적으로 넓은 입력 신호 크기 범위를 다음 단의 입력 신호 범위로 전환하는 잡음 감쇠 및 신호 크기 매핑 가변 증폭부와, 기설정된 주파수의 샘플링 클럭을 이용하여 샘플링을 수행하여 원하는 신호의 캐리어 주파수에 대해서 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서 오버 샘플링이 이루어지도록 함에 의해 상기 잡음 감쇠 및 신호 크기 매핑 가변 증폭부를 통과한 아날로그 신호가 DC 주파수 대역 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 신호 주파수를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 원하지 않는 신호를 모두 처리할 수 있는 입력 신호 크기 범위를 가지며, 상기 디지털 신호가 I/Q 패쓰 별로 생성되도록 하는 아날로그-디지털 변환부를 포함하는 RF/아날로그 블록과;
상기 아날로그-디지털 변환부의 출력 신호에서 원하는 채널의 신호만을 골라내는 기능을 수행하는 디지털 저역 통과 필터와, 디지털 필터링된 신호를 기준이 되는 임의의 신호 크기로 만들어 내기 위한 디지털 가변 이득 증폭기와, 신호의 크기를 검출해 신호 크기에 따라 상기 디지털 가변 이득 증폭기의 이득을 자동으로 가변하기 위한 오토 게인 콘트롤 부와, 상기 아날로그-디지털 변환부의 상기 샘플링 클럭을 생성하기 위한 클럭 주파수 생성기와, 상기 디지털 가변 이득 증폭기를 통과한 신호를 처리하기 위한 디지털 프로세서를 포함하는 디지털 신호 복원 블록을 포함한다.
본 발명의 실시 예에서, 원하는 채널 신호를 골라내기 위하여, 상기 클럭 주파수 생성기는 출력 주파수에 대한 프로그래머블리티를 가지며 상기 아날로그-디지털 변환기에 공급되는 샘플링 주파수가 가변되도록 함에 의해, 상기 아날로그-디지털 변환기의 출력 신호 대역 중심 주파수가 일정하도록 할 수 있다.
본 발명의 실시 예에서, 원하는 채널 신호를 골라내기 위하여, 상기 디지털 저역 통과 필터는 대역폭을 가변할 수 있는 구조를 가질 수 있다.
본 발명의 실시 예에서, 상기 디지털 저역 통과 필터는 일반 I/Q 패쓰의 필터 또는 I/Q 콤플렉스 필터의 형태를 가질 수 있다.
본 발명의 실시 예에서, 상기 디지털 저역 통과 필터와, 디지털 가변 이득 증폭기, 및 오토 게인 콘트롤 부의 블록 배치는 임의 배치 구조로 이루어질 수 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 실시 예의 다른 양상에 따른 수신기는,
필터 및 증폭기를 포함하여 아날로그 신호를 증폭 및 대역 통과시키며, 대역 신호 이외의 백색 잡음과 간섭 신호를 감쇠시키며 상대적으로 넓은 입력 신호 크기 범위를 다음 단의 입력 신호 범위로 전환하는 잡음 감쇠 및 신호 크기 매핑 가변 증폭부와, 기설정된 주파수의 샘플링 클럭을 이용하여 샘플링을 수행하여 원하는 신호의 캐리어 주파수에 대해서 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서 오버 샘플링이 이루어지도록 함에 의해, 상기 잡음 감쇠 및 신호 크기 매핑 가변 증폭부를 통과한 아날로그 신호가 DC 주파수 대역 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 신호 주파수를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 원하지 않는 신호를 모두 처리할 수 있는 입력 신호 크기 범위를 가지며, 상기 디지털 신호가 I/Q 패쓰 별로 생성되도록 하는 아날로그-디지털 변환부를 포함하는 RF/아날로그 블록과;
상기 아날로그-디지털 변환부의 출력 신호를 받아 DC 대역으로 중심 주파수를 하향 변환하기 위한 디지털 다운 믹서와, 상기 디지털 다운 믹서의 출력 디지털 신호에서 원하는 채널의 신호만을 골라내는 기능을 수행하는 디지털 저역 통과 필터와, 상기 디지털 필터링된 신호를 기준이 되는 임의의 신호 크기로 만들어내기 위한 디지털 가변 이득 증폭기와, 신호의 크기를 검출해 신호 크기에 따라 상기 가변 이득 증폭기의 이득을 자동으로 가변하기 위한 오토 게인 콘트롤 부, 상기 아날로그-디지털 변환부의 상기 샘플링 클럭을 생성하기 위한 클럭 주파수 생성기와, 상기 디지털 가변 이득 증폭기를 통과한 신호를 처리하기 위한 디지털 프로세서를 포함하는 디지털 신호 복원 블록을 포함한다.
본 발명의 실시 예에서, 원하는 채널 신호를 골라내기 위하여, 상기 클럭 주파수 생성기는 출력 주파수에 대한 프로그래머블리티를 가지며 상기 디지털 다운 믹서에 공급되는 믹싱 신호의 주파수가 가변되도록 함에 의해 디지털 다운 믹서의 출력 신호 대역 중심 주파수가 일정하도록 하고, 상기 아날로그-디지털 변환부로 공급되는 샘플링 클럭의 주파수도 가변할 수 있다.
본 발명의 실시 예에서, 원하는 채널 신호를 골라내기 위하여, 상기 디지털 저역 통과 필터는 대역폭을 가변할 수 있는 구조를 가질 수 있다.
본 발명의 실시 예에서, 상기 디지털 저역 통과 필터는 일반 I/Q 패쓰 필터 또는 I/Q 콤플렉스 필터의 형태를 가질 수 있다.
본 발명의 실시 예에서, 상기 디지털 다운 믹서는 일반 I/Q 패쓰의 믹서 또는 I/Q 콤플렉스 믹서의 형태를 가질 수 있다.
본 발명의 실시 예에서, 상기 디지털 다운 믹서, 디지털 저역 통과 필터, 디지털 가변 이득 증폭기, 및 오토 게인 콘트롤 부의 블록 배치는 임의 배치 구조로 이루어질 수 있다.
본 발명의 실시 예에서, 상기 RF/아날로그 블록 내의 상기 아날로그-디지털 변환부는 I/Q ADC로 각기 구성되며, 각각의 ADC가 직교관계의 I/Q 클럭을 직접적으로 수신할 수 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 실시 예의 또 다른 양상에 따른 수신기는,
필터 및 증폭기를 포함하여, 아날로그 신호를 증폭 및 대역 통과시키며, 대역 신호 이외의 백색 잡음과 간섭 신호를 감쇠시키며 상대적으로 넓은 입력 신호 크기 범위를 다음 단의 입력 신호 범위로 전환하는 잡음 감쇠 및 신호 크기 매핑 가변 증폭부와, 기설정된 주파수의 샘플링 클럭을 이용하여 샘플링을 수행하여 원하는 신호의 캐리어 주파수에 대해서 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서 오버 샘플링이 이루어지게 함에 의해, 상기 잡음 감쇠 및 신호 크기 매핑 가변 증폭부를 통과한 아날로그 신호가 DC 주파수 대역 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 신호 주파수를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 원하지 않는 신호를 모두 처리할 수 있는 입력 신호 크기 범위를 가지며, 상기 디지털 신호가 싱글 패쓰로 생성되도록 하는 아날로그-디지털 변환부를 포함하는 RF/아날로그 블록과;
아날로그-디지털 변환부의 출력 신호를 받아 DC 대역으로 중심 주파수를 하향 변환하기 위한 쿼드러쳐 디지털 다운 믹서와, 상기 쿼드러쳐 디지털 다운 믹서의 출력 디지털 신호에서 원하는 채널의 신호만을 골라내는 기능을 수행하는 디지털 저역 통과 필터와, 디지털 필터링된 신호를 기준이 되는 임의의 신호 크기로 만들어내기 위한 디지털 가변 이득 증폭기와, 신호의 크기를 검출해 신호 크기에 따라 상기 가변 이득 증폭기의 이득을 자동으로 가변하기 위한 오토 게인 콘트롤 부와, 상기 아날로그-디지털 변환부의 상기 샘플링 클럭을 생성하기 위한 클럭 주파수 생성기와, 상기 디지털 가변 이득 증폭기를 통과한 신호를 처리하기 위한 디지털 프로세서를 포함하는 디지털 신호 복원 블록을 포함한다.
본 발명의 실시 예에서, 원하는 채널 신호를 골라내기 위하여, 상기 클럭 주파수 생성기는 출력 주파수에 대한 프로그래머블리티를 가지며 상기 쿼드러쳐 디지털 다운 믹서에 공급되는 믹싱 신호의 주파수가 가변되도록 함에 의해 쿼드러쳐 디지털 다운 믹서의 출력 신호 대역 중심 주파수가 일정하도록 하고, 상기 아날로그-디지털 변환부로 공급되는 샘플링 클럭의 주파수도 가변할 수 있다.
본 발명의 실시 예에서, 원하는 채널 신호를 골라내기 위하여, 상기 디지털 저역 통과 필터는 대역폭을 가변할 수 있는 구조를 가질 수 있다.
본 발명의 실시 예에서, 디지털 저역 통과 필터는 일반 I/Q 패쓰 필터 또는 I/Q 콤플렉스 필터의 형태를 가질 수 있다.
본 발명의 실시 예에서, 원하는 디지털 믹서는 일반 I/Q 패쓰의 믹서 또는 I/Q 콤플렉스 믹서의 형태를 가질 수 있다.
본 발명의 실시 예에서, 상기 디지털 다운 믹서, 디지털 저역 통과 필터, 디지털 가변 이득 증폭기, 및 오토 게인 콘트롤 부의 블록 배치는 임의 배치 구조로 이루어질 수 있다.
본 발명의 실시 예에서, 상기 증폭기와 아날로그-디지털 변환부 사이의 필터는 ADC로 전달되는 신호 전력의 전압 크기를 변환시키기 위한 임피던스 변환 기능과 주파수 선택적 180도 위상 변환기과 공통 모드 억압 회로를 이용하여 주파수 선택적 잡음 제거 기능 등을 갖도록 할 수 있다.
본 발명의 실시 예적 구성에 따른 수신기는, 디지털 인텐시브(Digital intensive)한 구조로 구현된다. 또한, 다중 대역, 다중 응용에 적합하게 사용될 수 있다.
도 1은 통상적인 아날로그 설계 방식 수신기의 블록도,
도 2는 본 발명의 일 실시예에 따른 쿼드러쳐 DC 변환 타입 수신기의 블록도,
도 3은 본 발명의 다른 실시예에 따른 쿼드러쳐 중간 주파수 변환 타입 수신기의 블록도,
도 4는 본 발명의 또 다른 실시예에 따른 중간 주파수 변환 타입 수신기의 블록도,
도 5는 본 발명의 서브 샘플링 기반 RF/아날로그 블록의 세부 블록도,
도 6은 본 발명의 적용에 따른 I/Q ADC를 이용한 서브 샘플링 구조의 블록도, 및
도 7은 본 발명의 다른 적용에 따른 싱글 ADC를 이용한 서브 샘플링 구조의 블록도.
위와 같은 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은, 이해의 편의를 제공할 의도 이외에는 다른 의도 없이, 개시된 내용이 보다 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 소자 또는 라인들이 대상 소자 블록에 연결 된다 라고 언급된 경우에 그것은 직접적인 연결뿐만 아니라 어떤 다른 소자를 통해 대상 소자 블록에 간접적으로 연결된 의미까지도 포함한다.
또한, 각 도면에서 제시된 동일 또는 유사한 참조 부호는 동일 또는 유사한 구성 요소를 가급적 나타내고 있다. 일부 도면들에 있어서, 소자 및 라인들의 연결관계는 기술적 내용의 효과적인 설명을 위해 나타나 있을 뿐, 타의 소자나 기능블록들이 더 구비될 수 있다.
여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함될 수 있으며, 무선 통신 수신기의 일반적인 기능이나 수신 절차는 본 발명의 요지를 모호하지 않도록 하기 위해 생략됨을 유의(note)하라.
도 2는 본 발명의 일 실시예에 따른 쿼드러쳐 DC 변환 타입 수신기의 블록도이다. 도 2의 디지털 방식의 수신기도 직접 변환 (Direct Conversion)을 위한 구조이다.
도면을 참조하면, 디지털 수신기는, RF/아날로그 블록(100)과, 디지털 신호 복원 블록(200)을 포함한다.
상기 RF/아날로그 블록(100)은, 도 5에서도 나타난 바와 같이, 필터 및 증폭기를 포함하여 아날로그 신호를 증폭 및 대역 통과시키며, 대역 신호 이외의 백색 잡음과 간섭 신호를 감쇠시키며 상대적으로 넓은 입력 신호 크기 범위를 다음 단의 입력 신호 범위로 전환하는 잡음 감쇠 및 신호 크기 매핑 가변 증폭부(도 5의 참조부호 3)와, 기설정된 주파수의 샘플링 클럭을 이용하여 샘플링을 수행하여 원하는 신호의 캐리어 주파수에 대해서 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서 오버 샘플링이 이루어지도록 함에 의해 상기 잡음 감쇠 및 신호 크기 매핑 가변 증폭부를 통과한 아날로그 신호가 DC 주파수 대역 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 신호 주파수를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 원하지 않는 신호를 모두 처리할 수 있는 입력 신호 크기 범위를 가지며, 상기 디지털 신호가 I/Q 패쓰 별로 생성되도록 하는 아날로그-디지털 변환부(도 5의 참조부호 50)를 포함한다.
상기 디지털 신호 복원 블록(200)은, 상기 아날로그-디지털 변환부(50)의 출력 신호에서 원하는 채널의 신호만을 골라내는 기능을 수행하는 디지털 저역 통과 필터(210)와, 디지털 필터링된 신호를 기준이되는 임의의 신호 크기로 만들어 내기 위한 디지털 가변 이득 증폭기(16)와, 신호의 크기를 검출해 신호 크기에 따라 상기 디지털 가변 이득 증폭기의 이득을 자동으로 가변하기 위한 오토 게인 콘트롤 부(6)와, 상기 아날로그-디지털 변환부의 상기 샘플링 클럭을 생성하기 위한 클럭 주파수 생성기(12)와, 상기 디지털 가변 이득 증폭기를 통과한 신호를 처리하기 위한 디지털 프로세서(230:Digital Signal Processor)를 포함한다.
여기서, 상기 오토 게인 콘트롤부(Auto gain control:6)가 신호의 크기 즉, 신호 파워를 검출하는 방식은 피드 포워드(feedforward) 또는 피드백 (feedback) 방식 등이 있으며 AGC 구현 방식에 따라 선택될 수 있다. 상기 클럭 주파수 생성기(12:LO gen)는 외부 기준 주파수 신호 (fREF)를 수신하여 ADC의 샘플링 클럭을 생성한다. 상기 클럭 주파수 생성기(12)는 출력 주파수에 대한 프로그래머블리티를 가지며 상기 아날로그-디지털 변환기에 공급되는 샘플링 주파수가 가변되도록 함에 의해, 상기 아날로그-디지털 변환기의 출력 대역 중심 주파수가 일정하도록 한다.
또한, 원하는 채널 신호를 골라내기 위하여, 상기 디지털 저역 통과 필터(210)는 대역폭을 가변할 수 있는 구조를 가지며, 이미지 신호 제거 등을 위해, 일반 I/Q 패쓰(path)의 필터 또는 I/Q 콤플렉스(Complex) 필터의 형태를 가질 수 있다.
도 2에서, 디지털 신호 복원 블록(200)내의 디지털 저역 통과 필터(210)와, 디지털 가변 이득 증폭기(16), 및 오토 게인 콘트롤 부(6)의 블록 배치는 하드웨어의 효율적인 구성을 위해 임의의 배치 구조로 이루어질 수 있다.
직접 변환(Direct Conversion)을 위한 구조를 가지는 도 2의 수신기는 ADC 다음 단의 채널 필터가 간단히 설계될 수 있도록 하기 위해, ADC의 샘플링 클럭을 가변시킬 수 있다. 그러므로, ADC 후에 하향 변환된 신호 중심 주파수는 일정하게 된다.
도 2와 같은 수신기의 구성에서, 채널 필터(14)로서의 디지털 저역 통과 필터(210)는 단지 원하는 대역폭(Bandwidth)에 대한 프로그래머블리티(Programmablity)만 가지면 다양한 채널 대역폭의 신호를 지원할 수 있게 된다.
도 3은 본 발명의 다른 실시예에 따른 쿼드러쳐 중간 주파수 변환 타입 수신기의 블록도이다. 중간 주파수 변환 (IF Conversion)을 위한 구조를 갖는 도 3의 수신기는 도 2의 구조에 비해, ADC의 출력 신호를 받아 DC 대역으로 중심 주파수를 하향 변환하기 위한 디지털 다운 믹서(Down mixer:6)를 추가적으로 구비한다.
도 3을 참조하면, 디지털 수신기는, RF/아날로그 블록(100)과, 디지털 신호 복원 블록(201)을 포함한다.
상기 RF/아날로그 블록(100)은, 도 5에서도 나타난 바와 같이, 필터(14) 및 증폭기(16)를 포함하여 아날로그 신호를 증폭 및 대역 통과시키며, 대역 신호 이외의 백색 잡음과 간섭 신호를 감쇠시키며 상대적으로 넓은 입력 신호 크기 범위를 다음 단의 입력 신호 범위로 전환하는 잡음 감쇠 및 신호 크기 매핑 가변 증폭부(도 5의 참조부호 3)와, 기설정된 주파수의 샘플링 클럭을 이용하여 샘플링을 수행하여 원하는 신호의 캐리어 주파수에 대해서 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서 오버 샘플링이 이루어지도록 함에 의해 상기 잡음 감쇠 및 신호 크기 매핑 가변 증폭부를 통과한 아날로그 신호가 DC 주파수 대역 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 신호 주파수를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 원하지 않는 신호를 모두 처리할 수 있는 입력 신호 크기 범위를 가지며, 상기 디지털 신호가 I/Q 패쓰 별로 생성되도록 하는 아날로그-디지털 변환부(도 5의 참조부호 50)를 포함한다.
상기 디지털 신호 복원 블록(201)은, 상기 아날로그-디지털 변환부(50)의 출력 신호를 받아 DC 대역으로 중심 주파수를 하향 변환하기 위한 디지털 다운 믹서(205)와, 상기 디지털 다운 믹서(205)의 출력 디지털 신호에서 원하는 채널의 신호만을 골라내는 기능을 수행하는 디지털 저역 통과 필터(210)와, 디지털 필터링된 신호를 기준이되는 임의의 신호 크기로 만들어 내기 위한 디지털 가변 이득 증폭기(16)와, 신호의 크기를 검출해 신호 크기에 따라 상기 디지털 가변 이득 증폭기의 이득을 자동으로 가변하기 위한 오토 게인 콘트롤 부(6)와, 상기 아날로그-디지털 변환부의 상기 샘플링 클럭을 생성하기 위한 클럭 주파수 생성기(12)와, 상기 디지털 가변 이득 증폭기를 통과한 신호를 처리하기 위한 디지털 프로세서(230:Digital Signal Processor)를 포함한다.
도 3의 수신기 구조는 DCR 또는 IF 변환을 위한 구조로서, ADC 다음 단에 디지털 믹서를 설치함에 의해, 신호를 처리하기 위한 채널 필터는 간단히 설계될 수 있다. 도 2의 수신기 구조에 비해, 도 3에서는 원하는 채널의 중심 주파수가 변하더라도 ADC의 샘플링 클럭 주파수를 일정하게 할 수 있으며, 디지털 믹서에 공급되는 LO 신호를 가변할 수 있는 구조이다. 따라서, ADC를 통해 변환된 디지털 신호가 다양한 채널 중심주파수를 갖더라도 믹서에 의해 하향 변환된 신호 중심 주파수는 일정하므로, 믹서 다음 단의 필터는 간단히 설계될 수 있다.
이렇게 구성함으로써 채널 필터는 단지 원하는 대역폭(Bandwidth)에 대한 프로그래머블리티만 가지면 다양한 채널 대역폭의 신호를 지원할 수 있게 된다. 유사하게, 디지털 블록을 구성하는 디지털 다운 믹서(205)와, 디지털 저역 통과 필터(210)와, 디지털 가변 이득 증폭기(16), 및 오토 게인 콘트롤 부(6)의 블록 배치는 하드웨어의 효율적인 구성을 위해 임의의 배치 구조로 이루어질 수 있다.
디지털 다운 믹서(205)는 이미지 신호 제거를 위해 일반 I/Q 믹서의 형태뿐만 아니라 콤플렉스 믹서 등으로 다양하게 구현될 수 있으며, 상기 디지털 저역 통과 필터(210)도 대역폭을 가변할 수 있는 구조를 가지며, 이미지 신호 제거 등을 위해, 일반 I/Q 패쓰(path)의 필터 또는 I/Q 콤플렉스(Complex) 필터의 형태를 가질 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 중간 주파수 변환 타입 수신기의 블록도이다. 도 4의 수신기 구조는 중간 주파수 변환 (IF Conversion)을 위한 구조이면서 RF/Analog 블록 내에서 하나의 ADC만을 사용하는 구조이다.
도 4를 참조하면, RF/아날로그 블록(101)의 ADC는 디지털 신호를 싱글 패쓰를 통해 제공한다.
즉, RF/아날로그 블록(101)은, 필터(도 5의 참조부호 14) 및 증폭기(도 5의 참조부호 16)를 포함하여, 아날로그 신호를 증폭 및 대역 통과시키며, 대역 신호 이외의 백색 잡음과 간섭 신호를 감쇠시키며 상대적으로 넓은 입력 신호 크기 범위를 다음 단의 입력 신호 범위로 전환하는 잡음 감쇠 및 신호 크기 매핑 가변 증폭부(도 5의 참조부호 3)와; 아날로그-디지털 변환부(도 5의 참조부호 50)를 포함한다.
도 4에서, 상기 아날로그-디지털 변환부(50)는, 기설정된 주파수의 샘플링 클럭을 이용하여 수신되는 아날로그 신호를 샘플링하여, 원하는 신호의 캐리어 주파수에 대해서 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서 오버 샘플링이 이루어지게 함에 의해, 상기 잡음 감쇠 및 신호 크기 매핑 가변 증폭부를 통과한 아날로그 신호가 DC 주파수 대역 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 신호 주파수를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 원하지 않는 신호를 모두 처리할 수 있는 신호 입력 크기 범위를 가지며, 상기 디지털 신호가 싱글 패쓰로 생성되도록 한다.
도 4에서 디지털 신호 복원 블록(202)은, 아날로그-디지털 변환부의 출력 신호를 받아 DC 대역으로 중심 주파수를 하향 변환하기 위한 쿼드러쳐 디지털 다운 믹서(205)와, 상기 쿼드러쳐 디지털 다운 믹서(205)의 출력 디지털 신호에서 원하는 채널의 신호만을 골라내는 기능을 수행하는 디지털 저역 통과 필터(210)와, 디지털 필터링된 신호를 기준이 되는 임의의 신호 크기로 만들어내기 위한 디지털 가변 이득 증폭기(16)와, 신호의 크기를 검출해 신호 크기에 따라 상기 가변 이득 증폭기의 이득을 자동으로 가변하기 위한 오토 게인 콘트롤 부(6)와, 상기 아날로그-디지털 변환부의 상기 샘플링 클럭을 생성하기 위한 클럭 주파수 생성기(12)와, 상기 디지털 가변 이득 증폭기를 통과한 신호를 처리하기 위한 디지털 프로세서(230)를 포함한다.
도 4의 수신기 구조는 IF 변환(Conversion)을 위한 구조로써 ADC 다음 단의 I/Q디지털 믹서에 신호를 인가하는 구조를 가지므로, 신호를 처리하기 위한 채널 필터가 간단히 설계된다.
도 2의 수신기 구조에 비해, 도 4에서는 하나의 ADC 만을 사용하게 되는 구조적인 이점을 갖는다. 또한, 원하는 채널의 중심 주파수가 변하더라도 ADC의 샘플링 클럭 주파수를 일정하게 할 수 있으며, 디지털 믹서에 공급되는 LO 신호를 가변할 수 있는 구조이다. 따라서, ADC를 통해 변환된 디지털 신호가 다양한 채널 중심주파수를 갖더라도 믹서에 의해 하향 변환된 신호 중심 주파수는 일정하므로, 믹서 다음 단의 필터는 간단히 설계될 수 있다.
이렇게 구성함으로써 채널 필터는 단지 원하는 대역폭(Bandwidth)에 대한 프로그래머블리티만 가지면 다양한 채널 대역폭의 신호를 지원할 수 있게 된다. 유사하게, 디지털 블록을 구성하는 디지털 다운 믹서(205)와, 디지털 저역 통과 필터(210)와, 디지털 가변 이득 증폭기(16), 및 오토 게인 콘트롤 부(6)의 블록 배치는 하드웨어의 효율적인 구성을 위해 임의의 배치 구조로 이루어질 수 있다.
디지털 다운 믹서(205)는 이미지 신호 제거를 위해 일반 I/Q 믹서의 형태뿐만 아니라 콤플렉스 믹서 등으로 다양하게 구현될 수 있으며, 상기 디지털 저역 통과 필터(210)도 대역폭을 가변할 수 있는 구조를 가지며, 이미지 신호 제거 등을 위해, 일반 I/Q 패쓰(path)의 필터 또는 I/Q 콤플렉스(Complex) 필터의 형태를 가질 수 있다.
도 5는 본 발명의 서브 샘플링 기반 RF/아날로그 블록의 세부 블록도이다.
도 5에서, 잡음 감쇠 및 신호 크기 매핑 가변 증폭부(3)와, 서브 샘플링 기반의 아날로그-디지털 변환부(50)는 상술한 RF/아날로그 블록에 대응된다.
상기 잡음 감쇠 및 신호 크기 매핑 가변 증폭부(3)는, 필터 및 증폭기를 포함하여 아날로그 신호를 증폭 및 대역 통과시키며, 대역 신호 이외의 백색 잡음과 간섭 신호를 감쇠시키며 상대적으로 넓은 입력 신호 크기 범위를 다음 단의 입력 신호 범위로 전환한다.
상기 아날로그-디지털 변환부(50)는, 기설정된 주파수의 샘플링 클럭을 이용하여 샘플링을 수행하여 원하는 신호의 캐리어 주파수에 대해서 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서 오버 샘플링이 이루어지도록 함에 의해 상기 잡음 감쇠 및 신호 크기 매핑 가변 증폭부를 통과한 아날로그 신호가 DC 주파수 대역 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 신호 주파수를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 원하지 않는 신호를 모두 처리할 수 있는 신호 입력 크기 범위를 가지며, 상기 디지털 신호가 I/Q 패쓰 별 또는 단일 채널로 생성되도록 한다.
본 발명에 따른 서브 샘플링 기반 수신기는, 최소한의 아날로그 블록들을 이용하여 아날로그 신호를 디지털신호로 변환함에 의해, 아날로그 설계로 인한 설계 어려움이나 설계 시간 등이 줄어들고, 칩 면적이나 전력소모 등이 감소 또는 최소화된다. 또한, 서브 샘플링 기반의 수신기는 높은 주파수의 RF신호를 수신하지만 낮은 동작 주파수를 갖는 ADC의 사용을 가능하게 한다. 변환된 디지털 신호의 처리 속도도 나이키스트 샘플링(Nyquist sampling)방식에 비해 훨씬 낮아지므로, 전력 소모 측면이나 잡음 제거 특성 면에서 다양한 이점을 가진다.
도 5의 하단부에서 보여지는 주파수 축상의 신호 파형을 참조하면, 첫 번째 파형과 같이 안테나를 통해 수신된 신호가 ADC를 포함하는 상기 RF/아날로그 블록의 작용에 의해, 마지막 번째 파형과 같이 효과적으로 잡음 제거된 디지털 신호를 얻는 것이 보여진다. 도면에서 가로축은 주파수를 세로축은 신호 파형의 크기(진폭)을 가리킨다. ADC 전단의 필터에 의해 잡음이 효과적으로 제거되고, 세번 째 파형과 같이 ADC의 출력을 얻게 되므로, 디지털 방식의 수신기가 효율적으로 설계될 수 있다.
서브 샘플링의 주파수는 채용되는 필터의 감쇠(Attenuation)를 고려하여 결정되는 것이 바람직하다.
도 6과 도 7은 서브 샘플링 기반 구조에서 ADC의 샘플링 방식과 잡음 제거 방식을 도시한 것이다.
먼저, 도 6을 참조하면, I/Q ADC를 이용한 서브 샘플링 구조의 수신기는 필터(14), 가변 증폭기(16), FSNC(30), 및 제1,2 ADC(52,54)를 포함한다. 한편, 도 7을 참조하면, 싱글 ADC를 이용한 서브 샘플링 구조의 수신기는 필터(14), 가변 증폭기(16), FSNC(30), 및 ADC(50)를 포함한다.
먼저, 도 6에서, 제1,2 ADC(52,54)는 I/Q ADC로서, 직교관계의 I/Q 샘플링 클럭을 독립적으로 받아들여 동작한다. RF/아날로그 블록 내의 상기 I/Q ADC는 직교관계의 I/Q 클럭을 각기 직접 공급받는 구조로 되어있다. I/Q path의 ADC를 사용하는 경우 통상적인 I/Q 분리방식에선 믹서에서 I/Q로 분리된 신호가 I/Q ADC로 입력되므로, I/Q ADC에서는 이미 I/Q 신호로 분리된 신호가 동일한 위상을 가진 샘플링 클럭으로써 샘플링된다. 이에 비해, 도 6의 경우에는 전단에서 이미 분리된 I/Q 신호를 동일 위상의 샘플링 클럭으로 샘플링 하는 것이 아니라, 주파수 선택적 잡음 제거기(30)로부터 출력되는 노드(N1)의 출력 신호를 서로 90도 위상 차를 갖는 클럭들(제1 클럭 및 이에 직교하는 제2 클럭)으로써 곧바로 각기 샘플링하는 구조이다. 따라서, I/Q ADC 중에서, I-ADC(52)의 출력과 Q-ADC(54)의 출력은 서로 90도의 위상 차를 갖는 디지털 출력이 된다. 이러한 디지털 출력의 위상 차는 후단에 설치되는 DSP에 의해 보상된다. 결국, DSP에 의한 보상은 디지털 신호 처리 방식이므로 보상 동작이 정확하며 간단하다.
또한 통상적인 수신기에서는 I/Q ADC가 샘플링을 수행 시 클럭 위상이 I 채널에 맞춰졌다고 가정하면 Q 채널의 데이터는 I 채널의 데이터에 비해 상대적인 위상차가 있게 된다. 그러므로, 데이터 아이(eye)가 줄어드는 단점이 있다. 그러나, 도 6과 같은 수신기의 경우에는 서로 90도의 위상 차를 갖는 클럭들로써 I 및 Q 채널 신호들을 각기 샘플링하기 때문에, 데이터 아이가 줄어드는 단점도 해소된다. 더욱이, 도 6과 같은 수신기에서는 별도의 샘플러가 제거되므로, 칩의 점유 면적과 전류 소모가 감소된다. 또한, 패시브(Passive) 서브 샘플러를 채용하는 통상의 수신기에 비해, 신호 전력 감소도 피할 수 있게 된다.
도 6 및 도 7에서 나타낸 바와 같이, 가변 이득 증폭기(16)와 ADC(50,52,54)간에 설치되는 필터(30)는 ADC로 전달되는 신호 전력의 전압 크기를 변환시키기 위한 임피던스 변환 기능과 주파수 선택적 180도 위상 변환기와 공통 모드 억압 회로를 이용하여 주파수 선택적 잡음 제거 기능을 갖는 기능 블록이다.
증폭기와 ADC 만으로 구현된 수신기 구조는 모든 증폭을 ADC 전단에서 해야하기 때문에 증폭도가 큰 이슈로 된다. 그러므로 상기 주파수 선택적 잡음 제거기(30)가 ADC 전단의 증폭기에서 증폭도 부담을 경감시키기 위해, ADC로 전달되는 신호 전력의 신호 전압 크기를 변환한다. 신호 전압 크기의 변환 시에 ADC에서 요구되는 신호 대 잡음비를 가질 수 있도록 하여야 한다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : RF/아날로그 블록 200: 디지털 신호 복원 블록

Claims (19)

  1. 필터 및 증폭기를 포함하여 아날로그 신호를 증폭 및 대역 통과시키며, 대역 신호 이외의 백색 잡음과 간섭 신호를 감쇠시키며 상대적으로 넓은 입력 신호 크기 범위를 다음 단의 입력 신호 범위로 전환하는 잡음 감쇠 및 신호 크기 매핑 가변 증폭부와, 기설정된 주파수의 샘플링 클럭을 이용하여 샘플링을 수행하여 원하는 신호의 캐리어 주파수에 대해서 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서 오버 샘플링이 이루어지도록 함에 의해 상기 잡음 감쇠 및 신호 크기 매핑 가변 증폭부를 통과한 아날로그 신호가 DC 주파수 대역 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 신호 주파수를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 원하지 않는 신호를 모두 처리할 수 있는 입력 신호 크기 범위를 가지며, 상기 디지털 신호가 I/Q 패쓰 별로 생성되도록 하는 아날로그-디지털 변환부를 포함하는 RF/아날로그 블록과;
    상기 아날로그-디지털 변환부의 출력 신호에서 원하는 채널의 신호만을 골라내는 기능을 수행하는 디지털 저역 통과 필터와, 디지털 필터링된 신호를 기준이되는 임의의 신호 크기로 만들어 내기 위한 디지털 가변 이득 증폭기와, 신호의 크기를 검출해 신호 크기에 따라 상기 디지털 가변 이득 증폭기의 이득을 자동으로 가변하기 위한 오토 게인 콘트롤 부와, 상기 아날로그-디지털 변환부의 상기 샘플링 클럭을 생성하기 위한 클럭 주파수 생성기와, 상기 디지털 가변 이득 증폭기를 통과한 신호를 처리하기 위한 디지털 프로세서를 포함하는 디지털 신호 복원 블록을 포함함을 특징으로 하는 수신기.
  2. 제1항에 있어서, 원하는 채널 신호를 골라내기 위하여, 상기 클럭 주파수 생성기는 출력 주파수에 대한 프로그래머블리티를 가지며 상기 아날로그-디지털 변환기에 공급되는 샘플링 주파수가 가변되도록 함에 의해, 상기 아날로그-디지털 변환기의 출력 신호 대역 중심 주파수가 일정하도록 한 것을 특징으로 하는 수신기.
  3. 제1항에 있어서, 원하는 채널 신호를 골라내기 위하여, 상기 디지털 저역 통과 필터는 대역폭을 가변할 수 있는 구조를 가짐을 특징으로 하는 수신기.
  4. 제1항에 있어서, 상기 디지털 저역 통과 필터는 일반 I/Q 패쓰의 필터 또는 I/Q 콤플렉스 필터의 형태를 가짐을 특징으로 하는 수신기.
  5. 제1항에 있어서, 상기 디지털 저역 통과 필터와, 디지털 가변 이득 증폭기, 및 오토 게인 콘트롤 부의 블록 배치는 임의 배치 구조로 이루어짐을 특징으로 하는 수신기.
  6. 필터 및 증폭기를 포함하여 아날로그 신호를 증폭 및 대역 통과시키며, 대역 신호 이외의 백색 잡음과 간섭 신호를 감쇠시키며 상대적으로 넓은 입력 신호 크기 범위를 다음 단의 입력 신호 범위로 전환하는 잡음 감쇠 및 신호 크기 매핑 가변 증폭부와, 기설정된 주파수의 샘플링 클럭을 이용하여 샘플링을 수행하여 원하는 신호의 캐리어 주파수에 대해서 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서 오버 샘플링이 이루어지도록 함에 의해, 상기 잡음 감쇠 및 신호 크기 매핑 가변 증폭부를 통과한 아날로그 신호가 DC 주파수 대역 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 신호 주파수를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 원하지 않는 신호를 모두 처리할 수 있는 입력 신호 크기 범위를 가지며, 상기 디지털 신호가 I/Q 패쓰 별로 생성되도록 하는 아날로그-디지털 변환부를 포함하는 RF/아날로그 블록과;
    상기 아날로그-디지털 변환부의 출력 신호를 받아 DC 대역으로 중심 주파수를 하향 변환하기 위한 디지털 다운 믹서와, 상기 디지털 다운 믹서의 출력 디지털 신호에서 원하는 채널의 신호만을 골라내는 기능을 수행하는 디지털 저역 통과 필터와, 상기 디지털 필터링된 신호를 기준이 되는 임의의 신호 크기로 만들어내기 위한 디지털 가변 이득 증폭기와, 신호의 크기를 검출해 신호 크기에 따라 상기 가변 이득 증폭기의 이득을 자동으로 가변하기 위한 오토 게인 콘트롤 부, 상기 아날로그-디지털 변환부의 상기 샘플링 클럭을 생성하기 위한 클럭 주파수 생성기와, 상기 디지털 가변 이득 증폭기를 통과한 신호를 처리하기 위한 디지털 프로세서를 포함하는 디지털 신호 복원 블록을 포함함을 특징으로 하는 수신기.
  7. 제6항에 있어서, 원하는 채널 신호를 골라내기 위하여, 상기 클럭 주파수 생성기는 출력 주파수에 대한 프로그래머블리티를 가지며 상기 디지털 다운 믹서에 공급되는 믹싱 신호의 주파수가 가변되도록 함에 의해 디지털 다운 믹서의 출력 신호 대역 중심 주파수가 일정하도록 하고, 상기 아날로그-디지털 변환부로 공급되는 샘플링 클럭의 주파수도 가변하는 것을 특징으로 하는 수신기.
  8. 제6항에 있어서, 원하는 채널 신호를 골라내기 위하여, 상기 디지털 저역 통과 필터는 대역폭을 가변할 수 있는 구조를 가짐을 특징으로 하는 수신기.
  9. 제6항에 있어서, 상기 디지털 저역 통과 필터는 일반 I/Q 패쓰 필터 또는 I/Q 콤플렉스 필터의 형태를 가짐을 특징으로 하는 수신기.
  10. 제6항에 있어서, 상기 디지털 다운 믹서는 일반 I/Q 패쓰의 믹서 또는 I/Q 콤플렉스 믹서의 형태를 가짐을 특징으로 하는 수신기.
  11. 제6항에 있어서, 상기 디지털 다운 믹서, 디지털 저역 통과 필터, 디지털 가변 이득 증폭기, 및 오토 게인 콘트롤 부의 블록 배치는 임의 배치 구조로 이루어짐을 특징으로 하는 수신기.
  12. 제1항 또는 제6항에 있어서, 상기 RF/아날로그 블록 내의 상기 아날로그-디지털 변환부는 I/Q ADC로 각기 구성되며, 각각의 ADC가 직교관계의 I/Q 클럭을 직접적으로 수신함을 특징으로 하는 수신기.
  13. 필터 및 증폭기를 포함하여, 아날로그 신호를 증폭 및 대역 통과시키며, 대역 신호 이외의 백색 잡음과 간섭 신호를 감쇠시키며 상대적으로 넓은 입력 신호 크기 범위를 다음 단의 입력 신호 범위로 전환하는 잡음 감쇠 및 신호 크기 매핑 가변 증폭부와, 기설정된 주파수의 샘플링 클럭을 이용하여 샘플링을 수행하여 원하는 신호의 캐리어 주파수에 대해서 서브 샘플링이 이루어지고 원하는 신호의 대역에 대해서 오버 샘플링이 이루어지게 함에 의해, 상기 잡음 감쇠 및 신호 크기 매핑 가변 증폭부를 통과한 아날로그 신호가 DC 주파수 대역 또는 중간 주파수 대역의 디지털 신호로 변환되도록 하며, 상기 샘플링 클럭의 주파수보다 높은 신호 주파수를 샘플링하기 위한 고속 입력부를 구비하며, 원하는 신호와 이에 인접한 원하지 않는 신호를 모두 처리할 수 있는 입력 신호 크기 범위를 가지며, 상기 디지털 신호가 싱글 패쓰로 생성되도록 하는 아날로그-디지털 변환부를 포함하는 RF/아날로그 블록과;
    아날로그-디지털 변환부의 출력 신호를 받아 DC 대역으로 중심 주파수를 하향 변환하기 위한 쿼드러쳐 디지털 다운 믹서와, 상기 쿼드러쳐 디지털 다운 믹서의 출력 디지털 신호에서 원하는 채널의 신호만을 골라내는 기능을 수행하는 디지털 저역 통과 필터와, 디지털 필터링된 신호를 기준이 되는 임의의 신호 크기로 만들어내기 위한 디지털 가변 이득 증폭기와, 신호의 크기를 검출해 신호 크기에 따라 상기 가변 이득 증폭기의 이득을 자동으로 가변하기 위한 오토 게인 콘트롤 부와, 상기 아날로그-디지털 변환부의 상기 샘플링 클럭을 생성하기 위한 클럭 주파수 생성기와, 상기 디지털 가변 이득 증폭기를 통과한 신호를 처리하기 위한 디지털 프로세서를 포함하는 디지털 신호 복원 블록을 포함함을 특징으로 하는 수신기.
  14. 제13항에 있어서, 원하는 채널 신호를 골라내기 위하여, 상기 클럭 주파수 생성기는 출력 주파수에 대한 프로그래머블리티를 가지며 상기 쿼드러쳐 디지털 다운 믹서에 공급되는 믹싱 신호의 주파수가 가변되도록 함에 의해 쿼드러쳐 디지털 다운 믹서의 출력 신호 대역 중심 주파수가 일정하도록 하고, 상기 아날로그-디지털 변환부로 공급되는 샘플링 클럭의 주파수도 가변하는 것을 특징으로 하는 수신기.
  15. 제13항에 있어서, 원하는 채널 신호를 골라내기 위하여, 상기 디지털 저역 통과 필터는 대역폭을 가변할 수 있는 구조를 가짐을 특징으로 하는 수신기.
  16. 제13항에 있어서, 디지털 저역 통과 필터는 일반 I/Q 패쓰 필터 또는 I/Q 콤플렉스 필터의 형태를 가짐을 특징으로 하는 수신기.
  17. 제13항에 있어서, 원하는 디지털 믹서는 일반 I/Q 패쓰의 믹서 또는 I/Q 콤플렉스 믹서의 형태를 가짐을 특징으로 하는 수신기.
  18. 제13항에 있어서, 상기 디지털 다운 믹서, 디지털 저역 통과 필터, 디지털 가변 이득 증폭기, 및 오토 게인 콘트롤 부의 블록 배치는 임의 배치 구조로 이루어짐을 특징으로 하는 수신기.
  19. 제1,5,및 10항 중의 어느 한 항에 있어서, 상기 증폭기와 아날로그-디지털 변환부 사이의 필터는 ADC로 전달되는 신호 전력의 전압 크기를 변환시키기 위한 임피던스 변환 기능과 주파수 선택적 180도 위상 변환기와 공통 모드 억압 회로를 이용하여 주파수 선택적 잡음 제거 기능 등을 갖도록 함을 특징으로 하는 수신기.
KR1020100098105A 2010-02-11 2010-10-08 서브 샘플링 기법을 이용한 수신기의 디지털 처리 구조 KR101408801B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011026220A JP2011166773A (ja) 2010-02-11 2011-02-09 サブサンプリング技法を利用する受信器のデジタル処理構造
US13/024,688 US20110194658A1 (en) 2010-02-11 2011-02-10 Digital front-end structure of sub-sampling based digital receiver

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20100012825 2010-02-11
KR1020100012825 2010-02-11

Publications (2)

Publication Number Publication Date
KR20110093574A true KR20110093574A (ko) 2011-08-18
KR101408801B1 KR101408801B1 (ko) 2014-06-19

Family

ID=44930234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100098105A KR101408801B1 (ko) 2010-02-11 2010-10-08 서브 샘플링 기법을 이용한 수신기의 디지털 처리 구조

Country Status (1)

Country Link
KR (1) KR101408801B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8897732B2 (en) 2011-12-02 2014-11-25 Samsung Electronics Co., Ltd. Broadcast receiving apparatus and broadcast receiving method
US9209844B2 (en) 2012-01-11 2015-12-08 Electronics And Telecommunications Research Institute Subsampling receiver using interstage off-chip RF band pass filter
KR20230045378A (ko) * 2021-09-28 2023-04-04 지에프텍 주식회사 선로저항 및 노이즈에 의해 손상된 디지털신호 복원장치 및 방법
CN117176097A (zh) * 2023-08-31 2023-12-05 苏州赫米兹健康科技有限公司 心音数字采样系统自动增益控制方法及心音数字采样系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501679B2 (ja) 2004-12-24 2010-07-14 Ｋｄｄｉ株式会社 アンダーサンプリングにおけるサンプリング周波数決定方法及びプログラム
KR100964378B1 (ko) 2009-06-23 2010-06-25 한국전자통신연구원 디지털 수신기

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8897732B2 (en) 2011-12-02 2014-11-25 Samsung Electronics Co., Ltd. Broadcast receiving apparatus and broadcast receiving method
US9209844B2 (en) 2012-01-11 2015-12-08 Electronics And Telecommunications Research Institute Subsampling receiver using interstage off-chip RF band pass filter
KR20230045378A (ko) * 2021-09-28 2023-04-04 지에프텍 주식회사 선로저항 및 노이즈에 의해 손상된 디지털신호 복원장치 및 방법
CN117176097A (zh) * 2023-08-31 2023-12-05 苏州赫米兹健康科技有限公司 心音数字采样系统自动增益控制方法及心音数字采样系统
CN117176097B (zh) * 2023-08-31 2024-06-07 苏州赫米兹健康科技有限公司 心音数字采样系统自动增益控制方法及心音数字采样系统

Also Published As

Publication number Publication date
KR101408801B1 (ko) 2014-06-19

Similar Documents

Publication Publication Date Title
US20110194658A1 (en) Digital front-end structure of sub-sampling based digital receiver
US20100215124A1 (en) Apparatus and operating method of digital rf receiver in a wireless communication system
KR100459549B1 (ko) 이동 통신 시스템에서 다중 표준 규격들을 지원하는 직접변환 수신기
US20070060077A1 (en) Receiver architecture for wireless communication
US9344039B2 (en) Down-conversion circuit with interference detection
US20040057534A1 (en) Complex-if digital receiver
US9496899B2 (en) Bandpass sampling receiver, and method for designing and reconstructing a filter thereof
JP2007329926A (ja) 適応型無線受信装置
JP2008535358A (ja) 広帯域無線通信用の信号受信機
JP2002374181A (ja) サブサンプリング無線周波受信機アーキテクチャ
US20120163434A1 (en) Digital receiver for mobile communication and operating method
KR100888300B1 (ko) 언더 샘플링에 의한 주파수 변환
US20100093301A1 (en) Heterodyne receiver using analog discrete-time signal processing and signal receiving method thereof
US8433271B2 (en) Performing impulse blanking based on blocker information
JP4836041B2 (ja) Ｒｆ信号をサンプリングするための方法及び装置
CN111245457B (zh) 一种兼容宽窄带信号的接收机直流处理方法
KR20110092197A (ko) 주파수 선택적 잡음 제거기를 이용한 서브샘플링 기반 수신기
KR20110093574A (ko) 서브 샘플링 기법을 이용한 수신기의 디지털 처리 구조
KR101735877B1 (ko) 프로그램가능한 디지털 하향-변환을 위한 방법 및 시스템
US9843435B2 (en) Method and arrangements in multi-band receivers
JP2007110696A (ja) アナログ信号処理回路およびそれを用いた通信装置
US8532238B2 (en) Subsampling based receiver using frequency selective noise canceller
CN110034771B (zh) 多载波基站接收器
JP2003318759A (ja) 周波数変換装置
Puvaneswari et al. Wideband analog front-end for multistandard software defined radio receiver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee