JP4946313B2

JP4946313B2 - 撮像装置

Info

Publication number: JP4946313B2
Application number: JP2006261831A
Authority: JP
Inventors: 洋介日下
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2006-09-27
Filing date: 2006-09-27
Publication date: 2012-06-06
Anticipated expiration: 2026-09-27
Also published as: US20080074534A1; JP2008085535A; EP1906656A3; EP1906656B1; DE602007014158D1; US8310590B2; EP1906656A2

Description

本発明は撮像素子および撮像装置に関する。

撮像用画素と焦点検出用画素を有する撮像素子を備えた撮像装置が知られている（例えば、特許文献１参照）。この装置では、１回目の撮像で焦点検出用画素の画像信号に基づいて焦点検出を行い、２回目の撮像で撮像用画素の画像信号をファインダー液晶表示素子に表示している。

この出願の発明に関連する先行技術文献としては次のものがある。
特開２００５−３０３４０９号公報

しかしながら、上述した従来の撮像装置では、焦点検出用の画像信号を得るための撮像と、ファインダー表示用の画像信号を得るための撮像とをシーケンシャルに行っているので、一連の動作シーケンスに要する時間が長くなる上に、焦点検出用画素を長時間蓄積する必要がある場合にはファインダーでの表示動作のリフレッシュ間隔も長くなってしまうという問題がある。

請求項１の発明による撮像装置は、直交する第１及び第２の方向にそれぞれ配列され、撮影光学系による被写体像を光電変換及び電荷蓄積して第１の画像信号を出力する複数の撮像画素と、前記第１の方向に配列された複数の撮像画素の間に配列され、前記撮影光学系の瞳の一対の領域を通過した一対の光束を光電変換及び電荷蓄積して一対の第２の画像信号を出力する複数の焦点検出画素とを有する撮像素子と、前記第１の方向に配列された前記複数の撮像画素の各々の電荷蓄積をリセットする第１のリセット制御信号を当該複数の撮像画素に第１の所定の周期で送出すると共に、当該複数の撮像画素の間に配列された前記複数の焦点検出画素の各々の電荷蓄積をリセットする第２のリセット制御信号を当該複数の焦点検出画素に前記第１の所定の周期よりも大きな第２の周期で送出する第１の制御手段と、前記第１の方向に配列された前記複数の撮像画素の電荷蓄積に対応する前記第１の画像信号を読み出す第１の読み出し制御信号を当該複数の撮像画素に前記第１の所定の周期で送出すると共に、当該複数の撮像画素の間に配列された前記複数の焦点検出画素の電荷蓄積に対応する前記一対の第２の画像信号を読み出す第２の読み出し制御信号を当該複数の焦点検出画素に前記第２の周期で送付する第２の制御手段と、前記第１の読み出し制御信号によって読み出された前記複数の撮像画素の前記第１の画像信号に基づいて画像データを生成する生成手段と、前記画像データを表示する表示手段と、前記第２の読み出し制御信号によって読み出された前記複数の焦点検出画素の前記一対の第２の画像信号に基づき焦点検出する位相差式焦点検出手段と、を備えることを特徴とする。
請求項２の発明による撮像装置は、直交する第１及び第２の方向にそれぞれ配列され、撮影光学系による被写体像を光電変換及び電荷蓄積して第１の画像信号を出力する複数の撮像画素と、前記第１の方向に配列された複数の撮像画素の間に配列され、前記撮影光学系の瞳の一対の領域を通過した一対の光束を光電変換及び電荷蓄積して一対の第２の画像信号を出力する複数の焦点検出画素とを有する撮像素子と、前記第１の方向に配列された前記複数の撮像画素の各々の電荷蓄積をリセットする第１のリセット制御信号を当該複数の撮像画素に第１の所定の周期で送出すると共に、当該複数の撮像画素の間に配列された前記複数の焦点検出画素の各々の電荷蓄積をリセットする第２のリセット制御信号を当該複数の焦点検出画素に前記第１の所定の周期よりも大きな第２の周期で送出する第１の制御手段と、前記第１の方向に配列された前記複数の撮像画素の各々の電荷蓄積に対応する前記第１の画像信号と、当該複数の撮像画素の間に配列された前記複数の焦点検出画素の電荷蓄積に対応する前記一対の第２の画像信号とをそれぞれ読み出す読み出し制御信号を当該複数の撮像画素及び前記複数の焦点検出画素に前記第１の所定の周期で送付する第２の制御手段と、前記第１の読み出し制御信号によって読み出された前記複数の撮像画素の前記第１の画像信号に基づいて画像データを生成する生成手段と、前記画像データを表示する表示手段と、前記第２の読み出し制御信号によって前記第１の所定の周期で読み出された前記複数の焦点検出画素の前記一対の第２の画像信号のうち、前記第２の周期で読み出された一対の第２の画像信号に基づき焦点検出する位相差式焦点検出手段と、を備え、前記第２の周期は、前記第１の周期の整数倍であることを特徴とする。
請求項５の発明による撮像装置は、第１の領域に配置され、撮影光学系による被写体像を光電変換及び電荷蓄積して第１の画像信号を出力する複数の撮像画素と、前記第１領域とは異なる第２の領域に配置され、前記撮影光学系の瞳の一対の領域を通過した一対の光束を光電変換及び電荷蓄積して一対の第２の画像信号を出力する複数の焦点検出画素とを有する撮像素子と、前記第１の領域に配置された複数の撮像画素の前記第１の画像信号に基づいて画像データを生成する生成手段と、前記第２の領域に配置された複数の焦点検出画素の前記一対の第２の画像信号に基づき焦点検出する位相差式焦点検出手段と、前記第１の領域に配置された撮像画素の第１の画像信号の出力と、前記第２の領域に配置された焦点検出画素の第２の画像信号の出力とを異なるタイミングで行うように、前記撮像画素の第１の画像信号の読み出しと前記焦点検出画素の第２の画像信号の読み出しを制御する制御手段と、を備えることを特徴とする。
請求項６の発明による撮像装置は、第１の領域に配置され、撮影光学系による被写体像を光電変換及び電荷蓄積して第１の画像信号を出力する複数の撮像画素と、前記第１領域とは異なる第２の領域に配置され、前記被写体像を光電変換及び電荷蓄積して第２の画像信号を出力する複数の焦点検出画素とを有する撮像手段と、前記第１の領域に配置された複数の撮像画素の前記第１の画像信号に基づいて画像データを生成する生成手段と、前記第２の領域に対応する複数の焦点検出画素の前記第２の画像信号に基づいて焦点検出する焦点検出手段と、前記第１の領域に配置された複数の撮像画素の前記第１の画像信号の読出しと、前記第２の領域に配置された複数の焦点検出画素の第２の画像信号の読出しを制御する制御手段と、を備え、前記制御手段による、前記撮像画素の前記第１の画像信号の読み出しタイミングと前記焦点検出画素の前記第２の画像信号の読み出しタイミングとが非同期であることを特徴とする。
請求項８の発明による撮像装置は、第１の領域に配置され、撮影光学系による被写体像を光電変換及び電荷蓄積して第１の画像信号を出力する複数の撮像画素と、前記第１領域とは異なる第２の領域に配置され、前記被写体像を光電変換及び電荷蓄積して第２の画像信号を出力する複数の焦点検出画素とを有する撮像手段と、前記第１の領域に配置された複数の撮像画素から所定の時間間隔で取得された前記第１の画像信号に基づいて画像データを生成する生成手段と、前記生成手段により生成された画像データを前記所定の時間間隔でリフレッシュして表示する表示手段と、前記第２の領域に対応する複数の焦点検出画素の前記第２の画像信号に基づいて焦点検出する焦点検出手段と、前記第１の領域に配置された複数の撮像画素の蓄積時間と前記第２の領域に配置された複数の焦点検出画素の蓄積時間を制御する蓄積制御手段と、を備え、前記蓄積制御手段は、前記焦点検出画素の蓄積時間を前記所定時間間隔よりも長い時間に設定可能であることを特徴とする。
請求項９の発明による撮像装置は、第１の領域に配置され、撮影光学系による被写体像を光電変換及び電荷蓄積して第１の画像信号を出力する複数の撮像画素と、前記第１領域とは異なる第２の領域に配置され、前記被写体像を光電変換及び電荷蓄積して第２の画像信号を出力する複数の焦点検出画素とを有する撮像手段と、前記第１の領域に配置された複数の撮像画素から所定の時間間隔で取得された前記第１の画像信号に基づいて画像データを生成する生成手段と、前記生成手段により生成された画像データを前記所定の時間間隔でリフレッシュして表示する表示手段と、前記第２の領域に対応する焦点検出画素の前記第２の画像信号に基づいて焦点検出する検出手段と、前記第１の領域に配置された複数の撮像画素の蓄積時間を第１の蓄積時間に制御するとともに、前記第２の領域に配置された複数の焦点検出画素の蓄積時間を前記第１の蓄積時間とは異なる第２の蓄積時間に制御する蓄積制御手段と、を備え、前記複数の撮像画素には第１の蓄積制御信号線が接続されており、前記複数の焦点検出画素には前記第１の蓄積制御信号線とは異なる第２の蓄積制御信号線が接続されており、前記蓄積制御手段は、前記第１の蓄積制御信号線を用いて前記複数の撮像画素の蓄積時間を前記第１の蓄積時間に制御するとともに、前記第２の蓄積制御信号線を用いて前記複数の焦点検出画素の蓄積時間を前記第２の蓄積時間に制御することを特徴とする。

本発明によれば、ファインダー画像表示のリフレッシュ間隔を短時間にしながら、低輝度被写体に対する焦点検出を可能にすることができる。

本願発明の一実施の形態による撮像素子および撮像装置をデジタルスチルカメラに適用した一実施の形態を説明する。図１は一実施の形態の構成を示す。一実施の形態のデジタルスチルカメラ２０１は交換レンズ２０２とカメラボディ２０３から構成され、交換レンズ２０２はマウント部２０４によりカメラボディ２０３に装着される。

交換レンズ２０２はレンズ駆動制御装置２０６、ズーミング用レンズ２０８、レンズ２０９、フォーカシング用レンズ２１０、絞り２１１などを備えている。レンズ駆動制御装置２０６は、マイクロコンピューターとメモリなどの周辺部品から成り、フォーカシング用レンズ２１０と絞り２１１の駆動制御、絞り２１１、ズーミング用レンズ２０８およびフォーカシング用レンズ２１０の状態検出、後述するボディ駆動制御装置２１４に対するレンズ情報の送信とカメラ情報の受信などを行う。

カメラボディ２０３は撮像素子２１２、ボディ駆動制御装置２１４、液晶表示素子駆動回路２１５、液晶表示素子２１６、接眼レンズ２１７、メモリカード２１９などを備えている。撮像素子２１２には後述する画素が二次元状に配列されており、交換レンズ２０２の予定結像面に配置されて交換レンズ２０２により結像される被写体像を撮像する。なお、詳細を後述するが撮像素子２１２の所定の焦点検出位置には焦点検出用画素が配列される。

ボディ駆動制御装置２１４はマイクロコンピューターとメモリなどの周辺部品から構成され、撮像素子２１２からの画像信号の読み出し、画像信号の補正、交換レンズ２０２の焦点調節状態の検出、レンズ駆動制御装置２０６からのレンズ情報の受信とカメラ情報（デフォーカス量）の送信、ディジタルスチルカメラ全体の動作制御などを行う。ボディ駆動制御装置２１４とレンズ駆動制御装置２０６は、マウント部２０４の電気接点部２１３を介して通信を行い、各種情報の授受を行う。

液晶表示素子駆動回路２１５は、液晶ビューファインダー（ＥＶＦ：電気的ビューファインダー）の液晶表示素子２１６を駆動する。撮影者は接眼レンズ２１７を介して液晶表示素子２１６に表示された像を観察することができる。メモリカード２１９はカメラボディ２０３に脱着可能であり、画像信号を格納記憶する可搬記憶媒体である。

交換レンズ２０２を通過して撮像素子２１２上に形成された被写体像は、撮像素子２１２により光電変換され、その出力はボディ駆動制御装置２１４へ送られる。ボディ駆動制御装置２１４は、撮像素子２１２上の焦点検出画素の出力データに基づいて所定の焦点検出位置におけるデフォーカス量を算出し、このデフォーカス量をレンズ駆動制御装置２０６へ送る。また、ボディ駆動制御装置２１４は、撮像素子２１２の出力に基づいて生成した画像信号をメモリカード２１９に格納するとともに、画像信号を液晶表示素子駆動回路２１５へ送り、液晶表示素子２１６に画像を表示させる。

カメラボディ２０３には不図示の操作部材（シャッターボタン、焦点検出位置の設定部材など）が設けられており、これらの操作部材からの操作状態信号をボディ駆動制御装置２１４が検出し、検出結果に応じた動作（撮像動作、焦点検出位置の設定動作、画像処理動作）の制御を行う。

レンズ駆動制御装置２０６はレンズ情報をフォーカシング状態、ズーミング状態、絞り設定状態、絞り開放Ｆ値などに応じて変更する。具体的には、レンズ駆動制御装置２０６は、レンズ２０８、２１０の位置と絞り２１１の絞り位置をモニターし、モニター情報に応じてレンズ情報を演算したり、あるいは予め用意されたルックアップテーブルからモニター情報に応じたレンズ情報を選択する。レンズ駆動制御装置２０６は、受信したデフォーカス量に基づいてレンズ駆動量を算出し、このレンズ駆動量に基づいてフォーカシングレンズ２１０を不図示のモーター等の駆動源により合焦点へと駆動する。

図２は、一実施の形態の撮影画面上の焦点検出位置、すなわち後述する焦点検出画素列が焦点検出の際に撮影画面上で被写体像をサンプリングする領域（焦点検出エリア）を示す。この一実施の形態では、撮影画面１００の中央に焦点検出エリア１０１が配置され、長方形で示す焦点検出エリア１０１の長手方向に焦点検出画素が直線的に配列される。

図３は撮像素子２１２の詳細な構成を示す正面図であり、撮像素子２１２上の上述した焦点検出エリア１０１近傍を拡大したものである。図において、縦横（画素の行と列）は図２の撮影画面１００の縦横に対応している。撮像素子２１２は撮像用の撮像画素３１０と焦点検出用の焦点検出画素３１２、３１３から構成され、焦点検出エリア１０１には焦点検出画素３１２、３１３が交互に水平方向に配列されている。焦点検出画素３１２、３１３は、撮像画素３１０のＢとＧが配置されるべき行に直線的に配置されている。

図４に示すように、撮像画素３１０はマイクロレンズ１０、光電変換部１１、不図示の色フィルタから構成される。色フィルタは赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３種類からなり、それぞれの分光感度は図６に示す特性となっている。撮像素子２１２には、このような各色フィルタを備えた撮像画素３１０がベイヤー配列されている。

図５は焦点検出画素３１２、３１３の構成を示す。図５(ｂ)に示すように、焦点検出画素３１２はマイクロレンズ１０と光電変換部１２から構成される。光電変換部１２はマイクロレンズ１０の径方向に沿った垂直２等分線に左辺を略接する長方形状である。また、図５(ａ)に示すように、焦点検出画素３１３はマイクロレンズ１０と光電変換部１３から構成される。光電変換部１３はマイクロレンズ１０の径方向に沿った垂直２等分線に右辺を略接する長方形状である。光電変換部１２と１３はマイクロレンズ１０を重ね合わせて表示した場合、図の左右水平方向に並んでおり、マイクロレンズ１０の径方向に沿った垂直２等分線に関して対称な形状をしている。焦点検出画素３１２と焦点検出画素３１３は、図の水平方向すなわち光電変換部１２と１３の並び方向に交互に配置される。

焦点検出画素３１２、３１３には光量をかせぐために色フィルタは配置されておらず、その分光特性は光電変換を行うフォトダイオードの分光感度と、赤外カットフィルタ（不図示）の分光特性とを総合した分光特性（図７参照）、すなわち、図６に示す緑画素、赤画素および青画素の分光特性を加算したような分光特性となり、その感度の光波長領域は緑画素、赤画素および青画素の感度の光波長領域を包括している。

撮像画素３１０の光電変換部１１は、マイクロレンズ１０により最も明るい交換レンズの射出瞳（例えばＦ１．０）を通過する光束をすべて受光するような形状に設計される。一方、焦点検出画素３１２、３１３の光電変換部１２、１３は、マイクロレンズ１０により交換レンズの射出瞳の所定の領域（例えばＦ２．８）を通過する光束をすべて受光するような形状に設計される。

図８は撮像画素３１０の断面図である。撮像画素３１０は、撮像用の光電変換部１１の前方にマイクロレンズ１０が配置され、マイクロレンズ１０により光電変換部１１が前方に投影される。光電変換部１１は半導体回路基板２９上に形成される。なお、色フィルター（不図示）はマイクロレンズ１０と光電変換部１１の中間に配置される。

図９は焦点検出画素３１２、３１３の断面図である。図９(ａ)は焦点検出画素３１２の断面を示し、焦点検出画素３１２は光電変換部１２の前方にマイクロレンズ１０が配置され、マイクロレンズ１０により光電変換部１２が前方に投影される。光電変換部１２は半導体回路基板２９上に形成されるとともに、その上にマイクロレンズ１０が半導体イメージセンサーの製造工程により一体的かつ固定的に形成される。光電変換部１２はマイクロレンズ１０の光軸の片側に配置される。

図９(ｂ)は焦点検出画素３１３の断面を示し、焦点検出画素３１３は光電変換部１３の前方にマイクロレンズ１０が配置され、マイクロレンズ１０により光電変換部１３が前方に投影される。光電変換部１３は半導体回路基板２９上に形成されるとともに、その上にマイクロレンズ１０が半導体イメージセンサーの製造工程により一体的かつ固定的に形成される。光電変換部１３はマイクロレンズ１０の光軸の片側で、かつ光電変換部１２の反対側に配置される。

図１０は、マイクロレンズを用いた瞳分割型位相差検出方式の焦点検出光学系の構成を示す。図において、９０は、交換レンズの予定結像面に配置されたマイクロレンズの前方ｄの距離に設定された射出瞳である。距離ｄは、マイクロレンズの曲率、屈折率、マイクロレンズと光電変換部の間の距離などに応じて決まる距離であって、以下では測距瞳距離と呼ぶ。９１は交換レンズの光軸、１０ａ〜１０ｃはマイクロレンズ、１２ａ、１２ｂ、１３ａ、１３ｂは光電変換部、３１２ａ、３１２ｂ、３１３ａ、３１３ｂは画素、７２，７３、８２，８３は光束である。

また、９２はマイクロレンズ１０ａ、１０ｃにより投影された光電変換部１２ａ、１２ｂの領域であり、以下では測距瞳と呼ぶ。９３はマイクロレンズ１０ｂ、１０ｄにより投影された光電変換部１３ａ、１３ｂの領域であり、以下では測距瞳と呼ぶ。なお、図ではわかりやすくするために測距瞳９２、９３を楕円領域で示しているが、実際は光電変換部の形状が拡大投影された形状となる。

図１０では、隣接する４画素（画素３１２ａ、３１２ｂ、３１３ａ、３１３ｂ）を模式的に例示するが、その他の画素においても光電変換部はそれぞれ対応した測距瞳から各マイクロレンズに到来する光束を受光する。なお、焦点検出画素の配列方向は一対の測距瞳の並び方向、すなわち一対の光電変換部の並び方向と一致させる。

マイクロレンズ１０ａ〜１０ｃは交換レンズの予定結像面近傍に配置されており、マイクロレンズ１０ａ〜１０ｃによりその背後に配置された光電変換部１２ａ、１２ｂ、１３ａ、１３ｂの形状がマイクロレンズ１０ａ〜１０ｃから測距瞳距離ｄだけ離間した射出瞳９０上に投影され、その投影形状は測距瞳９２，９３を形成する。すなわち、投影距離ｄにある射出瞳９０上で各画素の光電変換部の投影形状（測距瞳９２，９３）が一致するように、各画素における光電変換部の投影方向が決定されている。

光電変換部１２ａは測距瞳９２を通過し、マイクロレンズ１０ａに向う光束７２によりマイクロレンズ１０ａ上に形成される像の強度に対応した信号を出力する。光電変換部１２ｂは測距瞳９２を通過し、マイクロレンズ１０ｃに向う光束８２によりマイクロレンズ１０ｃ上に形成される像の強度に対応した信号を出力する。光電変換部１３ａは測距瞳９３を通過し、マイクロレンズ１０ｂに向う光束７３によりマイクロレンズ１０ｂ上に形成される像の強度に対応した信号を出力する。光電変換部１３ｂは測距瞳９２を通過し、マイクロレンズ１０ｄに向う光束８３によりマイクロレンズ１０ｄ上に形成される像の強度に対応した信号を出力する。

上述したような２種類の焦点検出画素を直線状に多数配置し、各画素の光電変換部の出力を測距瞳９２および測距瞳９３に対応した出力グループにまとめることによって、測距瞳９２と測距瞳９３を各々通過する焦点検出光束が画素列上に形成する一対の像の強度分布に関する情報が得られる。この情報に対して後述する像ズレ検出演算処理（相関演算処理、位相差検出処理）を施すことによって、いわゆる瞳分割型位相差検出方式で一対の像の像ズレ量が検出される。

さらに、像ズレ量に一対の測距瞳の重心間隔に応じた変換演算を行うことによって、予定結像面に対する現在の結像面（予定結像面上のマイクロレンズアレイの位置に対応した焦点検出位置における結像面）の偏差（デフォーカス量）が算出される。なお、上述した説明では測距瞳は絞り開口によって制限されていない状態として説明を行ったが、実際には測距瞳は絞り開口によって制限された形状と大きさになる。

図１１は、瞳分割型位相差検出方式におけるデフォーカスと像ずれの関係を示す図である。図１１(ａ)において、光学系の射出瞳面９０において測距瞳９２、９３に分割され、像を形成する光束は測距瞳９２を通過する光束７２と、測距瞳９３を通過する光束７３に分割される。このような構成により、例えば光軸９１上にあり図１１の紙面に垂直な方向の線パターン（黒地に白線）を光学系により結像させた場合、合焦面Ｐ０においては測距瞳９２を通過する光束７２と測距瞳９３を通過する光束７３は、図１１(ｃ)に示すように光軸９１上の同じ位置に高コントラストな線像パターンを形成する。

一方、合焦面Ｐ０より前方の面Ｐ１においては、測距瞳９２を通過する光束７２と測距瞳９３を通過する光束７３は、図１１(ｂ)に示すように異なる位置にぼけた線像パターンを形成する。また、合焦面Ｐ０より後方の面Ｐ２においては、測距瞳９２を通過する光束７２と測距瞳９３を通過する光束７３は、図１１(ｄ)に示すように図１１(ｂ)とは反対方向の異なる位置にぼけた線像パターンを形成する。したがって、測距瞳９２を通過する光束７２と測距瞳９３を通過する光束７３とにより形成される２つの像を分離して検出し、２つの像の相対的な位置関係（像ズレ量）を算出することにより、２つの像を検出した面における光学系の焦点調節状態（デフォーカス量）を検出できるわけである。

図１２は撮像画素と射出瞳の関係を示す図である。なお、図１０に示す要素と同様な要素に対しては同一の符号を付して説明を省略する。７０はマイクロレンズ、７１は撮像画素の光電変換部、８１は撮像光束である。また、９４はマイクロレンズ７０により投影された光電変換部７１の領域である。なお、図１２では光軸９１上にある撮像画素（マイクロレンズ７０と光電変換部７１からなる）を模式的に例示したが、その他の撮像画素においても光電変換部はそれぞれ領域９４から各マイクロレンズに到来する光束を受光する。

マイクロレンズ７０は光学系の予定結像面近傍に配置されており、光軸９１上に配置されたマイクロレンズ７０によりその背後に配置された光電変換部７１の形状がマイクロレンズ７０から投影距離ｄだけ離間した射出瞳９０上に投影され、その投影形状は領域９４を形成する。

光電変換部７１は領域９４を通過し、マイクロレンズ７０に向う焦点検出光束８１によりマイクロレンズ７０上に形成される像の強度に対応した信号を出力する。上述したような撮像画素を二次元状に多数配置し、各画素の光電変換部に基づいて画像情報が得られる。なお、上述した説明では領域９４は絞り開口によって制限されていない状態として説明したが、実際には領域９４は絞り開口によって制限された形状と大きさになる。

図１３は射出瞳面における投影関係を示す正面図である。焦点検出画素から光電変換部をマイクロレンズにより射出瞳面９０に投影した測距瞳９２，９３は、撮像画素から光電変換部をマイクロレンズにより射出瞳面９０に投影した領域９４の内部に包含される。なお、実際には、撮像画素および焦点検出画素の光電変換部が受光する光束は、領域９４および測距瞳９２，９３を交換レンズの絞り開口で絞り込んだ領域を通過する光束となる。一様輝度の被写体を光学系を介して撮像画素と焦点検出画素の光電変換部で撮像させると、同一蓄積時間では撮像画素の信号レベルが焦点検出画素の信号レベルより大きくなる。

図１４は、図１に示すデジタルスチルカメラ（撮像装置）のボディ内部の詳細な構成を示す図である。図１に示すボディ駆動制御装置２１４は、撮像素子２１２の駆動制御を行う撮像素子駆動制御回路２１４ａ、撮像素子２１２が出力する画像信号を画像データにＡＤ変換するＡＤ変換回路２１４ｂ、画像データを一時的に保持する内部メモリ２１４ｃ、カメラボディの全体的な動作制御およびレンズ駆動制御装置２０６との通信および焦点検出演算を行うボディＣＰＵ２１４ｄから構成される。

撮像素子駆動制御回路２１４ａは、撮像素子２１２の蓄積時間の制御、画像信号の読出し制御を行うとともに、画像信号の読出しに同期させてＡＤ変換回路２１４ｂを動作させ、内部メモリ２１４ｃに画像データを格納させる。また、液晶表示素子駆動回路２１５を制御して内部メモリ２１４ｃに周期的に格納される画像データを液晶表示素子２１６に表示させ、その表示を周期的にリフレッシュさせる。撮像素子駆動制御回路２１４ａはボディＣＰＵ２１４ｄに対し、内部メモリ２１４ｃに画像データが格納されるタイミング信号および焦点検出画素の画像データの有効または無効を指定する情報を送る。なお、焦点検出画素の画像データの有効または無効の判定は、焦点検出画素において所定の蓄積時間で蓄積した画像データを有効と判定する。

ボディＣＰＵ２１４ｄは撮像素子駆動制御回路２１４ａに対し、撮像素子２１２を周期的に動作させるか、単発的に動作させるかなどの動作制御情報、撮像素子２１２の撮像画素および焦点検出画素の蓄積時間に関する情報（不図示の測光センサーの出力に応じて決定される）を送る。撮像素子駆動制御回路２１４ａはそれらの情報を受け、撮像素子２１２の動作形態を変更して画像信号の読出しを行うとともに、撮像画素および焦点検出画素の蓄積時間および画像信号の増幅度を制御する。

ボディＣＰＵ２１４ｄは、内部メモリ２１４ｃに格納された焦点検出画素の画像データが有効である場合にはこれを読み出し、後述する焦点検出演算を行って焦点検出を行う。また、シャッターレリーズ部材（不図示）が操作されると、撮像素子駆動制御回路２１４ａを制御して撮像素子２１２に撮像動作を行わせ、画像データを内部メモリ２１４ｃに取り込ませるとともに、この画像データに対して補正やフォーマット変換を施してメモリーカード２１９に格納させる。

撮像素子駆動制御回路２１４ａは、ボディＣＰＵ２１４ｄの制御にしたがって、シャッターレリーズがなされていない期間は、撮像素子２１２を周期動作（例えば３０画面／秒または６０画面／秒）させて電気的にファインダー表示するとともに、撮像時は撮像素子２１２を単発動作させて撮像動作を行わせる。したがって、非撮像時においてボディＣＰＵ２１４ｄは内部メモリ２１４ｃに有効な焦点検出画素の画像データが格納されるのを待って焦点検出動作を行うとともに、ファインダー表示は周期的にリフレッシュされることになる。

図１５は、図１に示すデジタルスチルカメラ（撮像装置）の動作を示すフローチャートである。ボディＣＰＵ２１４ｄはカメラの電源が投入されるとこの動作を繰り返し実行する。ステップ１００で電源がオンされるとステップ１１０へ進み、撮像素子駆動制御回路２１４ａに対し指令を出し、撮像素子２１２に周期動作を開始させる。

続くステップ１２０では、測光センサー（不図示）により測光した被写界輝度に応じて自動的に決定された撮影絞り値、あるいは操作部材（不図示）によりユーザーが手動で設定した撮影絞り値に応じた絞り制御情報をレンズ駆動制御装置２０６へ送り、絞り開口径を撮影絞り値に設定する。また、撮影絞り値、被写界輝度、最新動作時の画像データのレベル（平均値）に応じて撮像画素と焦点検出画素の蓄積時間および信号増幅度を更新し、更新された情報を撮像素子駆動制御回路２１４ａへ送る。なお、電源オン直後は最新動作時の画像データのレベル（平均値）がないので、予め定められたレベル値を用いる。

ステップ１３０で、有効な焦点検出画素の画素データが内部メモリに格納された旨の通知が撮像素子駆動制御回路２１４ａから発せされるのを待機する。ステップ１４０において内部メモリ２１４ｃから焦点検出画素の画像データを読み出す。ステップ１５０で、焦点検出画素列に対応した一対の像データに基づいて、後述する像ズレ検出演算処理（相関演算処理）を行って像ズレ量を演算し、さらにデフォーカス量を算出する。

ステップ１６０で合焦近傍か否か、すなわち算出されたデフォーカス量の絶対値が所定値以内か否かを調べる。合焦近傍でないと判定された場合はステップ１７０へ進み、デフォーカス量をレンズ駆動制御装置２０６へ送信し、交換レンズ２０２のフォーカシングレンズ２１０を合焦位置に駆動させる。その後、ステップ１２０へ戻り、上記動作を繰り返す。なお、焦点検出不能な場合もこのステップに分岐し、レンズ駆動制御装置２０６へスキャン駆動命令を送信し、交換レンズ２０２のフォーカシングレンズ２１０を無限から至近の間でスキャン駆動させ、ステップ１２０へ戻って上記動作を繰り返す。

一方、合焦近傍であると判定した場合はステップ１８０へ進み、シャッターボタン（不図示）の操作によりシャッターレリーズがなされたか否かを判定し、なされていないと判定された場合は、ステップ１２０へ戻って上記動作を繰り返す。シャッターレリーズがなされたと判定された場合はステップ１９０へ進み、レンズ駆動制御装置２０６へ絞り制御情報を送信し、交換レンズ２０２の絞り値を撮影絞り値にする。撮影絞り値、被写界輝度、最新動作時の画像データのレベル（平均値）に応じて、撮像画素と焦点検出画素で同一の蓄積時間および信号増幅度を決定し、決定された情報を撮像素子駆動制御回路２１４ａへ送る。

ステップ２００において、絞り制御が終了した時点で撮像素子２１２に単発の撮像動作を行わせ、内部メモリ２１４ｃから撮像素子２１２の撮像画素および全ての焦点検出画素から画像データを読み出す。ステップ２１０では焦点検出画素列の各画素位置の画素データを焦点検出画素のデータおよび周囲の撮像画素のデータに基づいて補間する。ステップ２２０では撮像画素のデータおよび補間されたデータからなる画像データをメモリーカード２１９に保存し、ステップ１１０へ戻って上記動作を繰り返す。

図１５のステップ１５０における焦点検出動作の詳細を説明する。焦点検出画素列から出力される一対のデータ列（α１〜αＭ、β１〜βＭ：Ｍはデータ数）に対し、（１）式に示すような高周波カットフィルタ処理を施し、第１データ列、第２データ列（Ａ１〜ＡＮ、Ｂ１〜ＢＮ）を生成する。これにより、データ列から相関処理に悪影響を及ぼすノイズ成分や高周波成分を除去することができる。なお、演算時間の短縮を図る場合や、すでに大きくデフォーカスしていて高周波成分が少ないことがわかっている場合などは、この処理を省略することもできる。
Ａｎ＝αn＋２・αn+1＋αn+2、
Ｂｎ＝βn＋２・βn+1＋βn+2 ・・・（１）
（１）式において、ｎ＝１〜Ｎである。

データ列Ａｎ、Ｂｎに対し（２）式に示す相関演算を行い、相関量Ｃ(ｋ)を演算する。
Ｃ(ｋ)＝Σ｜Ａn・Ｂn+1+k−Ｂn+k・Ａn+1｜・・・（２）
（２）式において、Σ演算はｎについて累積される。また、ｎのとる範囲は、ずらし量ｋに応じてＡn、Ａn+1、Ｂn+k、Ｂn+1+kのデータが存在する範囲に限定される。ずらし量ｋは整数であり、データ列のデータ間隔を単位とした相対的シフト量である。

（２）式の演算結果は、図１６(ａ)に示すように、一対のデータの相関が高いシフト量（図１６(ａ)ではｋ＝ｋj＝２）において相関量Ｃ(ｋ)が極小（小さいほど相関度が高い）になる。（３）〜（６）式による３点内挿の手法を用い、連続的な相関量に対する極小値Ｃ(ｘ)を与えるシフト量ｘを求める。
ｘ＝ｋj＋Ｄ／ＳＬＯＰ・・・（３）
Ｃ(ｘ)＝Ｃ(ｋj)−｜Ｄ｜・・・（４）
Ｄ＝｛Ｃ(ｋj-1)−Ｃ(ｋj+1)｝／２・・・（５）
ＳＬＯＰ＝ＭＡＸ｛Ｃ(ｋj+1)−Ｃ(ｋj)，Ｃ(ｋj-1)−Ｃ(ｋj)｝・・・（６）

（３）式で算出されたずらし量ｘの信頼性があるかどうかは、次のようにして判定される。図１６(ｂ)に示すように、一対のデータの相関度が低い場合は、内挿された相関量の極小値Ｃ(ｘ)の値が大きくなる。したがって、Ｃ(ｘ)が所定のしきい値以上の場合は算出されたずらし量の信頼性が低いと判定し、算出されたずらし量ｘをキャンセルする。あるいは、Ｃ(ｘ)をデータのコントラストで規格化するために、コントラストに比例した値となるＳＬＯＰでＣ(ｘ)を除した値が所定値以上の場合は、算出されたずらし量の信頼性が低いと判定し、算出されたずらし量ｘをキャンセルする。あるいはまた、コントラストに比例した値となるＳＬＯＰが所定値以下の場合は、被写体が低コントラストであり、算出されたずらし量の信頼性が低いと判定し、算出されたずらし量ｘをキャンセルする。

図１６(ｃ)に示すように、一対のデータの相関度が低く、シフト範囲ｋmin〜ｋmaxの間で相関量Ｃ(ｋ)の落ち込みがない場合は、極小値Ｃ(ｘ)を求めることができず、このような場合は焦点検出不能と判定する。

（２）式の相関演算の代わりに次式に示す相関演算式を行い、相関量Ｃ(ｋ)を演算してもよい。
Ｃ(ｋ)＝Σ｜Ａn／Ａn+1−Ｂn+k／Ｂn+1+k｜・・・（７）
(７)式において、Σ演算はｎについて累積される。ｎのとる範囲は、ずらし量ｋに応じてＡn、Ａn+1、Ｂn+k、Ｂn+1+kのデータが存在する範囲に限定される。なお、相関演算式としては上記（２）式や（７）式に限定されず、他の相関演算式を利用することができる。

算出されたずらし量ｘの信頼性があると判定された場合は、被写体像面の予定結像面に対するデフォーカス量ＤＥＦを（８）式で求めることができる。
ＤＥＦ＝ＫＸ・ＰＹ・ｘ・・・（８）
（８）式において、ＰＹは検出ピッチ（焦点検出画素のピッチ）であり、ＫＸは一対の測距瞳を通過する光束の重心の開き角の大きさによって決まる変換係数である。一対の測距瞳を通過する光束の重心の開き角の大きさは交換レンズの絞り開口の大きさ（絞り値）に応じて変化するので、レンズ情報に応じて決定される。

次に、一実施の形態の撮像素子の構成および動作について詳細に説明する。図１７は撮像素子２１２の動作フロー概念図である。簡単のため撮像素子２１２は４画素×４画素（４行４列）とし、焦点検出画素は２画素が３行目の２列目と３列目に配置されるものとして説明する。図は周期動作時の動作フローである。撮像素子２１２はＣＭＯＳイメージセンサーで、撮像画素からの画像信号の読出しはローリングシャッター方式で行われる。各行において、撮像画素の光電変換部の電荷蓄積（露光）とそれに続く読出しがシーケンシャルに交互に行われる。撮像画素の画像信号の読出しは１行目、２行目、３行目、４行目の順で行われ、この読出し動作が所定の周期で繰り返し行われる。

焦点検出画素の光電変換部の電荷蓄積は、電荷蓄積の終了が３行目の撮像画素の画像信号と同期するように行われるとともに、電荷蓄積時間は撮像画素より長く設定される。したがって、焦点検出画素の画像信号の読出し周期は、撮像画素の画像信号の読出し周期の整数倍（図では２倍）となる。

このような動作シーケンスを行うことにより、撮像画素の画像信号を所定周期で読み出しながら、焦点検出画素の電荷蓄積時間を撮像画素の電荷蓄積時間よりも長くし、焦点検出演算に適したレベルの画像データを得ることができる。これにより、ＥＶＦのリフレッシュ周期を一定に保ちながら、低輝度被写体に対しても確実に焦点検出を行うことが可能になる。高輝度時には蓄積時間を短くできるので、撮像画素と焦点検出画素の読出し周期を揃えてもよい。なお、撮像画素については、低輝度時は電荷蓄積時間は読出し周期が維持できるまでの時間で制限し、不足分は画像信号の増幅度を調整することによりカバーする。

図１８は撮像素子２１２の回路構成を示す図である。図１７に示す動作フローに対応した４画素×４画素の撮像素子の回路構成であり、２個の焦点検出画素３１２、３１３が３行目の２列目と３列目に配置され、その他は撮像画素３１０である。信号保持部５０２は１行分の画素の画像信号を一時的保持するバッファであり、垂直信号線５０１に出力されている画像信号を垂直走査回路５０３が発する制御信号ΦＨにしたがってラッチする。

撮像画素３１０の電荷蓄積は、蓄積制御回路５０４が発する制御信号（ΦＲ１〜ΦＲ４）により行ごとに独立に制御される。焦点検出画素３１２、３１３の電荷蓄積は、蓄積制御回路５０４が発する制御信号ΦＲａにより制御される。撮像画素３１０および焦点検出画素３１２、３１３からの画像信号の出力は、垂直走査回路５０３が発する制御信号（ΦＳ１〜ΦＳ４）により行ごとに独立に制御される。制御信号により選択された画素の画像信号は、垂直信号線５０１に出力される。

信号保持部５０２に保持された画像信号は、水平走査回路５０５が発する制御信号（ΦＶ１〜ΦＶ４）により順次出力回路５０６へ転送され、出力回路５０６で設定された増幅度で増幅されて外部に出力される。

図１９は、図１８に示す撮像画素および焦点検出画素の詳細な回路図である。光電変換部はフォトダイオード（ＰＤ）で構成される。ＰＤに蓄積された電荷は、浮遊拡散層（フローティングディフュージョン：ＦＤ）に蓄積される。ＦＤは増幅ＭＯＳトランジスタ（ＡＭＰ）のゲートに接続されており、ＡＭＰはＦＤに蓄積された電荷の量に応じた信号を発生する。ＦＤ部はリセットＭＯＳトランジスタ５１０を介して電源電圧Ｖｄｄに接続されており、制御信号ΦＲｎ（ΦＲ１〜ΦＲ４、ΦＲａ）によりリセットＭＯＳトランジスタ５１０がオンすると、ＦＤおよびＰＤに溜まった電荷がクリアされリセット状態になる。

ＡＭＰの出力は行選択ＭＯＳトランジスタ５１２を介して垂直出力線５０１に接続されており、制御信号ΦＳｎ（ΦＳ１〜ΦＳ４）により行選択ＭＯＳトランジスタ５１２がオンすると、ＡＭＰの出力が垂直出力線５０１に出力される。

図２０は、図１８に示す撮像素子の動作タイミングチャートである。１行目の撮像画素３１０は垂直走査回路５０３が発する制御信号ΦＳ１により選択され、選択された撮像画素３１０の画像信号は垂直信号線５０１に出力される。制御信号ΦＳ１と同期して発せられる制御信号ΦＨによって、垂直信号線５０１に出力された１行目の画像信号が信号保持部５０２に一時的に保持される。信号保持部５０２に保持された１行目の撮像画素３１０の画像信号は、水平走査回路５０５から順次発せられる制御信号ΦＶ１〜ΦＶ４にしたがって出力回路５０６へ転送され、出力回路５０６で設定された増幅度で増幅された外部に出力される。

１行目の撮像画素３１０の画像信号の信号保持部５０２への転送が終了した時点で、蓄積制御回路５０４より発せられる制御信号ΦＲ１により１行目の撮像画素３１０がリセットされ、１行目の撮像画素３１０の次の電荷蓄積が開始される。１行目の撮像画素３１０の画像信号の出力回路５０６からの出力が終了した時点で、２行目の撮像画素３１０は垂直走査回路５０３が発する制御信号ΦＳ２により選択され、選択された撮像画素３１０の画像信号が垂直信号線５０１に出力される。以下同様にして２行目の撮像画素３１０の画像信号の保持および撮像画素３１０のリセット、画像信号の出力が行われる。

続いて３行目の撮像画素３１０と焦点検出画素３１２、３１３の画像信号の保持および撮像画素３１０のリセット、撮像画素３１０と焦点検出画素３１２、３１３の画像信号の出力が行われる。続いて４行目の撮像画素３１０の画像信号の保持および撮像画素３１０のリセット、撮像画素３１０の画像信号の出力が行われる。その後、再び１行目に戻って上記動作が繰り返される。

１行目の撮像画素３１０の画像信号の電荷保持タイミングから次回の１行目の撮像画素３１０の画像信号の電荷保持タイミングまでの周期Ｔｓは、一定に制御される。撮像画素３１０の電荷蓄積時間Ｔｉ（露光時間）は、画素のリセットタイミングから画像信号の保持タイミングまでの時間となる。

焦点検出画素３１２、３１３については、画素リセットのための制御信号ΦＲａが３行目の制御信号ΦＲ３とは別個に設けられているので、焦点検出画素３１２、３１３は３行目の撮像画素３１０のリセットタイミングではリセットされない。焦点検出画素３１２、３１３の電荷蓄積時間Ｔｘ（露光時間）は、制御信号ΦＲａによる焦点検出画素３１２、３１３のリセットタイミングから次の制御信号ΦＲａが発せられる直前の画像信号保持タイミングまでの時間となる。

図２０においては撮像画素３１０の画像信号読出し周期の２倍の周期で焦点検出画素３１２、３１３の画像信号が読み出されている。すなわち、撮像画素３１０は、画像信号が読み出されるタイミングで画素リセットが行われるため、破壊読出しをしているのに対し、焦点検出画素３１２、３１３は画像信号が読み出されるタイミングで画素リセットを行わない非破壊読み出しを行うことによって、電荷蓄積時間を延長しているのである。

焦点検出画素３１２、３１３の画像信号を非破壊読み出しするタイミングでは、画像信号レベルが焦点検出演算に適したレベルに達していないので、撮像素子駆動制御回路２１４ａ（図１４参照）は焦点検出画素３１２、３１３の画像データを無効とする情報をボディＣＰＵ２１４ｄ（図１４参照）に発する。ボディＣＰＵ２１４ｄは、画像データが有効の場合のみ、その画像データを用いて焦点検出演算を行う（図１５参照）。

なお、画像データが無効の場合にも画像データを読み出し、その画像データを用いて焦点検出演算を行うようにしてもよい。また、ボディＣＰＵ２１４ｄは、画像データが無効の場合にも画像データを読み出し、その画像データのレベルを検出し、検出したレベルに応じて次回の撮像画素の読出しサイクルにおいて焦点検出画素の電荷蓄積を終了するかしないかを決定し、撮像素子駆動制御回路２１４ａに電荷蓄積継続と終了の指示を出すようにしてもよい。

《一実施の形態の変形例》
図２１は変形例の撮像素子２１２Ａの回路構成を示す。なお、図１８に示す要素と同様な要素に対しては同一の符号を付して説明を省略する。図１８に示す撮像素子２１２では焦点検出画素３１２、３１３が行方向に並んでいたが、図２１に示す変形例の撮像素子２１２Ａでは焦点検出画素３１２、３１３を列方向（２行目の２列目と３行目の２列目）に配置した例である。つまり、図３に示す撮像素子２１２の画素配置を９０度回転した画素配置としたものである。制御信号ΦＲａは列方向に配置された焦点検出画素３１２、３１３に共通に配置される。このような回路構成とすれば、図２０に示す動作フローと同様な動作フローにより列方向に延在する焦点検出領域を設定することができる。

図２２は変形例の撮像素子の動作フロー概念図である。図１７に示す動作フロー概念図においては、焦点検出画素の画像信号を撮像画素の画像信号の読出しタイミングに重畳して読み出していた。この図２２に示す動作フロー概念図においては、焦点検出画素の画像信号を撮像画素の画像信号の読出しタイミングに同期するが、別のタイミングで読み出す。

すなわち、４行目の撮像画素の画像信号の読み出し終了と、１行目の撮像画素の画像信号の読み出し開始の間にブランク期間を設け、焦点検出画素の光電変換部の電荷蓄積は、電荷蓄積の終了が４行目の撮像画素の画像信号の読出し終了と同期するように行われるとともに、焦点検出画素の画像信号の読み出しは、上記ブランク期間に行われる。これにより、焦点検出画素の電荷蓄積時間は撮像画素より長く設定される。したがって、焦点検出画素の画像信号の読出し周期は、撮像画素の画像信号の読出し周期の整数倍（図２２では２倍）となる。

このような動作シーケンスを実行することによって、撮像画素の画像信号を所定周期で読み出しながら、焦点検出画素の電荷蓄積時間を撮像画素の電荷蓄積時間よりも長くし、焦点検出演算に適したレベルの画像データを得ることができる。これにより、ＥＶＦのリフレッシュ周期を一定に保ちながら、低輝度被写体に対しても確実に焦点検出を行うことが可能になる。また、高輝度時には蓄積時間が短くできるので、撮像画素と焦点検出画素の読出し周期を揃えてもよい。

図２３は、図２２に示す動作フローに対応した変形例の撮像素子２１２Ｂの回路構成の概念図である。図２３において、図１８に示す要素と同様な要素に対しては同一の符号を付して説明を省略する。図１８に示す撮像素子２１２では、焦点検出画素３１２、３１２と撮像画素３１０の行選択ＭＯＳトランジスタが共通の制御信号ΦＳ３により制御されていたが、図２２に示す撮像素子２１２Ｂでは焦点検出画素３１２、３１３の行選択ＭＯＳトランジスタが専用の制御信号ΦＳａにより制御される構成となる。

焦点検出画素３１２、３１３と撮像画素３１０の行選択ＭＯＳトランジスタの制御信号を別個に設置することによって、焦点検出画素３１２、３１３の画像信号を３行目の撮像画素３１０の画像信号の読出しとは独立して読み出すことが可能になる。焦点検出画素３１２、３１３からの画像信号の出力は垂直走査回路５０３が発する制御信号ΦＳａにより制御される。

図２４は、図２３に示す撮像素子２１２Ｂの動作タイミングチャートである。図２０に示す動作タイミングとは、撮像素子２１２Ｂの３行目の撮像画素３１０の動作および焦点検出画素３１２、３１３の動作が異なる。３行目の撮像画素３１０は垂直走査回路５０３が発する制御信号ΦＳ３により選択され、選択された撮像画素３１０の画像信号は垂直信号線５０１に出力される。

制御信号ΦＳ３と同期して発せられる制御信号ΦＨによって、垂直信号線５０１に出力された３行目の撮像画素３１０の画像信号は信号保持部５０２に一時的に保持される。信号保持部５０２に保持された３行目の撮像画素３１０の画像信号は、水平走査回路５０５から順次発せられる制御信号ΦＶ１およびΦＶ４にしたがって出力回路５０６へ転送され、出力回路５０６で設定された増幅度で増幅されて外部に出力される。

３行目の撮像画素３１０の画像信号の信号保持部５０２への転送が終了した時点で、蓄積制御回路５０４より発せられる制御信号ΦＲ３により３行目の撮像画素３１０がリセットされ、３行目の撮像画素３１０の次の電荷蓄積が開始される。４行目の撮像画素３１０の画像信号の出力が終了してから、１行目の撮像画素３１０の画像信号の出力が開始される間にブランク期間が設けられている。

１行目の撮像画素３１０の画像信号の電荷保持タイミングから、次回の１行目の撮像画素３１０の画像信号の電荷保持タイミングまでの周期Ｔｓは、一定に制御される。撮像画素３１０の電荷蓄積時間Ｔｉ（露光時間）は、画素のリセットタイミングから画像信号の保持タイミングまでの時間となる。

焦点検出画素３１２、３１３については、制御信号ΦＲａ、ΦＳａが３行目の撮像画素３１０の制御のための制御信号ΦＲ３、ΦＳ３とは別個に設けられており、４行目の撮像画素３１０の画像信号の出力が終了してから１行目の撮像画素３１０の画像信号の出力が開始されるまでのブランク期間に、垂直走査回路５０３が必要に応じて発する制御信号ΦＳａにより焦点検出画素３１２、３１３が選択され、選択された撮像画素３１０の画像信号は垂直信号線５０１に出力される。

制御信号ΦＳａと同期して発せられる制御信号ΦＨによって、垂直信号線５０１に出力された焦点検出画素３１２、３１３の画像信号は信号保持部５０２に一時的に保持される。信号保持部５０２に保持された焦点検出画素３１２、３１３の画像信号は、水平走査回路５０５から順次発せられる制御信号ΦＶ２およびΦＶ３にしたがって出力回路５０６へ転送され、出力回路５０６で設定された増幅度で増幅され、上記ブランク期間中に外部に出力される。

焦点検出画素３１２、３１３の画像信号の信号保持部５０２への転送が終了した時点で、蓄積制御回路５０４より発せられる制御信号ΦＲａにより３行目の焦点検出画素３１２、３１３がリセットされ、焦点検出画素３１２、３１３の次の電荷蓄積が開始される。制御信号ΦＲａのリセット期間（Ｌの期間）を調整することによって、焦点検出画素３１２、３１３の電荷蓄積時間を調整することが可能である。

焦点検出画素３１２、３１３の電荷蓄積時間Ｔｘ（露光時間）は、制御信号ΦＲａによる焦点検出画素３１２、３１３のリセット終了タイミングから次の画像信号の保持タイミング（制御信号ΦＳａとΦＨによる）までの時間となる。図２４においては、撮像画素３１０の画像信号読出し周期の２倍の周期で焦点検出画素３１２、３１３の画像信号が読み出されている。

この動作形態においては、撮像画素３１０の画像信号は周期的に読み出されるとともに、周期的に行われる撮像画素３１０の画像信号の読み取りシーケンスにブランク期間を設け、焦点検出画素３１２、３１３の画像信号はこのブランク期間に必要に応じて読み出すようにしている。

図２５は変形例の撮像素子２１２Ｃの回路構成の概念図である。図２５において、図１８に示す要素と同様な要素に対しては同一の符号を付して説明を省略する。図２３に示す撮像素子２１２Ｂでは焦点検出画素３１２、３１３が行方向に並んでいたが、図２５に示す撮像素子２１２Ｃは焦点検出画素３１２、３１３を列方向（２行目の２列目と３行目の２列目）に配置したものである。つまり、図３の撮像素子２１２の画素配置を９０度回転したものである。制御信号ΦＲａは列方向に配置された焦点検出画素３１２、３１３に共通に配置される。２行目の２列目に配置されている焦点検出画素３１２、３１３の出力は、３列目の出力線５０１に接続されている。このような回路構成とすることによって、図２４に示す動作フローと同様な動作フローにて列方向に延在する焦点検出領域を設定することができる。

図２６は変形例の撮像素子２１２Ｄの回路構成の概念図である。図２６において、図１８に示す要素と同様な要素に対しては同一の符号を付して説明を省略する。図２３に示す撮像素子２１２Ｂでは撮像画素３１０と焦点検出画素３１２、３１３が信号保持部５０２と出力回路５０６を共有する構成となっていたが、図２６に示す撮像素子２１２Ｄでは焦点検出画素専用に信号保持部５０２と出力回路５０６を設けたものである。

このような構成とすることによって、焦点検出画素３１２、３１３の画像信号を撮像画素３１０の画像信号の読出し周期に同期させて読み出す必要がなくなるので、焦点検出画素３１２、３１３の電荷蓄積および画像信号の読出し動作を、撮像画素３１０の電荷蓄積および画像信号の読出し動作から完全に独立させることができる。焦点検出画素３１２、３１３からの画像信号の出力は、垂直走査回路５０３が発する制御信号ΦＳａにより制御される。

焦点検出画素専用の信号保持部５０２は、焦点検出画素３１２、３１３の画像信号を一時的保持するバッファであり、焦点検出画素専用の垂直信号線５０７に出力されている画像信号を垂直走査回路５０３が発する制御信号ΦＨａにしたがってラッチする。焦点検出画素専用の信号保持部５０２に保持された画像信号は、水平走査回路５０５が発する制御信号ΦＶ５、ΦＶ６により順次、焦点検出画素専用の出力回路５０６へ転送され、出力回路５０６で設定された増幅度で増幅されて外部に出力される。焦点検出画素３１２、３１３の電荷蓄積は、蓄積制御回路５０４が発する制御信号ΦＲａにより制御される。

図２７は、図２６に示す変形例の撮像素子２１２Ｄの動作タイミングチャートである。撮像画素３１０の動作フローは図２４に示す動作タイミングと同様であるが、４行目の撮像画素３１０の画像信号の出力が終了してから、１行目の撮像画素３１０の画像信号の出力が開始されるまでの間にブランク期間は設けられていない。

焦点検出画素３１２、３１３については、制御信号ΦＲａ、ΦＳａが３行目の撮像画素３１０の制御のための制御信号ΦＲ３、ΦＳ３とは別個に設けられており、撮像画素３１０の制御信号とは完全に独立して制御信号ΦＲａ、ΦＳａが発せられる。垂直走査回路５０３が発する制御信号ΦＳａにより焦点検出画素３１２、３１３が選択され、選択された焦点検出画素３１２、３１３の画像信号は専用の垂直信号線５０７に出力される。

制御信号ΦＳａと同期して垂直走査回路５０３から発せられる制御信号ΦＨａにより、垂直信号線５０７に出力された焦点検出画素３１２、３１３の画像信号は、焦点検出画素専用の信号保持部５０２に一時的に保持される。焦点検出画素専用の信号保持部５０２に保持された焦点検出画素３１２、３１３の画像信号は、水平走査回路５０５から順次発せられる制御信号ΦＶ５およびΦＶ６にしたがって焦点検出画素専用の出力回路５０６へ転送され、出力回路５０６で設定された増幅度で増幅され、上記ブランク期間中に外部に出力される。

焦点検出画素３１２、３１３の画像信号の専用信号保持部５０２への転送が終了した時点で、蓄積制御回路５０４より発せられる制御信号ΦＲａにより３行目の焦点検出画素３１２、３１３がリセットされ、焦点検出画素３１２、３１３の次の電荷蓄積が開始される。制御信号ΦＲａのリセット期間（Ｌの期間）を調整することによって、焦点検出画素３１２、３１３の電荷蓄積時間を調整することが可能である。

焦点検出画素３１２、３１３の電荷蓄積時間Ｔｘ（露光時間）は、制御信号ΦＲａによる焦点検出画素３１２、３１３のリセット終了タイミングから次の画像信号の保持タイミング（制御信号ΦＳａとΦＨａによる）までの時間となる。上記動作形態においては、撮像画素３１０の画像信号が周期的に読み出されるとともに、この周期とは無関係に焦点検出画素３１２、３１３の電荷蓄積および画像信号の読み出しが行われる。

図２８は変形例の撮像素子２１２Ｅの回路構成の概念図である。図２８において、図１８に示す要素と同様な要素に対しては同一の符号を付して説明を省略する。図１８に示す撮像素子２１２では、３行目の焦点検出画素３１２、３１３と撮像画素３１０のリセットＭＯＳトランジスタが個別の制御信号ΦＲａ、ΦＲ３により制御されていた。これに対し図２８に示す撮像素子２１２Ｅでは、焦点検出画素３１２、３１３のリセットＭＯＳトランジスタが撮像画素３１０と共通の制御信号ΦＲ３により制御される構成となる。焦点検出画素３１２、３１３と撮像画素３１０のリセットＭＯＳトランジスタの制御信号を共通にすることによって、撮像素子２１２Ｅの配線を削減し回路構成を簡素化することができ、光電変換部の面積を大きくすることができる。

この構成において、焦点検出画素３１２、３１３は撮像画素３１０と同じ電荷蓄積時間で露光され、その画像信号は撮像画素３１０の画像信号と同じ周期と同じタイミングで読み出されることになる。このままでは焦点検出画素３１２、３１３の画像信号レベルが焦点検出演算に適したレベルに達しない場合があるので、ボディＣＰＵ２１４ｄ（図１４参照）は内部メモリ２１４ｃから読み出した焦点検出画素３１２、３１３の画像データを複数回加算し、加算した出力に基づいて焦点検出演算を行う。画像データが更新されるごとに、最新の複数回分（例えば今回と前回の２回分）を加算して焦点検出演算用のデータを更新することによって、焦点検出演算の周期を撮像画素の画像信号の読出し周期まで短縮することができる。

また、ボディＣＰＵ２１４ｃ（図１４参照）は、撮像素子駆動制御回路２１４ａに対して増幅度の情報を与えることにより撮像素子の出力回路５０６の増幅度を制御し、撮像画素３１０の画像信号の出力時の増幅度に対して焦点検出画素３１２、３１３の画像信号の出力時の増幅度を大きく変更し、１回の電荷蓄積で得られる焦点検出画素３１２、３１３の画像信号のレベルを焦点検出演算に適したレベルに調整するようにしてもよい。

図２９は、図２８に示す変形例の撮像素子２１２Ｅの動作タイミングチャートである。焦点検出画素が、制御信号ΦＲａの代わりに制御信号ΦＲ３によりリセットされる点が異なるだけで、図２０に示す動作タイミングチャートと同様な動作タイミングとなる。１行目、２行目、３行目、４行目の撮像画素の電荷蓄積時間Ｔｉ１、Ｔｉ２、Ｔｉ３、Ｔｉ４、および焦点検出画素の電荷蓄積時間Ｔｘは同一となるが、電荷蓄積タイミングは１行目、２行目、３行目、４行目と順次時間的なずれを持つ（ローリングシャッタ）。撮像画素の読出し周期Ｔｓは一定であり、電荷蓄積時間に１行分の画像信号の読出し時間を加えた時間となる。

図３０は変形例の撮像素子２１２Ｆの回路構成の概念図である。図３０において、図１８に示す要素と同様な要素に対しては同一の符号を付して説明を省略する。図１８に示す撮像素子２１２においては、焦点検出画素３１２、３１３のリセットが専用の制御信号ΦＲａにより制御されていた。これに対し図３０に示す変形例の撮像素子２１２Ｆでは、焦点検出画素３１２、３１３のリセットが撮像画素３１０と共通の制御信号ΦＲ３により制御されるとともに、制御信号ΦＴａにより焦点検出画素３１２、３１３の電荷蓄積の終了タイミングが制御される構成となる。これにより、焦点検出画素３１２、３１３の電荷蓄積タイミングを撮像画素３１０とは独立して制御できるようになり、焦点検出画素３１２、３１３の電荷蓄積時間を撮像画素３１０とは独立に制御することが可能になる。

図３１は、図３０に示す焦点検出画素３１２、３１３の詳細回路図である。なお、図１９に示す要素と同様な要素に対しては同一の符号を付して説明を省略する。基本的には図１９に示す回路と同様であるが、ＰＤとＦＤの間に転送ＭＯＳトランジスタ５１３が配置され、制御信号ΦＴａにより転送ＭＯＳトランジスタ５１３がオンすると、ＰＤで蓄積された電荷がＦＤへ転送される点が相違する。

図３２は、図３０に示す焦点検出画素３１２、３１３のマイクロレンズ側から見た場合の配置構成を示す。マイクロレンズ４００の下にフォトダイオードＰＤが配置される。電荷排出ゲート電極４０２の動作は、制御信号ΦＲ１により制御される。ＰＤで発生する電荷を転送するために転送ＭＯＳトランジスタ５１３が設けられ、その動作は制御信号ΦＴａにより制御される。浮遊拡散部ＦＤは、転送ＭＯＳトランジスタ５１３によりＰＤから転送された電荷を受ける。

ＦＤは増幅ＭＯＳトランジスタ（ＡＭＰ）のゲートに接続され、増幅ＭＯＳトランジスタ（ＡＭＰ）はＦＤが受け取った電荷量に応じた大きさの信号を出力する。ＦＤが受けた電荷を排出するために、ＦＤはリセットＭＯＳトランジスタ５１０を介して電源電圧Ｖｄｄに接続され、リセットＭＯＳトランジスタ５１０がオンすることによりＦＤの電位が電源電圧Ｖｄｄにリセットされる。

図３３は、図３０に示す焦点検出画素３１２、３１３のＰＤとＦＤを通る断面構造図である。焦点検出画素３１２、３１３は、光の入射方向からマイクロレンズ４００、アルミ遮光膜４１０、配線および電極類、電気的絶縁層４１１（酸化シリコン膜）、シリコン半導体基板（Ｐ型シリコン）から構成される。マイクロレンズ４００で集光された光線は、遮光膜４１０と絶縁層４１１に形成された開口部を通過して半導体基板に入射する。光線が入射する半導体部分の表面にはｎ＋領域が形成されており、フォトダイオードＰＤを構成している。

ＰＤに隣接してｎ−領域が形成されており、絶縁層４１１を挟んで配置され制御信号ΦＴａが印加される電極とともに、転送ＭＯＳトランジスタ５１３を構成する。転送ＭＯＳトランジスタ５１３を構成するｎ−領域に隣接して、フローティングディフュージョンＦＤを構成するｎ＋領域が形成される。ＦＤはＡＭＰのゲートに接続される。ＦＤに隣接してｎ−領域が形成されており、絶縁層４１１を挟んで配置される制御信号ΦＲ３が印加される電極とともに、リセットＭＯＳトランジスタ５１０を構成する。リセットＭＯＳトランジスタ５１０を構成するｎ−領域に隣接してｎ＋＋領域が形成されており、この領域に電源電圧Ｖｄｄが接続される。

図３４は、図３０に示す変形例の撮像素子２１２Ｆの動作タイミングチャートである。図２０に示す動作タイミングとは、焦点検出画素の動作が異なる。焦点検出画素３１２、３１３に蓄積された電荷は、３行目の撮像画素３１０および焦点検出画素３１２、３１３を選択する制御信号ΦＳ３に先だって、所望の電荷蓄積終了タイミングで蓄積制御回路５０４から発せられる制御信号ΦＴａにより電荷蓄積が終了され、焦点検出画素３１２、３１３のＰＤで蓄積された電荷はＦＤ部に転送される。

制御信号ΦＳ３により３行目が選択されると、３行目の撮像画素３１０および焦点検出画素３１２、３１３の画像信号は垂直信号線５０１に出力される。制御信号ΦＳ３と同期して発せられる制御信号ΦＨにより、垂直信号線５０１に出力された焦点検出画素３１２、３１３の画像信号は信号保持部５０２に一時的に保持される。信号保持部５０２に保持された焦点検出画素３１２、３１３の画像信号は、水平走査回路５０５から順次発せられる制御信号ΦＶ１〜ΦＶ４にしたがって出力回路５０６へ転送され、出力回路５０６で設定された増幅度で増幅され外部に出力される。

３行目の撮像画素３１０および焦点検出画素３１２、３１３の画像信号の信号保持部５０２への転送が終了した時点で、蓄積制御回路５０４より発せられる制御信号ΦＲ３により３行目の撮像画素３１０がリセットされると同時に、制御信号ΦＲ３および制御信号ΦＲ３と同じタイミングで発せられる制御信号ΦＴａにより焦点検出画素３１２、３１３がリセットされ、次の電荷蓄積が開始される。なお、制御信号ΦＴａはつねに制御信号ΦＲ３と同じタイミングで発せられるわけではなく、制御信号ΦＲ３の何回かに１回という割合で制御信号ΦＴａを発することによって、焦点検出画素の電荷蓄積時間が延長される。

焦点検出画素３１２、３１３の電荷蓄積時間Ｔｘ（露光時間）は、制御信号ΦＲ３と同期して発せられる制御信号ΦＴａによるリセットタイミングから、制御信号ΦＲ３と独立して発せられる制御信号ΦＴａによる電荷蓄積終了タイミングまでの時間となる。

図３５は変形例の撮像素子の動作フロー概念図である。図２２に示す動作フロー概念図においては、焦点検出画素の画像信号を撮像画素の画像信号の読出しブランク期間中に読み出していた。この場合には、電荷蓄積終了タイミングが画像信号の信号保持部のラッチタイミングと同一であるために、電荷蓄積終了タイミングをコントロールすることが難しい。

そこで、図３５に示す動作フロー概念図においては、焦点検出画素の電荷蓄積終了と画像信号の出力を時間的に独立し、電荷蓄積終了時の蓄積電荷を一時的に画素内に保持し、保持された蓄積電荷の量に応じた信号が読出し時に画像信号として読み出される動作としている。基本的な動作は図２２に示す動作フローと同じであり、焦点検出画素の電荷蓄積から画像信号の読み出し間に蓄積電荷の保持動作が挿入される点が異なる。

このような動作シーケンスで撮像素子を動作させることによって、焦点検出画素の電荷蓄積終了タイミングを画像信号の読み出しと独立分離することができる。この結果、複数の焦点検出エリアにおいて焦点検出画素の電荷蓄積タイミング（電荷蓄積時間の中心時刻）を合わせて、移動する被写体に対する焦点検出の同時性を確保したりすることができる。

図３６は変形例の撮像素子２１２Ｇの回路構成の概念図である。なお、図１８に示す要素と同様な要素に対しては同一の符号を付して説明を省略する。図３０に示す撮像素子２１２Ｆにおいては、焦点検出画素３１２、３１３と撮像画素３１０の行選択ＭＯＳトランジスタが共通の制御信号ΦＳ３により制御されていた。これに対し図３６に示す撮像素子２１２Ｇでは、焦点検出画素３１２、３１３の行選択ＭＯＳトランジスタが専用の制御信号ΦＳａにより制御される構成となるとともに、制御信号ΦＴａが制御信号ΦＴａ１、ΦＴａ２、ΦＴａ３に細分化される。また、焦点検出画素３１２、３１３のリセットのために専用の制御信号ΦＲａ１、ΦＲａ２が設けられる。

これにより、焦点検出画素３１２、３１３の画像信号を、３行目の撮像画素３１０の画像信号の読出しとは独立して読み出すことが可能になるとともに、焦点検出画素３１２、３１３の電荷蓄積の開始および終了タイミングが撮像画素とは独立して制御可能な構成となる。

図３７は、図３６に示す焦点検出画素３１２、３１３の詳細回路図である。なお、図１９に示す要素と同様な要素に対しては同一の符号を付して相違点を中心に説明する。基本構成は図１９に示す構成と同様であるが、次の点において相違する。行選択ＭＯＳトランジスタ５１２のゲートには、焦点検出画素３１２、３１３を選択するための制御信号ΦＳａが接続される。ＰＤを専用にリセットするためのリセットＭＯＳトランジスタ５２０が設けられる。

また、焦点検出画素３１２、３１３のリセットを行うための制御信号ΦＲ３が、ＦＤをリセットするための制御信号ΦＲａ２とＰＤをリセットするための制御信号ΦＲａ１に分割され、それぞれリセットＭＯＳトランジスタ５２０、５１０のゲートに接続される。ＰＤとＦＤの間に転送ＭＯＳトランジスタ５２１、保持ＭＯＳトランジスタ５２２、転送ＭＯＳトランジスタ５２３がこの順で配置され、各ＭＯＳトランジスタのゲートには制御信号ΦＴａ１、ΦＴａ２、ΦＴａ３が接続される。

図３８は、図３６に示す焦点検出画素のマイクロレンズ側から見た場合の配置構成を示す。マイクロレンズ４００の下にフォトダイオードＰＤが配置される。電荷蓄積時間外にＰＤで発生する電荷を排出するために、電源電圧Ｖｄｄに接続されたリセットＭＯＳトランジスタ５２０が設けられる。リセットＭＯＳトランジスタ５２０の動作は、制御信号ΦＲａ１により制御される。電荷蓄積時間内にＰＤで発生する電荷を転送するために転送ＭＯＳトランジスタ５２１が設けられ、その動作は制御信号ΦＴａ１により制御される。

転送ＭＯＳトランジスタ５２１によりＰＤから転送された電荷は、保持ＭＯＳトランジスタ５２２に一時的に蓄積保持され、その動作は制御信号ΦＴａ２により制御される。保持ＭＯＳトランジスタ５２２に一時的に蓄積保持された電荷は、転送ＭＯＳトランジスタ５２３により転送され、その動作は制御信号ΦＴａ３により制御される。浮遊拡散部ＦＤは、転送ＭＯＳトランジスタ５２３により保持ＭＯＳトランジスタ５２２経由でＰＤから転送された電荷を受ける。

ＦＤは増幅ＭＯＳトランジスタＡＭＰ５１１のゲートに接続され、増幅ＭＯＳトランジスタＡＭＰ５１１はＦＤが受け取った電荷量に応じた大きさの信号を出力する。ＦＤが受けた電荷を排出するために、電源電圧Ｖｄｄに接続されたリセットＭＯＳトランジスタ５１０が設けられる。リセットＭＯＳトランジスタ５１０の動作は、制御信号ΦＲ２により制御される。

図３９は、図３６に示す焦点検出画素のＰＤとＦＤを通る構造断面図である。基本構成は図３３に示す焦点検出画素と同じである。ＰＤに隣接してｎ−領域が形成されており、絶縁層４１１を挟んで配置される制御信号ΦＲａ１が印加される電極とともに、リセットＭＯＳトランジスタ５２０を構成する。リセットＭＯＳトランジスタ５２０のｎ−領域に隣接してｎ＋＋領域が形成されており、この領域に電源電圧Ｖｄｄが接続される。

ＰＤに隣接してｎ−領域が形成されており、絶縁層４１１を挟んで配置される制御信号ΦＴａ１が印加される電極、制御信号ΦＴａ２が印加される電極、制御信号ΦＴａ３が印加される電極とともに、転送ＭＯＳトランジスタ５２１、保持ＭＯＳトランジスタ５２２、転送ＭＯＳトランジスタ５２３を構成する。転送ＭＯＳトランジスタ５２３を構成するｎ−領域に隣接して、フローティングディフュージョンを構成するｎ＋領域が形成される。ＦＤはＡＭＰのゲートに接続される。

ＦＤに隣接してｎ−領域が形成されており、絶縁層４１１を挟んで配置される制御信号ΦＲａ２が印加される電極とともに、リセットＭＯＳトランジスタ５１０を構成する。リセットＭＯＳトランジスタ５１０を構成するｎ−領域に隣接してｎ＋＋領域が形成されており、この領域に電源電圧Ｖｄｄが接続される。

図４０は、図３６に示す焦点検出画素の制御信号のタイミングチャートである。また、図４１は、図３６に示す焦点検出画素の電荷蓄積および信号出力動作を示すポテンシャル図である。時刻ｔ０（図４１(ａ)参照）において、ＰＤ、ＦＤはリセット(待機状態＝非電荷蓄積）されており、制御信号ΦＲａ１、ΦＲａ２はハイ状態（Ｈ、ＯＮ）、制御信号ΦＴａ１、ΦＴａ２、ΦＴａ３はロー状態（Ｌ、ＯＦＦ）となっており、ＰＤに発生した電荷は電源電圧Ｖｄｄに排出される。また、ＦＤに残っていた電荷も電源電圧Ｖｄｄに排出される（リセット）。

時刻ｔ１でＰＤの電荷蓄積が開始される。制御信号ΦＲａ１がＬになり、ＰＤに発生した電荷がＰＤに蓄積され始める。時刻ｔ２（図４１(ｂ)参照）はＰＤが電荷蓄積状態にある。制御信号ΦＲａ１はＬのままで、ＰＤ１およびＰＤ２に発生した電荷がＰＤに蓄積され続ける。時刻ｔ３（図４１(ｃ)参照）においてＰＤの蓄積電荷の転送を開始する。制御信号ΦＴａ１、ΦＴａ２をＨにしてＰＤの蓄積電荷の転送を開始する。ＰＤに蓄積されていた電荷は、制御信号ΦＴａ２が接続された電極の下に形成されるポテンシャル井戸（ウェル）に転送される。

時刻ｔ４（図４１(ｄ)参照）ではＰＤの電荷蓄積と蓄積電荷転送を終了する。制御信号ΦＲａ１をＨ、制御信号ΦＴａ１をＬにしてＰＤの電荷蓄積終了すると同時に、蓄積電荷の転送を終了する。また、制御信号ΦＲａ２をＬにし、ＰＤの蓄積電荷を受けるのに先立ってＦＤのリセットを終了する。時刻ｔ５（図４１(ｅ)参照）において、ＰＤのポテンシャル井戸（ウェル）に一時的に保持されていた蓄積電荷をＦＤへ転送開始する。制御信号ΦＴａ２をＬ、制御信号ΦＴａ３をＨにし、ポテンシャル井戸（ウェル）の蓄積電荷のＦＤへの転送を開始する。

時刻ｔ６（図４１(ｆ)参照）では、ポテンシャル井戸（ウェル）に一時的に保持されていたＰＤの蓄積電荷のＦＤへの転送を終了する。制御信号ΦＴａ３をＬにし、ポテンシャル井戸（ウェル）の蓄積電荷のＦＤへの転送を終了する。時刻ｔ６からｔ７の間に、ＦＤに転送された電荷（ＰＤで蓄積された電荷）の量に応じた信号出力がＡＭＰから画素外に出力される。時刻ｔ７（図４１(ｇ)）ではＦＤのリセットを開始する。制御信号ΦＲａ２をＨにし、次の蓄積電荷を受ける準備のためにＦＤのリセットを開始する。ＦＤが受けたＰＤの蓄積電荷は電源電圧Ｖｄｄに排出される（リセット）。以降、次の電荷蓄積と信号出力の動作サイクルに入る。

図４２は、図３６に示す変形例の撮像素子２１２Ｇの動作タイミングチャートを示す。なお、図２４に示す動作タイミングとは焦点検出画素３１２、３１３の動作が異なる。焦点検出画素３１２、３１３については、制御信号ΦＲａ１、ΦＲａ２、ΦＴａ１、ΦＴａ２、ΦＴａ３が図４０に示すダイミングで発生する。制御信号ΦＲａ１、ΦＲａ２、ΦＴａ１、ΦＴａ２により制御される焦点検出画素３１２、３１３の電荷蓄積の開始、終了、転送、一時保持までの動作シーケンスは、撮像画素３１０の動作シーケンス（電荷蓄積、読出し）とは無関係に独立して行われる。制御信号ΦＴａ２、ΦＴａ３、ΦＳａにより制御される一時的に保持された電荷のＦＤ部への転送および画像信号の読み出しの動作シーケンスは、撮像画素の動作シーケンス（読出し）と同期して行われる。

焦点検出画素の画像信号は、４行目の撮像画素３１０の画像信号の出力が終了してから１行目の撮像画素３１０の画像信号の出力が開始されるまでのブランク期間に、垂直走査回路５０３が必要に応じて発する制御信号ΦＳａにより焦点検出画素３１２、３１３が選択され、選択された焦点検出画素３１２、３１３の画像信号は垂直信号線５０１に出力される。制御信号ΦＳａが発せられるのに先立って、制御信号ΦＴａ２、ΦＴａ３により一時的に保持された電荷がＦＤに転送される。

制御信号ΦＳａと同期して発せられる制御信号ΦＨにより、垂直信号線５０１に出力された焦点検出画素３１２、３１３の画像信号は信号保持部５０２に一時的に保持される。信号保持部５０２に保持された焦点検出画素３１２、３１３の画像信号は、水平走査回路５０５から順次発せられる制御信号ΦＶ２およびΦＶ３にしたがって出力回路５０６へ転送され、出力回路５０６で設定された増幅度で増幅され、上記ブランク期間中に外部に出力される。

焦点検出画素３１２、３１３の画像信号の信号保持部５０２への転送が終了した時点で、蓄積制御回路５０４より発せられる制御信号ΦＲａ２により焦点検出画素３１２、３１３のＦＤ部のリセットが開始される。また、所望のタイミングで制御信号ΦＲａ１をＬにし、焦点検出画素３１２、３１３の次の電荷蓄積が開始される。焦点検出画素３１２、３１３の電荷蓄積時間Ｔｘ（露光時間）は、制御信号ΦＲａ１による焦点検出画素３１２、３１３のリセット終了タイミングから蓄積電荷の転送タイミング（制御信号ΦＴａ１）までの時間となる。

図においては、撮像画素３１０の画像信号読出し周期の２倍の周期で焦点検出画素３１２、３１３の画像信号が読み出されている。上記動作形態においては、撮像画素３１０の画像信号は周期的に読み出されるとともに、周期的に行われる撮像画素３１０の画像信号の読み取りシーケンスにブランク期間を設け、焦点検出画素３１２、３１３の画像信号はこのブランク期間に必要に応じて読み出すようにしている。また、焦点検出画素３１２、３１３の電荷蓄積時間は、撮像画素３１０の動作シーケンスとは全く独立して設定することができる。

図４３は変形例の撮像素子の動作フロー概念図である。図２６に示す撮像素子２１２Ｄにおいては、撮像画素３１０の電荷蓄積はローリングシャッタ（同一行では同一、行ごとにはずれる）で行われているが、図４３に示すように撮像画素に対して全画素同時蓄積を行うようにしてもよい。そのために、各撮像画素の構成を図３７に示す焦点検出画素の構成と同様にし、全画素を同時に電荷蓄積した後、各撮像画素で電荷蓄積された電荷を各撮像画素に一時的に保持する。撮像画素に一時的に保持された電荷は１行目、２行目、３行目、４行目の順に読み出される。電荷蓄積時間に１行目から４行目までの読出し時間を加えたものが撮像画素の動作周期となる。

このような動作シーケンスを実行することによって、撮像画素を全画素同時蓄積を行って周期的にその画像信号を読み出すことが可能になるとともに、撮像画素の動作シーケンスとは完全に独立して焦点検出画素の蓄積時間、電荷蓄積開始および終了タイミング、画像信号の読み出しを行うことが可能になる。

図４４は変形例の撮像素子２１２Ｈの詳細な構成を示す正面図である。なお、図４４は撮像素子２１２Ｈ上のひとつの焦点検出エリア近傍を拡大した図であり、縦横は図２に示す撮影画面の縦横と対応している。図３に示す撮像素子２１２においては、図５(ａ)および(ｂ)に示す一対の焦点検出画素３１２、３１３によって構成されていた。これに対し図４４に示す撮像素子２１２Ｈにおいては、焦点検出画素３１１は１つのマイクロレンズの下に一対の光電変換部を備えた画素構造を有する。

撮像素子２１２Ｈは、撮像用の撮像画素３１０と焦点検出用の焦点検出画素３１１から構成される。図４５に示すように、焦点検出画素３１１は、マイクロレンズ１０と一対の光電変換部１２，１３からなる。光電変換部１２、１３は、マイクロレンズ１０により交換レンズの射出瞳の所定の領域（たとえばＦ２．８）を通過する光束をすべて受光するような形状に設計される。

図４６は、図４４、図４５に示す焦点検出画素３１１の断面図である。焦点検出画素３１１において、焦点検出用の光電変換部１２、１３の前方にマイクロレンズ１０が配置され、マイクロレンズ１０により光電変換部１２、１３が前方に投影される。光電変換部１２、１３は半導体回路基板２９上に形成される。

図４７はマイクロレンズを用いた瞳分割方式による焦点検出の説明図である。なお、基本原理は図１０に示すものと同様である。図において、光軸９１上にある焦点検出画素（マイクロレンズ５０と一対の光電変換部５２、５３からなる）と、隣接する焦点検出画素（マイクロレンズ６０と一対の光電変換部６２、６３からなる）を模式的に例示しているが、その他の焦点検出画素においても、一対の光電変換部はそれぞれ一対の測距瞳から各マイクロレンズに到来する光束を受光する。焦点検出画素の配列方向は一対の測距瞳９２，９３の並び方向、すなわち一対の光電変換部の並び方向と一致させる。

マイクロレンズ５０、６０は光学系の予定結像面近傍に配置されており、光軸９１上に配置されたマイクロレンズ５０により、その背後に配置された一対の光電変換部５２、５３の形状が、マイクロレンズ５０、６０から投影距離ｄだけ離間した射出瞳９０上に投影され、その投影形状は測距瞳９２，９３を形成する。光軸９１から離間して配置されたマイクロレンズ６０により、その背後に配置された一対の光電変換部６２、６３の形状が、投影距離ｄだけ離間した射出瞳９０上に投影され、その投影形状は測距瞳９２，９３を形成する。

すなわち、投影距離ｄにある射出瞳９０上で各焦点検出画素の光電変換部の投影形状（測距瞳９２，９３）が一致するように各画素の投影方向が決定されている。光電変換部５２は測距瞳９２を通過し、マイクロレンズ５０に向う焦点検出光束７２によりマイクロレンズ５０上に形成される像の強度に対応した信号を出力する。光電変換部５３は測距瞳９３を通過し、マイクロレンズ５０に向う焦点検出光束７３によりマイクロレンズ５０上に形成される像の強度に対応した信号を出力する。光電変換部６２は測距瞳９２を通過し、マイクロレンズ６０に向う焦点検出光束８２によりマイクロレンズ６０上に形成される像の強度に対応した信号を出力する。光電変換部６３は測距瞳９３を通過し、マイクロレンズ６０に向う焦点検出光束８３によりマイクロレンズ６０上に形成される像の強度に対応した信号を出力する。

上記のような焦点検出画素を直線状に多数配置し、各画素の一対の光電変換部の出力を測距瞳９２および測距瞳９３に対応した出力グループにまとめることによって、測距瞳９２と測距瞳９３を各々通過する焦点検出光束が焦点検出画素列上に形成する一対の像の強度分布に関する情報が得られる。

図４８は偏光フィルタを用いた瞳分割方式の説明図である。瞳分割の方式としてはマイクロレンズによる方式に限定されず、図４８に示すような偏光フィルターを用いて構成することができる。なお、図４８では隣接する４画素を模式的に例示している。図において、６９０は偏光フィルタ保持枠であり、交換レンズの絞り近傍に配置され、偏光フィルタ以外の部分は遮光されている。６９２は偏光フィルタ、６９３は偏光フィルタ６９２と偏光方向が直交する偏光フィルタである。なお、フィルタ６９２、６９３の位置および形状により測距瞳を構成する。９１は交換レンズの光軸である。また、６２１は偏光方向が偏光フィルタ６９２と一致する変更フィルタ、６２２は偏光方向が偏光フィルタ６９３と一致する偏光フィルタである。６１１、６１２は光電変換部、６３１、６３２は画素、６７２，６７３、６８２，６８３は光束である。

画素６３１において、偏光フィルタ６２１の作用により、光電変換部６１１は、偏光フィルタ６９２によって形成された測距瞳を通過する光束を受光し、光束６７２または６８２によりに形成される像の強度に対応した信号を出力する。画素６３２において、偏光フィルタ６２２の作用により、光電変換部６１２は、偏光フィルタ６９３によって形成された測距瞳を通過する光束を受光し、光束６７３または６８３によりに形成される像の強度に対応した信号を出力する。

上記のような偏光フィルタを用いた画素６３１，６３２を２次元状に配置し、各画素の光電変換部の出力を測距瞳に対応した出力グループにまとめることによって、各測距瞳を各々通過する焦点検出光束が画素列上に形成する一対の像の強度分布に関する情報を得ることができる。この情報に対して後述する像ズレ検出演算処理（相関演算処理、位相差検出処理）を施すことにより、いわゆる瞳分割型位相差検出方式で一対の像の像ズレ量が検出される。

焦点検出エリアの数と位置については図２に示す配置に限定されず、例えば図４９に示すような配置とすることができる。図４９は、後述する焦点検出画素列が焦点検出の際、画面上で像をサンプリングする領域（焦点検出エリア、焦点検出位置）の例を示している。画面１００上の５箇所に焦点検出エリア１０２〜１０６が配置される。長方形で示した焦点検出エリアの長手方向に焦点検出画素が直線的に配列される。ユーザーが複数の焦点検出エリアから構図に応じて操作部材（不図示）により１つの焦点検出エリアを手動で選択したり、すべての焦点検出エリアを同時に選択し、得られる複数の焦点検出結果より最適なものを自動的に選択する。

上述した一実施の形態によれば、すべてての焦点検出エリアを同時に動作させる場合には、ＥＶＦに撮像画面を周期的にリフレッシュして表示させながら、各焦点検出エリアに属する焦点検出画素の電荷蓄積時間を焦点検出エリアごとに設定することによって、各焦点検出エリアの輝度に大きな相違があっても、各焦点検出エリアの焦点検出に用いる画像データのレベルを適切なレベルに維持することができ、すべての焦点検出エリアにおいて焦点検出を行うことができる。

図５０は変形例の撮像装置の構成を示す。図１に示す撮像装置においては、撮像素子２１１を焦点検出用と撮像用に兼用しているが、図５０に示すように、撮像専用の撮像素子２１２を設け、本発明の撮像素子２１１は焦点検出と電子ビューファインダー表示用に用いるようにしてもよい。図５０において、カメラボディ２０３には撮影光束を分離するハーフミラー２２１が配置され、透過側に撮像専用の撮像素子２１２が配置され、反射側に焦点検出兼電子ビューファインダー表示用の撮像素子２１１が配置される。

撮影前は撮像素子２１１の出力に応じて、焦点検出および電子ビューファインダー表示が行われる。レリーズ時は撮像専用の撮像素子２１２の出力に応じた画像データが生成される。ハーフミラー２２１を全反射ミラーとし、撮影時は撮影光路から退避するようにしてもよい。このような構成においては、本発明の画像処理は電子ビューファインダーの表示用のみに使用される。なお、撮像素子２１１と撮像素子２１２の配置を逆にし、反射側に撮像専用の撮像素子２１２を配置し、透過側に焦点検出兼電子ビューファインダー表示用の撮像素子２１１を配置してもよい。

図２と図４４に示す撮像素子においては、焦点検出エリアに焦点検出画素を隙間なく配列しているが、数画素おきに焦点検出画素を配置してもよい。焦点検出画素のピッチが大きくなることによって焦点検出精度は多少低下するが、焦点検出画素の密度が低くなるので、画像補間後の画像品質が向上する。

図２と図４４に示す撮像素子において、撮像画素はベイヤー配列の色フィルタを備えた例を示したが、色フィルタの構成や配列はこれに限定されることはなく、補色フィルタ（緑：Ｇ、イエロー：Ｙｅ、マゼンタ：Ｍｇ，シアン：Ｃｙ）を採用してもよい。焦点検出画素はシアンとマゼンタ（出力誤差が比較的目立たない青成分を含む）が配置されるべき画素位置に配置される。

図２と図４４に示す撮像素子において、焦点検出画素には色フィルタを設けない例を示したが、撮像画素と同色の色フィルタの内、一つのフィルタ（たとえば緑フィルタ）を備えるようにした場合でも、本発明を適用することができる。

図１５に示すフローチャートでは、補正した画像データをメモリーカードに保存する例を示したが、補正した画像データを電子ビューファインダーやボディの背面に設けられた不図示の背面モニター画面に表示するようにしてもよい。

以上の説明においては、ＥＶＦ表示中は撮像素子の撮像画素の画像信号を周期的に全画素読出す例を示したが、ＥＦＦ表示中は撮像画素の一部から画像信号を間引き読出しし、撮像時のみ全画素読出しするようにしてもよい。

以上の説明において撮像素子はＣＭＯＳイメージセンサーを前提として説明したが、ＣＣＤイメージセンサーに対しても本発明を適用することが可能である。ＣＣＤイメージセンサーを用いることにより、撮像画素を全画素同時に蓄積することが可能になる。例えば撮像画素と焦点検出画素の電荷蓄積時間を別個の電荷蓄積制御ゲートおよび転送ゲートで制御することによって、撮像画素の電荷蓄積時間と異なる電荷蓄積時間で焦点検出画素の電荷蓄積を行わせることができるとともに、撮像画素の画像信号の読出しに同期したタイミングで焦点検出画素の画像信号を読み出すことができる。焦点検出画素の画像信号の読出しについては図１７に示す動作フローと同じになる。

さらに、焦点検出画素の画像信号読出し専用のＣＣＤ転送段を設けた場合には、撮像画素と焦点検出画素の動作シーケンスを完全に独立して制御できるようになる。焦点検出画素の画像信号の読出しについては図４３に示す動作フローと同じになる。

撮像装置はカメラボディに交換レンズが装着されるデジタルスチルカメラやフィルムスチルカメラに限定されない。レンズ一体型のデジタルスチルカメラやフィルムスチルカメラやビデオカメラにも本発明を適用できる。また、携帯電話などに内蔵される小型カメラモジュールや監視カメラ等にも適用できる。さらに、カメラ以外の焦点検出装置や測距装置やステレオ測距装置にも適用できる。

以上説明したように、一実施の形態によれば、ファインダー画像表示のリフレッシュ間隔を短時間にしながら、低輝度被写体に対する焦点検出を可能にすることができる。

一実施の形態の構成を示す図一実施の形態の撮影画面上の焦点検出位置を示す図一実施の形態の撮像素子の詳細な構成を示す図撮像画素の構成を示す図焦点検出画素の構成を示す図緑、赤、青の撮像画素の分光感度特性を示す図焦点検出用画素の分光感度特性を示す図撮像画素の断面図焦点検出画素の断面図マイクロレンズを用いた瞳分割位相差検出方式の焦点検出光学系の構成を示す図瞳分割型位相差検出方式におけるデフォーカスと像ズレの関係を示す図撮像画素と射出瞳の関係を示す図射出瞳面における投影関係を示す正面図図１に示すデジタルスチルカメラ（撮像装置）のボディ内部の詳細な構成を示す図図１に示すデジタルスチルカメラ（撮像装置）の動作を示すフローチャート焦点検出動作の詳細を説明するための図一実施の形態の撮像素子の動作フロー概念図一実施の形態の撮像素子の回路構成を示す図図１８に示す撮像画素および焦点検出画素の詳細な回路図図１８に示す撮像素子の動作タイミングチャート変形例の撮像素子の回路構成を示す図変形例の撮像素子の動作フロー概念図図２２に示す変形例の撮像素子の回路構成の概念図図２３に示す変形例の撮像素子の動作タイミングチャート変形例の撮像素子の回路構成の概念図変形例の撮像素子の回路構成の概念図図２６に示す変形例の撮像素子の動作タイミングチャート変形例の撮像素子の回路構成の概念図図２８に示す変形例の撮像素子の動作タイミングチャート変形例の撮像素子の回路構成の概念図図３０に示す焦点検出画素の詳細回路図図３０に示す焦点検出画素３１２、３１３のマイクロレンズ側から見た場合の配置構成を示す図図３０に示す焦点検出画素のＰＤとＦＤを通る断面構造図図３０に示す変形例の撮像素子の動作タイミングチャート変形例の撮像素子の動作フロー概念図変形例の撮像素子の回路構成の概念図図３６に示す焦点検出画素の詳細回路図図３６に示す焦点検出画素のマイクロレンズ側から見た場合の配置構成を示す図図３６に示す焦点検出画素のＰＤとＦＤを通る構造断面図図３６に示す焦点検出画素の制御信号のタイミングチャート。図３６に示す焦点検出画素の電荷蓄積および信号出力動作を示すポテンシャル図図３６に示す変形例の撮像素子の動作タイミングチャート変形例の撮像素子の動作フロー概念図変形例の撮像素子の詳細な構成を示す正面図図４４に示す変形例の撮像素子の焦点検出画素の構成を示す図図４４に示す変形例の撮像素子の焦点検出画素の断面図マイクロレンズを用いた瞳分割方式による焦点検出の説明図偏光フィルタを用いた瞳分割方式の説明図撮影画面上の焦点検出位置の変形例を示す図変形例の撮像装置の構成を示す図

符号の説明

１１〜１３、ＰＤ光電変換部
ＦＤ浮遊拡散層
ＡＭＰ増幅ＭＯＳトランジスタ
２１４ａ撮像素子駆動制御回路
２１４ｄボディＣＰＵ
２１６液晶表示素子
２１９メモリカード
３１０撮像画素
３１２、３１３焦点検出画素
５０２信号保持部
５０６出力回路

Claims

直交する第１及び第２の方向にそれぞれ配列され、撮影光学系による被写体像を光電変換及び電荷蓄積して第１の画像信号を出力する複数の撮像画素と、前記第１の方向に配列された複数の撮像画素の間に配列され、前記撮影光学系の瞳の一対の領域を通過した一対の光束を光電変換及び電荷蓄積して一対の第２の画像信号を出力する複数の焦点検出画素とを有する撮像素子と、
前記第１の方向に配列された前記複数の撮像画素の各々の電荷蓄積をリセットする第１のリセット制御信号を当該複数の撮像画素に第１の所定の周期で送出すると共に、当該複数の撮像画素の間に配列された前記複数の焦点検出画素の各々の電荷蓄積をリセットする第２のリセット制御信号を当該複数の焦点検出画素に前記第１の所定の周期よりも大きな第２の周期で送出する第１の制御手段と、
前記第１の方向に配列された前記複数の撮像画素の電荷蓄積に対応する前記第１の画像信号を読み出す第１の読み出し制御信号を当該複数の撮像画素に前記第１の所定の周期で送出すると共に、当該複数の撮像画素の間に配列された前記複数の焦点検出画素の電荷蓄積に対応する前記一対の第２の画像信号を読み出す第２の読み出し制御信号を当該複数の焦点検出画素に前記第２の周期で送付する第２の制御手段と、
前記第１の読み出し制御信号によって読み出された前記複数の撮像画素の前記第１の画像信号に基づいて画像データを生成する生成手段と、
前記画像データを表示する表示手段と、
前記第２の読み出し制御信号によって読み出された前記複数の焦点検出画素の前記一対の第２の画像信号に基づき焦点検出する位相差式焦点検出手段と、を備えることを特徴とする撮像装置。
直交する第１及び第２の方向にそれぞれ配列され、撮影光学系による被写体像を光電変換及び電荷蓄積して第１の画像信号を出力する複数の撮像画素と、前記第１の方向に配列された複数の撮像画素の間に配列され、前記撮影光学系の瞳の一対の領域を通過した一対の光束を光電変換及び電荷蓄積して一対の第２の画像信号を出力する複数の焦点検出画素とを有する撮像素子と、
前記第１の方向に配列された前記複数の撮像画素の各々の電荷蓄積をリセットする第１のリセット制御信号を当該複数の撮像画素に第１の所定の周期で送出すると共に、当該複数の撮像画素の間に配列された前記複数の焦点検出画素の各々の電荷蓄積をリセットする第２のリセット制御信号を当該複数の焦点検出画素に前記第１の所定の周期よりも大きな第２の周期で送出する第１の制御手段と、
前記第１の方向に配列された前記複数の撮像画素の各々の電荷蓄積に対応する前記第１の画像信号と、当該複数の撮像画素の間に配列された前記複数の焦点検出画素の電荷蓄積に対応する前記一対の第２の画像信号とをそれぞれ読み出す読み出し制御信号を当該複数の撮像画素及び前記複数の焦点検出画素に前記第１の所定の周期で送付する第２の制御手段と、
前記第１の読み出し制御信号によって読み出された前記複数の撮像画素の前記第１の画像信号に基づいて画像データを生成する生成手段と、
前記画像データを表示する表示手段と、
前記第２の読み出し制御信号によって前記第１の所定の周期で読み出された前記複数の焦点検出画素の前記一対の第２の画像信号のうち、前記第２の周期で読み出された一対の第２の画像信号に基づき焦点検出する位相差式焦点検出手段と、を備え、
前記第２の周期は、前記第１の周期の整数倍であることを特徴とする撮像装置。
請求項１または２に記載の撮像装置において、
前記複数の撮像画素の第１の画像信号を一時的に保持する第１の信号保持部と、
前記複数の焦点検出画素の第２の画像信号を一時的に保持する、前記第１の信号保持部とは異なる第２の信号保持部と、を更に備え、
前記位相差式焦点検出手段は、前記第２の信号保持部によって保持された第２の画像信号に基づき焦点検出することを特徴とする撮像装置。
請求項１〜３のいずれか一項に記載の撮像装置において、
前記第１の制御手段は、前記第２のリセット信号を調整可能な所定時間、持続するように出力し、前記所定時間の調整によって前記焦点検出画素の電荷蓄積時間を調整することを特徴とする撮像装置。
第１の領域に配置され、撮影光学系による被写体像を光電変換及び電荷蓄積して第１の画像信号を出力する複数の撮像画素と、前記第１領域とは異なる第２の領域に配置され、前記撮影光学系の瞳の一対の領域を通過した一対の光束を光電変換及び電荷蓄積して一対の第２の画像信号を出力する複数の焦点検出画素とを有する撮像素子と、
前記第１の領域に配置された複数の撮像画素の前記第１の画像信号に基づいて画像データを生成する生成手段と、
前記第２の領域に配置された複数の焦点検出画素の前記一対の第２の画像信号に基づき焦点検出する位相差式焦点検出手段と、
前記第１の領域に配置された撮像画素の第１の画像信号の出力と、前記第２の領域に配置された焦点検出画素の第２の画像信号の出力とを異なるタイミングで行うように、前記撮像画素の第１の画像信号の読み出しと前記焦点検出画素の第２の画像信号の読み出しを制御する制御手段と、を備えることを特徴とする撮像装置。
第１の領域に配置され、撮影光学系による被写体像を光電変換及び電荷蓄積して第１の画像信号を出力する複数の撮像画素と、前記第１領域とは異なる第２の領域に配置され、前記被写体像を光電変換及び電荷蓄積して第２の画像信号を出力する複数の焦点検出画素とを有する撮像手段と、
前記第１の領域に配置された複数の撮像画素の前記第１の画像信号に基づいて画像データを生成する生成手段と、
前記第２の領域に対応する複数の焦点検出画素の前記第２の画像信号に基づいて焦点検出する焦点検出手段と、
前記第１の領域に配置された複数の撮像画素の前記第１の画像信号の読出しと、前記第２の領域に配置された複数の焦点検出画素の第２の画像信号の読出しを制御する制御手段と、を備え、
前記制御手段による、前記撮像画素の前記第１の画像信号の読み出しタイミングと前記焦点検出画素の前記第２の画像信号の読み出しタイミングとが非同期であることを特徴とする撮像装置。
請求項６に記載の撮像装置において、
前記撮像画素の前記第１の画像信号は、前記撮像画素に接続された第１の出力信号線により読み出され、
前記焦点検出画素の前記第２の画像信号は、前記焦点検出画素に接続された、前記第１の出力信号線とは異なる第２の出力信号線により読み出されることを特徴とする撮像装置。
第１の領域に配置され、撮影光学系による被写体像を光電変換及び電荷蓄積して第１の画像信号を出力する複数の撮像画素と、前記第１領域とは異なる第２の領域に配置され、前記被写体像を光電変換及び電荷蓄積して第２の画像信号を出力する複数の焦点検出画素とを有する撮像手段と、
前記第１の領域に配置された複数の撮像画素から所定の時間間隔で取得された前記第１の画像信号に基づいて画像データを生成する生成手段と、
前記生成手段により生成された画像データを前記所定の時間間隔でリフレッシュして表示する表示手段と、
前記第２の領域に対応する複数の焦点検出画素の前記第２の画像信号に基づいて焦点検出する焦点検出手段と、
前記第１の領域に配置された複数の撮像画素の蓄積時間と前記第２の領域に配置された複数の焦点検出画素の蓄積時間を制御する蓄積制御手段と、を備え、
前記蓄積制御手段は、前記焦点検出画素の蓄積時間を前記所定時間間隔よりも長い時間に設定可能であることを特徴とする撮像装置。
第１の領域に配置され、撮影光学系による被写体像を光電変換及び電荷蓄積して第１の画像信号を出力する複数の撮像画素と、前記第１領域とは異なる第２の領域に配置され、前記被写体像を光電変換及び電荷蓄積して第２の画像信号を出力する複数の焦点検出画素とを有する撮像手段と、
前記第１の領域に配置された複数の撮像画素から所定の時間間隔で取得された前記第１の画像信号に基づいて画像データを生成する生成手段と、
前記生成手段により生成された画像データを前記所定の時間間隔でリフレッシュして表示する表示手段と、
前記第２の領域に対応する焦点検出画素の前記第２の画像信号に基づいて焦点検出する検出手段と、
前記第１の領域に配置された複数の撮像画素の蓄積時間を第１の蓄積時間に制御するとともに、前記第２の領域に配置された複数の焦点検出画素の蓄積時間を前記第１の蓄積時間とは異なる第２の蓄積時間に制御する蓄積制御手段と、を備え、
前記複数の撮像画素には第１の蓄積制御信号線が接続されており、前記複数の焦点検出画素には前記第１の蓄積制御信号線とは異なる第２の蓄積制御信号線が接続されており、
前記蓄積制御手段は、前記第１の蓄積制御信号線を用いて前記複数の撮像画素の蓄積時間を前記第１の蓄積時間に制御するとともに、前記第２の蓄積制御信号線を用いて前記複数の焦点検出画素の蓄積時間を前記第２の蓄積時間に制御することを特徴とする撮像装置。