JP4939811B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP4939811B2 JP4939811B2 JP2006025835A JP2006025835A JP4939811B2 JP 4939811 B2 JP4939811 B2 JP 4939811B2 JP 2006025835 A JP2006025835 A JP 2006025835A JP 2006025835 A JP2006025835 A JP 2006025835A JP 4939811 B2 JP4939811 B2 JP 4939811B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- chroma key
- types
- base
- images
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Processing (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
本発明は、複数種類の画像に拡大あるいは縮小等の画像処理を施し、ベースとなる画像上に任意の優先順位にて重ね合わせて表示する画像表示装置に関するものである。
ベースとなる画像（ベース画像）上に特定色の画像プレーン（ｐｌａｎｅ）を用意しておき、ベース画像とは異なる第２の画像に対して拡大あるいは縮小等の画像処理を行い、クロマキー（ｃｈｒｏｍａｋｅｙ）を利用して画像プレーン上にオーバーレイ（ｏｖｅｒｌａｙ）する画像処理装置がある。
この場合、画像プレーンの色をオーバーレイ用のクロマキー色に設定し、ベース画像上においてクロマキー色と一致する画素については前記第２の画像を重ね合わせ、クロマキー色と一致しない画素についてはベース画像をそのまま表示するものである。（例えば、特許文献１参照）。
一方で、ベース画像上にベース画像とは異なる複数の画像を重ね合わせて表示する場合に、「重ね合わせる画像の優先順位処理」を行ってオーバーレイ表示する画像表示装置もある。（例えば、特許文献２参照）。
特開平５−２０７３６８号公報（第３−５頁、図１）
特開２００４−３５５３９１号公報（第３−７頁、図１）
この場合、画像プレーンの色をオーバーレイ用のクロマキー色に設定し、ベース画像上においてクロマキー色と一致する画素については前記第２の画像を重ね合わせ、クロマキー色と一致しない画素についてはベース画像をそのまま表示するものである。（例えば、特許文献１参照）。
一方で、ベース画像上にベース画像とは異なる複数の画像を重ね合わせて表示する場合に、「重ね合わせる画像の優先順位処理」を行ってオーバーレイ表示する画像表示装置もある。（例えば、特許文献２参照）。
しかしながら、上記した従来の画像表示装置においては、クロマキー方式でオーバーレイを行うため、主にユーザー側が管理するベース画像上に特定色のオーバーレイ用画像プレーンを用意する必要があった。
また、クロマキー方式を用いずにオーバーレイを行うことも可能であるが、オーバーレイする表示画像の数がｎ種類の場合、その優先順位（即ち、オーバーレイの優先順位）制御の組み合わせはｎ！（ｎの階乗）通りになり、オーバーレイする画像の数が大きくなると優先順位制御のハードウェア規模が大きくなるという問題点があった。
また、クロマキー方式を用いずにオーバーレイを行うことも可能であるが、オーバーレイする表示画像の数がｎ種類の場合、その優先順位（即ち、オーバーレイの優先順位）制御の組み合わせはｎ！（ｎの階乗）通りになり、オーバーレイする画像の数が大きくなると優先順位制御のハードウェア規模が大きくなるという問題点があった。
本発明は、このような従来技術の課題を解決するためになされたものであり、ユーザー側がベース画像上にオーバーレイ用画像プレーンを用意する必要がなく、且つ、オーバーレイする画像の数を多くしてもハードウェア規模が大きくならない画像表示装置を提供することを目的とする。
また、フレーム毎にオーバーレイ用画像プレーンの更新を行う必要がなく、ベース画像が無信号の場合でも、外部からベース画像を用意する必要がない画像表示装置を提供することを目的とする。
また、フレーム毎にオーバーレイ用画像プレーンの更新を行う必要がなく、ベース画像が無信号の場合でも、外部からベース画像を用意する必要がない画像表示装置を提供することを目的とする。
本発明に係わる画像表示装置は、複数種類の画像を任意の位置およびサイズに変更し、ベース画像上に優先順位をつけて重ね合わせて表示する画像表示装置であって、
上記複数種類の画像の位置およびサイズを制御する画像位置およびサイズ制御手段と、上記複数種類の画像を上記ベース画像上に重ね合わせる優先順位を制御する画像重ね合わせ優先順位制御手段と、上記複数種類の画像信号をｍ個のグループに分類し、ｍ個のグループ単位で上記ベース画像上のクロマキー用画像プレーンを検出し、検出結果を上記ベース画像と共に出力するクロマキー判定手段と、上記クロマキー判定手段によって指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行う画像重ね合わせ手段と、上記画像位置およびサイズ制御手段および上記画像重ね合わせ優先順位制御手段による制御に従って、上記複数種類の画像に対応するクロマキー用画像プレーンを、ｍ個のグループ単位で同一のクロマキー用画像プレーン色にて上記ベース画像上に挿入する画像プレーン挿入手段とを備え、
上記画像プレーン挿入手段の出力を順次上記クロマキー判定手段と上記画像重ね合わせ手段に縦続接続することにより、上記ベース画像上に複数種類の画像を任意の優先順位で重ね合わせて表示するものである。
上記複数種類の画像の位置およびサイズを制御する画像位置およびサイズ制御手段と、上記複数種類の画像を上記ベース画像上に重ね合わせる優先順位を制御する画像重ね合わせ優先順位制御手段と、上記複数種類の画像信号をｍ個のグループに分類し、ｍ個のグループ単位で上記ベース画像上のクロマキー用画像プレーンを検出し、検出結果を上記ベース画像と共に出力するクロマキー判定手段と、上記クロマキー判定手段によって指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行う画像重ね合わせ手段と、上記画像位置およびサイズ制御手段および上記画像重ね合わせ優先順位制御手段による制御に従って、上記複数種類の画像に対応するクロマキー用画像プレーンを、ｍ個のグループ単位で同一のクロマキー用画像プレーン色にて上記ベース画像上に挿入する画像プレーン挿入手段とを備え、
上記画像プレーン挿入手段の出力を順次上記クロマキー判定手段と上記画像重ね合わせ手段に縦続接続することにより、上記ベース画像上に複数種類の画像を任意の優先順位で重ね合わせて表示するものである。
また、本発明に係わる画像表示装置は、内部生成されるベース画像上に複数種類の画像信号を任意の位置およびサイズに変更し、優先順位をつけて重ね合わせて表示する画像表示装置であって、
上記複数種類の画像の位置およびサイズを制御する画像位置およびサイズ制御手段と、上記複数種類の画像を上記ベース画像上に重ね合わせる優先順位を制御する画像重ね合わせ優先順位制御手段と、上記複数種類の画像信号をｍ個のグループに分類し、ｍ個のグループ単位で上記ベース画像上のクロマキー用画像プレーンを検出し、検出結果を上記ベース画像と共に出力するクロマキー判定手段と、上記クロマキー判定手段によって指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行う画像重ね合わせ手段と、上記画像位置およびサイズ制御手段および上記画像重ね合わせ優先順位制御手段による制御に従って、上記複数種類の画像信号に対応するクロマキー用プレーンをｍ個に分類されたグループ単位で同一のクロマキー用プレーン色にて重ね合わせて生成し、上記ベース画像としてとして内部生成して出力する画像出力手段とを備え、
上記画像出力手段の出力を順次上記クロマキー判定手段と上記画像重ね合わせ手段に縦続接続することにより、上記ベース画像上に複数種類の画像を任意の優先順位で重ね合わせて表示するものである。
上記複数種類の画像の位置およびサイズを制御する画像位置およびサイズ制御手段と、上記複数種類の画像を上記ベース画像上に重ね合わせる優先順位を制御する画像重ね合わせ優先順位制御手段と、上記複数種類の画像信号をｍ個のグループに分類し、ｍ個のグループ単位で上記ベース画像上のクロマキー用画像プレーンを検出し、検出結果を上記ベース画像と共に出力するクロマキー判定手段と、上記クロマキー判定手段によって指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行う画像重ね合わせ手段と、上記画像位置およびサイズ制御手段および上記画像重ね合わせ優先順位制御手段による制御に従って、上記複数種類の画像信号に対応するクロマキー用プレーンをｍ個に分類されたグループ単位で同一のクロマキー用プレーン色にて重ね合わせて生成し、上記ベース画像としてとして内部生成して出力する画像出力手段とを備え、
上記画像出力手段の出力を順次上記クロマキー判定手段と上記画像重ね合わせ手段に縦続接続することにより、上記ベース画像上に複数種類の画像を任意の優先順位で重ね合わせて表示するものである。
本発明による画像表示装置は、ベースとなる画像上には画像表示装置内でクロマキー用画像プレーンを用意するため、主にユーザー側が管理するベース画像上にオーバーレイ用の特定色の画像プレーンを用意する必要がない。
また、複数の画像をベースとなる画像の上にオーバーレイする際に、画像表示装置内でｍ種類のクロマキー用の画像プレーンを用意するので、オーバーレイをｍ回に分割して行うことができ、重ね合わせ優先順位のハードウェア規模を小さくすることができるという効果がある。
また、複数の画像をベースとなる画像の上にオーバーレイする際に、画像表示装置内でｍ種類のクロマキー用の画像プレーンを用意するので、オーバーレイをｍ回に分割して行うことができ、重ね合わせ優先順位のハードウェア規模を小さくすることができるという効果がある。
また、本発明による画像表示装置は、フレーム毎にオーバーレイ用画像プレーンの更新を行う必要がなく、さらにベース画像が無信号の場合でも、リサイズプロセッサがオーバーレイ用画像プレーンを含めたベース画像を出力するので、外部からベース画像を用意する必要がない。
実施の形態１．
図１は、本発明の実施の形態１に係わる画像表示装置の構成例を概略的に示すブロック図である。
図１において、主制御回路３０は、ベース画像処理回路９および画像処理回路１〜８に対して共通の同期信号（垂直同期信号、水平同期信号およびドットクロック）と制御信号を出力する。
図１は、本発明の実施の形態１に係わる画像表示装置の構成例を概略的に示すブロック図である。
図１において、主制御回路３０は、ベース画像処理回路９および画像処理回路１〜８に対して共通の同期信号（垂直同期信号、水平同期信号およびドットクロック）と制御信号を出力する。
ここで、ベース画像処理回路９および画像処理回路１〜８は、主制御回路３０の制御に従って入力される画像データに対して拡大・縮小処理行うと同時に、出力が共通の同期信号（垂直同期信号、水平同期信号およびドットクロック）に同期するようにフレームレート変換等の処理を行う。
従って、ベース画像処理回路９および画像処理回路１〜８のすべての出力は、主制御回路３０から出力される前記垂直同期信号、水平同期信号およびドットクロックに同期するように制御されている。
また、ベース画像処理回路９では、入力されるベース画像上にオーバーレイ用画像プレーンを生成して、第１クロマキー判定回路１１に出力する。
従って、ベース画像処理回路９および画像処理回路１〜８のすべての出力は、主制御回路３０から出力される前記垂直同期信号、水平同期信号およびドットクロックに同期するように制御されている。
また、ベース画像処理回路９では、入力されるベース画像上にオーバーレイ用画像プレーンを生成して、第１クロマキー判定回路１１に出力する。
次に、ベース画像処理回路９の動作に関して説明する。
ベース画像処理回路９は、例えば、図２に示すようにリサイズプロセッサ５０とフレームメモリ５１から構成されている。
ここで、リサイズプロセッサ５０は、主制御回路３０からの制御信号に従って入力されるベース画像の拡大・縮小等の解像度変換を行うと同時に、フレームメモリ５１を使って主制御回路３０が出力する共通の同期信号に同期するようにフレームレート変換を行う。
なお、リサイズプロセッサ５０内には小規模なメモリが内蔵されており、最初にこの小規模メモリを使って入力画像データの拡大・縮小等の解像度変換を行う。
例えば、６４０×４８０画素の入力映像を１０２４×７６８画素のサイズの映像に解像度変換する。
ベース画像処理回路９は、例えば、図２に示すようにリサイズプロセッサ５０とフレームメモリ５１から構成されている。
ここで、リサイズプロセッサ５０は、主制御回路３０からの制御信号に従って入力されるベース画像の拡大・縮小等の解像度変換を行うと同時に、フレームメモリ５１を使って主制御回路３０が出力する共通の同期信号に同期するようにフレームレート変換を行う。
なお、リサイズプロセッサ５０内には小規模なメモリが内蔵されており、最初にこの小規模メモリを使って入力画像データの拡大・縮小等の解像度変換を行う。
例えば、６４０×４８０画素の入力映像を１０２４×７６８画素のサイズの映像に解像度変換する。
さらに、フレームレート変換を行うために、図３に示すようにリサイズプロセッサ５０内で拡大・縮小された画像データを、一旦フレームメモリ５１に書き込み、主制御回路３０が出力する前記共通の垂直同期信号のタイミングに従って再びフレームメモリ５１から画像データを読み出し、再びリサイズプロセッサ５０内の小規模メモリ内に画像データを取り込み、主制御回路３０が出力する垂直同期信号、水平同期信号およびドットクロックに同期するよう画像データを出力する。
実際には、リサイズプロセッサ５０内のフレームメモリ５１のメモリエリアは、図４に示すように３フレーム分のメモリエリア（即ち、メモリ領域１〜３）に分割されており、リサイズプロセッサ５０が、図３に示すように入力されるベース画像（映像）の入力Ｖに従ってメモリ領域１、メモリ領域２、メモリ領域３の順に切り替えて入力画像データの有効領域のみを書き込む。
一方、フレームメモリ５１からのデータの読み出しは、主制御回路３０が出力する出力Ｖがリサイズプロセッサ５１に入力された時点で最新の画像データが保存されているメモリ領域からデータを読み出すことによりフレームレート変換を行っている。
例えば、図３の“Ｏｕｔ３”の状態では、出力Ｖがリサイズプロセッサ５０に入力された時点で、フレームメモリ５１に書き込みが完了している最新のデータが“Ｉ２”になるため、リサイズプロセッサ５０からは“Ｉ２”のデータが出力される。
一方、フレームメモリ５１からのデータの読み出しは、主制御回路３０が出力する出力Ｖがリサイズプロセッサ５１に入力された時点で最新の画像データが保存されているメモリ領域からデータを読み出すことによりフレームレート変換を行っている。
例えば、図３の“Ｏｕｔ３”の状態では、出力Ｖがリサイズプロセッサ５０に入力された時点で、フレームメモリ５１に書き込みが完了している最新のデータが“Ｉ２”になるため、リサイズプロセッサ５０からは“Ｉ２”のデータが出力される。
また、例えば、主制御回路３０が出力するタイミングが、有効画像１２８０×１０２４画素のＳＸＧＡ（ＳｕｐｅｒＥｘｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）信号の場合、水平６４ＫＨｚ、垂直６０Ｈｚ、ドットクロック１０８ＭＨｚの同期信号を出力する。
ここで、ベース画像が有効画像１０２４×７６８画素のＸＧＡ（Ｅｘｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）信号で、リフレッシュレート７５Ｈｚであれば、リサイズプロセッサ５０はベース画像を前記ＳＸＧＡ信号の解像度に拡大すると同時にフレームメモリ５１を使ってベース画像を６０Ｈｚにフレームレート変換して出力する。
実際には、７５Ｈｚにて入力されるベース映像を１２８０×１０２４のサイズに解像度変換し、図３に示すようなタイミングで順にフレームメモリ５１に書き込み、主制御回路３０が出力する６０Ｈｚの出力タイミングでフレームメモリ５１から読み出すことによりフレームレート変換を行う。
この場合、画像処理回路１〜８も、ベース画像処理回路９と同様に、図２に示すのと同じようなリサイズプロセッサにて構成されており、ベース画像処理回路９および画像処理回路１〜８の出力がドットクロック単位で同期するように制御される。
ここで、ベース画像が有効画像１０２４×７６８画素のＸＧＡ（Ｅｘｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）信号で、リフレッシュレート７５Ｈｚであれば、リサイズプロセッサ５０はベース画像を前記ＳＸＧＡ信号の解像度に拡大すると同時にフレームメモリ５１を使ってベース画像を６０Ｈｚにフレームレート変換して出力する。
実際には、７５Ｈｚにて入力されるベース映像を１２８０×１０２４のサイズに解像度変換し、図３に示すようなタイミングで順にフレームメモリ５１に書き込み、主制御回路３０が出力する６０Ｈｚの出力タイミングでフレームメモリ５１から読み出すことによりフレームレート変換を行う。
この場合、画像処理回路１〜８も、ベース画像処理回路９と同様に、図２に示すのと同じようなリサイズプロセッサにて構成されており、ベース画像処理回路９および画像処理回路１〜８の出力がドットクロック単位で同期するように制御される。
例えば、画像処理回路１が、図４のメモリ領域１に示すように、ベース画像処理回路９が出力するベース画像上の矩形領域の座標（ｘ，ｙ）を起点として、水平方向の画素幅ＨＷ、垂直方向のライン数ＶＷのサイズにてオーバーレイ用画像を出力する場合に、ベース画像処理回路９内のリサイズプロセッサ５０にて、オーバーレイ用画像に対応するオーバーレイ用画像プレーンを生成する必要がある。
ここで、ベース画像処理回路９内のリサイズプロセッサ５０では、フレームメモリ５１内の矩形領域を固定色にて塗りつぶす機能があり、図４のメモリ領域１の画像領域において矩形領域の座標（ｘ，ｙ）と水平方向の画素幅ＨＷ、垂直方向のライン数ＶＷおよび塗りつぶし色を指定することにより任意の矩形領域を塗りつぶすことができる。
ここで、ベース画像処理回路９内のリサイズプロセッサ５０では、フレームメモリ５１内の矩形領域を固定色にて塗りつぶす機能があり、図４のメモリ領域１の画像領域において矩形領域の座標（ｘ，ｙ）と水平方向の画素幅ＨＷ、垂直方向のライン数ＶＷおよび塗りつぶし色を指定することにより任意の矩形領域を塗りつぶすことができる。
さらに、図４のメモリ領域２部分に示すように、一旦矩形領域を塗りつぶした画像エリア上に別の矩形領域を上書きしていくことにより、画像処理回路１〜８に対応するオーバーレイ用画像プレーンを生成することができる。
この場合、画像処理回路１〜８の画像の優先順位とは逆の順番にて、それぞれ対応するクロマキー色にて矩形領域を塗りつぶすことにより、画像処理回路１〜８の優先順位を考慮したオーバーレイ用画像プレーンを生成することができる。
この場合、画像処理回路１〜８の画像の優先順位とは逆の順番にて、それぞれ対応するクロマキー色にて矩形領域を塗りつぶすことにより、画像処理回路１〜８の優先順位を考慮したオーバーレイ用画像プレーンを生成することができる。
実際には、図３に示すように、フレームメモリ５１から有効画像データが読み出される前のブランキング期間を使って、画像処理回路１〜４に対するオーバーレイ用画像プレーンに対応する矩形エリアを第１クロマキー判定回路１１に対応するクロマキー色にて塗りつぶし、画像処理回路５〜８に対するオーバーレイ用画像プレーンに対応する矩形エリアを第２クロマキー判定回路２１に対応するクロマキー色にて塗りつぶすことによりオーバーレイ用のプレーン領域を作る。
図５は、オーバーレイ用画像プレーンの構成例を示す図である。
例えば、第１のクロマキー色を青色、第２のクロマキー色を赤色と設定した場合、図５（ａ）の例では、画像処理回路１〜４に対応する画像プレーン色を青色（図５では白抜きで表示）、画像処理回路５〜８に対応する矩形エリアを赤色（図５では斜線で表示）で塗りつぶしてベース画像上に挿入する。
この場合、画像データの矩形エリアの塗りつぶしは、前記画像処理回路１〜８の重ね合わせ時の優先順位とは逆の順番で、前記画像処理回路１〜８に対応する有効領域に対応する矩形エリアをオーバーレイ用画像プレーンとして塗りつぶすように制御する。
例えば、第１のクロマキー色を青色、第２のクロマキー色を赤色と設定した場合、図５（ａ）の例では、画像処理回路１〜４に対応する画像プレーン色を青色（図５では白抜きで表示）、画像処理回路５〜８に対応する矩形エリアを赤色（図５では斜線で表示）で塗りつぶしてベース画像上に挿入する。
この場合、画像データの矩形エリアの塗りつぶしは、前記画像処理回路１〜８の重ね合わせ時の優先順位とは逆の順番で、前記画像処理回路１〜８に対応する有効領域に対応する矩形エリアをオーバーレイ用画像プレーンとして塗りつぶすように制御する。
図５（ａ）の場合では、画像処理回路１〜８に入力される画像の優先順位が、“画像４＞画像８＞画像７＞画像３＞画像６＞画像２＞画像５＞画像１”となっているため、リサイズプロセッサ５０では、“画像１（青色），画像５（赤色），画像２（青色），画像６（赤色），画像３（青色），画像７（赤色），画像８（赤色），画像４（青色）”の順でフレームメモリ５１内の対応矩形エリアを塗りつぶすように制御する。
また、図５（ｂ）に示すように、優先順位を“画像８＞画像４＞画像７＞画像３＞画像６＞画像２＞画像５＞画像１”の順に変更する場合は、“画像１（青色），画像５（赤色），画像２（青色），画像６（赤色），画像３（青色），画像７（赤色），画像４（青色），画像８（赤色）”の順でフレームメモリ５１内の対応矩形エリアを塗りつぶすように制御する。
また、図５（ｂ）に示すように、優先順位を“画像８＞画像４＞画像７＞画像３＞画像６＞画像２＞画像５＞画像１”の順に変更する場合は、“画像１（青色），画像５（赤色），画像２（青色），画像６（赤色），画像３（青色），画像７（赤色），画像４（青色），画像８（赤色）”の順でフレームメモリ５１内の対応矩形エリアを塗りつぶすように制御する。
ベース画像処理回路９にてオーバーレイ用画像プレーンを付加された画像出力は、第１クロマキー判定回路１１に入力される。
第１クロマキー判定回路１１では、ベース画像処理回路９で挿入された画像処理回路１〜４用のオーバーレイ用画像プレーン色(青色)のみを検出し、画像プレーン色の有効領域を示すＫＥＹＡＣＴ１信号と、ベース画像処理回路９を遅延した信号を第１セレクタ回路１２に出力する。
例えば、図５（ｂ）の場合、青色部分のプレーン色を検出し、プレーン色の有効領域として判断する。
第１クロマキー判定回路１１では、ベース画像処理回路９で挿入された画像処理回路１〜４用のオーバーレイ用画像プレーン色(青色)のみを検出し、画像プレーン色の有効領域を示すＫＥＹＡＣＴ１信号と、ベース画像処理回路９を遅延した信号を第１セレクタ回路１２に出力する。
例えば、図５（ｂ）の場合、青色部分のプレーン色を検出し、プレーン色の有効領域として判断する。
この場合、第１クロマキー判定回路１１では、図５（ｂ）の点線で示すラインに対して、プレーン色（青色）の有効領域を示す信号として図７に示すようにＫＥＹＡＣＴ１を出力する。
また、第１クロマキー判定回路１１内では、ベース画像処理回路９から入力されるベース画像とベース画像に対するＫＥＹＡＣＴ１信号が同期するようにタイミングを合わせて第１セレクタ回路１２に出力する。
ここで、画像処理回路１〜８に関しても、ベース画像処理回路９と同様に、図２に示すようにリサイズプロセッサ５０とフレームメモリ５１から構成されており、主制御回路３０が出力する同期信号に同期するようにフレームレート変換を行うと同時に、各オーバーレイ用画像の拡大・縮小処理および表示位置の制御を行い、オーバーレイ画像の有効領域を示す信号（ＨＡＣＴ信号）を出力する。
また、第１クロマキー判定回路１１内では、ベース画像処理回路９から入力されるベース画像とベース画像に対するＫＥＹＡＣＴ１信号が同期するようにタイミングを合わせて第１セレクタ回路１２に出力する。
ここで、画像処理回路１〜８に関しても、ベース画像処理回路９と同様に、図２に示すようにリサイズプロセッサ５０とフレームメモリ５１から構成されており、主制御回路３０が出力する同期信号に同期するようにフレームレート変換を行うと同時に、各オーバーレイ用画像の拡大・縮小処理および表示位置の制御を行い、オーバーレイ画像の有効領域を示す信号（ＨＡＣＴ信号）を出力する。
例えば、図６（ａ）に示すＸＧＡのオーバーレイ用信号が画像処理回路１に入力された場合、画像処理回路１内のリサイズプロセッサ５０において縮小処理を行い、図６（ｂ）に示すような位置に表示を行いオーバーレイ用画像の有効領域を現すＨＡＣＴ信号を出力すると同時に、出力タイミングを主制御回路３０が出力する水平６４ＫＨｚ、垂直６０Ｈｚ、ドットクロック１０８ＭＨｚに同期させて出力する。
ただし、図６（ｂ）において、ＨＡＣＴ信号は垂直方向の有効領域ＶＡＣＴの期間のみ出力される。
以上のように画像処理回路１〜８の制御を行うことにより、ベース画像処理回路９と画像処理回路１〜８の出力は主制御回路３０が出力する垂直同期信号、水平同期信号およびドットクロックに同期して出力される。
ただし、図６（ｂ）において、ＨＡＣＴ信号は垂直方向の有効領域ＶＡＣＴの期間のみ出力される。
以上のように画像処理回路１〜８の制御を行うことにより、ベース画像処理回路９と画像処理回路１〜８の出力は主制御回路３０が出力する垂直同期信号、水平同期信号およびドットクロックに同期して出力される。
画像処理回路１〜４が出力するオーバーレイ用画像１〜４とその有効領域を表す各ＨＡＣＴ１〜ＨＡＣＴ４信号は、第１セレクタ回路１２に入力される。
第１セレクタ回路１２では、前記画像処理回路１〜４の出力（オーバーレイ用画像）の有効領域信号を主制御回路３０が出力する制御信号に従って重ね合わせの優先順位制御を行うと同時に、前記第１クロマキー判定回路１１が出力するオーバーレイ用画像１〜４用の画像プレーン有効領域部分(図７のＫＥＹＡＣＴ１信号)では、前記優先順位制御されたオーバーレイ用画像１〜４を選択し、それ以外の領域ではベース画像を選択するように制御する。
第１セレクタ回路１２では、前記画像処理回路１〜４の出力（オーバーレイ用画像）の有効領域信号を主制御回路３０が出力する制御信号に従って重ね合わせの優先順位制御を行うと同時に、前記第１クロマキー判定回路１１が出力するオーバーレイ用画像１〜４用の画像プレーン有効領域部分(図７のＫＥＹＡＣＴ１信号)では、前記優先順位制御されたオーバーレイ用画像１〜４を選択し、それ以外の領域ではベース画像を選択するように制御する。
例えば、図５（ｂ）のような優先順位でオーバーレイを行う場合、画像処理回路１〜４では、図７に示すようなタイミングにてＨＡＣＴ１〜４を出力する。
ここで、図７は、図５（ｂ）の点線で示すラインでの第１セレクタ回路１２の動作を説明する図である。
この場合、主制御回路３０から“画像４＞画像３＞画像２＞画像１”の優先順位にて画像処理回路１〜４の出力を重ね合わせるよう制御されている。
第１セレクタ回路１２内では、上記重ね合わせの優先順位に従って、図７のＡＣＴ１〜４に示すような内部制御信号を生成する。
また、第１セレクタ回路１２には、第１クロマキー判定回路１１の判定結果（ＫＥＹＡＣＴ１信号）も入力され、ＫＥＹＡＣＴ１＝“Ｈ”の場合のみ画像処理回路１〜４の出力を選択し、ＫＥＹＡＣＴ１＝“Ｌ”の場合は第１クロマキー判定回路１１が出力するベース画像を選択される。
ここで、図７は、図５（ｂ）の点線で示すラインでの第１セレクタ回路１２の動作を説明する図である。
この場合、主制御回路３０から“画像４＞画像３＞画像２＞画像１”の優先順位にて画像処理回路１〜４の出力を重ね合わせるよう制御されている。
第１セレクタ回路１２内では、上記重ね合わせの優先順位に従って、図７のＡＣＴ１〜４に示すような内部制御信号を生成する。
また、第１セレクタ回路１２には、第１クロマキー判定回路１１の判定結果（ＫＥＹＡＣＴ１信号）も入力され、ＫＥＹＡＣＴ１＝“Ｈ”の場合のみ画像処理回路１〜４の出力を選択し、ＫＥＹＡＣＴ１＝“Ｌ”の場合は第１クロマキー判定回路１１が出力するベース画像を選択される。
即ち、第１セレクタ回路１２では、前記ＡＣＴ１〜４と第１クロマキー判定回路１１の判定結果に従って、図５（ｂ）に示すベース画像の青色部分のキー色部分にのみオーバーレイ用画像１〜４をオーバーレイされる。
この場合、第１セレクタ回路１２では、ＡＣＴ１とＫＥＹＡＣＴ１が“Ｈ”の場合に画像処理回路１を選択し、ＡＣＴ２とＫＥＹＡＣＴが“Ｈ”の場合に画像処理回路２を選択し、ＡＣＴ３とＫＥＹＡＣＴ１が“Ｈ”の場合に画像処理回路３を選択し、ＡＣＴ４とＫＥＹＡＣＴ１が“Ｈ”の場合に画像処理回路４を選択し、ＫＥＹＡＣＴ１が“Ｌ”の場合およびＡＣＴ１〜ＡＣＴ４がすべて“Ｌ”の場合は第１クロマキー判定回路１１の出力を選択する。
この場合、第１セレクタ回路１２では、ＡＣＴ１とＫＥＹＡＣＴ１が“Ｈ”の場合に画像処理回路１を選択し、ＡＣＴ２とＫＥＹＡＣＴが“Ｈ”の場合に画像処理回路２を選択し、ＡＣＴ３とＫＥＹＡＣＴ１が“Ｈ”の場合に画像処理回路３を選択し、ＡＣＴ４とＫＥＹＡＣＴ１が“Ｈ”の場合に画像処理回路４を選択し、ＫＥＹＡＣＴ１が“Ｌ”の場合およびＡＣＴ１〜ＡＣＴ４がすべて“Ｌ”の場合は第１クロマキー判定回路１１の出力を選択する。
次に、第１セレクタ回路１２によって第１クロマキー判定回路１１が出力するベース画像上に画像処理回路１〜４が出力する画像をオーバーレイした画像信号が、第２クロマキー判定回路２１に入力される。
ここで、第２クロマキー判定回路２１では、ベース画像処理回路９にて挿入された画像処理回路５〜８用の画像プレーンに対応するクロマキー色のみを検出し、画像プレーン色の有効領域を示す情報と画像処理回路１〜４が出力する画像データがオーバーレイされたベース画像を第２セレクタ回路２２に出力する。
即ち、図５（ａ）および（ｂ）の赤色部分（図５では斜線で表示）の画像プレーン色を検出し、画像プレーン色の有効領域として判断する。
ここで、第２クロマキー判定回路２１では、ベース画像処理回路９にて挿入された画像処理回路５〜８用の画像プレーンに対応するクロマキー色のみを検出し、画像プレーン色の有効領域を示す情報と画像処理回路１〜４が出力する画像データがオーバーレイされたベース画像を第２セレクタ回路２２に出力する。
即ち、図５（ａ）および（ｂ）の赤色部分（図５では斜線で表示）の画像プレーン色を検出し、画像プレーン色の有効領域として判断する。
また、画像処理回路５〜８が出力するオーバーレイ用画像５〜８とその有効領域を表す各ＨＡＣＴ信号が第２セレクタ回路２２に入力される。
第２セレクタ回路２２では、第１セレクタ回路１２と同様に、オーバーレイ用画像５〜８の有効領域信号を主制御回路３０が出力する制御信号に従って重ね合わせの優先順位制御を行うと同時に、第２クロマキー判定回路２２が出力するオーバーレイ用画像５〜８用の画像プレーン有効領域部分では、前記オーバーレイ用画像５〜８の選択し、それ以外の領域は第２クロマキー判定回路２２が出力するベース画像（ベース画像上にオーバーレイ用画像１〜４用がオーバーレイされた画像）を選択するように制御する。
第２セレクタ回路２２では、第１セレクタ回路１２と同様に、オーバーレイ用画像５〜８の有効領域信号を主制御回路３０が出力する制御信号に従って重ね合わせの優先順位制御を行うと同時に、第２クロマキー判定回路２２が出力するオーバーレイ用画像５〜８用の画像プレーン有効領域部分では、前記オーバーレイ用画像５〜８の選択し、それ以外の領域は第２クロマキー判定回路２２が出力するベース画像（ベース画像上にオーバーレイ用画像１〜４用がオーバーレイされた画像）を選択するように制御する。
以上のように構成することにより本発明の画像表示装置ではユーザー側がベース画面上に予めクロマキー用のプレーンを用意することなく、画像表示装置内でベース画像上にオーバーレイ用のプレーンを生成している。
本実施の形態１では、ベース画像上に画像表示装置内でオーバーレイ用画像プレーン色を２系統挿入し、２回に分割してクロマキーを使ったオーバーレイを行うことにより８系統のオーバーレイ用画像をベース画像上の任意の位置に重ね合わせの優先順位をつけてオーバーレイすることができる。
即ち、２色のクロマキープレーンを用意して第１セレクタ回路１２と第２セレクタ回路２２にて８系統のオーバーレイ画像の重ね合わせ優先順位を制御している。
また、ベース画像上への画像プレーンの挿入については、８系統のオーバーレイ用プレーンを重ね合わせ優先順位とは逆の順で塗りつぶすことによって容易に実現できる。
さらに、通常８系統のオーバーレイの優先順位を制御する場合は、８！＝４０３２０通りの組み合わせが存在するが、４系統のオーバーレイに分割することにより４!×２＝４８通りの制御にて８系統のオーバーレイを実現することが可能となる。
本実施の形態１では、ベース画像上に画像表示装置内でオーバーレイ用画像プレーン色を２系統挿入し、２回に分割してクロマキーを使ったオーバーレイを行うことにより８系統のオーバーレイ用画像をベース画像上の任意の位置に重ね合わせの優先順位をつけてオーバーレイすることができる。
即ち、２色のクロマキープレーンを用意して第１セレクタ回路１２と第２セレクタ回路２２にて８系統のオーバーレイ画像の重ね合わせ優先順位を制御している。
また、ベース画像上への画像プレーンの挿入については、８系統のオーバーレイ用プレーンを重ね合わせ優先順位とは逆の順で塗りつぶすことによって容易に実現できる。
さらに、通常８系統のオーバーレイの優先順位を制御する場合は、８！＝４０３２０通りの組み合わせが存在するが、４系統のオーバーレイに分割することにより４!×２＝４８通りの制御にて８系統のオーバーレイを実現することが可能となる。
なお、上記実施の形態１においては、オーバーレイ数を８系統としていたが、必ずしも８系統である必要はなくｎ系統（ｎ＞２）としても問題ない。
また、上記実施例においてはオーバーレイを２段階に分割して行っていたが、必ずしも２段階である必要はなくｍ段階（ｍ＞２）で行っても問題ない。
さらに、上記実施の形態１では、ベース画像処理回路９内にあるリサイズプロセッサ５０によってフレームメモリ５１内に保存されている画像データ上にオーバーレイ用画像プレーンを塗りつぶしていたが、必ずしもリサイズプロセッサ５０にて行う必要はなく、ベース画像処理回路９の出力に対して画像プレーンを塗りつぶす回路を付加するようにしても問題ない。
また、上記実施例においてはオーバーレイを２段階に分割して行っていたが、必ずしも２段階である必要はなくｍ段階（ｍ＞２）で行っても問題ない。
さらに、上記実施の形態１では、ベース画像処理回路９内にあるリサイズプロセッサ５０によってフレームメモリ５１内に保存されている画像データ上にオーバーレイ用画像プレーンを塗りつぶしていたが、必ずしもリサイズプロセッサ５０にて行う必要はなく、ベース画像処理回路９の出力に対して画像プレーンを塗りつぶす回路を付加するようにしても問題ない。
以上説明したように、本実施の形態による画像表示装置は、複数種類の画像を任意の位置、サイズに変更し、ベース画像上に優先順位をつけて重ね合わせて表示する画像表示装置であって、複数種類の画像の位置・サイズを制御する画像位置・サイズ制御手段（主制御回路３０が画像処理回路１〜８およびベース画像処理回路９内にあるリサイズプロセッサ５０を制御）と、複数種類の画像をベース画像上に重ね合わせる優先順位を制御する画像重ね合わせ優先順位制御手段（主制御回路３０がベース画像処理回路９と第１セレクタ回路１２および第２セレクタ回路２２を制御して優先順位を変更）と、複数種類の画像信号をｍ個のグループに分類し、ｍ個のグループ単位で指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行う画像重ね合わせ手段（主制御回路３０が第１セレクタ回路１２および第２セレクタ回路２２を制御）と、画像位置・サイズ制御手段および画像重ね合わせ優先順位制御手段による制御に従って、複数種類の画像に対応するクロマキー用画像プレーンを、ｍ個のグループ単位で同一のクロマキー用画像プレーン色にてベース画像上に挿入する画像プレーン挿入手段（主制御回路３０がベース画像処理回路９内にあるリサイズプロセッサ５０を制御）とを備え、画像プレーン挿入手段の出力を順に画像重ね合わせ手段に縦続接続することにより、ベース画像上に複数種類の画像を任意の優先順位で重ね合わせて表示することを特徴とする。
また、本実施の形態による画像表示装置の画像重ね合わせ手段は、複数種類の画像信号を２個のグループに分類し、２個のグループ単位で指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行い、画像プレーン挿入手段は、画像位置・サイズ制御手段および画像重ね合わせ優先順位制御手段による制御に従って、複数種類の画像に対応するクロマキー用画像プレーンを、２個のグループ単位で同一のクロマキー用画像プレーン色にてベース画像上に挿入することを特徴とする。
また、本実施の形態による画像表示装置の画像プレーン挿入手段は、複数種類の画像に対応するクロマキー用画像プレーンをリサイズプロセッサ５０によって上記ベース画像上に挿入することを特徴とする。
実施の形態２．
前述した実施の形態１では、入力されるベース用画像に対して画像表示装置内でオーバーレイ用画像プレーンを挿入していたが、ベース用の画像（ベース画像）が外部から入力されない場合でも、図１のベース画像処理回路９内のリサイズプロセッサ５０において主制御回路３０から出力される垂直同期信号、水平同期信号およびドットクロックに同期するベース画像を生成するように構成してもよい。
この場合、リサイズプロセッサ５０にて内部生成されるベース画像上に第１クロマキー判定回路１１および第２クロマキー判定回路２１に対応するクロマキー色にてオーバーレイ用プレーンを用意し、第１クロマキー判定回路１１にベース画像と出力するように構成される。
前述した実施の形態１では、入力されるベース用画像に対して画像表示装置内でオーバーレイ用画像プレーンを挿入していたが、ベース用の画像（ベース画像）が外部から入力されない場合でも、図１のベース画像処理回路９内のリサイズプロセッサ５０において主制御回路３０から出力される垂直同期信号、水平同期信号およびドットクロックに同期するベース画像を生成するように構成してもよい。
この場合、リサイズプロセッサ５０にて内部生成されるベース画像上に第１クロマキー判定回路１１および第２クロマキー判定回路２１に対応するクロマキー色にてオーバーレイ用プレーンを用意し、第１クロマキー判定回路１１にベース画像と出力するように構成される。
実施の形態２の場合、図１においてベース画像処理回路９にベース画像が入力されないため、ベース画像処理回路９内のリサイズプロセッサ５０はフレームメモリ５１の固定のエリアのみを読み出すように制御する。
即ち、リサイズプロセッサ５０は、フレームメモリ５１が、図４に示すようなメモリ領域で分割されている場合、メモリ領域１とメモリ領域２とを用いてベース画像としてオーバーレイ用画像プレーンを生成し、主制御回路３０が出力する垂直同期信号、水平同期信号およびドットクロックに同期して出力する。
即ち、リサイズプロセッサ５０は、フレームメモリ５１が、図４に示すようなメモリ領域で分割されている場合、メモリ領域１とメモリ領域２とを用いてベース画像としてオーバーレイ用画像プレーンを生成し、主制御回路３０が出力する垂直同期信号、水平同期信号およびドットクロックに同期して出力する。
リサイズプロセッサ５０は、主制御回路３０から出力される制御信号に従って、一方のメモリ領域にオーバーレイ用画像プレーンを用意し、用意されたメモリ領域を毎フレーム読み出すように制御される。
一方で、画像処理回路１〜８が出力するオーバーレイ画像用の画像プレーンの位置、サイズ、優先順位が変更になった場合、現在読み出されていないメモリ領域にオーバーレイ用画像プレーンを書き込み、次のフレームにて読み出すメモリ領域を切り替えるように制御する。
この場合、リサイズプロセッサ５０では実施の形態１の場合と同じように、画像処理回路１〜８が出力するオーバーレイ画像のサイズ、位置に対応したプレーンを優先順位とは逆の順番で書き込むように制御する。
一方で、画像処理回路１〜８が出力するオーバーレイ画像用の画像プレーンの位置、サイズ、優先順位が変更になった場合、現在読み出されていないメモリ領域にオーバーレイ用画像プレーンを書き込み、次のフレームにて読み出すメモリ領域を切り替えるように制御する。
この場合、リサイズプロセッサ５０では実施の形態１の場合と同じように、画像処理回路１〜８が出力するオーバーレイ画像のサイズ、位置に対応したプレーンを優先順位とは逆の順番で書き込むように制御する。
例えば、本画像表示装置の出力が、有効画像１２８０×１０２４画素のＳＸＧＡ出力の場合、主制御回路３０から出力される水平６４ＫＨｚ、垂直６０Ｈｚ、ドットクロック１０８ＭＨｚの同期信号に同期するように、ベース画像処理回路９内のリサイズプロセッサ５０は出力する。
図８に示す例では、“画像４＞画像８＞画像７＞画像３＞画像６＞画像２＞画像５＞画像１”の優先順位でオーバーレイ表示を行う（画像処理回路１の出力を１２８０×１０２４画素のサイズで表示し、画像２〜８については縮小してオーバーレイ表示されている）。
図８に示す例では、“画像４＞画像８＞画像７＞画像３＞画像６＞画像２＞画像５＞画像１”の優先順位でオーバーレイ表示を行う（画像処理回路１の出力を１２８０×１０２４画素のサイズで表示し、画像２〜８については縮小してオーバーレイ表示されている）。
実際には、図９に示すようにメモリ領域の切り替えを行う。
即ち、図中フレーム１、２の状態では、リサイズプロセッサ５０は図４に示すメモリ領域１に保存されているデータ（図中Ｍ１１）を読み出して出力有効画像として第１クロマキー判定回路１１に出力している。
次に、図中フレーム２の状態で、主制御回路３０から画像処理回路１〜８が出力するオーバーレイ画像用の画像プレーンの位置、サイズ、優先順位の変更指示が出た場合、リサイズプロセッサ５０は、メモリ２の領域にオーバーレイ用画像プレーン(図中Ｍ２２)を用意する。
例えば、図８に示すようなオーバーレイを行う場合は、リサイズプロセッサ５０によって“画像１（青色），画像５（赤色），画像２（青色），画像６（赤色），画像３（青色），画像７（赤色），画像８（赤色），画像４（青色）”の順でＭ２２の領域において対応する矩形エリアを塗りつぶすように制御する。
即ち、図中フレーム１、２の状態では、リサイズプロセッサ５０は図４に示すメモリ領域１に保存されているデータ（図中Ｍ１１）を読み出して出力有効画像として第１クロマキー判定回路１１に出力している。
次に、図中フレーム２の状態で、主制御回路３０から画像処理回路１〜８が出力するオーバーレイ画像用の画像プレーンの位置、サイズ、優先順位の変更指示が出た場合、リサイズプロセッサ５０は、メモリ２の領域にオーバーレイ用画像プレーン(図中Ｍ２２)を用意する。
例えば、図８に示すようなオーバーレイを行う場合は、リサイズプロセッサ５０によって“画像１（青色），画像５（赤色），画像２（青色），画像６（赤色），画像３（青色），画像７（赤色），画像８（赤色），画像４（青色）”の順でＭ２２の領域において対応する矩形エリアを塗りつぶすように制御する。
さらに、図９のフレーム３の状態で、リサイズプロセッサ５０は主制御回路３０が出力する垂直同期信号に同期して、フレームメモリ５１から読み出す領域をメモリ領域１からメモリ領域２に変更し、メモリ領域２に用意されたオーバーレイ用画像プレーンのデータが出力有効画像として第１クロマキー判定回路１１に出力する。
ここで、画像処理回路１〜８および第１クロマキー判定回路１１、第２クロマキー判定回路２１、第１セレクタ回路１２、第２セレクタ回路２２の動作については、実施の形態１と同じであるため説明を省略する。
ここで、画像処理回路１〜８および第１クロマキー判定回路１１、第２クロマキー判定回路２１、第１セレクタ回路１２、第２セレクタ回路２２の動作については、実施の形態１と同じであるため説明を省略する。
以上のように、本実施の形態においては、フレームメモリ５１内に２つのメモリ領域を用意し、画像処理回路１〜８が出力するオーバーレイ画像用のプレーンの位置、サイズ、優先順位等が変更される度ごとに、読み出しが行われていないメモリ領域にオーバーレイ用画像プレーンを用意して切り替えるように制御しているため、フレーム毎にオーバーレイ用画像プレーンの更新を行う必要がない。
ベース画像が無信号の場合でも、リサイズプロセッサ５０がオーバーレイ用画像プレーンを含めたベース画像を出力するため、外部からベース画像を用意する必要がない。
また、通常８系統の画像データの重ね合わせを２回に分割して行う場合、ベース画像上にオーバーレイ用画像プレーンがないと、１回目のオーバーレイと２回目のオーバーレイの間で優先順位の設定を行うことができないが、本実施の形態２では、画像データの重ね合わせを２回に分割してもオーバーレイ画像の重ね合わせの優先順位を任意の組み合わせで行うことができる。
ベース画像が無信号の場合でも、リサイズプロセッサ５０がオーバーレイ用画像プレーンを含めたベース画像を出力するため、外部からベース画像を用意する必要がない。
また、通常８系統の画像データの重ね合わせを２回に分割して行う場合、ベース画像上にオーバーレイ用画像プレーンがないと、１回目のオーバーレイと２回目のオーバーレイの間で優先順位の設定を行うことができないが、本実施の形態２では、画像データの重ね合わせを２回に分割してもオーバーレイ画像の重ね合わせの優先順位を任意の組み合わせで行うことができる。
なお、本実施の形態においては、オーバーレイ数を８系統としていたが、必ずしも８系統である必要はなくｎ系統（ｎ＞２）としても問題ない。
また、本実施の形態においては、オーバーレイを２段階に分割して行っていたが、必ずしも２段階である必要はなくｍ段階（ｍ＞２）で行っても問題ない。
さらに、本実施の形態では、ベース画像処理回路９内にあるリサイズプロセッサ５０にてフレームメモリ５１内に保存されている画像データ上にオーバーレイ用画像プレーンを塗りつぶしていたが、必ずしもリサイズプロセッサ５０にて行う必要はなく、ベース画像処理回路９の出力に対して画像プレーンを塗りつぶす回路を付加するようにしても問題ない。
また、本実施の形態においては、オーバーレイを２段階に分割して行っていたが、必ずしも２段階である必要はなくｍ段階（ｍ＞２）で行っても問題ない。
さらに、本実施の形態では、ベース画像処理回路９内にあるリサイズプロセッサ５０にてフレームメモリ５１内に保存されている画像データ上にオーバーレイ用画像プレーンを塗りつぶしていたが、必ずしもリサイズプロセッサ５０にて行う必要はなく、ベース画像処理回路９の出力に対して画像プレーンを塗りつぶす回路を付加するようにしても問題ない。
以上説明したように、本実施の形態による画像表示装置は、内部生成されるベース画像上に複数種類の画像信号を任意の位置、サイズに変更し、優先順位をつけて重ね合わせて表示する画像表示装置であって、複数種類の画像の位置・サイズを制御する画像位置・サイズ制御手段（主制御回路３０が画像処理回路１〜８およびベース画像処理回路９内にあるリサイズプロセッサ５０を制御）と、複数種類の画像をベース画像上に重ね合わせる優先順位を制御する画像重ね合わせ優先順位制御手段（主制御回路３０が第１セレクタ回路１２および第２セレクタ回路２２を制御）と、複数種類の画像信号をｍ個のグループに分類し、ｍ個のグループ単位で指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行う画像重ね合わせ手段（主制御回路３０が第１セレクタ回路１２および第２セレクタ回路２２を制御）と、画像位置・サイズ制御手段および上記画像重ね合わせ優先順位制御手段による制御に従って、複数種類の画像信号に対応するクロマキー用プレーンをｍ個に分類されたグループ単位で同一のクロマキー用プレーン色にて重ね合わせて生成し、上記ベース画像としてとして内部生成して出力する画像出力手段（主制御回路３０がベース画像処理回路９内にあるリサイズプロセッサを制御）とを備え、画像出力手段の出力を順に画像重ね合わせ手段に縦続接続することにより、ベース画像上に複数種類の画像を任意の優先順位で重ね合わせて表示することを特徴とする。
また、本実施の形態による画像表示装置の画像重ね合わせ手段は、複数種類の画像信号を２個のグループに分類し、２個のグループ単位で指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行うことを特徴とする。
また、本実施の形態による画像表示装置は、複数種類の画像信号に対応するクロマキー用画像プレーンをリサイズプロセッサにてベース画像上に挿入する画像プレーン挿入手段を有することを特徴とする。
また、本実施の形態による画像表示装置は、複数種類の画像信号に対応するクロマキー用画像プレーンをリサイズプロセッサにてベース画像上に挿入する画像プレーン挿入手段を有することを特徴とする。
本実施の形態による画像表示装置によれば、フレームメモリ内に２つのメモリ領域を用意し、一方のメモリ領域に用意されたオーバーレイ画像用のプレーンをベース画像としてて読み出し、各画像処理回路が出力するオーバーレイ画像用のプレーンの位置、サイズ、優先順位等が変更される度ごとに、読み出しが行われていないメモリ領域にオーバーレイ用画像プレーンを用意して、次の出力フレームのタイミングで読み出すメモリ領域を切り替えるように制御するので、フレーム毎にオーバーレイ用画像プレーンの更新を行う必要がない。
また、ベース画像が無信号の場合でも、リサイズプロセッサがオーバーレイ用画像プレーンを含めたベース画像を出力するので、外部からベース画像を用意する必要がない。
また、画像データの重ね合わせを２回に分割してもオーバーレイ画像の重ね合わせの優先順位を任意の組み合わせで行うことができる。
また、ベース画像が無信号の場合でも、リサイズプロセッサがオーバーレイ用画像プレーンを含めたベース画像を出力するので、外部からベース画像を用意する必要がない。
また、画像データの重ね合わせを２回に分割してもオーバーレイ画像の重ね合わせの優先順位を任意の組み合わせで行うことができる。
本発明は、ユーザー側がベース画像上にオーバーレイ用画像プレーンを用意する必要がなく、且つ、オーバーレイする画像の数を多くしてもハードウェアの規模が大きくならない画像表示装置の実現に有用である。
１〜８ 画像処理回路
９ ベース画像処理回路
１１ 第１クロマキー判定回路
１２ 第１セレクタ回路
２１ 第２クロマキー判定回路
２２ 第２セレクタ回路
３０ 主制御回路
５０ リサイズプロセッサ
５１ フレームメモリ
９ ベース画像処理回路
１１ 第１クロマキー判定回路
１２ 第１セレクタ回路
２１ 第２クロマキー判定回路
２２ 第２セレクタ回路
３０ 主制御回路
５０ リサイズプロセッサ
５１ フレームメモリ
Claims (6)
- 複数種類の画像を任意の位置およびサイズに変更し、ベース画像上に優先順位をつけて重ね合わせて表示する画像表示装置であって、
上記複数種類の画像の位置およびサイズを制御する画像位置およびサイズ制御手段と、
上記複数種類の画像を上記ベース画像上に重ね合わせる優先順位を制御する画像重ね合わせ優先順位制御手段と、
上記複数種類の画像信号をｍ個のグループに分類し、ｍ個のグループ単位で上記ベース画像上のクロマキー用画像プレーンを検出し、検出結果を上記ベース画像と共に出力するクロマキー判定手段と、
上記クロマキー判定手段によって指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行う画像重ね合わせ手段と、
上記画像位置およびサイズ制御手段および上記画像重ね合わせ優先順位制御手段による制御に従って、上記複数種類の画像に対応するクロマキー用画像プレーンを、ｍ個のグループ単位で同一のクロマキー用画像プレーン色にて上記ベース画像上に挿入する画像プレーン挿入手段とを備え、
上記画像プレーン挿入手段の出力を順次上記クロマキー判定手段と上記画像重ね合わせ手段に縦続接続することにより、上記ベース画像上に複数種類の画像を任意の優先順位で重ね合わせて表示することを特徴とする画像表示装置。 - 上記画像重ね合わせ手段は、上記複数種類の画像信号を２個のグループに分類し、２個のグループ単位で指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行い、
上記画像プレーン挿入手段は、上記画像位置およびサイズ制御手段および上記画像重ね合わせ優先順位制御手段による制御に従って、上記複数種類の画像に対応するクロマキー用画像プレーンを、２個のグループ単位で同一のクロマキー用画像プレーン色にて上記ベース画像上に挿入することを特徴とする請求項１に記載の画像表示装置。 - 上記画像プレーン挿入手段は、上記複数種類の画像に対応するクロマキー用画像プレーンをリサイズプロセッサによって上記ベース画像上に挿入することを特徴とする請求項１または２に記載の画像表示装置。
- 内部生成されるベース画像上に複数種類の画像信号を任意の位置およびサイズに変更し、優先順位をつけて重ね合わせて表示する画像表示装置であって、
上記複数種類の画像の位置およびサイズを制御する画像位置およびサイズ制御手段と、
上記複数種類の画像を上記ベース画像上に重ね合わせる優先順位を制御する画像重ね合わせ優先順位制御手段と、
上記複数種類の画像信号をｍ個のグループに分類し、ｍ個のグループ単位で上記ベース画像上のクロマキー用画像プレーンを検出し、検出結果を上記ベース画像と共に出力するクロマキー判定手段と、
上記クロマキー判定手段によって指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行う画像重ね合わせ手段と、
上記画像位置およびサイズ制御手段および上記画像重ね合わせ優先順位制御手段による制御に従って、上記複数種類の画像信号に対応するクロマキー用プレーンをｍ個に分類されたグループ単位で同一のクロマキー用プレーン色にて重ね合わせて生成し、上記ベース画像としてとして内部生成して出力する画像出力手段とを備え、
上記画像出力手段の出力を順次上記クロマキー判定手段と上記画像重ね合わせ手段に縦続接続することにより、上記ベース画像上に複数種類の画像を任意の優先順位で重ね合わせて表示することを特徴とする画像表示装置。 - 上記画像重ね合わせ手段は、上記複数種類の画像信号を２個のグループに分類し、２個のグループ単位で指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行うことを特徴とする請求項４に記載の画像表示装置。
- 上記複数種類の画像信号に対応するクロマキー用プレーンをリサイズプロセッサにて上記ベース画像上に挿入する画像プレーン挿入手段を有することを特徴とする請求項４または５に記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006025835A JP4939811B2 (ja) | 2006-02-02 | 2006-02-02 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006025835A JP4939811B2 (ja) | 2006-02-02 | 2006-02-02 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007206428A JP2007206428A (ja) | 2007-08-16 |
| JP4939811B2 true JP4939811B2 (ja) | 2012-05-30 |
Family
ID=38485950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006025835A Expired - Fee Related JP4939811B2 (ja) | 2006-02-02 | 2006-02-02 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4939811B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011007288A1 (en) | 2009-07-14 | 2011-01-20 | Koninklijke Philips Electronics N.V. | System, method and computer program for operating a plurality of computing devices |
| JP5875415B2 (ja) * | 2012-03-08 | 2016-03-02 | 三菱電機株式会社 | 画像合成装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03179994A (ja) * | 1989-12-08 | 1991-08-05 | Nippon Hoso Kyokai <Nhk> | 画像表示方法および装置 |
| JPH07154688A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 映像合成装置 |
| JPH10319925A (ja) * | 1997-05-20 | 1998-12-04 | Sharp Corp | テレビジョン受信機 |
| JP2000221960A (ja) * | 1999-02-03 | 2000-08-11 | Mitsubishi Electric Corp | オーバーレイ装置 |
| JP2003029732A (ja) * | 2001-07-19 | 2003-01-31 | Mitsubishi Electric Corp | 画像オーバレイ装置および画像オーバレイ方法 |
| JP3838900B2 (ja) * | 2001-11-02 | 2006-10-25 | Ｎｅｃエレクトロニクス株式会社 | 多画面表示装置とその表示方法 |
-
2006
- 2006-02-02 JP JP2006025835A patent/JP4939811B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007206428A (ja) | 2007-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7564501B2 (en) | Projection system, projector, method of controlling projectors and program therefor | |
| JP3797838B2 (ja) | 画像表示装置 | |
| EP2012301A1 (en) | Image combining apparatus and image combining method | |
| EP2637411B1 (en) | Image compositing apparatus | |
| JP2001222269A (ja) | マルチディスプレイ装置 | |
| US20060203002A1 (en) | Display controller enabling superposed display | |
| JP4939811B2 (ja) | 画像表示装置 | |
| JP2000330536A (ja) | 液晶マルチディスプレイ表示装置 | |
| JP2000224477A (ja) | 映像表示装置および方法 | |
| EP0400990B1 (en) | Apparatus for superimposing character patterns in accordance with dot-matrix on video signals | |
| JP2000324337A (ja) | 画像拡大縮小装置 | |
| JPH11261920A (ja) | テレビジョン受信機の表示装置 | |
| JP3474104B2 (ja) | スキャンコンバータ | |
| US6943783B1 (en) | LCD controller which supports a no-scaling image without a frame buffer | |
| JPH08129356A (ja) | 表示装置 | |
| JP2002182639A (ja) | 画像処理装置 | |
| EP1901563A2 (en) | Image display device | |
| JP2725641B2 (ja) | 表示装置 | |
| JP3985451B2 (ja) | 画像処理装置および画像表示装置 | |
| JPH08108981A (ja) | エレベータシステムにおける情報表示システム | |
| JP2007079132A (ja) | 表示装置 | |
| JPH06113222A (ja) | 画像文字データ演算装置 | |
| JPH07225562A (ja) | 走査変換装置 | |
| JPH07219510A (ja) | オンスクリーン表示装置 | |
| JP2001169311A (ja) | 画像比較装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |