JP4939811B2 - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JP4939811B2
JP4939811B2 JP2006025835A JP2006025835A JP4939811B2 JP 4939811 B2 JP4939811 B2 JP 4939811B2 JP 2006025835 A JP2006025835 A JP 2006025835A JP 2006025835 A JP2006025835 A JP 2006025835A JP 4939811 B2 JP4939811 B2 JP 4939811B2
Authority
JP
Japan
Prior art keywords
image
chroma key
types
base
images
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006025835A
Other languages
English (en)
Other versions
JP2007206428A (ja
Inventor
吉範 浅村
重教 渋江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006025835A priority Critical patent/JP4939811B2/ja
Publication of JP2007206428A publication Critical patent/JP2007206428A/ja
Application granted granted Critical
Publication of JP4939811B2 publication Critical patent/JP4939811B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Image Processing (AREA)
  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、複数種類の画像に拡大あるいは縮小等の画像処理を施し、ベースとなる画像上に任意の優先順位にて重ね合わせて表示する画像表示装置に関するものである。
ベースとなる画像(ベース画像)上に特定色の画像プレーン(plane)を用意しておき、ベース画像とは異なる第2の画像に対して拡大あるいは縮小等の画像処理を行い、クロマキー(chromakey)を利用して画像プレーン上にオーバーレイ(overlay)する画像処理装置がある。
この場合、画像プレーンの色をオーバーレイ用のクロマキー色に設定し、ベース画像上においてクロマキー色と一致する画素については前記第2の画像を重ね合わせ、クロマキー色と一致しない画素についてはベース画像をそのまま表示するものである。(例えば、特許文献1参照)。
一方で、ベース画像上にベース画像とは異なる複数の画像を重ね合わせて表示する場合に、「重ね合わせる画像の優先順位処理」を行ってオーバーレイ表示する画像表示装置もある。(例えば、特許文献2参照)。
特開平5−207368号公報(第3−5頁、図1) 特開2004−355391号公報(第3−7頁、図1)
しかしながら、上記した従来の画像表示装置においては、クロマキー方式でオーバーレイを行うため、主にユーザー側が管理するベース画像上に特定色のオーバーレイ用画像プレーンを用意する必要があった。
また、クロマキー方式を用いずにオーバーレイを行うことも可能であるが、オーバーレイする表示画像の数がn種類の場合、その優先順位(即ち、オーバーレイの優先順位)制御の組み合わせはn!(nの階乗)通りになり、オーバーレイする画像の数が大きくなると優先順位制御のハードウェア規模が大きくなるという問題点があった。
本発明は、このような従来技術の課題を解決するためになされたものであり、ユーザー側がベース画像上にオーバーレイ用画像プレーンを用意する必要がなく、且つ、オーバーレイする画像の数を多くしてもハードウェア規模が大きくならない画像表示装置を提供することを目的とする。
また、フレーム毎にオーバーレイ用画像プレーンの更新を行う必要がなく、ベース画像が無信号の場合でも、外部からベース画像を用意する必要がない画像表示装置を提供することを目的とする。
本発明に係わる画像表示装置は、複数種類の画像を任意の位置およびサイズに変更し、ベース画像上に優先順位をつけて重ね合わせて表示する画像表示装置であって、
上記複数種類の画像の位置およびサイズを制御する画像位置およびサイズ制御手段と、上記複数種類の画像を上記ベース画像上に重ね合わせる優先順位を制御する画像重ね合わせ優先順位制御手段と、上記複数種類の画像信号をm個のグループに分類し、m個のグループ単位で上記ベース画像上のクロマキー用画像プレーンを検出し、検出結果を上記ベース画像と共に出力するクロマキー判定手段と、上記クロマキー判定手段によって指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行う画像重ね合わせ手段と、上記画像位置およびサイズ制御手段および上記画像重ね合わせ優先順位制御手段による制御に従って、上記複数種類の画像に対応するクロマキー用画像プレーンを、m個のグループ単位で同一のクロマキー用画像プレーン色にて上記ベース画像上に挿入する画像プレーン挿入手段とを備え、
上記画像プレーン挿入手段の出力を順次上記クロマキー判定手段と上記画像重ね合わせ手段に縦続接続することにより、上記ベース画像上に複数種類の画像を任意の優先順位で重ね合わせて表示するものである。
また、本発明に係わる画像表示装置は、内部生成されるベース画像上に複数種類の画像信号を任意の位置およびサイズに変更し、優先順位をつけて重ね合わせて表示する画像表示装置であって、
上記複数種類の画像の位置およびサイズを制御する画像位置およびサイズ制御手段と、上記複数種類の画像を上記ベース画像上に重ね合わせる優先順位を制御する画像重ね合わせ優先順位制御手段と、上記複数種類の画像信号をm個のグループに分類し、m個のグループ単位で上記ベース画像上のクロマキー用画像プレーンを検出し、検出結果を上記ベース画像と共に出力するクロマキー判定手段と、上記クロマキー判定手段によって指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行う画像重ね合わせ手段と、上記画像位置およびサイズ制御手段および上記画像重ね合わせ優先順位制御手段による制御に従って、上記複数種類の画像信号に対応するクロマキー用プレーンをm個に分類されたグループ単位で同一のクロマキー用プレーン色にて重ね合わせて生成し、上記ベース画像としてとして内部生成して出力する画像出力手段とを備え、
上記画像出力手段の出力を順次上記クロマキー判定手段と上記画像重ね合わせ手段に縦続接続することにより、上記ベース画像上に複数種類の画像を任意の優先順位で重ね合わせて表示するものである。
本発明による画像表示装置は、ベースとなる画像上には画像表示装置内でクロマキー用画像プレーンを用意するため、主にユーザー側が管理するベース画像上にオーバーレイ用の特定色の画像プレーンを用意する必要がない。
また、複数の画像をベースとなる画像の上にオーバーレイする際に、画像表示装置内でm種類のクロマキー用の画像プレーンを用意するので、オーバーレイをm回に分割して行うことができ、重ね合わせ優先順位のハードウェア規模を小さくすることができるという効果がある。
また、本発明による画像表示装置は、フレーム毎にオーバーレイ用画像プレーンの更新を行う必要がなく、さらにベース画像が無信号の場合でも、リサイズプロセッサがオーバーレイ用画像プレーンを含めたベース画像を出力するので、外部からベース画像を用意する必要がない。
実施の形態1.
図1は、本発明の実施の形態1に係わる画像表示装置の構成例を概略的に示すブロック図である。
図1において、主制御回路30は、ベース画像処理回路9および画像処理回路1〜8に対して共通の同期信号(垂直同期信号、水平同期信号およびドットクロック)と制御信号を出力する。
ここで、ベース画像処理回路9および画像処理回路1〜8は、主制御回路30の制御に従って入力される画像データに対して拡大・縮小処理行うと同時に、出力が共通の同期信号(垂直同期信号、水平同期信号およびドットクロック)に同期するようにフレームレート変換等の処理を行う。
従って、ベース画像処理回路9および画像処理回路1〜8のすべての出力は、主制御回路30から出力される前記垂直同期信号、水平同期信号およびドットクロックに同期するように制御されている。
また、ベース画像処理回路9では、入力されるベース画像上にオーバーレイ用画像プレーンを生成して、第1クロマキー判定回路11に出力する。
次に、ベース画像処理回路9の動作に関して説明する。
ベース画像処理回路9は、例えば、図2に示すようにリサイズプロセッサ50とフレームメモリ51から構成されている。
ここで、リサイズプロセッサ50は、主制御回路30からの制御信号に従って入力されるベース画像の拡大・縮小等の解像度変換を行うと同時に、フレームメモリ51を使って主制御回路30が出力する共通の同期信号に同期するようにフレームレート変換を行う。
なお、リサイズプロセッサ50内には小規模なモリが内蔵されており、最初にこの小規模メモリを使って入力画像データの拡大・縮小等の解像度変換を行う。
例えば、640×480画素の入力映像を1024×768画素のサイズの映像に解像度変換する。
さらに、フレームレート変換を行うために、図3に示すようにリサイズプロセッサ50内で拡大・縮小された画像データを、一旦フレームメモリ51に書き込み、主制御回路30が出力する前記共通の垂直同期信号のタイミングに従って再びフレームメモリ51から画像データを読み出し、再びリサイズプロセッサ50内の小規模メモリ内に画像データを取り込み、主制御回路30が出力する垂直同期信号、水平同期信号およびドットクロックに同期するよう画像データを出力する。
実際には、リサイズプロセッサ50内のフレームメモリ51のメモリエリアは、図4に示すように3フレーム分のメモリエリア(即ち、メモリ領域1〜3)に分割されており、リサイズプロセッサ50が、図3に示すように入力されるベース画像(映像)の入力Vに従ってメモリ領域1、メモリ領域2、メモリ領域3の順に切り替えて入力画像データの有効領域のみを書き込む。
一方、フレームメモリ51からのデータの読み出しは、主制御回路30が出力する出力Vがリサイズプロセッサ51に入力された時点で最新の画像データが保存されているメモリ領域からデータを読み出すことによりフレームレート変換を行っている。
例えば、図3の“Out3”の状態では、出力Vがリサイズプロセッサ50に入力された時点で、フレームメモリ51に書き込みが完了している最新のデータが“I2”になるため、リサイズプロセッサ50からは“I2”のデータが出力される。
また、例えば、主制御回路30が出力するタイミングが、有効画像1280×1024画素のSXGA(SuperExtended Graphics Array)信号の場合、水平64KHz、垂直60Hz、ドットクロック108MHzの同期信号を出力する。
ここで、ベース画像が有効画像1024×768画素のXGA(Extended Graphics Array)信号で、リフレッシュレート75Hzであれば、リサイズプロセッサ50はベース画像を前記SXGA信号の解像度に拡大すると同時にフレームメモリ51を使ってベース画像を60Hzにフレームレート変換して出力する。
実際には、75Hzにて入力されるベース映像を1280×1024のサイズに解像度変換し、図3に示すようなタイミングで順にフレームメモリ51に書き込み、主制御回路30が出力する60Hzの出力タイミングでフレームメモリ51から読み出すことによりフレームレート変換を行う。
この場合、画像処理回路1〜8も、ベース画像処理回路9と同様に、図2に示すのと同じようなリサイズプロセッサにて構成されており、ベース画像処理回路9および画像処理回路1〜8の出力がドットクロック単位で同期するように制御される。
例えば、画像処理回路1が、図4のメモリ領域1に示すように、ベース画像処理回路9が出力するベース画像上の矩形領域の座標(x,y)を起点として、水平方向の画素幅HW、垂直方向のライン数VWのサイズにてオーバーレイ用画像を出力する場合に、ベース画像処理回路9内のリサイズプロセッサ50にて、オーバーレイ用画像に対応するオーバーレイ用画像プレーンを生成する必要がある。
ここで、ベース画像処理回路9内のリサイズプロセッサ50では、フレームメモリ51内の矩形領域を固定色にて塗りつぶす機能があり、図4のメモリ領域1の画像領域において矩形領域の座標(x,y)と水平方向の画素幅HW、垂直方向のライン数VWおよび塗りつぶし色を指定することにより任意の矩形領域を塗りつぶすことができる。
さらに、図4のメモリ領域2部分に示すように、一旦矩形領域を塗りつぶした画像エリア上に別の矩形領域を上書きしていくことにより、画像処理回路1〜8に対応するオーバーレイ用画像プレーンを生成することができる。
この場合、画像処理回路1〜8の画像の優先順位とは逆の順番にて、それぞれ対応するクロマキー色にて矩形領域を塗りつぶすことにより、画像処理回路1〜8の優先順位を考慮したオーバーレイ用画像プレーンを生成することができる。
実際には、図3に示すように、フレームメモリ51から有効画像データが読み出される前のブランキング期間を使って、画像処理回路1〜4に対するオーバーレイ用画像プレーンに対応する矩形エリアを第1クロマキー判定回路11に対応するクロマキー色にて塗りつぶし、画像処理回路5〜8に対するオーバーレイ用画像プレーンに対応する矩形エリアを第2クロマキー判定回路21に対応するクロマキー色にて塗りつぶすことによりオーバーレイ用のプレーン領域を作る。
図5は、オーバーレイ用画像プレーンの構成例を示す図である。
例えば、第1のクロマキー色を青色、第2のクロマキー色を赤色と設定した場合、図5(a)の例では、画像処理回路1〜4に対応する画像プレーン色を青色(図5では白抜きで表示)、画像処理回路5〜8に対応する矩形エリアを赤色(図5では斜線で表示)で塗りつぶしてベース画像上に挿入する。
この場合、画像データの矩形エリアの塗りつぶしは、前記画像処理回路1〜8の重ね合わせ時の優先順位とは逆の順番で、前記画像処理回路1〜8に対応する有効領域に対応する矩形エリアをオーバーレイ用画像プレーンとして塗りつぶすように制御する。
図5(a)の場合では、画像処理回路1〜8に入力される画像の優先順位が、“画像4>画像8>画像7>画像3>画像6>画像2>画像5>画像1”となっているため、リサイズプロセッサ50では、“画像1(青色),画像5(赤色),画像2(青色),画像6(赤色),画像3(青色),画像7(赤色),画像8(赤色),画像4(青色)”の順でフレームメモリ51内の対応矩形エリアを塗りつぶすように制御する。
また、図5(b)に示すように、優先順位を“画像8>画像4>画像7>画像3>画像6>画像2>画像5>画像1”の順に変更する場合は、“画像1(青色),画像5(赤色),画像2(青色),画像6(赤色),画像3(青色),画像7(赤色),画像4(青色),画像8(赤色)”の順でフレームメモリ51内の対応矩形エリアを塗りつぶすように制御する。
ベース画像処理回路9にてオーバーレイ用画像プレーンを付加された画像出力は、第1クロマキー判定回路11に入力される。
第1クロマキー判定回路11では、ベース画像処理回路9で挿入された画像処理回路1〜4用のオーバーレイ用画像プレーン色(青色)のみを検出し、画像プレーン色の有効領域を示すKEYACT1信号と、ベース画像処理回路9を遅延した信号を第1セレクタ回路12に出力する。
例えば、図5(b)の場合、青色部分のプレーン色を検出し、プレーン色の有効領域として判断する。
この場合、第1クロマキー判定回路11では、図5(b)の点線で示すラインに対して、プレーン色(青色)の有効領域を示す信号として図7に示すようにKEYACT1を出力する。
また、第1クロマキー判定回路11内では、ベース画像処理回路9から入力されるベース画像とベース画像に対するKEYACT1信号が同期するようにタイミングを合わせて第1セレクタ回路12に出力する。
ここで、画像処理回路1〜8に関しても、ベース画像処理回路9と同様に、図2に示すようにリサイズプロセッサ50とフレームメモリ51から構成されており、主制御回路30が出力する同期信号に同期するようにフレームレート変換を行うと同時に、各オーバーレイ用画像の拡大・縮小処理および表示位置の制御を行い、オーバーレイ画像の有効領域を示す信号(HACT信号)を出力する。
例えば、図6(a)に示すXGAのオーバーレイ用信号が画像処理回路1に入力された場合、画像処理回路1内のリサイズプロセッサ50において縮小処理を行い、図6(b)に示すような位置に表示を行いオーバーレイ用画像の有効領域を現すHACT信号を出力すると同時に、出力タイミングを主制御回路30が出力する水平64KHz、垂直60Hz、ドットクロック108MHzに同期させて出力する。
ただし、図6(b)において、HACT信号は垂直方向の有効領域VACTの期間のみ出力される。
以上のように画像処理回路1〜8の制御を行うことにより、ベース画像処理回路9と画像処理回路1〜8の出力は主制御回路30が出力する垂直同期信号、水平同期信号およびドットクロックに同期して出力される。
画像処理回路1〜4が出力するオーバーレイ用画像1〜4とその有効領域を表す各HACT1〜HACT4信号は、第1セレクタ回路12に入力される。
第1セレクタ回路12では、前記画像処理回路1〜4の出力(オーバーレイ用画像)の有効領域信号を主制御回路30が出力する制御信号に従って重ね合わせの優先順位制御を行うと同時に、前記第1クロマキー判定回路11が出力するオーバーレイ用画像1〜4用の画像プレーン有効領域部分(図7のKEYACT1信号)では、前記優先順位制御されたオーバーレイ用画像1〜4を選択し、それ以外の領域ではベース画像を選択するように制御する。
例えば、図5(b)のような優先順位でオーバーレイを行う場合、画像処理回路1〜4では、図7に示すようなタイミングにてHACT1〜4を出力する。
ここで、図7は、図5(b)の点線で示すラインでの第1セレクタ回路12の動作を説明する図である。
この場合、主制御回路30から“画像4>画像3>画像2>画像1”の優先順位にて画像処理回路1〜4の出力を重ね合わせるよう制御されている。
第1セレクタ回路12内では、上記重ね合わせの優先順位に従って、図7のACT1〜4に示すような内部制御信号を生成する。
また、第1セレクタ回路12には、第1クロマキー判定回路11の判定結果(KEYACT1信号)も入力され、KEYACT1=“H”の場合のみ画像処理回路1〜4の出力を選択し、KEYACT1=“L”の場合は第1クロマキー判定回路11が出力するベース画像を選択される。
即ち、第1セレクタ回路12では、前記ACT1〜4と第1クロマキー判定回路11の判定結果に従って、図5(b)に示すベース画像の青色部分のキー色部分にのみオーバーレイ用画像1〜4をオーバーレイされる。
この場合、第1セレクタ回路12では、ACT1とKEYACT1が“H”の場合に画像処理回路1を選択し、ACT2とKEYACTが“H”の場合に画像処理回路2を選択し、ACT3とKEYACT1が“H”の場合に画像処理回路3を選択し、ACT4とKEYACT1が“H”の場合に画像処理回路4を選択し、KEYACT1が“L”の場合およびACT1〜ACT4がすべて“L”の場合は第1クロマキー判定回路11の出力を選択する。
次に、第1セレクタ回路12によって第1クロマキー判定回路11が出力するベース画像上に画像処理回路1〜4が出力する画像をオーバーレイした画像信号が、第2クロマキー判定回路21に入力される。
ここで、第2クロマキー判定回路21では、ベース画像処理回路9にて挿入された画像処理回路5〜8用の画像プレーンに対応するクロマキー色のみを検出し、画像プレーン色の有効領域を示す情報と画像処理回路1〜4が出力する画像データがオーバーレイされたベース画像を第2セレクタ回路22に出力する。
即ち、図5(a)および(b)の赤色部分(図5では斜線で表示)の画像プレーン色を検出し、画像プレーン色の有効領域として判断する。
また、画像処理回路5〜8が出力するオーバーレイ用画像5〜8とその有効領域を表す各HACT信号が第2セレクタ回路22に入力される。
第2セレクタ回路22では、第1セレクタ回路12と同様に、オーバーレイ用画像5〜8の有効領域信号を主制御回路30が出力する制御信号に従って重ね合わせの優先順位制御を行うと同時に、第2クロマキー判定回路22が出力するオーバーレイ用画像5〜8用の画像プレーン有効領域部分では、前記オーバーレイ用画像5〜8の選択し、それ以外の領域は第2クロマキー判定回路22が出力するベース画像(ベース画像上にオーバーレイ用画像1〜4用がオーバーレイされた画像)を選択するように制御する。
以上のように構成することにより本発明の画像表示装置ではユーザー側がベース画面上に予めクロマキー用のプレーンを用意することなく、画像表示装置内でベース画像上にオーバーレイ用のプレーンを生成している。
本実施の形態1では、ベース画像上に画像表示装置内でオーバーレイ用画像プレーン色を2系統挿入し、2回に分割してクロマキーを使ったオーバーレイを行うことにより8系統のオーバーレイ用画像をベース画像上の任意の位置に重ね合わせの優先順位をつけてオーバーレイすることができる。
即ち、2色のクロマキープレーンを用意して第1セレクタ回路12と第2セレクタ回路22にて8系統のオーバーレイ画像の重ね合わせ優先順位を制御している。
また、ベース画像上への画像プレーンの挿入については、8系統のオーバーレイ用プレーンを重ね合わせ優先順位とは逆の順で塗りつぶすことによって容易に実現できる。
さらに、通常8系統のオーバーレイの優先順位を制御する場合は、8!=40320通りの組み合わせが存在するが、4系統のオーバーレイに分割することにより4!×2=48通りの制御にて8系統のオーバーレイを実現することが可能となる。
なお、上記実施の形態1においては、オーバーレイ数を8系統としていたが、必ずしも8系統である必要はなくn系統(n>2)としても問題ない。
また、上記実施例においてはオーバーレイを2段階に分割して行っていたが、必ずしも2段階である必要はなくm段階(m>2)で行っても問題ない。
さらに、上記実施の形態1では、ベース画像処理回路9内にあるリサイズプロセッサ50によってフレームメモリ51内に保存されている画像データ上にオーバーレイ用画像プレーンを塗りつぶしていたが、必ずしもリサイズプロセッサ50にて行う必要はなく、ベース画像処理回路9の出力に対して画像プレーンを塗りつぶす回路を付加するようにしても問題ない。
以上説明したように、本実施の形態による画像表示装置は、複数種類の画像を任意の位置、サイズに変更し、ベース画像上に優先順位をつけて重ね合わせて表示する画像表示装置であって、複数種類の画像の位置・サイズを制御する画像位置・サイズ制御手段(主制御回路30が画像処理回路1〜8およびベース画像処理回路9内にあるリサイズプロセッサ50を制御)と、複数種類の画像をベース画像上に重ね合わせる優先順位を制御する画像重ね合わせ優先順位制御手段(主制御回路30がベース画像処理回路9と第1セレクタ回路12および第2セレクタ回路22を制御して優先順位を変更)と、複数種類の画像信号をm個のグループに分類し、m個のグループ単位で指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行う画像重ね合わせ手段(主制御回路30が第1セレクタ回路12および第2セレクタ回路22を制御)と、画像位置・サイズ制御手段および画像重ね合わせ優先順位制御手段による制御に従って、複数種類の画像に対応するクロマキー用画像プレーンを、m個のグループ単位で同一のクロマキー用画像プレーン色にてベース画像上に挿入する画像プレーン挿入手段(主制御回路30がベース画像処理回路9内にあるリサイズプロセッサ50を制御)とを備え、画像プレーン挿入手段の出力を順に画像重ね合わせ手段に縦続接続することにより、ベース画像上に複数種類の画像を任意の優先順位で重ね合わせて表示することを特徴とする。
また、本実施の形態による画像表示装置の画像重ね合わせ手段は、複数種類の画像信号を2個のグループに分類し、2個のグループ単位で指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行い、画像プレーン挿入手段は、画像位置・サイズ制御手段および画像重ね合わせ優先順位制御手段による制御に従って、複数種類の画像に対応するクロマキー用画像プレーンを、2個のグループ単位で同一のクロマキー用画像プレーン色にてベース画像上に挿入することを特徴とする。
また、本実施の形態による画像表示装置の画像プレーン挿入手段は、複数種類の画像に対応するクロマキー用画像プレーンをリサイズプロセッサ50によって上記ベース画像上に挿入することを特徴とする。
実施の形態2.
前述した実施の形態1では、入力されるベース用画像に対して画像表示装置内でオーバーレイ用画像プレーンを挿入していたが、ベース用の画像(ベース画像)が外部から入力されない場合でも、図1のベース画像処理回路9内のリサイズプロセッサ50において主制御回路30から出力される垂直同期信号、水平同期信号およびドットクロックに同期するベース画像を生成するように構成してもよい。
この場合、リサイズプロセッサ50にて内部生成されるベース画像上に第1クロマキー判定回路11および第2クロマキー判定回路21に対応するクロマキー色にてオーバーレイ用プレーンを用意し、第1クロマキー判定回路11にベース画像と出力するように構成される。
実施の形態2の場合、図1においてベース画像処理回路9にベース画像が入力されないため、ベース画像処理回路9内のリサイズプロセッサ50はフレームメモリ51の固定のエリアのみを読み出すように制御する。
即ち、リサイズプロセッサ50は、フレームメモリ51が、図4に示すようなメモリ領域で分割されている場合、メモリ領域1とメモリ領域2とを用いてベース画像としてオーバーレイ用画像プレーンを生成し、主制御回路30が出力する垂直同期信号、水平同期信号およびドットクロックに同期して出力する。
リサイズプロセッサ50は、主制御回路30から出力される制御信号に従って、一方のメモリ領域にオーバーレイ用画像プレーンを用意し、用意されたメモリ領域を毎フレーム読み出すように制御される。
一方で、画像処理回路1〜8が出力するオーバーレイ画像用の画像プレーンの位置、サイズ、優先順位が変更になった場合、現在読み出されていないメモリ領域にオーバーレイ用画像プレーンを書き込み、次のフレームにて読み出すメモリ領域を切り替えるように制御する。
この場合、リサイズプロセッサ50では実施の形態1の場合と同じように、画像処理回路1〜8が出力するオーバーレイ画像のサイズ、位置に対応したプレーンを優先順位とは逆の順番で書き込むように制御する。
例えば、本画像表示装置の出力が、有効画像1280×1024画素のSXGA出力の場合、主制御回路30ら出力される水平64KHz、垂直60Hz、ドットクロック108MHzの同期信号に同期するように、ベース画像処理回路9内のリサイズプロセッサ50は出力する。
図8に示す例では、“画像4>画像8>画像7>画像3>画像6>画像2>画像5>画像1”の優先順位でオーバーレイ表示を行う(画像処理回路1の出力を1280×1024画素のサイズで表示し、画像2〜8については縮小してオーバーレイ表示されている)。
実際には、図9に示すようにメモリ領域の切り替えを行う。
即ち、図中フレーム1、2の状態では、リサイズプロセッサ50は図4に示すメモリ領域1に保存されているデータ(図中M11)を読み出して出力有効画像として第1クロマキー判定回路11に出力している。
次に、図中フレーム2の状態で、主制御回路30から画像処理回路1〜8が出力するオーバーレイ画像用の画像プレーンの位置、サイズ、優先順位の変更指示が出た場合、リサイズプロセッサ50は、メモリ2の領域にオーバーレイ用画像プレーン(図中M22)を用意する。
例えば、図8に示すようなオーバーレイを行う場合は、リサイズプロセッサ50によって“画像1(青色),画像5(赤色),画像2(青色),画像6(赤色),画像3(青色),画像7(赤色),画像8(赤色),画像4(青色)”の順でM22の領域において対応する矩形エリアを塗りつぶすように制御する。
さらに、図9のフレーム3の状態で、リサイズプロセッサ50は主制御回路30が出力する垂直同期信号に同期して、フレームメモリ51から読み出す領域をメモリ領域1からメモリ領域2に変更し、メモリ領域2に用意されたオーバーレイ用画像プレーンのデータが出力有効画像として第1クロマキー判定回路11に出力する。
ここで、画像処理回路1〜8および第1クロマキー判定回路11、第2クロマキー判定回路21、第1セレクタ回路12、第2セレクタ回路22の動作については、実施の形態1と同じであるため説明を省略する。
以上のように、本実施の形態においては、フレームメモリ51内に2つのメモリ領域を用意し、画像処理回路1〜8が出力するオーバーレイ画像用のプレーンの位置、サイズ、優先順位等が変更される度ごとに、読み出しが行われていないメモリ領域にオーバーレイ用画像プレーンを用意して切り替えるように制御しているため、フレーム毎にオーバーレイ用画像プレーンの更新を行う必要がない。
ベース画像が無信号の場合でも、リサイズプロセッサ50がオーバーレイ用画像プレーンを含めたベース画像を出力するため、外部からベース画像を用意する必要がない。
また、通常8系統の画像データの重ね合わせを2回に分割して行う場合、ベース画像上にオーバーレイ用画像プレーンがないと、1回目のオーバーレイと2回目のオーバーレイの間で優先順位の設定を行うことができないが、本実施の形態2では、画像データの重ね合わせを2回に分割してもオーバーレイ画像の重ね合わせの優先順位を任意の組み合わせで行うことができる。
なお、本実施の形態においては、オーバーレイ数を8系統としていたが、必ずしも8系統である必要はなくn系統(n>2)としても問題ない。
また、本実施の形態においては、オーバーレイを2段階に分割して行っていたが、必ずしも2段階である必要はなくm段階(m>2)で行っても問題ない。
さらに、本実施の形態では、ベース画像処理回路9内にあるリサイズプロセッサ50にてフレームメモリ51内に保存されている画像データ上にオーバーレイ用画像プレーンを塗りつぶしていたが、必ずしもリサイズプロセッサ50にて行う必要はなく、ベース画像処理回路9の出力に対して画像プレーンを塗りつぶす回路を付加するようにしても問題ない。
以上説明したように、本実施の形態による画像表示装置は、内部生成されるベース画像上に複数種類の画像信号を任意の位置、サイズに変更し、優先順位をつけて重ね合わせて表示する画像表示装置であって、複数種類の画像の位置・サイズを制御する画像位置・サイズ制御手段(主制御回路30が画像処理回路1〜8およびベース画像処理回路9内にあるリサイズプロセッサ50を制御)と、複数種類の画像をベース画像上に重ね合わせる優先順位を制御する画像重ね合わせ優先順位制御手段(主制御回路30が第1セレクタ回路12および第2セレクタ回路22を制御)と、複数種類の画像信号をm個のグループに分類し、m個のグループ単位で指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行う画像重ね合わせ手段(主制御回路30が第1セレクタ回路12および第2セレクタ回路22を制御)と、画像位置・サイズ制御手段および上記画像重ね合わせ優先順位制御手段による制御に従って、複数種類の画像信号に対応するクロマキー用プレーンをm個に分類されたグループ単位で同一のクロマキー用プレーン色にて重ね合わせて生成し、上記ベース画像としてとして内部生成して出力する画像出力手段(主制御回路30がベース画像処理回路9内にあるリサイズプロセッサを制御)とを備え、画像出力手段の出力を順に画像重ね合わせ手段に縦続接続することにより、ベース画像上に複数種類の画像を任意の優先順位で重ね合わせて表示することを特徴とする。
また、本実施の形態による画像表示装置の画像重ね合わせ手段は、複数種類の画像信号を2個のグループに分類し、2個のグループ単位で指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行うことを特徴とする。
また、本実施の形態による画像表示装置は、複数種類の画像信号に対応するクロマキー用画像プレーンをリサイズプロセッサにてベース画像上に挿入する画像プレーン挿入手段を有することを特徴とする。
本実施の形態による画像表示装置によれば、フレームメモリ内に2つのメモリ領域を用意し、一方のメモリ領域に用意されたオーバーレイ画像用のプレーンをベース画像としてて読み出し、各画像処理回路が出力するオーバーレイ画像用のプレーンの位置、サイズ、優先順位等が変更される度ごとに、読み出しが行われていないメモリ領域にオーバーレイ用画像プレーンを用意して、次の出力フレームのタイミングで読み出すメモリ領域を切り替えるように制御するので、フレーム毎にオーバーレイ用画像プレーンの更新を行う必要がない。
また、ベース画像が無信号の場合でも、リサイズプロセッサがオーバーレイ用画像プレーンを含めたベース画像を出力するので、外部からベース画像を用意する必要がない。
また、画像データの重ね合わせを2回に分割してもオーバーレイ画像の重ね合わせの優先順位を任意の組み合わせで行うことができる。
本発明は、ユーザー側がベース画像上にオーバーレイ用画像プレーンを用意する必要がなく、且つ、オーバーレイする画像の数を多くしてもハードウェアの規模が大きくならない画像表示装置の実現に有用である。
実施の形態1に係わる画像表示装置を概略的に示すブロック図である。 実施の形態1におけるベース画像処理回路の構成を示すブロック図である。 実施の形態1におけるベース画像処理回路の動作を説明するためのタイミング図である。 実施の形態1におけるフレームメモリに関する説明図である。 実施の形態1におけるオーバーレイ用画像プレーン構成の一例を示す図である。 実施の形態1における画像処理回路の動作例を説明するための図である。 実施の形態1における優先順位制御の動作例を説明するためのタイミング図である。 実施の形態2におけるオーバーレイ用画像プレーン構成の一例を示す図である。 実施の形態2におけるベース画像処理回路の動作を説明するためのタイミング図である。
符号の説明
1〜8 画像処理回路
9 ベース画像処理回路
11 第1クロマキー判定回路
12 第1セレクタ回路
21 第2クロマキー判定回路
22 第2セレクタ回路
30 主制御回路
50 リサイズプロセッサ
51 フレームメモリ

Claims (6)

  1. 複数種類の画像を任意の位置およびサイズに変更し、ベース画像上に優先順位をつけて重ね合わせて表示する画像表示装置であって、
    上記複数種類の画像の位置およびサイズを制御する画像位置およびサイズ制御手段と、
    上記複数種類の画像を上記ベース画像上に重ね合わせる優先順位を制御する画像重ね合わせ優先順位制御手段と、
    上記複数種類の画像信号をm個のグループに分類し、m個のグループ単位で上記ベース画像上のクロマキー用画像プレーンを検出し、検出結果を上記ベース画像と共に出力するクロマキー判定手段と、
    上記クロマキー判定手段によって指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行う画像重ね合わせ手段と、
    上記画像位置およびサイズ制御手段および上記画像重ね合わせ優先順位制御手段による制御に従って、上記複数種類の画像に対応するクロマキー用画像プレーンを、m個のグループ単位で同一のクロマキー用画像プレーン色にて上記ベース画像上に挿入する画像プレーン挿入手段とを備え、
    上記画像プレーン挿入手段の出力を順次上記クロマキー判定手段と上記画像重ね合わせ手段に縦続接続することにより、上記ベース画像上に複数種類の画像を任意の優先順位で重ね合わせて表示することを特徴とする画像表示装置。
  2. 上記画像重ね合わせ手段は、上記複数種類の画像信号を2個のグループに分類し、2個のグループ単位で指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行い、
    上記画像プレーン挿入手段は、上記画像位置およびサイズ制御手段および上記画像重ね合わせ優先順位制御手段による制御に従って、上記複数種類の画像に対応するクロマキー用画像プレーンを、2個のグループ単位で同一のクロマキー用画像プレーン色にて上記ベース画像上に挿入することを特徴とする請求項1に記載の画像表示装置。
  3. 上記画像プレーン挿入手段は、上記複数種類の画像に対応するクロマキー用画像プレーンをリサイズプロセッサによって上記ベース画像上に挿入することを特徴とする請求項1または2に記載の画像表示装置。
  4. 内部生成されるベース画像上に複数種類の画像信号を任意の位置およびサイズに変更し、優先順位をつけて重ね合わせて表示する画像表示装置であって、
    上記複数種類の画像の位置およびサイズを制御する画像位置およびサイズ制御手段と、
    上記複数種類の画像を上記ベース画像上に重ね合わせる優先順位を制御する画像重ね合わせ優先順位制御手段と、
    上記複数種類の画像信号をm個のグループに分類し、m個のグループ単位で上記ベース画像上のクロマキー用画像プレーンを検出し、検出結果を上記ベース画像と共に出力するクロマキー判定手段と、
    上記クロマキー判定手段によって指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行う画像重ね合わせ手段と、
    上記画像位置およびサイズ制御手段および上記画像重ね合わせ優先順位制御手段による制御に従って、上記複数種類の画像信号に対応するクロマキー用プレーンをm個に分類されたグループ単位で同一のクロマキー用プレーン色にて重ね合わせて生成し、上記ベース画像としてとして内部生成して出力する画像出力手段とを備え、
    上記画像出力手段の出力を順次上記クロマキー判定手段と上記画像重ね合わせ手段に縦続接続することにより、上記ベース画像上に複数種類の画像を任意の優先順位で重ね合わせて表示することを特徴とする画像表示装置。
  5. 上記画像重ね合わせ手段は、上記複数種類の画像信号を2個のグループに分類し、2個のグループ単位で指定されたクロマキー用画像プレーン上に対応する画像信号の重ね合わせを行うことを特徴とする請求項4に記載の画像表示装置。
  6. 上記複数種類の画像信号に対応するクロマキー用プレーンをリサイズプロセッサにて上記ベース画像上に挿入する画像プレーン挿入手段を有することを特徴とする請求項4または5に記載の画像表示装置。
JP2006025835A 2006-02-02 2006-02-02 画像表示装置 Expired - Fee Related JP4939811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006025835A JP4939811B2 (ja) 2006-02-02 2006-02-02 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006025835A JP4939811B2 (ja) 2006-02-02 2006-02-02 画像表示装置

Publications (2)

Publication Number Publication Date
JP2007206428A JP2007206428A (ja) 2007-08-16
JP4939811B2 true JP4939811B2 (ja) 2012-05-30

Family

ID=38485950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006025835A Expired - Fee Related JP4939811B2 (ja) 2006-02-02 2006-02-02 画像表示装置

Country Status (1)

Country Link
JP (1) JP4939811B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007288A1 (en) 2009-07-14 2011-01-20 Koninklijke Philips Electronics N.V. System, method and computer program for operating a plurality of computing devices
JP5875415B2 (ja) * 2012-03-08 2016-03-02 三菱電機株式会社 画像合成装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03179994A (ja) * 1989-12-08 1991-08-05 Nippon Hoso Kyokai <Nhk> 画像表示方法および装置
JPH07154688A (ja) * 1993-11-30 1995-06-16 Nec Corp 映像合成装置
JPH10319925A (ja) * 1997-05-20 1998-12-04 Sharp Corp テレビジョン受信機
JP2000221960A (ja) * 1999-02-03 2000-08-11 Mitsubishi Electric Corp オーバーレイ装置
JP2003029732A (ja) * 2001-07-19 2003-01-31 Mitsubishi Electric Corp 画像オーバレイ装置および画像オーバレイ方法
JP3838900B2 (ja) * 2001-11-02 2006-10-25 Necエレクトロニクス株式会社 多画面表示装置とその表示方法

Also Published As

Publication number Publication date
JP2007206428A (ja) 2007-08-16

Similar Documents

Publication Publication Date Title
US7564501B2 (en) Projection system, projector, method of controlling projectors and program therefor
JP3797838B2 (ja) 画像表示装置
EP2012301A1 (en) Image combining apparatus and image combining method
EP2637411B1 (en) Image compositing apparatus
JP2001222269A (ja) マルチディスプレイ装置
US20060203002A1 (en) Display controller enabling superposed display
JP4939811B2 (ja) 画像表示装置
JP2000330536A (ja) 液晶マルチディスプレイ表示装置
JP2000224477A (ja) 映像表示装置および方法
EP0400990B1 (en) Apparatus for superimposing character patterns in accordance with dot-matrix on video signals
JP2000324337A (ja) 画像拡大縮小装置
JPH11261920A (ja) テレビジョン受信機の表示装置
JP3474104B2 (ja) スキャンコンバータ
US6943783B1 (en) LCD controller which supports a no-scaling image without a frame buffer
JPH08129356A (ja) 表示装置
JP2002182639A (ja) 画像処理装置
EP1901563A2 (en) Image display device
JP2725641B2 (ja) 表示装置
JP3985451B2 (ja) 画像処理装置および画像表示装置
JPH08108981A (ja) エレベータシステムにおける情報表示システム
JP2007079132A (ja) 表示装置
JPH06113222A (ja) 画像文字データ演算装置
JPH07225562A (ja) 走査変換装置
JPH07219510A (ja) オンスクリーン表示装置
JP2001169311A (ja) 画像比較装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees