JP3838900B2 - 多画面表示装置とその表示方法 - Google Patents

多画面表示装置とその表示方法 Download PDF

Info

Publication number
JP3838900B2
JP3838900B2 JP2001338232A JP2001338232A JP3838900B2 JP 3838900 B2 JP3838900 B2 JP 3838900B2 JP 2001338232 A JP2001338232 A JP 2001338232A JP 2001338232 A JP2001338232 A JP 2001338232A JP 3838900 B2 JP3838900 B2 JP 3838900B2
Authority
JP
Japan
Prior art keywords
image
memory
images
frame buffer
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001338232A
Other languages
English (en)
Other versions
JP2003140634A (ja
Inventor
美穂子 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2001338232A priority Critical patent/JP3838900B2/ja
Priority to DE2002150409 priority patent/DE10250409B4/de
Publication of JP2003140634A publication Critical patent/JP2003140634A/ja
Application granted granted Critical
Publication of JP3838900B2 publication Critical patent/JP3838900B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14Display of multiple viewports
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、多画面表示装置とその表示方法に係わり、例えば、ナビゲーション装置の表示に好適な多画面表示装置とその表示方法に関する。
【0002】
【従来の技術】
従来より、多画面を表示させるために各映像に対して画面数分のFIFOを設けたもの、又は、画像フォーマット毎にFIFOを設けたものが提供されている。しかし、このような従来の装置では、画面数が増加したり、画像フォーマットが増加すると、複数のFIFOが必要になってしまい、回路規模が増大してしまうという問題があった。
【0003】
また、図7に示したように、画像処理(αブレンド、透過処理)を行うには、それぞれのFIFO41〜43へ画像データを書き込みした後、この画像データを読み出し、画像処理(αブレンド、透過処理)を行わなければならないため処理時間がかかり、更に、3画面、4画面等の複数画面の画像処理(αブレンド、透過処理)を行う場合、複数の画像処理回路51、52が必要になり、その結果、回路規模が増大してしまうという問題があった。
【0004】
また、図8に示すように、フレームバッファ61上で複数の画像を合成する従来の方法では、画像数の増加・画像フォーマットの増加に伴って回路規模が増大するという問題はないものの、複数画像に対する画像処理(αブレンド、透過処理)に対応するには、フレームバッファ61へのアクセスが増加するため処理時間がかかるという欠点がある。即ち、すでにフレームバッファ61に書き込んであるデータと、新たに処理するデータとで画像処理(αブレンド、透過処理)を行うので、フレームバッファ61に既に書き込んであるデータを読み出すという処理が必要になり、そのための処理時間がかかるという欠点があった。
【0005】
【発明が解決しようとする課題】
本発明の目的は、上記した従来技術の欠点を改良し、特に、回路規模を大きくすることなしに、フレームバッファへのアクセスを少なくして、短時間に、重ね合わせ処理、透過処理、拡大・縮小等の画像処理を可能にした新規な多画面表示装置とその表示方法を提供するものである。
【0006】
【課題を解決するための手段】
本発明は上記した目的を達成するため、基本的には、以下に記載されたような技術構成を採用するものである。
【0007】
即ち、本発明に係わる多画面表示装置の第1態様は、
ディスプレイ上に複数の画像を重ね合わせて表示する際、優先度の低い下層の画像上に優先度の高い上層の画像を重ね合わせるようにした多画面表示装置において、
前記複数の画像を格納するために設けたフレームバッファと、
前記複数の画像を重ね合わせるために設けたメモリと、
前記フレームバッファ上の所定の領域の画像を前記メモリに転送するため、前記フレームバッファ上の各画像の転送スタートアドレスと転送バイト数を演算する演算手段と、
前記転送スタートアドレスと転送バイト数に従い、前記フレームバッファ上の画像データを前記メモリに書き込む際、前記下層の画像と上層の画像とが重ならない部分においては、下層の画像への書き込みがされないようにマスク処理するためのマスク制御信号を生成するマスク制御処理手段と、
前記マスク制御信号に従い前記画像データを前記メモリに書き込み、この書き込み動作は、前記優先度の低い下層の画像から優先度の高い上層の画像の順に書き込むデータ書き込み手段と、
前記メモリ内に書き込まれた合成後のデータを読み出し、表示を行う表示手段と、
で構成したことを特徴とするものであり、
叉、第2態様は、
前記フレームバッファ上に格納された複数の画像は、画像フォーマットが異なる画像を含み、これらの画像フォーマットを統一するための画像フォーマット変換手段が設けられたことを特徴とするものであり、
叉、第3態様は、
前記複数の画像は、画像フォーマットが異なる画像を含み、異なる画像フォーマットを画像フォーマット変換手段で所定の画像フォーマットに変換した後、前記メモリに格納するように構成したことを特徴とするものであり、
叉、第4態様は、
前記メモリは、唯一のメモリからなり、表示イメージを前記メモリ内に構成したことを特徴とするものであり、
叉、第5態様は、
前記メモリは、FIFOであることを特徴とするものである。
【0008】
即ち、本発明に係わる多画面表示装置の表示方法の第1態様は、
ディスプレイ上に複数の画像を重ね合わせて表示する際、優先度の低い下層の画像上に優先度の高い上層の画像を重ね合わせるために、優先度の低い下層の画像から優先度の高い上層の画像の順に同一のメモリ内に画像データを書き込み、前記メモリ内に書き込まれた合成後のデータを読み出し、表示を行う多画面表示装置の表示方法であって、
前記複数の画像を、それぞれのフレームバッファに格納する第1の工程と、
前記フレームバッファ上に格納された所定の領域の画像を前記メモリに転送するため、前記フレームバッファ上の各画像の転送スタートアドレスと転送バイト数を演算する第2の工程と、
前記フレームバッファ上の所定の領域の画像データを、前記転送スタートアドレスと転送バイト数に基づき読み出す第3の工程と、
前記第3の工程で読み出した画像データを前記メモリに書き込む際、前記転送スタートアドレスと転送バイト数に従い、前記下層の画像と上層の画像とが重ならない部分において、下層の画像への書き込みがされないようにマスク処理するためのマスク制御信号を生成する第4の工程と、
前記マスク制御信号に従い、前記画像データを前記メモリに書き込む第5の工程と、
前記第3乃至第5の工程を、優先度の低い画像データから優先度の高い画像データの順に繰り返し行う第6の工程と、
前記メモリ内に書き込まれた合成後のデータを読み出し、表示を行う第7の工程と、
を含むことを特徴とするものであり、
叉、第2態様は、
前記フレームバッファ上に格納された複数の画像は、画像フォーマットが異なる画像を含み、これらの画像フォーマットを統一するための工程を更に含むことを特徴とするものであり、
叉、第3態様は、
前記メモリは、FIFOであることを特徴とするものである。
【0009】
【発明の実施の形態】
本発明は、
ディスプレイ上に複数の画像を重ね合わせて表示する際、優先度の低い下層の画像上に優先度の高い上層の画像を重ね合わせるようにした多画面表示装置において、
前記複数の画像を格納するために設けたフレームバッファと、
前記複数の画像を重ね合わせるために設けたメモリと、
前記フレームバッファ上の所定の領域の画像を前記メモリに転送するため、前記フレームバッファ上の転送スタートアドレスと転送バイト数を演算する演算手段と、
前記転送スタートアドレスと転送バイト数に従い、前記フレームバッファ上の画像データを前記メモリに書き込む際、前記下層の画像と上層の画像とが重ならない部分においては、下層の画像への書き込みがされないようにマスク処理するためのマスク制御信号を生成するマスク制御処理手段と、
前記マスク制御信号に従い前記画像データを前記メモリに書き込み、この書き込み動作は、前記優先度の低い下層の画像から優先度の高い上層の画像の順に書き込むデータ書き込み手段と、
前記メモリ内に書き込まれた合成後のデータを読み出し、表示を行う表示手段と、
で構成したことを特徴とするものである。
【0010】
【実施例】
以下に、本発明に係わる多画面表示装置とその表示方法の具体例を図1乃至図6を参照しながら詳細に説明する。
【0011】
図1において、1は、本発明の多画面表示装置の制御部、2は、制御部1をコントロールするCPUとインターフェースとからなるCPU部、3は、複数の画像を格納するために、複数の画像にそれぞれ対応して設けられるフレームバッファである。
【0012】
制御部1は、重ね合わせ表示する最下層の画像を優先度が最も低い画像とし、最上層の画像を最も優先度の高い画像とするように、上層の画像ほど優先度を高くした画像の優先順位付けを行うレジスタ制御部11と、複数の画像を重ね合わせるために設けたFIFO(先入れ先出しメモリ)12と、フレームバッファ3上の所定の領域の画像をFIFO12に転送するため、フレームバッファ3上の転送スタートアドレスと転送バイト数を演算する演算手段13と、転送スタートアドレスと転送バイト数とに従い、フレームバッファ3上の画像データを前記FIFO12に書き込む際、前記下層の画像と上層の画像とが重ならない部分においては、下層の画像への書き込みがされないようにマスク処理するためのマスク制御信号を生成するマスク制御処理手段(ステップS7)と、マスク制御信号の制御に従い画像データを前記FIFO12に書き込み、この書き込み動作は、前記優先度の低い下層の画像から優先度の高い上層の画像の順に書き込むデータ書き込み手段(ステップS8)と、フレームバッファ3上に格納された画像フォーマットが異なる画像を、所定の画像フォーマットに変換するための画像フォーマット変換手段17とで構成されている。
【0013】
なお、上記したマスク制御処理手段は、画像制御処理部14内に設けられている。又、18は、FIFO12内に書き込まれたデータを書き込まれた順に読み出し、表示を行う表示手段である。
【0014】
なお、FIFO12は、必ずしもFIFOである必要がなく、先入れ先出しするように制御すれば、画像データを格納可能なメモリ装置で代替することもできる。
【0015】
図2は、バックグラウンド上に順に、Window1、Window3、Window2を重ねて表示する場合を示す図であり、唯一のFIFO12を用いて1画面を表示するように構成している。
【0016】
図3は、フレームバッファ3に格納された画像データ31、32、33のそれぞれの領域A、B、Cを切り出し、バックグラウンド上に重ね書きする際のフレームバッファ3上の画像データの配置状態を示す図であり、切り出された各領域A、B、Cが、FIFO12に転送されると、図2のイメージになることを示している。
【0017】
なお、領域A、領域B、領域CをFIFO12に格納する場合、各画像の画像フォーマットが異なれば、同一のFIFOに格納することはできない。そこで、本発明では、画像フォーマットが異なる複数の画像データを、同一の画像フォーマットに変換するための画像フォーマット変換回路17を設けている。
【0018】
画像フォーマットが異なる場合、ビット数が異なる場合(例えば、8bppと16bpp)と、ビット数が同じであってもデータの表す色が異なる場合(例えば、16bppとYUV)とがある。本発明の画像フォーマット変換回路17では、一般的に画像処理で用いられているような演算式を用いることで、ビット数を統一させ、同じデータであれば同じ色を表すように変換した。
【0019】
表示データを同一のFIFOに格納する際、優先順位の低いWindowの画像データから、順にFIFOへ格納する。その為に、レジスタ制御部11で優先順位付けの処理を行う。例えば、図2の場合、優先順位の高い方から、Window2、Window3、Window1となる。
【0020】
表示データをFIFO12に格納する場合、まずFIFO12に、バックグランドカラーを格納し、このFIFO12に優先順位の最も低いWindowの表示データを格納し、更に、順に優先順位のより高いWindowの画像データを書き込むという処理を繰り返す。この場合、上書きしない部分については、すでにFIFO12に書き込まれているデータを上書きすることなしにFIFO12を構成できるようにするため、上書きを許可しない部分を示すマスク制御信号を各ピクセルごとに設けるように構成している。
【0021】
次に、図2のように領域A、B、Cを重ね書き表示を行う場合で、図2の点線領域の重ね書きを行うためのデータとマスク処理のためのマスク制御信号について、更に詳細に説明する。
【0022】
予め、window1のFIFO12に転送する領域のスタートアドレスと転送バイト数(Aバイトとする)を演算部13で求めておく。なお、FIFO12に転送バイト数Yのデータが転送されることになっているが、Xで示される部分、即ち、Xa(=Y−A)バイト分はバックグラウンドが表示されるようにするために、FIFO12に画像データを転送する際、画像データが転送されない部分Xには、マスク処理を示すマスク制御信号を転送バッファに格納し、転送するする。なお、マスク制御信号は、マスク処理されれば、どのような形式の信号でも良い。
【0023】
次に、window3の転送スタートアドレスは、領域Cの左端が、転送スタートアドレスとなる。この場合、転送スタートアドレスの左側は、マスク処理するために、データをFIFO12に転送する際、初めにマスク制御信号が送られ、その後、画像データが転送される。
【0024】
最上層のwindow2の転送スタートアドレスは、領域Bの左端が、転送スタートアドレスとなる。この場合も、領域Bの右部分は、window3が表示されるので、マスク処理をしなければならない。このため、領域Bの画像データが転送された後、マスク制御信号が書き込まれる。
【0025】
次に、本発明の動作を、図4のフローチャートを用いて説明をする。
(1)まず、レジスタ制御部11で各Windowの優先順位付けをする(ステップS1)。
(2)次に、演算部13で各Window毎に、FIFO12に格納するための各画像データの、フレームバッファ3上におけるスタートアドレスと転送バイト数の演算を行う(ステップS2)。
(3)優先順位の低いWinodw順に、画像を表示するかしないかの選択を行う。Windowを表示しない画像についてはこれ以降の処理は行わない。表示するWindowについてのみ、以降の処理を行う。
【0026】
Window(i)の画像データを表示する場合を例に挙げて、表示データをFIFO12に格納する処理を説明する。
(4)演算部で算出したWindow(i)のスタートアドレスと転送バイト数を参照し、該当する画像データをフレームバッファから読み込む(ステップS4、S5)。
(5)フレームバッファから読み込んだ画像データを、FIFO12に格納できるように所定の画像フォーマットに変換する(ステップS6)。
(6)上書きを許可しない部分を表すマスク制御信号を各ピクセルに設けて、マスク処理を行う(ステップS7)。
(7)表示データをFIFO12に格納する(ステップS8)。
【0027】
例えば、図3に示したように、Window1の画像処理を行う場合、初め領域Aの所定の1ライン分の画像データをフレームバッファから読み出すと共に、読み出したデータをフォーマット変換後、所定の画像処理をして、FIFOに書き込むことで、領域Aの転送動作を終了することになる。
(8)そして、Window(i+1)についても同様に(4)から(7)までの処理を行う
(9)優先順位の一番低いWindowから始めて、優先順位の一番高いWindowまでのすべてのWindowに対して、(1)から(8)までの処理が終了したら、FIFO12内の表示データ、即ち、RGB3系統分のデータをそのままRGB出力し、表示する。
【0028】
次に、上記のように構成した本発明の装置と従来の装置との比較を行う。
【0029】
ここで、重ね合わせる画像は、(1)16bitで1pixelを表すそれぞれ異なった画像フォーマットのデータ(16bpp、YUV)を2種類、(2)8bitで1pixelを表す画像フォーマットのデータ(8bpp)を1種類、合計3種類の画像フォーマットが混在すると仮定する。
【0030】
図7に示すように、従来の方法を利用した場合、画像フォーマット別のそれぞれのFIFOが必要なので、FIFOが3つ必要になる。しかし、本発明では、画像フォーマットの種類数に関わらずFIFOが1つあればよいので、従来方法と本発明とを比較するとFIFO2つ分の回路が縮小できる。
【0031】
上記条件の場合、16bitで1pixelを表す画像データを格納するFIFO部分の回路規模は約66,666ゲートで、8bitで1pixelを表す画像データを格納するFIFO部分の回路規模は約33,333ゲートであるから、約100,000ゲートの回路縮小が可能になる。
【0032】
次に、図8に示したように、3画面のαブレンド処理を行う場合、フレームバッファへのアクセスが半減でき、これにより、多画面の重ね合わせ処理や、サイズの大きな画像の重ね合わせ処理が可能になる。
【0033】
図8に示した従来の方法では、先ず、画像1の画像データと画像2の画像データ、つまり2画面分の画像データを、フレームバッファ61から読み出す。ここで、フレームバッファ61へのアクセスは2画面分の読み出しが必要である。
【0034】
次に、αブレンド処理部71でαブレンド処理を行って、αブレンド処理後の画像データをフレームバッファ61に書き込む。ここでフレームバッファ61へのアクセスは、1画面分の書き込みが必要である。
【0035】
同様に、画像1と画像2とのαブレンド後の画像データと、画像3の画像データをフレームバッファ61から読み出し、αブレンド処理部71でαブレンド処理を行って、αブレンド処理後の画像データをフレームバッファ61に書き込む。つまりフレームバッファ61へのアクセスは、2画面分の読み出し、1画面分の書き込みが必要である。
【0036】
そして、最後にRGB出力させるために、フレームバッファ61から画像データを読み出す。ここでフレームバッファ61へのアクセスは1画面分の読み出しが必要である。
【0037】
つまり、従来の方法では、3画面のαブレンド処理を行ったときの、フレームバッファ61へのアクセスは、5画面分の読み出し、2画面分の書き込みが必要である。
【0038】
これに対して、図5に示す本発明では、先ず、画像1の画像データ、つまり1画面分の画像データをフレームバッファ3から読み出しFIFO12に格納する。次に、画像2の画像データを1画面分フレームバッファ3から読み出し、すでにFIFOに格納されている画像1の表示データと画像2の表示データとのαブレンド処理(マスク処理や透過処理)を施し、αブレンド処理後の表示データをFIFO12に格納する。画像3についても画像2と同様な処理を施す。従って本発明では、3画面分の読み出しのみで処理が終了することになる。
【0039】
このように、本発明では、フレームバッファへのアクセスは、読み出し処理では、5画面から3画面にすることができ、書き込み処理では、2画面分の処理をなくすことが可能になった。つまりフレームバッファへのアクセスが半減でき、これにより多画面の重ね合わせ処理や、サイズの大きな画像の重ね合わせ処理が可能となる。
【0040】
なお、画像処理制御部では、拡大・縮小処理も行うことが出来る。
【0041】
上記の他、図6に示したように、8bppが他の画像フォーマットと混在するとき、8bppの画像データの色アドレスをFIFO12に格納し、読み出した色アドレスに基づきカラーパレット21から色データを読み出し、変換処理部22で変換された色データをRGB出力するように構成してもよい。
【0042】
【発明の効果】
本発明に係わる多画面表示装置とその表示方法は、上述のように構成したので、回路規模を大きくすることなしに、フレームバッファへのアクセスを少なくして、短時間に、重ね合わせ処理、透過処理、拡大・縮小等の画像処理を可能にした。
【図面の簡単な説明】
【図1】本発明に係わる多画面表示装置の構成を示すブロック図である。
【図2】本発明の画像の重ね合わせを説明するための図である。
【図3】フレームバッファ上のデータとマスク処理を説明するための図である。
【図4】本発明の動作を説明するフローチャートである。
【図5】3画面の画像の重ね合わせを説明するための図である。
【図6】本発明の他の構成を示すブロック図である。
【図7】従来技術の構成を示すブロック図である。
【図8】他の従来技術の構成を示すブロック図である。
【符号の説明】
1 制御部
2 CPU部
3 フレームバッファ
11 レジスタ制御部
12 FIFO
13 演算部
14 画像処理制御部
17 画像フォーマット変換部
18 表示部

Claims (8)

  1. ディスプレイ上に複数の画像を重ね合わせて表示する際、優先度の低い下層の画像上に優先度の高い上層の画像を重ね合わせるようにした多画面表示装置において、
    前記複数の画像を格納するために設けたフレームバッファと、
    前記複数の画像を重ね合わせるために設けたメモリと、
    前記フレームバッファ上の所定の領域の各画像を前記メモリに転送するため、前記フレームバッファ上の各画像の転送スタートアドレスと転送バイト数を演算する演算手段と、
    前記転送スタートアドレスと転送バイト数に従い、前記フレームバッファ上の画像データを前記メモリに書き込む際、前記下層の画像と上層の画像とが重ならない部分においては、下層の画像への書き込みがされないようにマスク処理するためのマスク制御信号を生成するマスク制御処理手段と、
    前記マスク制御信号に従い前記画像データを前記メモリに書き込み、この書き込み動作は、前記優先度の低い下層の画像から優先度の高い上層の画像の順に書き込むデータ書き込み手段と、
    前記メモリ内に書き込まれた合成後のデータを読み出し、表示を行う表示手段と、で構成し、
    前記メモリには複数の画像を重ね合わせた後の表示イメージが転送されることを特徴とする多画面表示装置。
  2. 前記フレームバッファ上に格納された複数の画像は、画像フォーマットが異なる画像を含み、これらの画像フォーマットを統一するための画像フォーマット変換手段が設けられたことを特徴とする請求項1記載の多画面表示装置。
  3. 前記複数の画像は、画像フォーマットが異なる画像を含み、異なる画像フォーマットを画像フォーマット変換手段で所定の画像フォーマットに変換した後、前記メモリに格納するように構成したことを特徴とする請求項1記載の多画面表示装置。
  4. 前記メモリは、唯一のメモリからなり、前記メモリ内には表示イメージが構成されていることを特徴とする請求項1乃至3の何れかに記載の多画面表示装置。
  5. 前記メモリは、FIFOであることを特徴とする請求項1乃至4の何れかに記載の多画面表示装置。
  6. ディスプレイ上に複数の画像を重ね合わせて表示する際、優先度の低い下層の画像上に優先度の高い上層の画像を重ね合わせるために、優先度の低い下層の画像から優先度の高い上層の画像の順に同一のメモリ内に画像データを書き込み、前記メモリ内に書き込まれた合成後のデータを読み出し、表示を行う多画面表示装置の表示方法であって、
    前記複数の画像を、それぞれのフレームバッファに格納する第1の工程と、
    前記フレームバッファ上に格納された所定の領域の各画像を前記メモリに転送するため、前記フレームバッファ上の各画像の転送スタートアドレスと転送バイト数を演算する第2の工程と、
    前記フレームバッファ上の所定の領域の画像データを、前記転送スタートアドレスと転送バイト数に基づき読み出す第3の工程と、
    前記第3の工程で読み出した画像データを前記メモリに書き込む際、前記転送スタートアドレスと転送バイト数に従い、前記下層の画像と上層の画像とが重ならない部分において、下層の画像への書き込みがされないようにマスク処理するためのマスク制御信号を生成する第4の工程と、
    前記マスク制御信号に従い、前記画像データを前記メモリに書き込む第5の工程と、
    前記第3乃至第5の工程を、優先度の低い画像データから優先度の高い画像データの順に繰り返し行う第6の工程と、
    前記メモリ内に書き込まれた合成後のデータを読み出し、表示を行う第7の工程と、を含み、
    前記メモリには複数の画像を重ね合わせた後の表示イメージが転送されることを特徴とする多画面表示装置の表示方法。
  7. 前記フレームバッファ上に格納された複数の画像は、画像フォーマットが異なる画像を含み、これらの画像フォーマットを統一するための工程を更に含むことを特徴とする請求項6記載の多画面表示装置の表示方法。
  8. 前記メモリは、FIFOであることを特徴とする請求項6又は7記載の多画面表示装置の表示方法。
JP2001338232A 2001-11-02 2001-11-02 多画面表示装置とその表示方法 Expired - Fee Related JP3838900B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001338232A JP3838900B2 (ja) 2001-11-02 2001-11-02 多画面表示装置とその表示方法
DE2002150409 DE10250409B4 (de) 2001-11-02 2002-10-29 Mehrschirmanzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001338232A JP3838900B2 (ja) 2001-11-02 2001-11-02 多画面表示装置とその表示方法

Publications (2)

Publication Number Publication Date
JP2003140634A JP2003140634A (ja) 2003-05-16
JP3838900B2 true JP3838900B2 (ja) 2006-10-25

Family

ID=19152757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001338232A Expired - Fee Related JP3838900B2 (ja) 2001-11-02 2001-11-02 多画面表示装置とその表示方法

Country Status (2)

Country Link
JP (1) JP3838900B2 (ja)
DE (1) DE10250409B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006079013A (ja) * 2004-09-13 2006-03-23 Nec Corp 液晶表示部制御装置、方法及び液晶表示部制御装置を用いた携帯電話機
JP4939811B2 (ja) * 2006-02-02 2012-05-30 三菱電機株式会社 画像表示装置
JP2007206384A (ja) * 2006-02-02 2007-08-16 Oki Electric Ind Co Ltd 表示制御回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69315969T2 (de) * 1992-12-15 1998-07-30 Sun Microsystems Inc Darstellung von Informationen in einem Anzeigesystem mit transparenten Fenstern
US6151030A (en) * 1998-05-27 2000-11-21 Intel Corporation Method of creating transparent graphics
JP3548521B2 (ja) * 2000-12-05 2004-07-28 Necマイクロシステム株式会社 半透明画像処理装置及び方法

Also Published As

Publication number Publication date
JP2003140634A (ja) 2003-05-16
DE10250409A1 (de) 2003-06-12
DE10250409B4 (de) 2005-03-31

Similar Documents

Publication Publication Date Title
JP4263190B2 (ja) 映像合成回路
JP2004280125A (ja) ビデオ/グラフィックメモリシステム
JP3477666B2 (ja) 画像表示制御装置
JP2006251000A (ja) 重畳表示可能なディスプレイコントローラ
JP3838900B2 (ja) 多画面表示装置とその表示方法
JPH07262367A (ja) デジタル画像信号処理装置および方法
JPH04174497A (ja) 表示制御装置
US5870074A (en) Image display control device, method and computer program product
JP2008305030A (ja) 合成画像生成装置
JP2008116812A (ja) 表示装置、プロジェクタおよび表示方法
JP4737852B2 (ja) 画像処理装置および画像表示装置
JP4484511B2 (ja) 画像合成装置、画像合成用集積回路、及び画像合成方法
KR100601606B1 (ko) 소프트웨어/하드웨어 복합 방식을 이용한 데이터 처리장치 및방법
JP2001103392A (ja) 画像枠生成回路及びそれを用いたデジタルテレビシステム
JP2008294569A (ja) 映像処理装置及び映像表示装置
JP2005017610A (ja) オンスクリーン表示装置およびオンスクリーン表示方法
JP3585168B2 (ja) 画像処理装置
JP2007292857A (ja) 画像処理装置及び画像処理方法
JP4695422B2 (ja) 画像合成装置
JPH0418049Y2 (ja)
JP3862983B2 (ja) 表示機構およびコンピュータシステム
JPH04198987A (ja) 画像処理装置
JPH0418048Y2 (ja)
JP2000235643A (ja) 画像合成方法
JPS63175888A (ja) 表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060207

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060224

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060801

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130811

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees