JP4484511B2 - 画像合成装置、画像合成用集積回路、及び画像合成方法 - Google Patents
画像合成装置、画像合成用集積回路、及び画像合成方法 Download PDFInfo
- Publication number
- JP4484511B2 JP4484511B2 JP2003433925A JP2003433925A JP4484511B2 JP 4484511 B2 JP4484511 B2 JP 4484511B2 JP 2003433925 A JP2003433925 A JP 2003433925A JP 2003433925 A JP2003433925 A JP 2003433925A JP 4484511 B2 JP4484511 B2 JP 4484511B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- screen
- display area
- input signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Studio Circuits (AREA)
Description
図1に、画像合成の様子を表した模式図を示す。動画像A(一方の画像)と動画像B(他方の画像)の二つを合成し、生成した合成画像をLCD等の表示装置の画面に表示させる。この際、図1の上段の画面に示すように、非表示領域を指定する始点座標(A,B)から右方向に距離X及び下方向に距離Yの範囲を非表示領域とする。画面の全体に亘り表示させる動画像Aのうち、この非表示領域を除いた部分の画像データを転送して後述の画像メモリに格納させる。これに合わせて、この非表示領域に動画像Bを挿入(インサート)して表示させるべく、動画像Bの画像データを転送して画像メモリに格納させる。この際、動画像Bを縮小化処理を施した画像データを転送する。その結果、図1の下段の画面に示すように、動画像Aに対する動画像Bの上書き処理を行うことなく、画像合成が可能となる。このような非表示領域を座標指定する画像処理の方式について、ここでは、マスク処理モードと称することとする。
<<<構成>>>
図2のブロック図は、画像合成装置たる制御用LSI100、外部メモリ200、及び、合成画像を画面に表示する液晶ディスプレイ装置(LCD)300を示す。外部メモリ200は、SDRAM等で構成され、画像メモリとして機能する。
このような構成の制御用LSI100を主体とする画像合成の具体的な動作例について、図3及び図4のフローチャート、並びに図2のブロック図を参照しつつ説明する。図3に示すように、先ず、インターフェースDFC1,DFC2に内蔵されているレジスタを参照し、マスク処理モード、あるいは、縮小処理モード(後述の変形例で説明)のいずれかを確認する(S100→S200)。そして、マスク処理モードが指定されていた場合には、図4に示すように、動画(画像)A、及び動画(画像)Bのそれぞれについて、画像合成の一連の処理が並行して実行される(S300A〜,S300B〜)。
図3のS200で縮小処理モードが指定されていた場合を変形例として説明する。すなわち、図5のフローチャートと図6の模式図を参照し、前述した実施例と相違する部分を中心に説明する。先ず、概略を説明すると、変形例としては、図6の上段に示すように、LCD300の画面を動画Aと動画Bとで縦割りに分割表示する場合と、図6の下段に示すように、LCD300の画面において、動画A及び動画Bをそれぞれ縮小して別個に配置して表示する場合である。
110 中央処理装置
120 プログラマブルROM
130 メモリコントローラ
140 LCDコントローラ
200 外部メモリ
300 液晶ディスプレイ装置
DFC1,DFC2 映像用入力インタフェース
T1〜T4 入出力用端子
Claims (5)
- 2つの画像入力信号を受けて、1つの画像データを合成して画面に表示させるべく合成画像を生成する画像合成装置において、
一方の画像入力信号を受け、前記一方の画像入力信号を前記画面に表示させるにあたり、当該画面における非表示領域を指定する所定の非表示領域指定座標に基づき、前記一方の画像入力信号のうち当該非表示領域を除く画像データを画像メモリに格納させるべく出力するマスク回路を有する第1の映像用入力インタフェース回路と、
他方の画像入力信号を受け、前記他方の画像入力信号を前記画面の前記非表示領域に表示させるにあたり、前記非表示領域指定座標に基づき、前記他方の画像入力信号の画像データを前記画像メモリに格納させるべく出力するインサート回路を有する第2の映像用入力インタフェース回路と、
前記第1の映像用入力インタフェース回路及び前記第2の映像用入力インタフェース回路からの出力を受け、1つの画像データを合成し、その合成データを前記画像メモリに記憶するメモリコントローラと、を備え、
前記メモリコントローラは、前記画像メモリと入出力インタフェースを介して接続されており、表示する際、前記画像メモリに記憶されている前記合成データを取り出すことを特徴とする画像合成装置。 - 前記一方の画像入力信号を前記画面に表示させるにあたり、前記マスク回路は、前記一方の画像入力信号を前記画面の全体に亘り表示させるべく、前記画像データを出力することを特徴とする請求項1に記載の画像合成装置。
- 前記他方の画像入力信号を前記画面の前記非表示領域に表示させるにあたり、前記インサート回路は、前記他方の画像入力信号のデータを縮小処理して出力することを特徴とする請求項2に記載の画像合成装置。
- 前記マスク回路によって出力される前記非表示領域を除く画像データは、前記一方の画像入力信号のデータの全体が縮小処理された画像データであることを特徴とする請求項3に記載の画像合成装置。
- 前記請求項4に記載の画像合成装置が集積回路化されてなることを特徴とする画像合成用集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003433925A JP4484511B2 (ja) | 2003-12-26 | 2003-12-26 | 画像合成装置、画像合成用集積回路、及び画像合成方法 |
CNA2004101011832A CN1638444A (zh) | 2003-12-26 | 2004-12-20 | 图像合成装置、图像合成用集成电路及图像合成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003433925A JP4484511B2 (ja) | 2003-12-26 | 2003-12-26 | 画像合成装置、画像合成用集積回路、及び画像合成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005192128A JP2005192128A (ja) | 2005-07-14 |
JP4484511B2 true JP4484511B2 (ja) | 2010-06-16 |
Family
ID=34791158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003433925A Expired - Fee Related JP4484511B2 (ja) | 2003-12-26 | 2003-12-26 | 画像合成装置、画像合成用集積回路、及び画像合成方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4484511B2 (ja) |
CN (1) | CN1638444A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4786712B2 (ja) * | 2006-04-25 | 2011-10-05 | 三菱電機株式会社 | 画像合成装置および画像合成方法 |
JP4270240B2 (ja) * | 2006-08-14 | 2009-05-27 | コニカミノルタビジネステクノロジーズ株式会社 | 画像表示装置、画像表示方法、および画像表示プログラム |
JP5229450B2 (ja) * | 2007-01-11 | 2013-07-03 | セイコーエプソン株式会社 | 半導体集積回路装置及び半導体集積回路装置のレイアウト方法 |
JP7056554B2 (ja) * | 2016-03-29 | 2022-04-19 | ソニーグループ株式会社 | 情報処理装置、撮像装置、画像再生装置、および方法とプログラム |
US20180012327A1 (en) * | 2016-07-05 | 2018-01-11 | Ubitus Inc. | Overlaying multi-source media in vram |
CN114356262B (zh) * | 2021-12-24 | 2024-07-16 | 青岛信芯微电子科技股份有限公司 | 一种osd画面生成装置、芯片、显示设备及方法 |
-
2003
- 2003-12-26 JP JP2003433925A patent/JP4484511B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-20 CN CNA2004101011832A patent/CN1638444A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1638444A (zh) | 2005-07-13 |
JP2005192128A (ja) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2004090860A1 (ja) | 映像合成回路 | |
JP4484511B2 (ja) | 画像合成装置、画像合成用集積回路、及び画像合成方法 | |
JP6948810B2 (ja) | 画像処理システム | |
JP5318225B2 (ja) | 画像合成装置及び画像合成プログラム | |
JP5443085B2 (ja) | 資料提示装置 | |
JP3996580B2 (ja) | 映像表示方法、映像表示装置及びプログラム | |
JP2008022153A (ja) | 画像処理装置、および画像処理方法 | |
JP4144258B2 (ja) | 画像出力装置及び画像出力方法 | |
JP2008116812A (ja) | 表示装置、プロジェクタおよび表示方法 | |
JP2001222270A (ja) | ビデオ信号処理システム及びビデオ信号処理方法 | |
JP4882954B2 (ja) | 撮像装置、情報合成装置及びプログラム | |
JP5645343B2 (ja) | 撮像装置 | |
JP3838900B2 (ja) | 多画面表示装置とその表示方法 | |
JP3247595B2 (ja) | 液晶表示映像信号生成装置 | |
JP4401884B2 (ja) | 映像信号処理装置及び方法 | |
JP2006276269A (ja) | 画像表示装置、画像表示方法及びそのプログラム | |
JP2002229554A (ja) | 画像処理装置 | |
JP4605585B2 (ja) | 表示制御装置および画像合成方法 | |
JPH04198987A (ja) | 画像処理装置 | |
JP2018067893A (ja) | 画像処理装置及び画像処理方法 | |
JP2007193159A (ja) | 画像表示制御装置および画像表示制御方法 | |
JP2005117289A (ja) | 画像処理装置 | |
CN116156340A (zh) | 半导体装置和图像处理系统 | |
JP2005175597A (ja) | 電子カメラ | |
JP2011135474A (ja) | 資料提示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100323 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |