JP2001222270A - ビデオ信号処理システム及びビデオ信号処理方法 - Google Patents

ビデオ信号処理システム及びビデオ信号処理方法

Info

Publication number
JP2001222270A
JP2001222270A JP2000390024A JP2000390024A JP2001222270A JP 2001222270 A JP2001222270 A JP 2001222270A JP 2000390024 A JP2000390024 A JP 2000390024A JP 2000390024 A JP2000390024 A JP 2000390024A JP 2001222270 A JP2001222270 A JP 2001222270A
Authority
JP
Japan
Prior art keywords
video
video signal
storage device
data
graphic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000390024A
Other languages
English (en)
Other versions
JP3644890B2 (ja
Inventor
Juergen Vogel
ヴォーゲル ユルゲン
Thomas Sagcob
ザグコブ トーマス
Gerd Mauthe
マウテ ゲルド
Michael Maier
マイヤー ミハエル
Guenther Dipl Ing Huber
フーバー ギュンター
Karl Buehler
ビューラー カール
Bernhard Broghammer
ブログハマー ベルンハルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harman Becker Automotive Systems GmbH
Original Assignee
XSYS Interactive Research GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7934310&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2001222270(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by XSYS Interactive Research GmbH filed Critical XSYS Interactive Research GmbH
Publication of JP2001222270A publication Critical patent/JP2001222270A/ja
Application granted granted Critical
Publication of JP3644890B2 publication Critical patent/JP3644890B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42653—Internal components of the client ; Characteristics thereof for processing graphics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440218—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
    • H04N21/81—Monomedia components thereof
    • H04N21/8146—Monomedia components thereof involving graphical data, e.g. 3D object, 2D graphics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 共通のハードウェア構造の中にビデオ画像を
他のフォーマットに転換するためのフィルターユニット
と多数の画像を重ね合わせるための計算ユニットの複合
を実現する。 【解決手段】 ビデオデータ及びグラフィックデータを
処理するためのビデオ信号処理システムであり、ビデオ
信号を受け取り異なる行数及び／又は列数を有するビデ
オ画像に変換するのに適したフィルターユニット及びグ
ラフィック信号を受け取り、グラフィックデータと変換
されたビデオデータを重畳した一連のビデオデータとし
て出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ビデオ信号処理シ
ステム及びビデオデータ及びグラフィックデータを処理
するためのビデオ信号処理方法に関する。
【０００２】
【従来の技術】現在の技術の水準から、ビデオ信号処理
システムが知られている。このビデオ信号処理システム
は、例えばビデオ画像（例えば国際通信連盟ＵＩＴ−Ｒ
の（即ち無線通信の国際諮問委員会：ＣＣＩＲの））デ
ィジタルスタジオ基準６０１に他のフォーマットにコー
ド化されたビデオ画像を転換するためのフィルターユニ
ットを有する。一例として、列当り７２０個の画点（Ｂ
Ｐ／Ｚ）及び５７６行（Ｚ）を有するＰＡＬ１６×９画
像フォーマットの、発明者諮問国際テレビジョンシステ
ム委員会ＮＴＳＣによって指定された、４８０ＢＰ／Ｚ
及び４８０Ｚを有するＮＴＳＣ１６×９画像フォーマッ
トへの転換がある。
【０００３】更に、現在の技術水準からビデオ画像とグ
ラフィック画像を重ね合わせるための計算ユニットを有
するビデオ信号処理システム（レイヤリング・アンド・
アルファ−ブレンディング）が知られている。前記計算
ユニットにより種々の画像が調節可能な要素によって決
定され（アルファブレンディング）、それによって画像
の複合又は重ね合わせ（レイヤリング）によって透明な
画像の表示が可能である。それ故例えば透明ボタン(dur
chsichtige Buttons) を次第に鮮明にし、同時にオリジ
ナルのビデオ画像を更に背景に表示することができる。
【０００４】現在、前記したようなシステムは単独成分
として存在するだけである。このようなシステムの複合
の欠点は、ビデオ画像及びグラフィック画像を濾過する
ためのみならずビデオ画像及びグラフィック画像を重ね
合わせるための記憶の必要量が必要であり、最適化され
ていないことにある。
【０００５】
【発明が解決しようとする課題】本発明の課題は共通の
ハードウェア構造の中にビデオ画像を他のフォーマット
に転換するためのフィルターユニットと多数の画像を重
ね合わせるための計算ユニットの複合を実現することで
ある。更に、このようなユニットの複合は記憶の必要量
が最小化されるように行われなければならない。
【０００６】
【課題を解決するための手段】上記の課題は、本発明に
よって、請求項１、請求項９、請求項１７及び／又は１
８に記載の特徴を有するビデオ信号処理システム及びビ
デオ信号処理方法によって解決される。
【０００７】発明の有利な実施態様及びその他の構成は
下位の請求項にあげられている。
【０００８】このようなビデオデータ及びグラフィック
データの処理のためのビデオ信号処理システムは以下配
列１と称し、グラフィック信号入力を備える。このグラ
フィック信号入力にはグラフィックデータが供給され、
さらに配列１はビデオ信号入力を備え、このビデオ信号
入力には所定数の行と所定数の列を有するビデオ画像が
一連のビデオ画像の形態で供給される。更に配列１はビ
デオ信号出力を有する。このビデオ信号出力において処
理されたビデオ信号が得られる。更にビデオ信号処理シ
ステムはフィルターユニットを有する。このフィルター
ユニットはビデオ信号入力に接続されており、更に前記
フィルターユニットは、ビデオ信号入力を介して受け取
られるビデオデータは他の行数及び／又は列数を有する
ビデオ画像に変換するのに適した水平フィルター及び垂
直フィルターを有する。更に前記フィルターユニット
は、個々の画素及び／又は列を緩衝するのに適した第１
の記憶装置を備える。更に前記システムは、第２の記憶
装置を有する。この第２の記憶装置はグラフィック信号
入力及びフィルターユニットに接続されており、グラフ
ィック信号入力及びフィルターユニットを介して供給さ
れたデータを中間記憶するのに適している。第２の記憶
装置に接続されている第３の記憶装置は第２の記憶装置
を介して供給されたデータを記憶するのに適している。
第２の記憶装置及びビデオ信号出力に接続されたオーバ
ーラップユニットは、第２の記憶装置を介して供給され
たグラフィックデータと濾過されたビデオデータを複合
し、ビデオ信号出力に、供給されたグラフィックデータ
と濾過されたビデオデータの重なりとして生ずる一連の
ビデオデータがあるようにするのに適している。
【０００９】前記のようなシステムは、例えばプログラ
マブル論理構成要素及び付加的な記憶ユニットによって
非常に簡単に、費用的に非常に有利に実現することがで
きる。このような構造の場合記憶の必要量は非常に小さ
い。有利に、第１の記憶装置及び第３の記憶装置は、外
部作業記憶装置として、例えばランダムアクセス記憶装
置（ＲＡＭ）として形成されており、一方第２の記憶装
置は少ないアクセス時間に基づいて迅速な中間記憶装置
として、即ち例えばキャッシュとして形成されている。
【００１０】本発明において、更に、グラフィック信号
入力に供給されたグラフィックデータはマイクロプロセ
ッサから供給されるビットマップである。このように例
えば透明ボタンを次第に鮮明にし、同時にオリジナルの
ビデオ画像を更に背景に表示することができる。
【００１１】更に本発明において、フィルターユニッ
ト、記憶装置及びオーバーラップユニットはビデオ及び
グラフィック信号処理のときのデータ流れを制御するの
に適している制御システムに接続されている。この制御
システムは例えばプログラマブル論理構成要素自身を引
き受けることができる。このようなプログラマブル論理
構成要素は例えば所謂フィールドプログラマブルゲート
アレイ（ＦＰＧＡ）である。この場合本発明においては
フィルター及び計算ユニット並びにキャッシュはＦＰＧ
Ａの内側に存在する。ＲＡＭはただ外部構成要素として
接続されているに過ぎない。
【００１２】更に本発明において、制御システムはマイ
クロプロセッサであり、又は制御ユニットは外部マイク
ロプロセッサの命令を受け取る。
【００１３】本発明の特に有利な実施態様においてビデ
オ信号処理システムはリアルタイムで操作され、その場
合において、制御システムのタクト振動数はビデオ信号
入力及び／又はビデオ信号出力における信号のタクト振
動数よりも高い。このように確実な信号処理が保証され
る。
【００１４】特に有利なビデオデータ及びグラフィック
データを処理するための信号処理システムにおいて、垂
直フィルターはもはや入力においてフィルターブロック
を行わないがしかし出力において所謂レイヤリングブロ
ックを行う。それ故、信号／ビデオ入力時のフィルター
ブロックのとき追加の記憶装置は、この存在する追加の
記憶装置を一緒に使うことができるので、問題にならな
い。
【００１５】このようなシステムで以下に配列２と称す
るシステムは以下のように構成されている。
【００１６】この配列２はグラフィック信号入力からな
り、このグラフィック信号入力には所定の行数と所定の
列数を有するビデオ画像が一連の画像の形態でビデオ信
号出力に供給される。更に配列２は水平フィルターを有
する。この水平フィルターはビデオ信号入力に接続され
ており、ビデオ信号入力を介して受け取られるビデオデ
ータを他の行数を有するビデオ画像に変換するのに適し
ている。更に配列２は第１の記憶装置を有する。この第
１の記憶装置はグラフィック信号入力及び水平フィルタ
ーに接続されており、グラフィック信号入力及び水平フ
ィルターを介して供給されるデータを中間記憶するのに
適している。更に第２の記憶装置が設けられている。こ
の第２の記憶装置は第１の記憶装置に接続されており、
第１の記憶装置を介して供給されるデータを記憶するの
に適している。更にオーバーラップ及びフィルターユニ
ットが設けられており、このオーバーラップ及びフィル
ターユニットは第１の記憶装置及びビデオ信号出力に接
続されている。オーバーラップ及びフィルターユニット
は、第１の記憶装置を介して供給されるビデオデータを
他の列数を有するビデオ画像に変換するのに適した垂直
フィルター及び第１の記憶装置を介して供給されるグラ
フィックデータと濾過されたビデオデータを複合するの
に適したオーバーラップユニットを備え、且つ供給され
たグラフィックデータと濾過されたビデオデータの重ね
合わせとして生ずる一連のビデオデータがビデオ信号出
力にあるようにする。
【００１７】本発明において、第１の記憶装置は迅速な
キャッシュ記憶装置として形成され、第２の記憶装置は
ランダムアクセスメモリの形態の作業記憶装置として形
成されている。
【００１８】これに反してグラフィック入力に供給され
たグラフィックデータは、第１の配列と同様に例えばマ
イクロプロセッサからのビットマップとして存在する。
【００１９】水平フィルター、両記憶装置及びオーバー
ラップ及びフィルターユニットは、ビット及びグラフィ
ック信号処理を制御するのに適した制御システムに接続
されている。更に全ビデオ信号処理システムはリアルタ
イムで操作され、その場合制御システムのタクト振動数
はビデオ信号入力及び／又はビデオ信号出力における信
号のタクト振動数よりも本質的に高い。
【００２０】制御システムは、マイクロプロセッサに接
続され、又はプログラマブル構成要素の一部分又はディ
ジタルビデオ信号処理の全プログラム構成要素プログラ
マブル構成要素を制御するマイクロプロセッサと置き換
えられる。
【００２１】本発明の特に有利な構成において、全構造
がインタレースプログレッシブ変化(Interlace-Progres
sive-Wandlung)に利用される。これはより高い解像度を
有する将来のディスプレーに対して必要である。原則的
にそこでは第１の配列の垂直フィルターの前に直接に配
列され(anzuorden) 、外部記憶装置に導びかれている(e
intreffen)追加の計算機による正確に同一の節約があ
る。この場合、従来の技術による相応の信号処理に対し
ては追加の半画像記憶装置(Halbbild-Speicher)が必要
とされるので、記憶の節約(Speicherersparnis) はまだ
本質的に大きい。重要なことは、例えばＰＡＬ基準２８
８の場合外部ＲＡＭに２８８行が中間記憶されなければ
ならない。上記の第２の配列の場合、インタレースプロ
グレッシブ変化は所定の計算機と記憶装置により可能で
ある。
【００２２】
【発明の実施の形態】本発明の実施例を図面に示し、以
下に詳細に説明する。図において、図１は配列１による
ビデオ信号処理システムの第１の実施例である。
【００２３】図２は配列２によるビデオ信号処理システ
ムの第１の実施例である。
【００２４】図１に示す第１の配列は、ビデオ信号入力
Ｖin、グラフィック信号入力Ｄμp及びビデオ信号出力
Ｖout を有する。ビデオ信号入力Ｖinは、水平フィルタ
ー１１及び垂直フィルター１２を有するフィルターユニ
ットに接続されている。このフィルターユニットは外部
記憶装置１７に組み込まれている。この外部記憶装置は
ランダムアクセスメモリ（ＲＡＭ）として形成されてい
る。フィルターユニットの出力のほうに進むデータとグ
ラフィック信号入力Ｄμp のほうに進むデータは中間記
憶装置１３に供給される。中間記憶装置１３は別の外部
記憶装置１６に接続される。更に中間記憶装置１３はオ
ーバーラップユニット１５に接続されており、前記オー
バーラップユニットは更にビデオ信号出力Ｖout に接続
されている。フィルターユニット、即ち水平フィルター
１１及び垂直フィルター１２、並びに記憶装置１３、１
６、１７及びオーバーラップユニット１５は制御システ
ム１４に接続されている。実施例において、フィルター
ユニットは水平フィルター１１及び垂直フィルター１２
からなり、中間記憶装置１３（キャッシュ）、オーバー
ラップユニット１５及び制御システム１４はプログラマ
ブル論理構成要素（例えばＦＰＧＡ）に集成される。
【００２５】ビデオ信号入力Ｖinにおけるディジタルビ
デオデータは水平フィルター１１及び垂直フィルター１
２を介して拡大縮小される(skaliert)。即ち、ディスプ
レーに合わせること達成するために他の大きさに変換さ
れる。水平濾過に対してはそのときどきに同じ行の幾つ
かの画点（ピクセル）が必要であるにすぎない。これは
時間的に直接連続して行われるので、記憶装置は少ない
画点に対して必要であるにすぎない。垂直フィルター１
２において複数の列の（即ち少なくとも二つの列の）画
点が互いに相殺されなければならない。重要なことは少
なくとも一つの列の情報が記憶装置に緩衝されなければ
ならないことである。この緩衝は光密度信号に対して７
２０画点及び各色差信号に対して３６０画点毎の記憶の
大きさを必要とすることである。それ故に７２０画点＋
２×３６０画点、即ち１４４０画点を記憶可能でなけれ
ばならない。
【００２６】データは中間記憶装置を介して、即ち例え
ばキャッシュを介して外部記録装置１６（大抵、外部Ｒ
ＡＭ）に記録される。それと平行してグラフィックデー
タ（ビットマップ）も例えばマイクロプロセッサから迅
速な中間記憶装置１３（キャッシュ）を介して外部記憶
装置（ＲＡＭ）１６に記録される。
【００２７】画像はオーバーラップユニット１５（レイ
ヤリングブロック）において複合される。これは、種々
の画像が調節可能なファクタによって互いに相殺される
ように行われる。専門用語でアルファブレンディングと
言う。これは透明な画像の表示をもたらす。
【００２８】プログラマブル論理構成要素１０が前記の
課題の全ての制御を引き受ける。これは例えばフィール
ドプログラマブルゲートアレイ（ＦＰＧＡ）として形成
されている。フィルター１１、１２及びオーバーラップ
ユニット１５並びに中間記憶装置１３は同様にＦＰＧＡ
内に存在する。ＲＡＭは外部構成要素として接続される
しかない。全システムはリアルタイムで操作され、その
場合制御システム１４のクロック速度即ちタクト速度が
本質的に入力及び出力の信号のクロック速度よりも本質
的にはやい。
【００２９】図２は配列２の別のビデオ信号処理システ
ムの実施例を示す。このシステムは配列１に対して外部
記憶装置が節約されるように実現化される。
【００３０】図２のシステムはグラフィック信号入力Ｄ
μp 、ビデオ信号入力Ｖin及びビデオ信号出力Ｖout か
らなる。ビデオ信号入力Ｖinは水平フィルター２１に接
続されている。水平フィルター２１の出力のほうに進む
ビデオデータ並びにグラフィック信号入力Ｄμp のほう
に進むグラフィックデータは中間記憶装置２３に供給さ
れる。中間記憶装置２３は図１と同様に外部記憶装置２
６に接続される。更に中間記憶装置２３はオーバーラッ
プ及びフィルターユニットとして一つのブロックと理解
されるオーバーラップユニット２５及び垂直フィルター
２２に接続されている。このオーバーラップ及びフィル
ターユニットは更にビデオ信号出力Ｖout に接続されて
いる。全ての構成要素、即ち水平フィルター、中間記憶
装置２３、外部記憶装置２６及びオーバーラップ及びフ
ィルターユニット２２及び２５は制御配線を介して制御
システム２４に接続されている。この制御システム２４
並びに外部記憶装置２６のほかの全ての他の構成要素が
プログラマブル論理構成要素２０に集成されている。こ
のプログラマブル論理構成要素２０は例えばＦＰＧＡと
して形成されている。
【００３１】この第２のシステムの場合、垂直フィルタ
ー２２においては入力においてフィルターブロックは行
われず出力においてオーバーラップユニット２５（レイ
ヤリングブロック）が行われる。存在する外部記憶装置
２６（ＲＡＭ）を一緒に使うことができるので、フィル
ターブロックにより追加の外部記憶装置１７（大抵ＲＡ
Ｍ）が問題になることはない。
【００３２】オーバーラップユニット２５（レイヤリン
グ計算ユニット）のハードウェアは第１の実施の形態と
同様である。制御ユニット２４は相応に変更されたプロ
グラマブル構成要素によって出力データを正しく算出す
ることを配慮するだけである。オーバーラップユニット
２５（レイヤリング計算ユニット）の垂直濾過への集成
された利用は動的に制御システム２４及び／又はマイク
ロプロセッサの外部の要求によって制御される。
【００３３】そのとき、入力及び出力データのタクト速
度に対して高められた計算機のタクト速度が利用し尽く
される。それは、外部記憶装置２６から種々の相殺され
るべき画像データをその帯域幅を損ねることなく迅速に
読みだすことを可能にする。更に、第１の実施の形態と
比べて垂直フィルター１１用計算機及び追加の外部記憶
装置１７が節約される。
【００３４】この構造は、インタレースプログレッシブ
変化に利用されるとき、記憶の節約は本質的に大きい。
インタレースプログレッシブ変化のとき各２８８列を有
する二つの半画像からの垂直フィルター２２によって５
７６列を有する全画像が得られる。この場合半画像、即
ち２８８列を中間記憶する可能性も与えられなければな
らない。配列１に従って、これは外部記憶装置１７並び
に外部記憶装置１６において可能でなければならない。
配列２を利用するとき、外部記憶装置２６における緩衝
は十分である。
【００３５】この配列２においてビデオ信号入力Ｖinの
ほうに進むビデオデータは先ず水平フィルター２１を用
いて他の行数を有するビデオデータに変換される。その
とき約５ ６個の画点が外部記憶装置２６に緩衝されな
ければならない。変換されたビデオデータは蔵信号入力
Ｄμp を介して供給されたグラフィックデータと共に中
間記憶装置２３を介して外部記憶装置２６に記録され
る。２つの画像をオーバーラップユニット２５を用いて
重ねるために完成した全画像のデータをファイルにいれ
なければなければならないので、個々のブロックにおい
て画像を重ね合わせるとき並びに垂直濾過を行うとき、
オーバーラップ及び濾過２２，２５が行われるのが有利
である。
【図面の簡単な説明】
【図１】配列１によるビデオ信号処理システムの第１の
実施例である。
【図２】配列２によるビデオ信号処理システムの第１の
実施例である。
【符号の説明】
１０ プログラマブル論理構成要素 １１ 水平フィルター １２ 垂直フィルター １３ 中間記憶装置 １４ 制御システム １５ オーバーラップユニット １６、１７ 外部記憶装置 ２０ プログラマブル論理構成要素 ２１ 水平フィルター ２２ 垂直フィルター ２３ 中間記憶装置 ２４ 制御システム ２５ オーバーラップユニット ２６ 外部記憶装置 Ｖin ビデオ信号入力 Ｖout ビデオ信号出力 Ｄμp グラフィック信号入力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス ザグコブ ドイツ連邦共和国 ドナウシンゲン 78166 ブラウンリンガーシュタイグ 14 (72)発明者 ゲルド マウテ ドイツ連邦共和国 ハウゼン オー ヴィ ー 78595 ヘールヴェーク 10 (72)発明者 ミハエル マイヤー ドイツ連邦共和国 フィリンゲン−シュヴ ェニンゲン 78054 アルントシュトラー セ 54 (72)発明者 ギュンター フーバー ドイツ連邦共和国 バート デュールハイ ム 78073 ローゼンシュトラーセ ３ (72)発明者 カール ビューラー ドイツ連邦共和国 コーンヴェストハイム 78073 ビクトリアシュトラーセ 22 (72)発明者 ベルンハルド ブログハマー ドイツ連邦共和国 テーネンブロン 78144 ゼーゲベンシュトラーセ ６

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 ビデオデータ及びグラフィックデータを
    処理するためのビデオ信号処理システムであって、 ａ） グラフィックデータが供給されるグラフィック信
    号入力Ｄμp と、 ｂ） 所定数の行と所定数の列を有するビデオ画像が一
    連のビデオデータの形態で供給されるビデオ信号入力
    （Ｖin）と、 ｃ） ビデオ信号出力（Ｖout ）と、 ｄ） ビデオ信号入力（Ｖin）に接続され、ビデオ信号
    入力（Ｖin）を介して受け取られるビデオデータを異な
    る行数及び／又は列数を有するビデオ画像に変換するの
    に適した水平フィルター（１１）及び垂直フィルター
    （１２）及び個々の画点及び／又は列を緩衝するのに適
    した第１の記憶装置（１７）を備えるフィルターユニッ
    トと、 ｅ） グラフィック信号入力（Ｄμp ）及びフィルター
    ユニット（１１、１２）に接続されており、グラフィッ
    ク信号入力Ｄμp 及びフィルターユニット（１１、１
    ２）を介して供給されるデータを中間記憶するのに適し
    た第２の記憶装置（１３）と、 ｆ） 前記第２の記憶装置に接続されており、第２の記
    憶装置（１３）を介して供給されるデータを記憶するの
    に適した第３の記憶装置（１６）と、 ｇ） 前記第２の記憶装置（１３）及びビデオ信号出力
    （Ｖout ）に接続され、第２の記憶装置（１３）を介し
    て供給されたグラフィックデータと濾過されたビデオデ
    ータを複合し、供給されたグラフィックデータと濾過さ
    れたビデオデータの重なりとして生じる一連のビデオデ
    ータがビデオ信号出力（Ｖout ）にあるようにするのに
    適したオーバーラップユニット（１５）を備えることを
    特徴とするビデオ信号処理システム。
  2. 【請求項２】 第１の記憶装置（１７）が外部ＲＡＭと
    して形成されていることを特徴とする請求項１に記載の
    ビデオ信号処理システム。
  3. 【請求項３】 第２の記憶装置（１３）がキャッシュと
    して形成されていることを特徴とする先行する請求項の
    何れか一項に記載のビデオ信号処理システム。
  4. 【請求項４】 第３の記憶装置（１６）が外部ＲＡＭと
    して形成されていることを特徴とする先行する請求項の
    何れか一項に記載のビデオ信号処理システム。
  5. 【請求項５】 グラフィック信号入力（Ｄμp ）に供給
    されたグラフィックデータが例えばマイクロプロセッサ
    からのビットマップであることを特徴とする先行する請
    求項の何れか一項に記載のビデオ信号処理システム。
  6. 【請求項６】 フィルターユニット（１１，１２）、記
    憶装置（１７，１３，１６）及びオーバーラップユニッ
    ト（１５）が、ビデオ及びグラフィック信号処理を制御
    するのに適した第１の制御システム（１４）に接続され
    ていることを特徴とする先行する請求項の何れか一項に
    記載のビデオ信号処理システム。
  7. 【請求項７】 ビデオ信号処理システムがリアルタイム
    で操作され、その場合において、第１の制御システム
    （１４）のタクト振動数(Taktfrequenz)がビデオ信号入
    力（Ｖin）及び／又はビデオ信号出力（Ｖout ）におけ
    る信号のタクト振動数よりも高いことを特徴とする先行
    する請求項の何れか一項に記載のビデオ信号処理システ
    ム。
  8. 【請求項８】 第１の制御システム（１４）がマイクロ
    プロセッサであることを特徴とする請求項６又は７に記
    載のビデオ信号処理システム。
  9. 【請求項９】 ビデオデータをグラフィックデータに処
    理するためのビデオ信号処理システムであって、 ａ） グラフィックデータが供給されるグラフィック信
    号入力Ｄμp と、 ｂ） 所定数の行と所定数の列を有するビデオ画像が一
    連のビデオデータの形態で供給されるビデオ信号入力
    （Ｖin）と、 ｃ） ビデオ信号出力（Ｖout ）と、 ｄ） ビデオ信号入力（Ｖin）に接続され、ビデオ信号
    入力（Ｖin）を介して受け取られるビデオデータを異な
    る行数を有するビデオ画像に変換するのに適した水平フ
    ィルター（２１）と、 ｅ） グラフィック信号入力（Ｄμp ）及び水平フィル
    ター（２１）に接続されており、グラフィック信号入力
    Ｄμp 及び水平フィルター（２１）を介して供給される
    データを中間記憶するのに適した第４の記憶装置（２
    ３）と、 ｆ） 前記第４の記憶装置（２３）に接続されており、
    第４の記憶装置（２３）を介して供給されるデータを記
    憶するのに適した第５の記憶装置（２６）と、 ｇ） 前記第４の記憶装置（２３）及びビデオ信号出力
    （Ｖout ）に接続されているオーバーラップ及びフィル
    ターユニットを備え、その場合において前記オーバーラ
    ップ及びフィルターユニットは、第４の記憶装置（２
    ３）を介して供給されたビデオデータを他の列数を有す
    るビデオ画像に変換するのに適した垂直フィルター（２
    ２）及び第４の記憶装置（２３）を介して供給されたグ
    ラフィックデータと濾過されたビデオデータを複合し、
    供給されたグラフィックデータと濾過されたビデオデー
    タの重なりとして生じる一連のビデオデータがビデオ信
    号出力（Ｖout ）にあるようにするのに適したオーバー
    ラップユニット（２５）を備えることを特徴とするビデ
    オ信号処理システム。
  10. 【請求項１０】 第４の記憶装置（２３）がキャッシュ
    として形成されていることを特徴とする請求項９に記載
    のビデオ信号処理システム。
  11. 【請求項１１】 第５の記憶装置（２６）がＲＡＭとし
    て形成されていることを特徴とする請求項９又は１０に
    記載のビデオ信号処理システム。
  12. 【請求項１２】 グラフィック信号出力（Ｖout ）に供
    給されたグラフィックデータが例えばマイクロプロセッ
    サからのビットマップであることを特徴とする請求項９
    乃至１１の何れか一項に記載のに記載のビデオ信号処理
    システム。
  13. 【請求項１３】 水平フィルター（２１）、第４及び第
    ５の記憶装置（２３、２６）並びにオーバーラップ及び
    フィルターユニット（２２、２５）がビデオ及びグラフ
    ィック信号処理装置を制御するのに適した第２の制御シ
    ステム（２４）に接続されていることを特徴とする請求
    項９乃至１２の何れか一項に記載のビデオ信号処理シス
    テム。
  14. 【請求項１４】 第２の制御システム（２４）のタクト
    振動数がビデオ信号入力（Ｖin）及び／又はビデオ信号
    出力（Ｖout ）における信号のタクト振動数よりも高い
    ことを特徴とする請求項９乃至１３の何れか一項に記載
    のビデオ信号処理システム。
  15. 【請求項１５】 第２の制御システム（２４）がマイク
    ロプロセッサであることを特徴とする先行する請求項１
    ３又は１４に記載のビデオ信号処理システム。
  16. 【請求項１６】 ビデオ信号処理システムがインタレー
    スプログレッシブ変化(Interlace-Progressive-Wandlun
    g)に利用されることを特徴とする請求項９乃至１５の何
    れか一項に記載のビデオ信号処理システム。
  17. 【請求項１７】 ビデオデータ及びグラフィックデータ
    の処理用ビデオ信号処理方法であって、 ａ） グラフィック信号入力（Ｄμp ）にグラフィック
    データが供給され、 ｂ） ビデオ信号入力（Ｖin）に、所定数の行と所定数
    の列を有するビデオ画像が一連のビデオデータの形態で
    供給され、 ｃ） ビデオ信号出力（Ｖout ）に、処理されたビデオ
    データ及びグラフィックが再び取り出され、 ｄ） フィルターユニット（１１、１２）で、ビデオ信
    号入力（Ｖin）を介して供給されたデータが他の行数及
    び／又は列数を有するビデオ画像に変換され、個々の画
    点及び／又は列は第１の記憶装置（１７）に緩衝され、 ｅ） 第２の記憶装置（１３）に、ビデオ信号入力（Ｖ
    in）を介して供給されたグラフィックデータ及びフィル
    ターユニット（１１、１２）により変換されたビデオデ
    ータが緩衝され、 ｆ） 第３の記憶装置（１６）に、第２の記憶装置（１
    ３）を介して供給されたデータが記憶され、 ｇ） オーバーラップユニット（１５）で、第２の記憶
    装置（１３）を介して供給されたグラフィックデータ及
    び濾過されたビデオデータが複合され、ビデオ信号出力
    （Ｖout ) に、供給されたグラフィックデータと濾過さ
    れたビデオデータの重なりとして生じる一連のビデオデ
    ータがビデオ信号出力（Ｖout ）にあるようにすること
    を特徴とするとを特徴とするビデオ信号処理方法。
  18. 【請求項１８】 ビデオデータ及びグラフィックデータ
    の処理用ビデオ信号処理方法であって、 ａ） グラフィック信号入力Ｄμp にグラフィックデー
    タが供給され、 ｂ） ビデオ信号入力（Ｖin）に、所定数の行と所定数
    の列を有するビデオ画像が一連のビデオデータの形態で
    供給され、 ｃ） ビデオ信号出力（Ｖout ）に、処理されたビデオ
    データ及びグラフィックが再び取り出され、 ｄ） 水平フィルター（２１）で、ビデオ信号入力（Ｖ
    in）を介して供給されたデータが他の行数を有するビデ
    オ画像に変換され、 ｅ） 第４の記憶装置（２３）で、グラフィック信号入
    力（Ｖin）及び水平フィルター（２１）を介して供給さ
    れたデータが中間記憶され、 ｆ） 第５の奇異奥装置（２６）において第４の記憶装
    置（２３）を介して供給されたデータが記憶され、 ｇ） オーバーラップ及びフィルターユニット（２２、
    ２５）において、前記第４の記憶装置（２３）を介して
    供給されたビデオデータが他の列数を有するビデオ画像
    に変換され、第４の記憶装置（２３）を介して供給され
    たグラフィックデータ及び濾過されたビデオデータが、
    供給されたグラフィックデータと濾過されたビデオデー
    タの重なりとして生じる一連のビデオデータがビデオ信
    号出力（Ｖout ）にあるように複合されることを特徴と
    するとするビデオ信号処理方法。
JP2000390024A 1999-12-23 2000-12-22 ビデオ信号処理システム及びビデオ信号処理方法 Expired - Lifetime JP3644890B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19962730.4 1999-12-23
DE19962730A DE19962730C2 (de) 1999-12-23 1999-12-23 Videosignalverarbeitungssystem bzw. Videosignalverarbeitungsverfahren

Publications (2)

Publication Number Publication Date
JP2001222270A true JP2001222270A (ja) 2001-08-17
JP3644890B2 JP3644890B2 (ja) 2005-05-11

Family

ID=7934310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000390024A Expired - Lifetime JP3644890B2 (ja) 1999-12-23 2000-12-22 ビデオ信号処理システム及びビデオ信号処理方法

Country Status (4)

Country Link
US (3) US6714256B2 (ja)
EP (1) EP1133173A3 (ja)
JP (1) JP3644890B2 (ja)
DE (1) DE19962730C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015412B1 (ko) 2003-01-17 2011-02-22 톰슨 라이센싱 비디오 신호를 생성하는 방법 및 전자장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1328114A1 (en) * 2002-01-10 2003-07-16 Canal+ Technologies Société Anonyme Image resolution management in a receiver/decoder
GB2390949A (en) * 2002-07-17 2004-01-21 Sony Uk Ltd Anti-aliasing of a foreground image to be combined with a background image
KR100657276B1 (ko) * 2004-08-30 2006-12-14 삼성전자주식회사 영상 출력 제어 장치 및 영상 출력 제어 방법
TWI244342B (en) * 2004-10-12 2005-11-21 Beyond Innovation Tech Co Ltd Method and apparatus for image timing convert
US20060158557A1 (en) * 2005-01-20 2006-07-20 Shang-Chieh Wen Method and apparatus for video processing
US20130083047A1 (en) * 2011-09-29 2013-04-04 Prashant Shamarao System and method for buffering a video signal
CN111479034A (zh) * 2019-01-24 2020-07-31 上海骄阳文化传播有限公司 一种基于fpga的视频处理系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8902516A (nl) * 1989-10-11 1991-05-01 Philips Nv Ontvanger van televisie signalen.
US5402147A (en) * 1992-10-30 1995-03-28 International Business Machines Corporation Integrated single frame buffer memory for storing graphics and video data
US5473382A (en) * 1992-11-04 1995-12-05 Hitachi, Ltd. Video signal converting apparatus for converting an interlace video signal into a non-interlace video signal for reduction
US5404437A (en) * 1992-11-10 1995-04-04 Sigma Designs, Inc. Mixing of computer graphics and animation sequences
DE69422324T2 (de) * 1993-03-29 2000-07-27 Koninkl Philips Electronics Nv Speicherarchitektur mit Fenstern zum Bildkompilieren
US5469223A (en) * 1993-10-13 1995-11-21 Auravision Corporation Shared line buffer architecture for a video processing circuit
DE69423418T2 (de) * 1993-11-02 2000-09-21 Texas Instruments Inc Vorrichtung und Verfahren für graphische Daten für Fernsehempfänger
US5687693A (en) * 1994-07-29 1997-11-18 Caterpillar Inc. Hydraulically-actuated fuel injector with direct control needle valve
US6014125A (en) * 1994-12-08 2000-01-11 Hyundai Electronics America Image processing apparatus including horizontal and vertical scaling for a computer display
US5969770A (en) * 1995-05-24 1999-10-19 Thomson Consumer Electronics, Inc., Animated "on-screen" display provisions for an MPEG video signal processing system
EP0789882B1 (en) * 1995-07-21 2000-10-04 Koninklijke Philips Electronics N.V. Multi-media processor architecture with high performance-density
US5587742A (en) * 1995-08-25 1996-12-24 Panasonic Technologies, Inc. Flexible parallel processing architecture for video resizing
US6064450A (en) * 1995-12-06 2000-05-16 Thomson Licensing S.A. Digital video preprocessor horizontal and vertical filters
US6256068B1 (en) * 1996-05-08 2001-07-03 Matsushita Electric Industrial Co., Ltd. Image data format conversion apparatus
US6023262A (en) * 1996-06-28 2000-02-08 Cirrus Logic, Inc. Method and apparatus in a computer system to generate a downscaled video image for display on a television system
JP3742167B2 (ja) * 1996-12-18 2006-02-01 株式会社東芝 画像表示制御装置
JP2000023061A (ja) * 1998-07-02 2000-01-21 Sony Corp テレビジョン受信機
US6064437A (en) * 1998-09-11 2000-05-16 Sharewave, Inc. Method and apparatus for scaling and filtering of video information for use in a digital system
US6411333B1 (en) * 1999-04-02 2002-06-25 Teralogic, Inc. Format conversion using patch-based filtering
US6542196B1 (en) * 1999-11-05 2003-04-01 Lsi Logic Corporation Adaptive field pairing system for de-interlacing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015412B1 (ko) 2003-01-17 2011-02-22 톰슨 라이센싱 비디오 신호를 생성하는 방법 및 전자장치

Also Published As

Publication number Publication date
US20040263691A1 (en) 2004-12-30
EP1133173A3 (de) 2005-02-16
EP1133173A2 (de) 2001-09-12
DE19962730C2 (de) 2002-03-21
US7227584B2 (en) 2007-06-05
US6714256B2 (en) 2004-03-30
DE19962730A1 (de) 2001-07-12
US20010017669A1 (en) 2001-08-30
JP3644890B2 (ja) 2005-05-11

Similar Documents

Publication Publication Date Title
US8004542B2 (en) Video composition apparatus, video composition method and video composition program
JP4263190B2 (ja) 映像合成回路
JP4647280B2 (ja) 表示装置
JP2008244981A (ja) 映像合成装置および映像出力装置
JP3541845B1 (ja) プロジェクタの画像補正方法及びプロジェクタ
JP2001222270A (ja) ビデオ信号処理システム及びビデオ信号処理方法
US20120237123A1 (en) Image processor and image processing method
US20050134737A1 (en) Video signal processing apparatus
US7864184B2 (en) Image processing device, image processing system, image processing method, computer program, and semiconductor device
US6741263B1 (en) Video sampling structure conversion in BMME
JP4746912B2 (ja) 画像信号処理回路および画像表示装置
JP4487804B2 (ja) 画像信号変換方法及び画像信号変換装置
JP2007020112A (ja) 映像信号処理装置、映像信号処理方法および撮像装置
JP3096756B2 (ja) 画像変換装置
JP3258723B2 (ja) マルチビジョンシステム
JPH06292152A (ja) 映像信号変換装置
JPH03289700A (ja) グラフィック表示装置
JPH1169258A (ja) マルチチャンネル表示装置
JP2005017610A (ja) オンスクリーン表示装置およびオンスクリーン表示方法
JP2007298539A (ja) 画像処理システム
JPH03107996A (ja) マトリクス型表示装置の駆動回路
JPH04141787A (ja) カラー画像の拡大／縮少方式
JP2001169311A (ja) 画像比較装置
JPH06113222A (ja) 画像文字データ演算装置
JP2001251591A (ja) アスペクト比変換回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3644890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term