JP2007292857A - 画像処理装置及び画像処理方法 - Google Patents

画像処理装置及び画像処理方法 Download PDF

Info

Publication number
JP2007292857A
JP2007292857A JP2006118001A JP2006118001A JP2007292857A JP 2007292857 A JP2007292857 A JP 2007292857A JP 2006118001 A JP2006118001 A JP 2006118001A JP 2006118001 A JP2006118001 A JP 2006118001A JP 2007292857 A JP2007292857 A JP 2007292857A
Authority
JP
Japan
Prior art keywords
image data
format
display
video memory
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006118001A
Other languages
English (en)
Inventor
Mitsuhiro Motome
光弘 本目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2006118001A priority Critical patent/JP2007292857A/ja
Publication of JP2007292857A publication Critical patent/JP2007292857A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

【課題】様々なフォーマットの画像を自由に階層表示することが可能な画像処理装置を提供する。
【解決手段】画像処理装置1内のDPU106は、CPU2からCOPYコマンドを入力し、ビデオメモリ3上の第一の画像データを同じビデオメモリ3上の第二の画像データのフォーマットに変換する。DPU106は、フォーマット変換後の第一の画像データと第二の画像データとを加算する。OSDプレーンコントローラ107は、加算後の画像データを一つの表示プレーンで表示させるOSDデータとしてPDC108に出力する。PDC108は、複数の表示プレーン間の優先順位及びαブレンディングの設定等に基づいて半透明制御を行い、映像入力にOSD画像を同期させてモニタへ出力する。
【選択図】図1

Description

本発明は、階層表示が可能な画像処理装置及び画像処理方法に関する。
従来、モニタ上にOSD(On Screen Display)画像、ビデオキャプチャ画像等を階層表示する画像処理装置においては、各階層の表示プレーンを重ね合わせて同時に表示する機能を備えたものが知られている。このような画像処理装置では、複数の表示プレーンを重ね合わせる際に透明色制御及びαブレンディング等の半透明制御が行われる。
OSD画像のデータフォーマットにはIndex、RGB565、ARGB6888等が知られているが、一般的に1つの表示プレーンに表示可能な画像のフォーマットは1種類に限られている。なぜなら、通常、1つの表示プレーンは、1つの矩形状の表示データに対して拡大・縮小等の処理を施して表示面を形成するものであり、1つの表示プレーンが複数の矩形状表示データを扱うことがなかったからである。
特開2005−257886号公報 特開2004−147285号公報 特開2005−215252号公報
したがって、上記従来の画像処理装置では、複数のフォーマットのOSD画像を表示する際には、OSD画像のフォーマット毎に別々の表示プレーンを使用しなければならない。そのため、限られた表示プレーンで多くの矩形状のOSD画像、さらには、それらが互いにフォーマットが異なる場合のOSD画像を同時に表示する場合に、階層表示による描画の自由度が制限されるという課題があった。なお、表示プレーンは、1表示面を形成するハードウェアそのものであり、表示プレーンを増設するということは、装置の大型化・複雑化・高価格化を意味する。
本発明は上記事情を考慮してなされたもので、その目的は、多くの矩形状の画像、さらには、様々なフォーマットの画像を自由に階層表示することが可能な画像処理装置を提供することにある。
本発明は上記の課題を解決するためになされたもので、請求項1に記載の発明は、ビデオメモリに記憶された所定フォーマットの一つの矩形領域の画像データを読み出して、表示する表示プレーンを複数用いて階層表示を行う画像処理装置において、前記ビデオメモリに記憶された第一の画像データを読み出して、該第一の画像データのフォーマットを前記ビデオメモリに記憶された第二の画像データのフォーマットに変換するフォーマット変換手段と、前記フォーマット変換手段でフォーマットを変換した前記第一の画像データを、前記第二の画像データを含む矩形領域に書き込む書き込み手段と、前記第一の画像データと前記第二の画像データとを含む前記矩形領域の画像データを一つの表示プレーンで表示させる表示制御手段とを具備することを特徴とする。
また、請求項2に記載の発明は、ビデオメモリに記憶された所定フォーマットの一つの矩形領域の画像データを読み出して、表示する表示プレーンを複数用いて階層表示を行う画像処理装置において、前記ビデオメモリに記憶された第一の画像データを読み出して、該第一の画像データのフォーマットを前記ビデオメモリに記憶された第二の画像データのフォーマットに変換するフォーマット変換手段と、前記フォーマット変換手段でフォーマットを変換した前記第一の画像データを、前記第二の画像データを含む矩形領域に書き込む書き込み手段と、前記書き込み手段で書き込む際に、前記第一の画像データと前記第二の画像データとで互いに重なり合う部分については書き込みに先行して加算処理を行う加算手段と、前記第一の画像データと前記第二の画像データとを含む前記矩形領域の画像データを一つの表示プレーンで表示させる表示制御手段とを具備することを特徴とする。
また、請求項3に記載の発明は、請求項2に記載の発明において、前記加算手段は、画像データの加算時に透明色制御又は半透明制御を行うことを特徴とする。
また、請求項4に記載の発明は、ビデオメモリに記憶された所定フォーマットの一つの矩形領域の画像データを読み出して、表示する表示プレーンを複数用いて階層表示を行う画像処理方法において、前記ビデオメモリに記憶された第一の画像データを読み出して、該第一の画像データのフォーマットを前記ビデオメモリに記憶された第二の画像データのフォーマットに変換するフォーマット変換手順と、前記フォーマット変換手順でフォーマットを変換した前記第一の画像データを、前記第二の画像データを含む矩形領域に書き込む書き込み手順と、前記第一の画像データと前記第二の画像データとを含む前記矩形領域の画像データを一つの表示プレーンで表示させる表示制御手順とを具備することを特徴とする。
また、請求項5に記載の発明は、ビデオメモリに記憶された所定フォーマットの一つの矩形領域の画像データを読み出して、表示する表示プレーンを複数用いて階層表示を行う画像処理方法において、前記ビデオメモリに記憶された第一の画像データを読み出して、該第一の画像データのフォーマットを前記ビデオメモリに記憶された第二の画像データのフォーマットに変換するフォーマット変換手順と、前記フォーマット変換手順でフォーマットを変換した前記第一の画像データを、前記第二の画像データを含む矩形領域に書き込む書き込み手順と、前記書き込み手順で書き込む際に、前記第一の画像データと前記第二の画像データとで互いに重なり合う部分については書き込みに先行して加算処理を行う加算手順と、前記第一の画像データと前記第二の画像データとを含む前記矩形領域の画像データを一つの表示プレーンで表示させる表示制御手順とを具備することを特徴とする。
本発明によれば、ビデオメモリ上の画像データに対してフォーマット変換を行い、同じフォーマットの他の画像データと一つの表示プレーンに表示させることが可能であるため、仮想的に表示プレーンの数を増やすことができる。したがって、多くの画像データ、さらには様々なフォーマットの画像データを用いて自由に階層表示を行うことができる。
また、画像処理装置でフォーマット変換を行うことで、画像データを予め特定のフォーマットに変換する必要がない。さらに、画像データを加算する際に透明色制御及び半透明制御を行うことで、仮想的な表示プレーンによる描画の自由度が増す。
以下、図面を参照して本発明の実施形態について説明する。
図1は、本発明の一実施形態に係るVDP(Video Display Processor:画像処理装置)の構成を示す構成図である。図1において、VDP1は映像入力をキャプチャし、ビデオメモリ3に書き込んだ後に表示解像度に合わせてモニタ(図示せず)に表示させるものである。また、VDP1はCPU(Central Processing Unit)2から描画コマンドを入力し映像入力に対するOSD表示を行う機能を備える。
本実施形態では、描画コマンドとしてLINEコマンド、FILLコマンド、COPYコマンドの3種類を使用する。LINEコマンドは始点と終点を指定して直線の描画を行うためのコマンドであり、FILLコマンドは矩形領域を指定して塗りつぶしを行うためのコマンドである。
COPYコマンドは、転送元のアドレスと転送先のアドレスとを指定してビデオメモリ空間内でデータのコピーを行うためのコマンドである。さらに、COPYコマンドにはフォーマット変換を指定する情報と透明色制御及びαブレンディングの設定情報も含まれる。COPYコマンドによるフォーマット変換、透明色制御及びαブレンディングの処理に関する詳細は後述する。
VDP1内のCPUインターフェースモジュール101は、CPU2との間の通信を司るものであり、CPU2から入力した描画コマンドをDPU106に出力する機能や、CPU2からビデオメモリ3へのアクセスを制御する機能を備える。VRAMインターフェースモジュール102は、VDP1内の各部からビデオメモリ3へのアクセスを制御するものである。
VDU(Video Decoder Unit)103は、アナログ映像信号を入力し、デジタル映像データへと変換するものである。VCC(Video Capture Controller)104は、VDC103から出力されるデジタル映像データ又は外部から直接デジタルデータとして入力される映像データのキャプチャを行い、ビデオメモリ3に書き込むものである。なお、VDU103のデコーダ回路及びVCC104のキャプチャ回路はそれぞれ2回路ずつ備えており、2チャネルの映像入力を同時にキャプチャすることができる。
CPC(Capture Plane Controller)105は、ビデオメモリ3から映像データを読み込みPDC108へと出力するものである。DPU(Drawing Processor Unit)106は、CPUインターフェースモジュール101から入力した描画コマンドを解釈し、ビデオメモリ3内に直線や矩形を描画したり、描画したデータに対して所定の処理を行うものである。なお、CPU2は、描画コマンドを使わずに直接ビデオメモリ3内に描画することもできる。
OSDプレーンコントローラ107は、OSD画像として表示させるデータをビデオメモリ3から読み出し、PDC108へ出力するものである。PDC(Pixel Data Controller)108は、外部から入力されたデジタル映像と、VDU103でデコード後のデジタル映像と、CPC105から出力されるキャプチャ映像と、OSDプレーンコントローラ107から出力されるOSD画像とを入力し、各プレーンのフォーマットを統一し、表示の優先順位及びαブレンディングの設定等に基づいて合成処理を行うものである。なお、「表示プレーン」の用語は、1つの矩形状表示データを外部表示装置の所定の場所に、所定のサイズで表示するために必要な全ての構成を包括したものを示し、あるいは外部表示装置に供給される表示データそのものを示す。
VDP1では、映像入力を表示するバックドロップ面と、キャプチャ映像を表示する2つの表示プレーンと、OSD画像を表示する2つの表示プレーンの4つの表示プレーンによる階層表示が可能であり、PDC108は4つの表示プレーンとバックドロップ面の合成処理を行う。
PDC108は、合成後のデジタル画像をそのまま外部に出力すると同時に、DAC(Digital-to-Analog Converter)109を介してアナログ映像信号を出力する。CRTコントローラ110は、モニタで表示する際のタイミング信号を出力し、また、モニタ表示に関する情報をVDP1内の各部へ出力する。クロックジェネレータ111は、VDP1内の各部で使用するクロックを生成するものである。
次に、上述した実施形態の動作を、図2及び図3を参照して説明する。
図2は、図1のビデオメモリ3上のメモリ空間における画像データの配置を示す図であり、1つの表示プレーンでビデオメモリ3内の複数の画像データを表示させる場合の一例である。
図2において、符号20は表示プレーン1で表示させる矩形状の画像データを記憶するビデオメモリ領域であり、RGB565フォーマットの画像データが記憶される。bitmap1及びbitmap3の画像データはRGB565フォーマットの画像データであり、bitmap2の画像データはIndexフォーマットの画像データである。
以下、上記3つの画像データをOSDとして表示プレーン1で表示させる際に、DPU106及びOSDプレーンコントローラ107で行われる処理に関して説明する。
bitmap1の画像データに対しては、DPU106はCPU2からCOPYコマンドを入力し、bitmap1の画像データをビデオメモリ3から読み出し、ビデオメモリ領域20内の領域201に画像データを書き込む(書き込み手段)。DPU106は、bitmap1の画像データのフォーマット変換は行わない。
一方、bitmap2の画像データに対しては、DPU106はCPU2からCOPYコマンドを入力し、bitmap2の画像データをビデオメモリ3から読み出して、Indexフォーマットからbitmap1及びbitmap3の画像データと同じRGB565フォーマットへと図示していないカラーパレット(変換テーブル)を使用して変換を行う(フォーマット変換手段)。DPU106は、RGB565フォーマットに変換後の画像データをビデオメモリ領域20内の領域202に書き込む(書き込み手段)。
bitmap3の画像データに対しては、DPU106はCPU2からCOPYコマンドを入力し、bitmap3の画像データをビデオメモリ3から読み出して、ビデオメモリ領域20内の領域203に画像データを書き込む(書き込み手段)。DPU106は、bitmap3の画像データのフォーマット変換は行わない。
DPU106によるビデオメモリ領域20へのコピー処理(上述した読み出し、フォーマット変換及び書き込みの処理)が終了すると、ビデオメモリ領域20内の画像データは全てRGB565フォーマットとなる。OSDプレーンコントローラ107は、ビデオメモリ領域20内の画像データを表示プレーン1で表示させる1つの矩形状のデータとして表示に対応したタイミングでPDC108へ出力する(表示制御手段)。
図2では、DPU106が表示プレーン1で表示させるデータ領域にコピーする際に画像データのフォーマット変換を行いビデオメモリ領域20にコピーすることで、フォーマットの異なるbitmap1〜bitmap3の3つの画像データを1つのフォーマットに統一することが可能となる。3つの画像データを1つの表示プレーンで表示させることで、表示プレーンの数を仮想的に3つに増やすことができる。
図2は1つの表示プレーンでビデオメモリ3内の複数の画像データを表示させる例であるが、続いて、1つの表示プレーンで1つの画像データを表示させる場合について図3を参照して説明する。
図3において、ビデオメモリ3上には画像データが3つ配置されており、bitmap4及びbitmap6はRGB565フォーマットの画像データ、bitmap5はIndexフォーマットの画像データである。
以下、上記3つの画像データをOSDとして表示プレーン1及び表示プレーン2で表示させる際に、DPU106及びOSDプレーンコントローラ107で行われる処理に関して説明する。
bitmap4の画像データに対しては、OSDプレーンコントローラ107は表示プレーン1で表示させる1つの矩形状のデータとしてPDC108へ出力する。一方、bitmap5の画像データに対しては、DPU106はCPU2からCOPYコマンドを入力し、bitmap5の画像データをビデオメモリ3から読み出して、IndexフォーマットからRGB565フォーマットへと変換を行う(フォーマット変換手段)。
DPU106は、RGB565フォーマットに変換後のbitmap5の画像データを、COPYコマンドで指定された透明色制御及びαブレンディング(半透明制御)のパラメータに基づいて、RGB565フォーマットの画像データであるbitmap6と加算する(加算手段)。DPU106による加算は、bitmap5の画像データとbitmap6の画像データとでその表示領域が重なり合う部分について行えばよい。DPU106は、加算終了後の画像データをビデオメモリ3に書き込む(書き込み手段)。
続いて、OSDプレーンコントローラ107は加算後のbitmap6の画像データを表示プレーン2で表示させる1つの矩形状のデータとして表示に対応したタイミングでPDC108へ出力する(表示制御手段)。PDC108は、表示プレーン1と表示プレーン2のデータに透明色制御、αブレンディング等の処理を行い、モニタへ出力する。
図3では、DPU106がbitmap5の画像データをフォーマット変換しbitmap6の画像データと加算することでフォーマットの異なる2つの画像データを、1つの表示プレーンで表示することが可能となる。
したがって、表示プレーン1,2の2つでbitmap4〜bitmap6の3つの画像データを表示することが可能となり、表示プレーンの数が仮想的に3つに増える。さらに、DPU106が画像データを加算する際に透明色制御及びαブレンディングの処理も行うことで、仮想的な表示プレーンによる描画の自由度が増す。
以上述べたように、本実施形態ではDPU106がビデオメモリ3上の画像データに対してフォーマット変換を行うことで、1つの表示プレーンで複数のフォーマットの画像データを表示することが可能となり、仮想的に表示プレーンの数を増やすことができる。
また、DPU106でフォーマット変換を伴うコピー処理を行うことで、OSDとして表示する画像データのフォーマットを気にせずに、一旦、ビデオメモリに描画した後に、様々なフォーマットの画像データを自由に合成させることができる。
また、本実施形態は仮想的に表示プレーンの数を増やすものであり、実際にOSDコントローラ107やPDC108で扱う表示プレーンの数を増やすものではないため、OSDプレーンコントローラ107やPDC108に回路を追加する必要がなく、低コストで実現できる。
以上、本発明の実施形態を詳述してきたが、具体的な構成は本実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
本発明は、複数の表示プレーンを用いて階層表示が可能な画像処理装置に用いて好適である。
本発明の一実施形態に係る画像処理装置の構成を示す構成図である。 1つの表示プレーンで複数の画像データを表示させる場合において、図1のビデオメモリ3における画像データの配置を示す図である。 1つの表示プレーンで1つの画像データを表示させる場合において、図1のビデオメモリ3における画像データの配置を示す図である。
符号の説明
1…VDP(画像処理装置)、2…CPU、3…ビデオメモリ、101…CPUインターフェースモジュール、102…VRAMインターフェースモジュール、103…VDU、104…VCC、105…CPC、106…DPU、107…OSDプレーンコントローラ、108…PDC、109…DAC、110…CRTコントローラ、111…クロックジェネレータ

Claims (5)

  1. ビデオメモリに記憶された所定フォーマットの一つの矩形領域の画像データを読み出して、表示する表示プレーンを複数用いて階層表示を行う画像処理装置において、
    前記ビデオメモリに記憶された第一の画像データを読み出して、該第一の画像データのフォーマットを前記ビデオメモリに記憶された第二の画像データのフォーマットに変換するフォーマット変換手段と、
    前記フォーマット変換手段でフォーマットを変換した前記第一の画像データを、前記第二の画像データを含む矩形領域に書き込む書き込み手段と、
    前記第一の画像データと前記第二の画像データとを含む前記矩形領域の画像データを一つの表示プレーンで表示させる表示制御手段と
    を具備することを特徴とする画像処理装置。
  2. ビデオメモリに記憶された所定フォーマットの一つの矩形領域の画像データを読み出して、表示する表示プレーンを複数用いて階層表示を行う画像処理装置において、
    前記ビデオメモリに記憶された第一の画像データを読み出して、該第一の画像データのフォーマットを前記ビデオメモリに記憶された第二の画像データのフォーマットに変換するフォーマット変換手段と、
    前記フォーマット変換手段でフォーマットを変換した前記第一の画像データを、前記第二の画像データとを含む矩形領域に書き込む書き込み手段と、
    前記書き込み手段で書き込む際に、前記第一の画像データと前記第二の画像データとで互いに重なり合う部分については書き込みに先行して加算処理を行う加算手段と、
    前記第一の画像データと前記第二の画像データとを含む前記矩形領域の画像データを一つの表示プレーンで表示させる表示制御手段と
    を具備することを特徴とする画像処理装置。
  3. 前記加算手段は、画像データの加算時に透明色制御又は半透明制御を行うことを特徴とする請求項2に記載の画像処理装置。
  4. ビデオメモリに記憶された所定フォーマットの一つの矩形領域の画像データを読み出して、表示する表示プレーンを複数用いて階層表示を行う画像処理方法において、
    前記ビデオメモリに記憶された第一の画像データを読み出して、該第一の画像データのフォーマットを前記ビデオメモリに記憶された第二の画像データのフォーマットに変換するフォーマット変換手順と、
    前記フォーマット変換手順でフォーマットを変換した前記第一の画像データを、前記第二の画像データを含む矩形領域に書き込む書き込み手順と、
    前記第一の画像データと前記第二の画像データとを含む前記矩形領域の画像データを一つの表示プレーンで表示させる表示制御手順と
    を具備することを特徴とする画像処理方法。
  5. ビデオメモリに記憶された所定フォーマットの一つの矩形領域の画像データを読み出して、表示する表示プレーンを複数用いて階層表示を行う画像処理方法において、
    前記ビデオメモリに記憶された第一の画像データを読み出して、該第一の画像データのフォーマットを前記ビデオメモリに記憶された第二の画像データのフォーマットに変換するフォーマット変換手順と、
    前記フォーマット変換手順でフォーマットを変換した前記第一の画像データを、前記第二の画像データを含む矩形領域に書き込む書き込み手順と、
    前記書き込み手順で書き込む際に、前記第一の画像データと前記第二の画像データとで互いに重なり合う部分については書き込みに先行して加算処理を行う加算手順と、
    前記第一の画像データと前記第二の画像データとを含む前記矩形領域の画像データを一つの表示プレーンで表示させる表示制御手順と
    を具備することを特徴とする画像処理方法。
JP2006118001A 2006-04-21 2006-04-21 画像処理装置及び画像処理方法 Pending JP2007292857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006118001A JP2007292857A (ja) 2006-04-21 2006-04-21 画像処理装置及び画像処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006118001A JP2007292857A (ja) 2006-04-21 2006-04-21 画像処理装置及び画像処理方法

Publications (1)

Publication Number Publication Date
JP2007292857A true JP2007292857A (ja) 2007-11-08

Family

ID=38763565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006118001A Pending JP2007292857A (ja) 2006-04-21 2006-04-21 画像処理装置及び画像処理方法

Country Status (1)

Country Link
JP (1) JP2007292857A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007293456A (ja) * 2006-04-21 2007-11-08 Yamaha Corp 画像処理装置
JP2018066925A (ja) * 2016-10-21 2018-04-26 日本アビオニクス株式会社 マルチレイヤ画像合成装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003259213A (ja) * 2002-02-28 2003-09-12 Sanyo Electric Co Ltd 画像処理装置および画像処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003259213A (ja) * 2002-02-28 2003-09-12 Sanyo Electric Co Ltd 画像処理装置および画像処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007293456A (ja) * 2006-04-21 2007-11-08 Yamaha Corp 画像処理装置
JP2018066925A (ja) * 2016-10-21 2018-04-26 日本アビオニクス株式会社 マルチレイヤ画像合成装置

Similar Documents

Publication Publication Date Title
JP2002118738A5 (ja) 画像表示装置及び方法、並びに記憶媒体
JPWO2008093391A1 (ja) 画像表示装置及び画像表示方法
JP2007214659A (ja) Osd装置
JP2007293457A (ja) 画像処理装置
JP2007292857A (ja) 画像処理装置及び画像処理方法
JP2010038938A (ja) 投写型表示装置、画像投写表示方法およびコンピュータプログラム
JP2012032456A (ja) 画像処理装置
JP2008305030A (ja) 合成画像生成装置
JPH11272846A (ja) 図形表示装置
JP2007011485A (ja) 画像データの取得方法、画像データ取得装置、およびプログラム
JP3862976B2 (ja) 表示機構
JP3838900B2 (ja) 多画面表示装置とその表示方法
JP4862470B2 (ja) 画像処理装置
JP4887885B2 (ja) 画像処理装置
JP2002369092A (ja) 表示制御装置および映像表示装置
JP3862983B2 (ja) 表示機構およびコンピュータシステム
JP3985451B2 (ja) 画像処理装置および画像表示装置
JP2004258264A (ja) 画面作成方法、画面作成装置、表示器
JP3024622B2 (ja) 画像処理装置
JP3585168B2 (ja) 画像処理装置
JPH04198987A (ja) 画像処理装置
JP2007299191A (ja) 画像処理装置
JP4115879B2 (ja) 画像表示装置
JP2002055674A (ja) 拡大表示時の拡大エリア表示方法
JP2011112426A (ja) ペーパーレスレコーダ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120717