JP4927339B2 - 記憶制御装置及びその制御方法 - Google Patents

Description

本発明は、記憶制御装置及びその制御方法に関し、特に、外部接続デバイスとして外部記憶制御装置を接続可能な記憶制御装置に適用して好適なものである。

例えば、データセンタ等のような大規模なデータを取り扱うデータベースシステムでは、ホストコンピュータとは別に構成された記憶システムを用いてデータを管理する。この記憶システムは、例えば１又は複数の記憶制御装置等から構成される。記憶制御装置は、多数の記憶デバイスをアレイ状に配設して構成されるもので、例えば、ＲＡＩＤ（Redundant Array of Independent Inexpensive Disks）に基づいて構築されている。記憶デバイス群が提供する物理的な記憶領域上には少なくとも１つ以上の論理ボリューム（論理ユニット）が形成され、この論理ボリュームがホストコンピュータ（より詳しくは、ホストコンピュータ上で稼動するデータベースプログラム）に提供される。ホストコンピュータは、所定のコマンドを送信することにより、論理ボリュームに対してデータの書き込みや読み出しを行うことができる。

近年、情報化社会の進展等につれて、データベースで管理すべきデータは日々増大しており、より高性能、より大容量の記憶システムが求められている。より高性能、より大容量の記憶システムを構築する方法としては、大きく２つの方法が考えられる。その１つは、容量の小さい既存の記憶制御装置を容量が大きい新たな記憶制御装置に入れ替える方法である。この場合に稼動中の記憶制御装置が記憶保持しているデータベースのデータを新たな記憶制御装置に移送するための技術は、下記特許文献に開示されている。他の１つは、記憶システムに新たな記憶制御装置を追加する方法である。この方法は、さらに、新たな記憶制御装置と既存の記憶制御装置とを独立して設ける方法と、既存の記憶制御装置に新たな記憶制御装置を直列に接続して使用する方法とに分けることができる。

なお、下記特許文献２には、物理デバイスの記憶領域をセクタ単位で管理し、論理デバイスをセクタ単位で動的に構成する技術が開示されている。また、下記特許文献３には、容量の異なる複数の記憶デバイスから論理デバイスを構築する際に、最も容量の少ない記憶デバイスに合わせてエリアを形成し、残りの容量も最も小さな容量に合わせてエリアを形成するようにした技術が開示されている。

特表平１０−５０８９６７号公報 特開２００１−３３７８５０号公報 特開平９−２８８５４７号公報

ところで、上述のように２台の記憶制御装置を直列に接続して使用する場合、上位装置のオペレータは、当該上位装置と接続された一方の記憶制御装置（以下、これを第１の記憶制御装置と呼ぶ）に対してどのような機種の記憶制御装置が接続されているかを問い合わせることができる。

この場合、第１の記憶制御装置から、当該第１の記憶制御装置に接続された記憶制御装置（以下、これを第２の記憶制御装置と呼ぶ）に対して照会コマンドが送信され、この照会コマンドに応答して第２の記憶制御装置から当該第２の記憶制御装置のベンダや装置名称及び装置製番などを含む照会データが第１の記憶制御装置に送信される。また第１の記憶制御装置は、この照会データに含まれる第２の記憶制御装置のベンダ名や装置名称のコードを上位装置に送信する。この結果、上位装置のディスプレイに、これら照会データから抽出された第２の記憶制御装置のベンダ名や装置名称のコードがそのまま表示されることとなる。

ところが、上述のように第２の記憶制御装置から第１の記憶制御装置に送信される照会データに含まれるベンダ名や装置名称のコードは、例えば開発コードなどのように第２の記憶制御装置のメーカによって任意に定められた一般には知られないコードである場合が多い。このため従来の記憶システムでは、上位装置のディスプレイに表示された第２の記憶制御装置のベンダ名や装置名称のコードを見ても、オペレータがそのベンダ名や装置名称を直感的に認識できない問題があった。

一方、外部接続デバイスとして外部記憶制御装置を接続可能な従来の記憶制御装置では、どの外部記憶制御装置を接続可能であるかの情報（以下、これをサポート情報と呼ぶ）をモデルごとに作成していた。なお、以下においては、外部接続デバイスとして接続可能な外部記憶制御装置をサポート対象の外部記憶制御装置と呼ぶものとする。

このため、例えば記憶制御装置に複数のモデルが存在する場合において、新たな外部記憶制御装置を各モデル共通で接続可能とするときには、各モデルごとのサポート情報をそれぞれ更新する必要があり、その作業に多くの労力を必要とする問題があった。

また、かかる従来の記憶制御装置では、サポート情報として、サポート対象の外部記憶制御装置の情報だけをもっていた。しかしながら、サポート対象となっていない外部記憶制御装置の中には、実際には接続可能であるにも拘わらず、特殊な事情により未サポートとしているものも存在する。そして、このような接続可能ではあるが未サポートの外部記憶制御装置を一時的又は恒常的に接続したいという顧客の要求があった場合に、この要求に答えるためには、その外部記憶制御装置に関する情報をサポート情報に加える必要があり、このサポート情報の更新作業に労力を要する問題があった。

さらに、外部接続デバイスとして外部記憶制御装置を接続可能な従来の記憶制御装置では、冗長性をもたせるために外部記憶制御装置と２本以上のデータパス（ケーブル）を介して接続される。この場合におけるパス制御方式としては、従来、両方アクティブ方式、ホットスタンバイ方式及びコールドスタンバイ方式の３種類がある。両方アクティブ方式は、交代パスを含めて利用可能なパスをバランス良く使用するマルチパス制御方式である。またホットスタンバイ方式は、一方のパスを優先的に使用し、そのパスがビジーのときだけ他方のパスを使用するというシングルパス制御方式であり、コールドスタンバイ方式は、一方のパスのみを使用し、そのパスが障害等により使用できなくなったときにのみ他方のパスを使用するというシングルパス制御方式である。外部記憶制御装置がパス制御方式としていずれの方式を採用しているかは機種によって異なる。

ところが、従来の外部接続機能を有する記憶制御装置では、接続される外部記憶制御装置において採用されているパス制御方式に種類に係わりなく一律に同じパス制御方式が採用されていた。このため例えば接続された外部記憶制御装置のパス制御方式によっては、入出力性能が十分に発揮し得ない問題があった。

他方、従来の外部接続機能を有する記憶制御装置では、接続された外部記憶制御装置に対するデータ入出力のタイムアウト時間が一律に設定される。このタイムアウト時間は、記憶システムの応答性を良くするために、新型の記憶制御装置に対応させて短めに設定される。このため記憶制御装置に応答速度が遅い例えば旧型の記憶制御装置を接続した場合に、タイムアウトが頻発する問題があった。

本発明は、以上の点を考慮したなされたもので、本発明の第１の目的は、ユーザフレンドリーな情報表示を行い得る記憶制御装置及びその制御方法を提案することにある。また本発明の第２の目的は、サポート情報の更新を容易化させ得ることにある。さらに本発明の第３の目的は、接続された外部記憶制御装置に適切なパス制御を行うことで、外部記憶制御装置の入出力性能を十分に発揮させ得ることにある。さらに本発明の第４の目的は、応答速度の遅い外部記憶制御装置についてもタイムアウトの発生を未然かつ有効に防止することで、サポート対象の範囲を拡大させ得ることにある。

前記目的を達成するため本発明は、複数の外部記憶制御装置を外部接続デバイスとして接続可能な記憶制御装置において、接続された前記複数の外部記憶制御装置の各々に対して所定の照会コマンドを送信すると共に、当該照会コマンドに応答して前記複数の外部記憶制御装置から送信される照会データを受信する送受信部と、接続可能な各前記複数の外部記憶制御装置の各々について、前記複数の外部記憶制御装置の各々から送信される前記照会データに含まれる、前記複数の外部記憶制御装置の各々のベンダ名及び又は装置名称を表す第１のコードの位置と、前記外部記憶制御装置の実際の前記ベンダ名及び又は前記装置名称を表す第２のコードとがそれぞれ対応付けて格納されると共に、前記複数の外部記憶制御装置の各々にそれぞれ採用されているパス制御方式、及び、前記複数の外部記憶制御装置の各々について予め設定された、前記記憶制御装置が前記複数の外部記憶制御装置の各々に対して入出力要求を転送してから前記複数の外部記憶制御装置の各々から応答を受信するまでの上限値であるタイムアウト閾値が格納されたデータベースを記憶する記憶部と、前記複数の外部記憶制御装置の各々から送信される前記照会データにおける前記第１のコードの位置を前記データベースを参照して検出し、当該検出結果に基づいて当該照会データの中から、前記複数の外部記憶制御装置の各々のベンダ名及び又は装置名称を表す第１のコードを抽出すると共に、抽出した前記第１のコードを前記外部記憶制御装置の各々の実際の前記ベンダ名及び又は前記装置名称を表す第２のコードに変換するコード抽出変換部とを備え、前記送受信部は、前記照会データに基づき、前記データベースを参照して、前記複数の外部記憶制御装置の各々において採用されている前記パス制御方式及び前記複数の外部記憶制御装置の各々に対してそれぞれ設定された前記タイムアウト閾値を検出し、検出した前記パス制御方式及び前記タイムアウト閾値を前記複数の外部記憶制御装置の各々との間のデータの入出力時におけるパス制御方式及びタイムアウト時間として設定することを特徴とする。この第２のコードを表示することで、オペレータが、この記憶制御装置に接続された外部記憶制御装置のベンダ名や装置名称を直感的に認識できるようにすることができる。また本発明によれば、外部記憶制御装置ごとに適切なパス制御方式及びタイムアウト時間の設定を行うことができる。

また本発明においては、複数の外部記憶制御装置を外部接続デバイスとして接続可能な記憶制御装置の制御方法において、前記記憶制御装置は、前記記憶制御装置に前記接続可能な各前記複数の外部記憶制御装置の各々について、前記複数の外部記憶制御装置の各々から送信される前記照会データに含まれる、前記複数の外部記憶制御装置の各々のベンダ名及び又は装置名称を表す前記第１のコードの位置と、前記外部記憶制御装置の実際の前記ベンダ名及び又は前記装置名称を表す第２のコードとがそれぞれ対応付けて格納されていると共に、前記複数の外部記憶制御装置の各々にそれぞれ採用されているパス制御方式、及び、前記複数の外部記憶制御装置の各々について予め設定された、前記記憶制御装置が前記複数の外部記憶制御装置の各々に対して入出力要求を転送してから前記複数の外部記憶制御装置の各々から応答を受信するまでの上限値であるタイムアウト閾値が格納されたデータベースを記憶しており、前記記憶制御装置に接続された前記複数の外部記憶制御装置の各々に対して所定の照会コマンドを送信すると共に、当該照会コマンドに応答して前記複数の外部記憶制御装置から送信される照会データを受信する第１のステップと、前記複数の外部記憶制御装置の各々から送信される前記照会データにおける前記第１のコードの位置を前記データベースを参照して検出し、当該検出結果に基づいて当該照会データの中から、前記複数の外部記憶装置の各々のベンダ名及び又は装置名称を表す前記第１のコードを抽出すると共に、抽出した前記第１のコードを、前記データベースを参照して、前記外部記憶制御装置の各々の実際の前記ベンダ名及び又は前記装置名称を表す第２のコードに変換すると共に、前記照会データに基づき、前記データベースを参照して、前記複数の外部記憶制御装置の各々において採用されている前記パス制御方式及び前記複数の外部記憶制御装置の各々に対してそれぞれ設定された前記タイムアウト閾値を検出し、検出した前記パス制御方式及び前記タイムアウト閾値を前記複数の外部記憶制御装置の各々との間のデータの入出力時におけるパス制御方式及びタイムアウト時間として設定する第２のステップとを備えることを特徴とする。この第２のコードを表示することで、オペレータが、この記憶制御装置に接続された外部記憶制御装置のベンダ名や装置名称を直感的に認識できるようにすることができる。また本発明によれば、外部記憶制御装置ごとに適切なパス制御方式及びタイムアウト時間の設定を行うことができる。

本発明によれば、オペレータが外部記憶制御装置のベンダ名や装置名称を直感的に認識し得るようにすることができ、よりユーザフレンドリーな情報表示を行うことができる。また、モデルごとのサポート情報を一括して更新することが可能となり、サポート情報の更新を容易化することができる。さらに、外部記憶制御装置ごとに適切なパス制御方式を行うことができ、外部記憶制御装置の入出力性能を十分に発揮させることができる。さらに、外部記憶制御装置ごとに適切なタイムアウト時間の設定を行うことができることから、応答速度の遅い外部記憶制御装置についてもタイムアウトの発生を未然かつ有効に防止することができ、この結果、サポート対象の範囲を拡大させることができる。

以下図面について、本発明の一実施の形態を詳述する。

（１）本実施の形態による記憶制御装置の外観構成
図１〜図４は、本実施の形態に係る記憶制御装置１の外観構成を示すものである。記憶制御装置１は、図１に示すように、制御装置２と駆動装置３とを備えて構成される。

制御装置２は、図２及び図３に示すように、論理モジュール１０、ディスクドライブモジュール１１、ＤＣ電源１２、ＡＣ−ＢＯＸ１３、バッテリ１４、ファン１５を筐体１６に収容して構成される。また図２においては省略されているが、制御装置２には、記憶制御装置１を保守管理するオペレータによる操作入力を受け付けるためのオペレータパネル１７（図３）が設けられている。

図２からも明らかなように、論理モジュール１０は、記憶制御装置１全体の制御を行うための論理部２０及び論理モジュールファン２１を備えており、筐体１６に着脱可能に収容される。論理部２０には、論理基板（ディスクドライブに対するデータ入出力処理に関する制御を行うための制御ボード）２２が着脱可能に整列されて収容され、これにより記憶制御装置１の各種制御が行われる。

論理部２０に収容される論理基板２２としては、例えば記憶制御装置１を記憶装置として利用する情報処理装置（以下、これをホスト装置と呼ぶ）との間でデータ入出力のための通信を行うためのチャネルアダプタや、ディスクドライブ３０に記憶されるデータに対する入出力処理を行うディスクアダプタや、情報処理装置との間で授受されるデータを記憶するためのキャッシュメモリなどである。

論理モジュールファン２１は論理部２０内部の空気を排出するもので、これにより論理部２０の内部を冷却することができる。

ディスクドライブモジュール１１は、筐体１６に着脱可能に収容されており、データを記憶するためのディスクドライ３０を収容している。ディスクドライブ３０は、内部に記録媒体を備えたデータを記憶するための装置である。このディスクドライブ３０としては、例えばハードディスク装置や半導体記憶装置等様々なものを採用することができる。

ファン１５は制御装置２内部の空気を外部に排出するものであり、これによりディスクドライブモジュール１１や論理モジュール１０で発生した熱を制御装置２の外部へ放出することができる。制御装置２は、図３に示すように、筐体１６の内部にエアダクト３１を備えており、筐体１６の中段に収容された論理モジュール１０の内部の空気を、エアダクト３１の内部を通して、ファン１５により制御装置２の外部へ排出する。

筺体１６の下部には、電源部を構成するＤＣ電源１２、ＡＣ−ＢＯＸ１３及びバッテリ１４が着脱可能に収容されている。ＤＣ電源１２は、交流電力を直流電力に変換し、論理モジュール１０及びディスクドライブ３０に直流電力を供給するための電源装置を備える。論理モジュール１０やディスクドライブ３０は、それぞれ異なる電圧の直流電力により動作するが、本実施の形態においては、ＤＣ電源１２からは、定格電圧が同一の直流電力が論理モジュール１０やディスクドライブ３０に供給される。そして、同一の電圧の電力供給を受けた論理モジュール１０やディスクドライブ３０は、それぞれが内部に備える電圧変換装置（ＤＣ／ＤＣコンバータ）により、それぞれの電圧に変換する。

バッテリ１４は停電時やＤＣ電源１２の異常時等に、制御装置２内部の各装置に電力を供給するための予備電源装置である。ＡＣ−ＢＯＸ１３は、記憶制御装置１に対する交流電力の取り入れ口であり、ブレーカとして機能する。ＡＣ−ＢＯＸ１３に取り入れられた交流電力はＤＣ電源１２に供給される。

一方、駆動装置３は、図４に示すように、ディスクドライブモジュール１１、ＤＣ電源１２、ＡＣ−ＢＯＸ１３、バッテリ１４、ファン１５を筺体１６に収容して構成される。これらの各モジュール等は制御装置２において用いられているものと同一である。本実施の形態に係る記憶制御装置１においては、制御装置２、駆動装置３のいずれも共通の筺体１６を用いて構成される。そして駆動装置３においては、制御装置２において論理モジュール１０が収容されていた筺体１６の中段にディスクドライブモジュール１１を収容することにより構成されている。

ファン１６は、筐体１６の上段及び中段にそれぞれ収容されるディスクドライブモジュール１１の内部の空気を吸引し、駆動装置３の外部へ排出する。これにより、ディスクドライブモジュール１１に収容されるディスクドライブ３０から発生する熱を駆動装置３の外部へ放出することが可能となる。なお、駆動装置３は筐体１６の内部にエアダクト３１を備え、筐体１６の中段に収容されるディスクドライブモジュール１１の内部の空気をエアダクト３１の内部を通して、ファン１５により駆動装置３の外部へ排出する。

（２）本実施の形態に係る記憶制御装置の内部構成
（２−１）本実施の形態による記憶システムの構成
図５は、本実施の形態による記憶システム４０の構成を示すものである。この記憶システム４０は、図１〜図４について上述した記憶制御装置１と同じ外観構成を有し、１以上の論理記憶デバイス（以下、これを「ＬＤＥＶ」と呼ぶ）４１を有する第１の記憶制御装置４２と、１以上のＬＤＥＶ４３を有する第２の記憶制御装置４４とを備えて構成される。

第１の記憶制御装置４２には、第１の通信ネットワークＣＮ１を介してホスト装置４５が接続され、第２の通信ネットワークＣＮ２を介して第２の記憶制御装置４４が接続され、第３の通信ネットワークＣＮ３を介して別のホスト装置４６が接続される。

ホスト装置４５は、ＣＰＵ（Central Processing Unit）やメモリ等の情報処理資源を備えたコンピュータ装置であり、例えば、パーソナルコンピュータ、ワークステーション、メインフレームなどから構成される。ホスト装置４５は、例えばキーボードスイッチやポインティングデバイス、マイクロフォン等の情報入力装置（図示せず）と、例えばモニタディスプレイやスピーカ等の情報出力装置（図示せず）とを備えている。さらにホスト装置４５には、例えば第１の記憶制御装置４２が提供する記憶領域を使用するデータベースソフトウェア等のアプリケーションプログラム４５Ａと、第１の通信ネットワークＣＮ１を介して第１の記憶制御装置１にアクセスするためのアダプタ４５Ｂとが設けられている。

またホスト装置４５は、ストレージ管理アプリケーション４５Ｃを備えている。ストレージ管理アプリケーション４５Ｃは、例えば図示しないＣＰＵに読み込まれて動作するコンピュータプログラムであり、第１の記憶制御装置４２に指令（制御データ）を出し、第１の記憶制御装置４２の作動を制御するものである。具体的には、例えばストレージ管理アプリケーション４５Ｃは、第１の記憶制御装置４２で管理している複数のＬＤＥＶ４１から、コピー元のＬＤＥＶ４１（又は４７）とコピー先のＬＤＥＶ４１（又は４７）を選択し、コピー元からコピー先へデータをコピーすることを第１の記憶制御装置４２に行わせることができる。

ホスト装置４５は、第１の通信ネットワークＣＮ１を介して第１の記憶制御装置４２に対してデータの入出力を行うことができる。第１の通信ネットワークＣＮ１としては、例えばＬＡＮ、ＳＡＮ、インターネット、専用回線、公衆回線等を場合に応じて適宜用いることができる。ＬＡＮを介するデータ通信は、例えばＴＣＰ／ＩＰ（Transmission Control Protocol）プロトコルに従って行われる。ホスト装置４５がＬＡＮを介して第１の記憶制御装置４２に接続される場合、ホスト装置４５は、ファイル名を指定してファイル単位でのデータ入出力を要求する。一方、ホスト装置４５がＳＡＮを介して第１の記憶制御装置４２等に接続される場合、ホスト装置４５は、ファイバチャネルプロトコルに従って、複数のディスクドライブにより提供される記憶領域のデータ管理単位であるブロックを単位としてデータ入出力を要求する。第１の通信ネットワークＣＮ１がＬＡＮである場合、アダプタ４５Ｂは、例えばＬＡＮ対応のネットワークカードである。通信ネットワークＣＮ１がＳＡＮの場合、アダプタ４５Ｂは、例えばホストバスアダプタである。また、第１の通信ネットワークＣＮ１を介してストレージ管理アプリケーション４５Ｃの制御データをやり取りすることもできる。

なお、ホスト装置４５が第２の通信ネットワークＣＮ２を介して第２の記憶制御装置４４に接続されても良い。また、第３の通信ネットワークＣＮ３を介して第１の記憶制御装置４２に接続されるホスト装置４６は、上述したホスト装置４５と同様の構成をとることができる。第２の通信ネットワークＣＮ１及び第３の通信ネットワークＣＮ３は、例えばＳＡＮ、ＬＡＮ、インターネット、専用回線、公衆回線等から構成できる。ホスト装置４６は、第１の記憶制御装置４２を制御するための制御データを、第３の通信ネットワークＣＮ３を介して第１の記憶制御装置４２に送信することができる。

第１の記憶制御装置４２は、例えばディスクアレイサブシステムとして構成されるものである。ただし、これに限らず、第１の記憶制御装置４２を、高機能化されたインテリジェント型のファイバチャネルスイッチとして構成することもできる。これは、第２の記憶制御装置４４についても同様である。

第１の記憶制御装置４２は、コントローラ部５０と、複数のディスクドライブ５１とを備える。コントローラ部５０は、例えば複数（例えば２つ）のチャネルアダプタ５２Ａ，５２Ｂと、複数のディスクアダプタ５３Ａ，５３Ｂと、サービスプロセッサ５４と、キャッシュメモリ５５と、共有メモリ５６と、接続部５７とを備えている。

チャネルアダプタ５２Ａ，５２Ｂは、第１の記憶制御装置４２に接続された外部の装置（例えば、ホスト装置４５又は第２の記憶制御装置４４）との間でデータや各種コマンド等の送受信を行う送受信部としての機能を有するものであり、通信ポート６０Ａ，６０Ｂを備えている。この実施の形態では、チャネルアダプタ５２Ａは、通信ポート６０Ａ及び第１の通信ネットワークＣＮ１を介してホスト装置４５に接続されており、チャネルアダプタ５２Ｂは、通信ポート６０Ｂ及び第２の通信ネットワークＣＮ２を介して第２の記憶制御装置４４に接続されている。

チャネルアダプタ５２Ａ，５２Ｂは、それぞれマイクロプロセッサ（ＭＰ：Micro Processor）６１やメモリ等を備えたマイクロコンピュータシステムとして構成され、外部の装置から受信した各種コマンドを解釈して実行する。例えばチャネルアダプタ５２Ａ，５２Ｂには、それぞれを識別するためのネットワークアドレス（例えばＩＰ（Internet Protocol）アドレスやＷＷＮ（World Wide Name））が割り当てられており、その場合、チャネルアダプタ５２Ａ，５２Ｂは、それぞれが個別にＮＡＳ（Network Attached Storage）として振る舞うことができるようになっている。また、チャネルアダプタ５２Ａ，５２Ｂは、マイクロプロセッサに読み込まれて稼動する制御プログラムにより動作することができる。この制御プログラムは、例えば後述のタイムアウト制御処理やパス制御処理を実行することができる。

ディスクアダプタ５３Ａ，５３Ｂは、ディスクドライブ５１との間のデータ授受を行うものである。各ディスクアダプタ５３Ａ，５３Ｂは、ディスクドライブ５１に接続するための通信ポート６２Ａ，６２Ｂを備えている。また、各ディスクアダプタ５３Ａ，５３Ｂは、ＣＰＵやメモリ等を備えたマイクロコンピュータシステムとして構成されている。各ディスクアダプタ５３Ａ，５３Ｂは、チャネルアダプタ５２Ａ，５２Ｂからの指示に従って、ディスクドライブ５１（正確にはディスクドライブ５１内のディスク）にデータを書き込んだり、ディスクドライブ５１からデータを読み出したりする。ディスクドライブ５１との間でデータ入出力を行う場合、各ディスクアダプタ５２Ａ，５２Ｂは、論理的なアドレスを物理的なアドレスに変換する。各ディスクアダプタ５３Ａ，５３Ｂは、ディスクドライブ５１がＲＡＩＤに従って管理されている場合は、ＲＡＩＤ構成に応じたデータアクセスを行う。

サービスプロセッサ５４は、第１の記憶制御装置４２の保守又は管理のために操作されるコンピュータ装置であり、例えばノート型のパーソナルコンピュータから構成される。このサービスプロセッサ５４は、第３の通信ネットワークＣＮ３を介してホスト装置４６が接続されており、ホスト装置４６からデータ或いは命令を受信することができる。サービスプロセッサ５４は、第１の記憶制御装置４２内の障害発生を監視してディスプレイ画面（図示せず）に表示したり、ホスト装置４６からの指令に基づいてＬＤＥＶ４１を備える物理的な記憶デバイスであるディスクドライブ５１の閉塞処理等を指示したりすることができる。

キャッシュメモリ５５は、ホスト装置４５から受信したデータやＬＤＥＶ４１から読み出したデータ等を一時的に記憶するためのものである。共有メモリ５６には、第１の記憶制御装置４２の動作を制御するための制御情報や、各ＬＤＥＶ４１と各ディスクドライブ５１との対応関係を表す情報等が格納される。また共有メモリ５６には、ワーク領域が設定されるほか、後述するプロファイル情報テーブルなどの各種制御情報も格納される。なお、ＬＤＥＶ４１をキャッシュ用のディスクとして使用することもできる。

接続部５７は、各チャネルアダプタ５２Ａ，５２Ｂ、各ディスクアダプタ５２Ａ，５３Ｂ、サービスプロセッサ５４、キャッシュメモリ５５、共有メモリ５６を相互に接続させる。接続部５７は、例えば高速スイッチング動作によってデータ伝送を行う超高速クロスバススイッチ等のような高速バスとして構成することができる。また、ＬＡＮ、ＳＡＮのような通信ネットワークでも構成でき、さらに、前述の高速バスとともに複数のネットワークでも構成することができる。

ディスクドライブ５１としては、例えば、ハードディスク、フレキシブルディスク、磁気テープ、半導体メモリ、光ディスク等のようなデバイスを用いることができる。１又は複数のディスクドライブ５１上には、１以上のＬＤＥＶ４１が用意される。なお、以下においては、説明を分かりやすくするために、適宜、第１の記憶制御装置４２に備えられるＬＤＥＶ４１を「内部ＬＤＥＶ４１」と呼び、これに対して第２の記憶制御装置４４に備えられるＬＤＥＶ４３を「外部ＬＤＥＶ４３」と呼ぶ。

図５において点線で示される参照番号４７は、ホスト装置４５（又は４６）に対して提供される仮想的な内部ＬＤＥＶを示す。別の言い方をすれば、参照番号４７は、第２の記憶制御装置４４の有する外部ＬＤＥＶ４３を仮想的に第１の記憶制御装置４２側に取り込んだ状態を示すものである。即ち、本実施の形態では、第１の記憶制御装置４２から見て外部に存在するＬＤＥＶ４３が、第１の記憶制御装置４２の内部に備えられるＬＤＥＶ４７として、ホスト装置４５（又は４６）に提供される。別の言い方をすれば、第１の記憶制御装置４２は、第２の記憶制御装置４４の有するＬＤＥＶ４３を自己のＬＤＥＶ４７としてホスト装置４５に提供することができるものであるから、自己が直接支配するローカルなＬＤＥＶ４１（換言すれば、そのＬＤＥＶ４１を備えるためのディスクドライブ５１）を有していなくてもよい。つまり、第１の記憶制御装置４２がＬＤＥＶ４１を全く備えていなくても、ホスト装置４５に対し、記憶資源を提供することができる。

第２の記憶制御装置４４は、第１の記憶制御装置４２と同様の構成をとることができる。例えば、第２の記憶制御装置４４は、通信ポート６３とＬＤＥＶ４３とを備えている。このほか、チャネルアダプタやディスクアダプタ等を備えることもできる。第２の記憶制御装置４４は、第２の通信ネットワークＣＮ２を介して第１の記憶制御装置４２に接続されており、外部ＬＤＥＶ４３は、第１の記憶制御装置４２の内部ＬＤＥＶ４７として扱われるようになっている。

図６は、第２の記憶制御装置４４のＬＤＥＶ４３が第１の記憶制御装置４２の内部ＬＤＥＶ４７としてホスト装置４５に提供される仕組みの概要を表すものである。

第１の記憶制御装置４２は、下層側から順番に、ＶＤＥＶ７０と、ＬＤＥＶ４１，４７と、ＬＵＮ７１とからなる３層の記憶階層を有している。

ＶＤＥＶ７０は、論理的な記憶階層の最下位に位置する仮想デバイス（Virtual Device）である。ＶＤＥＶ７０は、物理的な記憶資源を仮想化したものであり、ＲＡＩＤ構成を適用することができる。即ち、１つのディスクドライブ５１から複数のＶＤＥＶ７０を形成することもできるし（スライシング）、複数のディスクドライブ５１から１つのＶＤＥＶ７０を形成することもできる（ストラッピング）。図６中の左側に示すＶＤＥＶ７０は、例えば所定のＲＡＩＤ構成に従ってディスクドライブ５１を仮想化している。

図６中の右側に示すＶＤＥＶ７０は、第２の記憶制御装置４４のＬＤＥＶ４３（別の言い方をすれば、そのＬＤＥＶ４３を提供するディスクドライブ５１）をマッピングすることにより構成されている。即ち、本実施の形態では、第２の記憶制御装置４４のディスクドライブ５１により提供されるＬＤＥＶ４３を、ＶＤＥＶ７０にマッピングすることにより、第１の記憶制御装置４２の内部ＬＤＥＶ４７として使用できるようになっている。図６に示す例では、４台の第２の記憶制御装置４４（４４Ａ〜４４Ｄ）が備えられ、それらの第２の記憶制御装置４４（４４Ａ〜４４Ｄ）には、それぞれユニークな識別情報であるＷＷＮ（World Wide Name）が割り当てられた通信ポート６３（６３Ａ〜６３Ｄ）と、ＬＵＮ（Logical Unit Number）７２Ａ〜７２Ｄと、ＬＤＥＶ４３（４３Ａ〜４３Ｄ）とが備えられる。各ＬＤＥＶ４３（４３Ａ〜４３Ｄ）は、ＷＷＮ及びＬＵＮ（例えば、更に、第２の記憶制御装置のＩＤ）の組み合わせによって、特定することができる。

ＶＤＥＶ７０の上には、ＬＤＥＶ４１，４７が設けられている。１つのＶＤＥＶ７０から１又は複数のＬＤＥＶ４１（及び／又は４７）に接続することもできるし、複数のＶＤＥＶ７０から１つのＬＤＥＶ４１（又は４７）に接続することもできる。ホスト装置４５は、所定又は所望のＬＵＮ７１を介してＬＤＥＶ４１及び／又は４７にアクセスすることができる。

このように、本実施の形態では、ＬＵＮ７１と外部ＬＤＥＶ４３との間に位置する中間記憶階層（ＶＤＥＶ７０，ＬＤＥＶ４７）に外部ＬＤＥＶ４３を接続することにより、外部のＬＤＥＶ４３を第１の記憶制御装置４２の内部ＬＤＥＶ４７の１つとして利用できるようにしている。具体的には、例えば、第１の記憶制御装置４２は、チャネルアダプタ５２Ａにより、ホスト装置４５から内部ＬＤＥＶ４７に対するＩ／Ｏ要求（データのライト命令又はリード命令）を受けた場合には、チャネルアダプタ５２Ｂにより、その内部ＬＤＥＶ４７にＶＤＥＶ７０を介して対応付けられている外部ＬＤＥＶ４３にアクセスする。

（２−２）プロファイル情報テーブル
ところで、上述のように第１の記憶制御装置４２が第２の記憶制御装置４４の有するＬＤＥＶ４３を自己のＬＤＥＶ４７としてホスト装置４５，４６に提供するためには、第２の記憶制御装置４５が第１の記憶制御装置４２のサポート対象の記憶制御装置であることが必要となる。つまり第２の記憶制御装置４４は、外部接続デバイスとして第１の記憶制御装置４１に接続可能な記憶制御装置でなければならない。このような確認は、照会コマンドを用いて行うことができる。

照会コマンドは、照会先の外部記憶制御装置の機種及び構成などを明らかにするために用いられるものであり、例えばＳＣＳＩ（Small Computer System Interface）に従うプロトコルのもとでは、Inquiryコマンドとすることができる。第１の記憶制御装置４２は、Inquiryコマンドを第２の記憶制御装置４４に送信することにより、第２の記憶制御装置４４から照会データを受信する。照会データは、第２の記憶制御装置４４のベンダ名（メーカ名）や装置名称及び装置製番などから構成されるものであり、この照会データに基づいて、第２の記憶制御装置４４のベンダ名等を認識することができる。

ただし、照会データのフォーマットは、例えば会社ごとやモデルごとに異なる。従って、第２の記憶制御装置４４からの照会データのどこにベンダ名や装置名称などの情報が格納されているのを予備知識として第１の記憶制御装置４２に与えておかなければ、第１の記憶制御装置４２が照会データに基づいて第２の記憶制御装置４４のベンダ名等を認識することができない。

そこで、第１の記憶制御装置４２には、サポート対象の外部記憶制御装置のベンダ名や、装置名称及びこれら外部記憶制御装置に関するその他の様々な情報が掲載されたデータベースである、図７に示すようなプロファイル情報テーブル８０が予め共有メモリ５６（図５）内に格納されている。

この図７からも明らかなように、この実施の形態のプロファイル情報テーブル８０は、サポート対象の各外部記憶制御装置について、それぞれ「ベンダ名」、「装置名称」、「自筐体サポート可否情報」、「デバイス識別子有効フラグ」、「交代バスモデル」及び「タイムアウト閾値」等の欄８０Ａ〜８０Ｆを有する。

「ベンダ名」欄８０Ａは、「ページ」、「バイト位置」、「バイト数」、「内容」及び「画面表示」の各欄から構成される。このうち「ページ」、「バイト位置」及び「バイト数」の各欄には、それぞれその外部記憶制御装置からの照会データにおいて、その外部記憶制御装置の「ベンダ名」が記述されているページ数、バイト位置又はデータ長がそれぞれ記載されている。従って、この図７の例の場合、例えば品名が「AAA」で名称が「○○○」及び開発コードが「aaa」の外部記憶制御装置では、照会データの「0x00」ページの「0x08」バイト位置に「0x08」バイトのデータ長でその外部記憶制御装置のベンダ名が記述されていることになる。なお、この図７において「←」の記号は、その欄に記載される内容が左側の内容と同じであることを意味している。以下においても同様である。

また「ベンダ名」欄８０Ａの「内容」欄には、その照会データにおいて、その外部記憶制御装置のベンダ名がどのように記述されているかが記載されている。従って、先ほどの品名が「AAA」で名称が「○○○」及び開発コードが「aaa」の外部記憶制御装置の例では、照会データにおいて、ベンダ名が「HATA」と記述されていることになる。さらに「画面表示」欄には、照会データにおいて記述されたベンダ名をどのように画面表示するかが記載されている。これについては後述する。

「装置名称」欄８０Ｂは、「ページ」、「バイト位置」、「バイト数」、「内容」及び「画面表示」の各欄から構成される。このうち「ページ」、「バイト位置」及び「バイト数」の各欄には、「ベンダ名」欄８０Ａの場合と同様に、それぞれその外部記憶制御装置からの照会データにおいて、その外部記憶制御装置の「ベンダ名」が記述されているページ数、バイト位置又はデータ長がそれぞれ記載されている。また「内容」欄にはその照会データにおいて、その外部記憶制御装置のベンダ名がどのように記述されているかが記載されている。さらに「画面表示」欄には、照会データにおいて記述された装置名称をどのように画面表示するかが記載されている。これについても後述する。

また「装置製番」欄８０Ｃは、「ページ」、「バイト位置」、「バイト数」及び「ＡＳＣＩＩ」の各欄から構成される。このうち「ページ」、「バイト位置」及び「バイト数
」の各欄については、上述の「ベンダ名」欄８０Ａ及び「装置名称」欄８０Ｂと同様であるので説明を省略する。「ＡＳＣＩＩ」欄には、その外部記憶制御装置の装置製番がア
スキーコード及びバイナリのいずれで記述されているかが記載される。

一方、「自筐体サポート可否情報」欄８０Ｄには、対応する行の外部記憶制御装置に対する、第１の記憶制御装置４２の各モデルごとのサポート情報を統括したビットマップ形式のサポート情報が記載される。この図７の例の場合、図中「［０］」〜「［３］」の記号は、第１の記憶制御装置４２の「AAA」、「BBB」、「CCC」及び「DDD」というモデルをそれぞれ表している。従って、「自筐体サポート可否情報」欄８０Ｄには、その行の外部記憶制御装置に対する、これら４つのモデルのサポートの有無がビットマップ形式で記載されていることとなる。

また「［０］」〜「［３］」の記号の右横にそれぞれ記述された「0xe0」、「0xa0」又は「0x00」という数値は、図８のように表されるビットマップのそのモデル（〔０〕〜〔３〕）と対応する列を２進法の８ビットの数値として表したものである。従って、「0xe0」は「11100000」を表し、「0xa0」は「10100000」を表し、「0x00」は「00000000」を表している。

この８ビットのうち、上位０ビット目は、そのモデルがその行に対応付けられた外部記憶制御装置をサポートしているか否か、つまりそのモデルにその外部記憶制御装置を外部接続デバイスとして接続可能か否かという接続の可否（デバイスサポート有効／無効）を表している。また上位１ビット目はそのモデルがその行に対応付けられた外部記憶制御装置の通常のデータの入出力をサポートしているか否か、つまりそのモデルがその外部記憶制御装置との間で通常のデータ入出力を行えるか否かを表し、上位２ビット目はそのモデルがその外部記憶制御装置に対してハイコピー機能をサポートしているか否か、つまりそのモデルがその外部記憶制御装置が記憶しているデータを自己のＬＤＥＶ４１（図５）にコピーすることができるか否かを表している。上位０ビット目から２ビット目までには、サポートしている場合には「１」、サポートしていない場合には「０」が格納される。また上位３ビット目以降はリザーブであり、「０」が格納される。

従って、対応する欄に「0xe0」という数値が記述されているモデルは、対応する行の外部記憶制御装置について、通常の入出力及びハイコピー機能の両方をサポートしており、対応する欄に「0xa0」という数値が記述されているモデルは、対応する行の外部記憶制御装置について、通常の入出力はサポートしていないがハイコピー機能はサポートしていることになる。例えば図７の例では、記号［０］で表された「AAA」というモデルは、接続される外部記憶制御装置の機種が「AAA」〜「FFF」という品名のものである場合には通常の入出力及びハイコピー機能の両方をサポートするが、「GGG」及び「HHH」という品名の外部記憶制御装置については、ハイコピー機能のみをサポートすることが示されている。また対応する欄に「0x00」という数値が記述されているモデルは、対応する行の外部記憶制御装置について、通常の入出力及びハイコピー機能の両方をサポートしていないことになる。

このようにこの実施の形態では、各モデルのサポート情報を統合して、全てのモデルに共通に使えるようにしているため、従来のようにモデルごとにサポート情報を作成する必要がなく、またこれら各モデルのサポート情報の更新も一括して容易に行うことができる。またこの統合されたサポート情報においてサポートの有無がフラグで表されているため、未サポートの外部記憶制御装置を第１の記憶制御装置４２に接続する場合にも、対応するフラグをサポートに変更（「０」を「１」に変更）するだけで容易にサポート対象とすることが可能となる。従って、現在は未サポートであっても将来的にサポート対象となるであろうことが想定される自他メーカの外部記憶制御装置のプロファイル情報を予めプロファイル情報テーブル８０に追加しておくことで、例えば第１の記憶制御装置４２のＣＨＡ５２Ａ，５２Ｂ等をバージョンアップしてサポートできる外部記憶制御装置の種類が増えたときにも、プロファイル情報テーブル８０全体を更新することなく、かかるサポート情報のフラグをサポートに変更するだけで対応することが可能となる。

他方、プロファイル情報テーブル８０の「交代パスモデル」欄８０Ｅには、その行の外部記憶制御装置において採用されているパス制御方式が記載される。例えば、その外部記憶制御装置がパス制御方式として、交代パスを含めて利用可能なパスをバランス良く使用する上述の両方アクティブ方式を採用している場合には「０」が格納され、その外部記憶制御装置がパス制御方式として、一方のパスを優先的に使用し、そのパスがビジーのときだけ他方のパスを使用するという上述のホットスタンバイ方式を採用している場合には「１」が格納される。またその外部記憶制御装置が一方のパスのみを使用し、そのパスが障害等により使用できなくなったときにのみ他方のパスを使用するという上述のコールドスタンバイ方式を採用している場合には、「２」が格納される。この図７の例では、「AAA」という品名で「○○○」という名称の外部記憶制御装置ではパス制御方式として両方アクティブ方式が採用され、「BBB」又は「CCC」という品名で「△○△」という名称の外部記憶制御装置ではパス制御方式としてホットスタンバイ方式が採用され、「EEE」という品名で「○□○」という名称の外部記憶制御装置ではパス制御方式としてコールドスタンバイ方式が採用されていることが分かる。

さらに「タイムアウト閾値」欄８０Ｆには、その行の外部記憶制御装置に対して予め設定されたタイムアウト閾値（タイムアウト時間）が記述される。例えば図７の例では、「GGG」という品名で「□□□」という名称の外部記憶制御装置については、タイムアウト時間が「20」秒に設定され、「HHH」という品名で「△□×」という名称の外部記憶制御装置については、タイムアウト時間が「30」秒に設定され、他の記憶制御装置については、タイムアウト時間が「15」秒にそれぞれ設定されている。

（２−３）本実施の形態による第１の記憶制御装置に搭載された各種機能
次に、上述の第１の記憶制御装置４２に搭載された各種機能について説明する。

（２−３−１）コード変換機能
本実施の形態による第１の記憶制御装置４２には、Inquiryコマンドに対する応答として第２の記憶制御装置４４から送信される照会データに基づき得られた当該第２の記憶制御装置４４のコード化されたベンダ名及び装置名称を、実名のコード（文字列）に変換してホスト装置４６に送信するコード変換機能が搭載されている。この機能は、第１の記憶制御装置４２のサービスプロセッサ５４（図５）に搭載された制御プログラムに基づくサービスプロセッサ５４の処理により実現される。

実際上、ホスト装置４６は、図９に示すように、例えばオペレータ操作により第１の記憶制御装置４２に接続された外部記憶制御装置を検索すべき旨の指令が入力されると、第１の記憶制御装置４２に接続された外部記憶制御装置を検出すべき旨のいわゆるディスカバリコマンドを当該第１の記憶制御装置４２に送信する（ＳＰ１）。

第１の記憶制御装置４２では、ホスト装置４６からのディスカバリコマンドをサービスプロセッサ５４において受信する。サービスプロセッサ５４は、ディスカバリコマンドを受信すると、接続部５７を介して対応するチャネルアダプタ５２Ｂを制御することにより、第１の記憶制御装置４２に接続された外部記憶制御装置である第２の記憶制御装置４４に対してInquiryコマンドを送信させる（ＳＰ２）。

またサービスプロセッサ５４は、このInquiryコマンドに応答して第２の記憶制御装置４４から送信される照会データをチャネルアダプタ５２Ｂ及び接続部５７を順次介して受信すると（ＳＰ３）、この照会データに含まれる第２の記憶制御装置のベンダ名及び装置名称の各コードをそれぞれ抽出し、これを共有メモリ５６に格納されているプロファイル情報テーブル８０を参照して、第２の記憶制御装置４４の実際のベンダ名及び装置名称を表すコード（文字列）に変換する（ＳＰ４）。

具体的には、サービスプロセッサ５４は、図１０に示す処理手順に従って、まずプロファイル情報テーブル８０を参照して、受信した照会データからベンダ名のコードを抽出し（ＳＰ１０）、この抽出したベンダ名のコードと、プロファイル情報テーブル８０におけるサポート対象の各記憶制御装置についての「ベンダ名」欄８０Ａ（図７）の「内容」欄にそれぞれ記述されたコードとに基づいて、その第２の記憶制御装置の機種を特定する（ＳＰ１１）。そしてサービスプロセッサ５４は、この特定した機種についての「装置名称」欄８０Ｂ（図７）における「ページ」、「バイト位置」及び「バイト数」の各欄から、かかる照会データにおけるその機種の装置名称が記述されている位置を読み出す（ＳＰ１２）。そしてサービスプロセッサ５４は、この読出し結果に基づいて、かかる照会データから第２の記憶制御装置４４の装置名称のコードを抽出する（ＳＰ１３）。

さらにサービスプロセッサ５４は、このようにして取得した装置名称のコードと、プロファイル情報テーブル８０の対応する「装置名称」欄８０Ｂの「内容」欄に記載されたコードとが一致していることを確認したうえで、対応する「ベンダ名」欄８０Ａの「画面表示」欄に記載されたコードと、対応する「装置名称」欄８０Ｂの「画面表示」欄に記載されたコードとを読み出す。そしてサービスプロセッサ５４は、照会データに含まれるベンダ名及び装置名称のコードを、それぞれこのようにしてプロファイル情報テーブル８０から読み出したベンダ名及び装置名称のコードに変換する（ＳＰ１４）。

図９に戻って、サービスプロセッサ５４は、この後このような変換処理により得られた、第２の記憶制御装置４４のベンダ名及び装置名称の実名のコード（文字列）と、照会データに含まれるその第２の記憶制御装置４４の装置製番のコードと、第１の記憶制御装置４２自身が管理している第２の記憶制御装置４４が接続されているチャネルアダプタ５２Ｂ（図５）の通信ポート６０Ｂ（図５）のＷＷＮとなどの所定情報を、照会結果データとしてホスト装置４６に送信する（ＳＰ５）。

かくしてホスト装置４６は、この照会結果データに基づいて、例えば図１１に示すように、所定のウインド８１内の所定位置に、第１の記憶制御装置４２に接続された外部記憶制御装置（第２の記憶制御装置４４）についてのＷＷＮや、外部記憶制御装置（第２の記憶制御装置４４）の装置製番（製番）、装置名称（装置名）及びベンダ名等がそれぞれ表示する（ＳＰ６）。

この場合第１の記憶制御装置４２からホスト装置４６に送信される照会結果データでは、上述のように第２の記憶制御装置４４のベンダ名及び装置名称の各コードが、第１の記憶制御装置４２内において、当該第２の記憶制御装置４４の実際のベンダ名及び装置名称を表すコード（文字列）に変換されており、ホスト装置４６もこの照会結果データに基づいて第２の記憶制御装置４４のベンダ名及び装置名称等を表示するため、オペレータが表示された第２の記憶制御装置のベンダ名及び装置名称を直感的かつ確実に認識することが可能となる。

なお、プロファイル情報テーブル８０には、サポート対象外の外部記憶制御装置が接続されたときのために、サポート対象外のすべての外部記憶制御装置について共通に使用する各種プロファイル情報（図７において開発コードが「OTHER」の行）が格納されている。そして第１の記憶制御装置４２のサービスプロセッサ５４は、第２の記憶制御装置４４からの照会データに基づいて当該第２の記憶制御装置４４の機種を特定する際（図１０のＳＰ１１）、例えば第２の記憶制御装置４４がサポート対象でない等の理由によりその機種を特定できない場合には、プロファイル情報テーブル８０における開発コードが「OTHER」の行の「ベンダ名」欄８０Ａの「画面表示」欄に記載されたコード（「OTHER」）と、同じ「OTHER」の行の「装置名称」欄８０Ｂの「画面表示」欄に記載されたコード（「OTHER」）を読み出して（図１０のＳＰ１２）、これを変換結果としてホスト装置４６に送信する（図９のＳＰ５）。従って、このときホスト装置４６のディスプレイには、第２の記憶制御装置４４のベンダ名及び装置名称の各欄にそれぞれ「OTHER」という文字列が表示されることとなる（図９のＳＰ６）。これによりオペレータが、第１の記憶制御装置４２に接続された第２の記憶制御装置４４が第１の記憶制御装置４２のサポート対象となっていない（すなわち第２の記憶制御装置４４が外部接続デバイスとして第１の記憶制御装置４２に接続可能でない）ことを直感的にかつ明確に認識することができる。

ただし第１の記憶制御装置４２においては、第２の記憶制御装置４４の機種を特定できないときには、当該第２の記憶制御装置４４のベンダ名及び装置名称のコードとして「OTHER」をホスト装置４６に送信しないように設定することもできる。このときサービスプロセッサ５４は、照会結果データにおける第２の記憶制御装置４４のベンダ名及び装置名称のコードを記述すべきアドレス位置になにも記述しない（オール「０」）。よって、このときホスト装置４６のディスプレイには、図１１のウインド８１内のベンダ名や装置名称を表示すべき位置に何も表示されないこととなる。

因みに、上述のように第２の記憶制御装置４４の機種を特定できないときには、第１の記憶制御装置４２は、第２の記憶制御装置４４が提供するＬＤＥＶを自己のＬＤＥＶ４７としてホスト装置４５，４６に提供することができない。これにより正体の不明な外部記憶制御装置が提供するＬＤＥＶをホスト装置４５，４６に提供することに起因する危険を防止できるようになされている。

このように本実施の形態による記憶システム４０（図５）では、サポート対象の各外部記憶制御装置から送信される照会データに含まれるベンダ名及び装置名称のコードと、その外部記憶制御装置の実際のベンダ名及び装置名称のコードとを対応付けたプロファイル情報テーブル８０を予め第１の記憶制御装置４２に与えておき、第１の記憶制御装置４２が、第２の記憶制御装置４４から送信される照会データに基づき取得したベンダ名及び装置名称のコードを、このプロファイル情報テーブル８０を用いてホスト装置４６のオペレータが直感的に認識可能な実名のコードに変換するようにしているため、例えば第２の記憶制御装置４４からの照合データに含まれるベンダ名や装置名称が開発コードのような一般的に知られていないコードで記述されている場合においても、ホスト装置４６のディスプレイには、第２の記憶制御装置４４のベンダ名及び装置名称として、オペレータがカタログなどで慣れ親しんだベンダ名及び装置名称を表示させることができ、その分よりユーザフレンドリーな情報表示インタフェースを提供することができる。

（２−３−２）パス制御方式切換え機能
一方、第１の記憶制御装置４２には、当該第１の記憶制御装置４２に接続された外部記憶制御装置（第２の記憶制御装置４４）の機種ごとに、パス制御方式をその機種が採用するパス制御方式に切り換えるパス制御方式切換え機能が搭載されている。この機能は、第１の記憶制御装置４２の各チャネルアダプタ５２Ａ，５２Ｂ内のメモリに予め格納された制御プログラム６４に基づいて、対応するチャネルアダプタ５２Ｂが図１２に示す処理手順を実行することにより実現される。

実際上、チャネルアダプタ５２Ｂは、通信ポート６０Ｂ（図５）に外部記憶制御装置（以下、第２の記憶制御装置４４として説明する）が最初に接続されたタイミングで、その第２の記憶制御装置４４に対してInquiryコマンドを送信する。

そしてチャネルアダプタ５２Ｂは、このInquiryコマンドに応答して第２の記憶制御装置４４から送信される照会データを受信すると（ＳＰ２１：Ｙ）、この照会データと、共有メモリ５６（図５）に格納されているプロファイル情報テーブル８０とに基づいて、図１０のステップＳＰ１０及びステップＳＰ１１について上述した場合と同様にして、その第２の記憶制御装置４４の機種を特定し（ＳＰ２２）、この特定結果に基づいてプロファイル情報テーブル８０の対応する「交代パスモデル」欄８０Ｅに記載された数値を読み出す（ＳＰ２３）。

そしてチャネルアダプタ５２Ｂは、この読み出した数値が「０」であったときには、第２の記憶制御装置４４とのデータの入出力時におけるパス制御方式として上述の両方アクティブ方式を設定し、かかる数値が「１」であったときには、第２の記憶制御装置４４とのデータの入出力時におけるパス制御方式として上述のホットスタンバイ方式を設定する。またチャネルアダプタ５２Ｂは、かかる数値が「２」であったときには、第２の記憶制御装置４４とのデータの入出力時におけるパス制御方式として上述のコールドスタンバイ方式を設定する（ＳＰ２４）。

そしてチャネルアダプタ５２Ｂは、この後第２の記憶制御装置４４との間のデータ入出力を、このようにして設定したパス制御方式で行う。

このように本実施の形態による記憶システム４０（図５）では、第１の記憶制御装置４２がプロファイル情報テーブル８０を用いて第２の記憶制御装置４４に採用されているパス制御方式を検出し、この検出結果に基づいて第２の記憶制御装置４４に対するパス制御方式を変更するため、第２の記憶制御装置４４の機種に応じて適切なパス制御を行うことができる。この結果、例えば第２の記憶制御装置４４においてパス制御方式として両方アクティブ方式を採用している場合には、ロードバランスを考慮したデータ転送が可能となり、十分なデータの入出力性能を確保することができる。

（２−３−３）タイムアウト時間切換え機能
他方、第１の記憶制御装置４２には、第２の記憶制御装置４４の機種ごとにタイムアウト時間を切り替えるタイムアウト時間切換え機能が搭載されている。この機能は、第１の記憶制御装置４２の各チャネルアダプタ５２Ａ，５２Ｂ内のメモリに予め格納された制御プログラム６４に基づいて、対応するチャネルアダプタ５２Ｂが図１３に示す処理手順を実行することにより実現される。

実際上、チャネルアダプタ５２Ｂは、通信ポート６０Ｂ（図５）に外部記憶制御装置（以下、第２の記憶制御装置４４として説明する）が最初に接続されたタイミングで、その第２の記憶制御装置４４に対してInquiryコマンドを送信し（ＳＰ３０）、この後図１２について上述したパス制御切換え機能の場合（ＳＰ２１，ＳＰ２２）と同様にして、第２の記憶制御装置４４の機種を特定する（ＳＰ３１，ＳＰ３２）。

この後、チャネルアダプタ５２Ｂは、この特定結果に基づいてプロファイル情報テーブル８０の対応する「タイムアウト閾値」欄８０Ｆに記載された数値を読み出し（ＳＰ３３）、これを第２の記憶制御装置４４に対するタイムアウト時間として設定する（ＳＰ３４）。

一方、図１４は、このようにして設定したタイムアウト時間に基づくタイムアウト制御に関するチャネルアダプタ５２Ｂの処理手順を示すものである。チャネルアダプタ５２Ｂは、第２の記憶制御装置４４に対するデータ入出力要求がホスト装置４５から与えられると、これを第２の記憶制御装置４４に転送し（ＳＰ４０）、この後図示しない内部タイマを起動する。

その後チャネルアダプタ５２Ｂは、かかるデータ入出力要求に対するデータ入出力処理を完了したときに第２の記憶制御装置４４から送信される完了通知を受信したか否か、及び上述の内部タイマのカウント値に基づいて、タイムアウト時間が経過したか否かを繰り返し判断する（ＳＰ４２，ＳＰ４３）。

そしてチャネルアダプタ５２Ｂは、タイムアウトになる前に第２の記憶制御装置４４からの完了通知を受信したときには、そのままこの一連の処理を終了する。これに対して、チャネルアダプタ５２Ｂは、第２の記憶制御装置４４からの完了通知を受信する前にタイムアウトとなったときには、ホスト装置４５にエラー通知を送信し（ＳＰ４４）、この後この一連の処理を終了する。

このように本実施の形態による記憶システム４０（図５）では、第１の記憶制御装置４２が、第２の記憶制御装置４４の機種ごとに適切なタイムアウト時間を設定するため、応答速度が遅い外部記憶制御装置についてはタイムアウト閾値を大きく、応答速度が速い外部記憶制御装置についてはタイムアウト閾値を小さくそれぞれ設定しておくことによって、例えば第２の記憶制御装置４４として応答速度が遅い旧機種を接続した場合においてもタイムアウトが頻発することを未然にかつ有効に防止できる。かくするにつき、応答速度が遅い旧機種の外部記憶制御装置をも第１の記憶制御装置４２の接続対象としてサポートすることができ、その分サポート対象の外部記憶制御装置の幅を広げさせて、汎用性を向上させることができる。また応答速度の速い外部記憶制御装置については、短時間でのディスカバリ（検出）やデータの入出力処理を行うことが可能となる。

（３）他の実施の形態
なお上述の実施の形態においては、本発明を図５について上述した構成を有する第１の記憶制御装置４２に適用するようにした場合について述べたが、本発明はこれに限らず、この他種々の形態の記憶制御装置に広く適用することができる。

また上述の実施の形態においては、第１の記憶制御装置４２において、第２の記憶制御装置４４から送信される照会データの中から、当該第２の記憶制御装置４４のベンダ名及び装置名称を表すコードを抽出すると共に、抽出したコードを第２の記憶制御装置４４の実際のベンダ名及び装置名称を表すコードに変換するコード抽出変換部として、サービスプロセッサ５４を適用するようにした場合について述べたが、本発明はこれに限らず、かかるコード抽出変換部としての機能を例えばチャネルアダプタ５２Ａ，５２Ｂにもたせたり、かかる処理を行う専用のプロセッサを第１の記憶制御装置４２に設けるようにしてもよい。

さらに上述の実施の形態においては、第１の記憶制御装置４２において、第２の記憶制御装置４４からの照会データから抽出したベンダ名及び装置名称のコードを、第２の記憶制御装置４４の実際のベンダ名及び装置名称を表すコードに変換するようにした場合について述べたが、本発明はこれに限らず、ホスト装置４５，４６における表示形態に応じて、ベンダ名及び装置名称のいずれか一方のみを変換するようにしてもよい。

本発明は、外部接続デバイスとして外部記憶制御装置を接続可能な記憶制御装置に広く適用することができる。

本実施の形態による記憶制御装置の外観構成を示す斜視図である。 制御装置の外観構成の説明に供する分解斜視図である。 制御装置の外観構成の説明に供する六面図である。 駆動装置の外観構成の説明に供する六面図である。 本実施の形態による記憶システムの構成を略線的に示すブロック図である。 第２の記憶制御装置が提供するＬＤＥＶの仮想化の説明に供するブロック図である。 プロファイル情報テーブルを示す概念図である。 プロファイル情報テーブルの「自筐体サポート可否情報」欄の説明に供する概念図である。 コード変換機能の説明に供するタイミングチャートである。 コード変換機能に関するサービスプロセッサの処理手順を示すフローチャートである。 ホスト装置のディスプレイにおける第２の記憶制御装置のベンダ名等の表示内容を示す平面図である。 パス制御方式切換え機能に関するチャネルアダプタの処理手順を示すフローチャートである。 タイムアウト時間切換え機能に関するチャネルアダプタの処理手順を示すフローチャートである。 タイムアウト時間切換え機能に関するチャネルアダプタの処理手順を示すフローチャートである。

符号の説明

４０……記憶システム、４１，４３，４３Ａ〜４３Ｄ，４７……ＬＤＥＶ、４２，４４，４４Ａ〜４４Ｄ……記憶制御装置、４５，４６……ホスト装置、５１……ディスクデバイス、５２Ａ，５２Ｂ……チャネルアダプタ、５４……サービスプロセッサ、５６……共有メモリ、８０……プロファイル情報テーブル。

Claims (10)

1. 複数の外部記憶制御装置を外部接続デバイスとして接続可能な記憶制御装置において、
   接続された前記複数の外部記憶制御装置の各々に対して所定の照会コマンドを送信すると共に、当該照会コマンドに応答して前記複数の外部記憶制御装置から送信される照会データを受信する送受信部と、
   接続可能な各前記複数の外部記憶制御装置の各々について、前記複数の外部記憶制御装置の各々から送信される前記照会データに含まれる、前記複数の外部記憶制御装置の各々のベンダ名及び又は装置名称を表す第１のコードの位置と、前記外部記憶制御装置の実際の前記ベンダ名及び又は前記装置名称を表す第２のコードとがそれぞれ対応付けて格納されると共に、前記複数の外部記憶制御装置の各々にそれぞれ採用されているパス制御方式、及び、前記複数の外部記憶制御装置の各々について予め設定された、前記記憶制御装置が前記複数の外部記憶制御装置の各々に対して入出力要求を転送してから前記複数の外部記憶制御装置の各々から応答を受信するまでの上限値であるタイムアウト閾値が格納されたデータベースを記憶する記憶部と、
   前記複数の外部記憶制御装置の各々から送信される前記照会データにおける前記第１のコードの位置を前記データベースを参照して検出し、当該検出結果に基づいて当該照会データの中から、前記複数の外部記憶制御装置の各々のベンダ名及び又は装置名称を表す第１のコードを抽出すると共に、抽出した前記第１のコードを前記外部記憶制御装置の各々の実際の前記ベンダ名及び又は前記装置名称を表す第２のコードに変換するコード抽出変換部と
   を備え、
   前記送受信部は、
   前記照会データに基づき、前記データベースを参照して、前記複数の外部記憶制御装置の各々において採用されている前記パス制御方式及び前記複数の外部記憶制御装置の各々に対してそれぞれ設定された前記タイムアウト閾値を検出し、検出した前記パス制御方式及び前記タイムアウト閾値を前記複数の外部記憶制御装置の各々との間のデータの入出力時におけるパス制御方式及びタイムアウト時間として設定する
   ことを特徴とする記憶制御装置。
2. 前記記憶制御装置は、複数種類のモデルを有し、
   前記データベースには、
   前記接続可能な前記複数の外部記憶制御装置の各々について、前記モデルごとの接続の可否の情報である第１のサポート情報を統括した第２のサポート情報が格納された
   ことを特徴とする請求項１に記載の記憶制御装置。
3. 前記第２のサポート情報は、
   前記接続可能な前記複数の外部記憶制御装置の各々について、前記モデルごとの接続の可否がそれぞれフラグで表された
   ことを特徴とする請求項２に記載の記憶制御装置。
4. 前記データベースには、
   前記接続可能な前記複数の外部記憶制御装置の各々について、前記複数の外部記憶制御装置の各々から送信される前記照会データに含まれる、前記複数の外部記憶制御装置の各々のメーカにおいて任意に定められた前記複数の外部記憶制御装置の各々のベンダ名及び又は装置名称を表す第１のコードの位置と、前記複数の外部記憶制御装置の各々の実際の前記ベンダ名及び又は前記装置名称を表す第２のコードとがそれぞれ対応付けて格納される共に、外部接続デバイスとして接続可能でない外部記憶制御装置について前記第２のコードに代えて共通に使用する、前記接続可能でない外部記憶制御装置が外部接続デバイスとして接続可能でないことを表す第３のコードが格納され、
   前記コード抽出変換部は、
   前記照会データの送信元が前記接続可能な外部記憶制御装置でないときには、前記第３のコードを変換結果として出力する
   ことを特徴とする請求項１に記載の記憶制御装置。
5. 前記記憶制御装置は、複数種類のモデルを有し、
   前記データベースには、
   前記接続可能な各前記複数の外部記憶制御装置の各々について、前記モデルごとの接続の可否の情報である第１のサポート情報を統括した第２のサポート情報が格納された
   ことを特徴とする請求項４に記載の記憶制御装置。
6. 前記第２のサポート情報は、
   前記接続可能な各前記複数の外部記憶制御装置の各々について、前記モデルごとの接続の可否がそれぞれフラグで表された
   ことを特徴とする請求項５に記載の記憶制御装置。
7. 複数の外部記憶制御装置を外部接続デバイスとして接続可能な記憶制御装置の制御方法において、
   前記記憶制御装置は、
   前記記憶制御装置に前記接続可能な各前記複数の外部記憶制御装置の各々について、前記複数の外部記憶制御装置の各々から送信される照会データに含まれる、前記複数の外部記憶制御装置の各々のベンダ名及び又は装置名称を表す第１のコードの位置と、前記外部記憶制御装置の実際の前記ベンダ名及び又は前記装置名称を表す第２のコードとがそれぞれ対応付けて格納されていると共に、前記複数の外部記憶制御装置の各々にそれぞれ採用されているパス制御方式、及び、前記複数の外部記憶制御装置の各々について予め設定された、前記記憶制御装置が前記複数の外部記憶制御装置の各々に対して入出力要求を転送してから前記複数の外部記憶制御装置の各々から応答を受信するまでの上限値であるタイムアウト閾値が格納されたデータベースを記憶しており、
   前記記憶制御装置に接続された前記複数の外部記憶制御装置の各々に対して所定の照会コマンドを送信すると共に、当該照会コマンドに応答して前記複数の外部記憶制御装置から送信される照会データを受信する第１のステップと、
   前記複数の外部記憶制御装置の各々から送信される前記照会データにおける前記第１のコードの位置を前記データベースを参照して検出し、当該検出結果に基づいて当該照会データの中から、前記複数の外部記憶装置の各々のベンダ名及び又は装置名称を表す前記第１のコードを抽出すると共に、抽出した前記第１のコードを、前記データベースを参照して、前記外部記憶制御装置の各々の実際の前記ベンダ名及び又は前記装置名称を表す第２のコードに変換すると共に、前記照会データに基づき、前記データベースを参照して、前記複数の外部記憶制御装置の各々において採用されている前記パス制御方式及び前記複数の外部記憶制御装置の各々に対してそれぞれ設定された前記タイムアウト閾値を検出し、検出した前記パス制御方式及び前記タイムアウト閾値を前記複数の外部記憶制御装置の各々との間のデータの入出力時におけるパス制御方式及びタイムアウト時間として設定する第２のステップと
   を備えることを特徴とする記憶制御装置の制御方法。
8. 前記記憶制御装置は、複数種類のモデルを有し、
   前記データベースには、
   前記記憶制御装置に接続可能な前記複数の外部記憶制御装置の各々について、前記モデルごとの接続の可否の情報である第１のサポート情報を統括した第２のサポート情報が格納された
   ことを特徴とする請求項７に記載の記憶制御装置の制御方法。
9. 前記第２のサポート情報は、
   前記記憶制御装置に前記接続可能な前記複数の外部記憶制御装置の各々について、前記モデルごとの接続の可否がそれぞれフラグで表された
   ことを特徴とする請求項８に記載の記憶制御装置の制御方法。
10. 前記データベースには、
    外部接続デバイスとして接続可能でない外部記憶制御装置について前記第２のコードに代えて共通に使用する、前記接続可能でない外部記憶制御装置が外部接続デバイスとして接続可能でないことを表す第３のコードが格納され、
    前記第２のステップでは、
    前記照会データの送信元が前記接続可能な外部記憶制御装置でないときには、前記第３のコードを変換結果として出力する
    ことを特徴とする請求項７に記載の記憶制御装置の制御方法。

Images