JP3528094B2 - バス利用方法および記憶制御装置 - Google Patents
バス利用方法および記憶制御装置Info
- Publication number
- JP3528094B2 JP3528094B2 JP01525594A JP1525594A JP3528094B2 JP 3528094 B2 JP3528094 B2 JP 3528094B2 JP 01525594 A JP01525594 A JP 01525594A JP 1525594 A JP1525594 A JP 1525594A JP 3528094 B2 JP3528094 B2 JP 3528094B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- storage
- data transfer
- storage device
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/349—Performance evaluation by tracing or monitoring for interfaces, buses
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/88—Monitoring involving counting
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/885—Monitoring specific for caches
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Bus Control (AREA)
- Memory System (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バス利用方法および記
憶制御装置に関し、さらに詳しくは、計算機システムの
運用形態に応じて記憶制御装置内のバスの利用方法を動
的に制御するバス利用方法およびそのバス利用方法を実
施する記憶制御装置に関する。
憶制御装置に関し、さらに詳しくは、計算機システムの
運用形態に応じて記憶制御装置内のバスの利用方法を動
的に制御するバス利用方法およびそのバス利用方法を実
施する記憶制御装置に関する。
【０００２】
【従来の技術】記憶制御装置は、中央処理装置と記憶装
置の間に位置し、中央処理装置からの入出力要求に応答
して、中央処理装置と記憶装置の間のデータ転送を制御
する。この記憶制御装置においても、高性能化，高信頼
化のため、マルチプロセッサ方式が採用されるようにな
ってきている。この場合、各プロセッサの接続方式とし
ては、共通バスによる接続が機能拡張性の観点から優れ
ている。前記共通バスでは、中央処理装置から発行され
た入出力要求を処理するための制御情報の交信および中
央処理装置との間で授受されるデータの転送が行われ
る。
置の間に位置し、中央処理装置からの入出力要求に応答
して、中央処理装置と記憶装置の間のデータ転送を制御
する。この記憶制御装置においても、高性能化，高信頼
化のため、マルチプロセッサ方式が採用されるようにな
ってきている。この場合、各プロセッサの接続方式とし
ては、共通バスによる接続が機能拡張性の観点から優れ
ている。前記共通バスでは、中央処理装置から発行され
た入出力要求を処理するための制御情報の交信および中
央処理装置との間で授受されるデータの転送が行われ
る。
【０００３】共通バス接続を用いたマルチプロセッサ方
式の記憶制御装置の従来例としては、「FUJITSU.VOL42,
NO.1,pp12-20(1991)」に記載されているファイル制御装
置がある。このファイル制御装置は、当該ファイル制御
装置を構成する機能を複数のモジュールに分割し、各モ
ジュールにマイクロプロセッサを配置し、各モジュール
を共通バスにより接続している。また、各モジュールお
よび共通バスを多重化することにより、高信頼化を図っ
ている。
式の記憶制御装置の従来例としては、「FUJITSU.VOL42,
NO.1,pp12-20(1991)」に記載されているファイル制御装
置がある。このファイル制御装置は、当該ファイル制御
装置を構成する機能を複数のモジュールに分割し、各モ
ジュールにマイクロプロセッサを配置し、各モジュール
を共通バスにより接続している。また、各モジュールお
よび共通バスを多重化することにより、高信頼化を図っ
ている。
【０００４】
【発明が解決しようとする課題】従来の記憶制御装置で
は、計算機システムの主たる運用形態に適合した共通バ
スの利用方法が採用されている。たとえば、主としてオ
ンライン処理を行う計算機システムでは、応答性が重要
であるため、前記制御情報交信能力を重視した共通バス
の利用方法が採用されている。また、バッチ処理を行う
計算機システムでは、大量のデータを扱う場合が多いた
め、前記データ転送能力を重視した共通バスの利用方法
が採用されている。しかし、従来の記憶制御装置では、
共通バスの利用方法の動的変更については配慮されてい
ないため、計算機システムの運用形態が変化した場合に
は、バス利用効率が悪くなり、記憶制御装置を構成する
資源を有効利用することが出来なくなる問題点がある。
例えば、制御情報交信能力を重視した共通バスの利用方
法を採用した銀行のオンライン計算機システムでは、昼
間は現金自動預け払い機などによるオンライン処理比率
が高いためバス利用効率が良いが、夜間はクレジットの
引落しなどによるバッチ処理比率が高くなるためバス利
用効率が悪くなる。このため、記憶制御装置を構成する
資源を有効利用することが出来なくなる。そこで、本発
明の目的は、計算機システムの運用形態の変化に対応し
て、共通バスの利用方法を動的に制御するバス利用方法
およびそのバス利用方法を実施する記憶制御装置を提供
することにある。
は、計算機システムの主たる運用形態に適合した共通バ
スの利用方法が採用されている。たとえば、主としてオ
ンライン処理を行う計算機システムでは、応答性が重要
であるため、前記制御情報交信能力を重視した共通バス
の利用方法が採用されている。また、バッチ処理を行う
計算機システムでは、大量のデータを扱う場合が多いた
め、前記データ転送能力を重視した共通バスの利用方法
が採用されている。しかし、従来の記憶制御装置では、
共通バスの利用方法の動的変更については配慮されてい
ないため、計算機システムの運用形態が変化した場合に
は、バス利用効率が悪くなり、記憶制御装置を構成する
資源を有効利用することが出来なくなる問題点がある。
例えば、制御情報交信能力を重視した共通バスの利用方
法を採用した銀行のオンライン計算機システムでは、昼
間は現金自動預け払い機などによるオンライン処理比率
が高いためバス利用効率が良いが、夜間はクレジットの
引落しなどによるバッチ処理比率が高くなるためバス利
用効率が悪くなる。このため、記憶制御装置を構成する
資源を有効利用することが出来なくなる。そこで、本発
明の目的は、計算機システムの運用形態の変化に対応し
て、共通バスの利用方法を動的に制御するバス利用方法
およびそのバス利用方法を実施する記憶制御装置を提供
することにある。
【０００５】
【課題を解決するための手段】第１の観点では、本発明
は、中央処理装置と記憶装置の間に位置し、前記中央処
理装置と前記記憶装置の間のデータ転送を制御する記憶
制御装置において、前記記憶制御装置が有するプロセッ
サである、前記中央処理装置に接続されるチャネルアダ
プタと前記記憶装置に接続される記憶装置アダプタを含
む複数のモジュールを接続するバスの利用方法を切り換
えるバス利用方法であって、前記複数のモジュールのい
ずれかが、前記中央処理装置から前記記憶制御装置に発
行されるシーケンシャルアクセス要求に伴うデータ転送
量に基づいて、バス利用方法を決定し、決定したバス利
用方法を他のプロセッサに通知することを特徴とするバ
ス利用方法を提供する。
は、中央処理装置と記憶装置の間に位置し、前記中央処
理装置と前記記憶装置の間のデータ転送を制御する記憶
制御装置において、前記記憶制御装置が有するプロセッ
サである、前記中央処理装置に接続されるチャネルアダ
プタと前記記憶装置に接続される記憶装置アダプタを含
む複数のモジュールを接続するバスの利用方法を切り換
えるバス利用方法であって、前記複数のモジュールのい
ずれかが、前記中央処理装置から前記記憶制御装置に発
行されるシーケンシャルアクセス要求に伴うデータ転送
量に基づいて、バス利用方法を決定し、決定したバス利
用方法を他のプロセッサに通知することを特徴とするバ
ス利用方法を提供する。
【０００６】第２の観点では、本発明は、記憶装置を制
御するプロセッサである記憶装置アダプタと、前記記憶
装置に格納されているデータの一部を格納するキャッシ
ュメモリと、中央処理装置と前記キャッシュメモリの間
のデータ転送を制御するプロセッサであるチャネルアダ
プタと、前記記憶装置アダプタと前記チャネルアダプタ
の制御情報を格納する制御メモリと、前記記憶装置アダ
プタ、前記キャッシュメモリ、前記チャネルアダプタお
よび前記制御メモリが接続されるバスとを有する記憶制
御装置において、前記記憶装置に対するシーケンシャル
アクセスに伴うデータ転送量に基づいて、バス負荷特性
を予測するバス負荷特性予測部と、前記バス負荷特性予
測部により予測したバス負荷特性に基づいて、バスの利
用方法を決定する、バス利用方法決定部と、前記バス利
用方法決定部が決定したバス利用方法を前記バスに接続
されているプロセッサに通知するバス利用方法通知部を
具備し、前記バス利用方法決定部が決定したバス利用方
法に基づいて、前記記憶装置アダプタ、前記キャッシュ
メモリ、前記チャネルアダプタおよび前記制御メモリ間
で前記バスを介した制御情報交信とデータ転送が実行さ
れることを特徴とする記憶制御装置を提供する。
御するプロセッサである記憶装置アダプタと、前記記憶
装置に格納されているデータの一部を格納するキャッシ
ュメモリと、中央処理装置と前記キャッシュメモリの間
のデータ転送を制御するプロセッサであるチャネルアダ
プタと、前記記憶装置アダプタと前記チャネルアダプタ
の制御情報を格納する制御メモリと、前記記憶装置アダ
プタ、前記キャッシュメモリ、前記チャネルアダプタお
よび前記制御メモリが接続されるバスとを有する記憶制
御装置において、前記記憶装置に対するシーケンシャル
アクセスに伴うデータ転送量に基づいて、バス負荷特性
を予測するバス負荷特性予測部と、前記バス負荷特性予
測部により予測したバス負荷特性に基づいて、バスの利
用方法を決定する、バス利用方法決定部と、前記バス利
用方法決定部が決定したバス利用方法を前記バスに接続
されているプロセッサに通知するバス利用方法通知部を
具備し、前記バス利用方法決定部が決定したバス利用方
法に基づいて、前記記憶装置アダプタ、前記キャッシュ
メモリ、前記チャネルアダプタおよび前記制御メモリ間
で前記バスを介した制御情報交信とデータ転送が実行さ
れることを特徴とする記憶制御装置を提供する。
【０００７】
【作用】上記第１の観点によるバス利用方法では、中央
処理装置から記憶制御装置に発行されるシーケンシャル
アクセス要求に伴うデータ転送量に基づいて、バス利用
方法を決定し、決定したバス利用方法を他のプロセッサ
に通知する。例えば、シーケンシャルアクセスの比率が
高い場合は、データ転送能力を重視したバス利用方法に
変更する。シーケンシャルアクセスは、ファイルの先頭
のデータから順に読出し／書き込みを行うアクセスパタ
ーンであり、一般に、バッチ処理に用いられ、大量のデ
ータ転送が行われ、バス負荷としてはデータ転送の比率
が高い。そこで、データ転送能力を重視したバス利用方
法に変更すれば、バス利用効率の低下を防止できる。こ
れに対し、シーケンシャルアクセスの比率が低い、つま
り、ランダムアクセスの比率が高い場合は、制御情報交
信能力を重視したバス利用方法に変更する。ランダムア
クセスは、ファイルの任意の位置のデータを読出し／書
き込みするアクセスパターンであり、一般に、オンライ
ン処理に用いられ、データ転送量は少なく、バス負荷と
しては制御情報交信の比率が高い。そこで、制御情報交
信能力を重視したバス利用方法に変更すれば、バス利用
効率の低下を防止できる。従って、計算機システムの運
用形態が変化しても、記憶制御装置を構成する資源を有
効利用することが出来る。
処理装置から記憶制御装置に発行されるシーケンシャル
アクセス要求に伴うデータ転送量に基づいて、バス利用
方法を決定し、決定したバス利用方法を他のプロセッサ
に通知する。例えば、シーケンシャルアクセスの比率が
高い場合は、データ転送能力を重視したバス利用方法に
変更する。シーケンシャルアクセスは、ファイルの先頭
のデータから順に読出し／書き込みを行うアクセスパタ
ーンであり、一般に、バッチ処理に用いられ、大量のデ
ータ転送が行われ、バス負荷としてはデータ転送の比率
が高い。そこで、データ転送能力を重視したバス利用方
法に変更すれば、バス利用効率の低下を防止できる。こ
れに対し、シーケンシャルアクセスの比率が低い、つま
り、ランダムアクセスの比率が高い場合は、制御情報交
信能力を重視したバス利用方法に変更する。ランダムア
クセスは、ファイルの任意の位置のデータを読出し／書
き込みするアクセスパターンであり、一般に、オンライ
ン処理に用いられ、データ転送量は少なく、バス負荷と
しては制御情報交信の比率が高い。そこで、制御情報交
信能力を重視したバス利用方法に変更すれば、バス利用
効率の低下を防止できる。従って、計算機システムの運
用形態が変化しても、記憶制御装置を構成する資源を有
効利用することが出来る。
【０００８】上記第２の観点による本発明の記憶制御装
置では、記憶装置に対するシーケンシャルアクセスに伴
うデータ転送量に基づいてバス負荷特性予測部によりバ
ス負荷特性を予測し、その予測したバス負荷特性に基づ
いてバス利用方法をバス利用方法決定部により決定し、
その決定したバス利用方法に基づいてバスを介して制御
情報交信とデータ転送とを実行する。例えば、シーケン
シャルアクセスに伴うデータ転送量が増加する傾向があ
れば、シーケンシャルアクセスの比率が高い負荷特性が
予測されるから、データ転送能力を重視したバス利用方
法が決定される。一方、シーケンシャルアクセスに伴う
データ転送量が減少する傾向があれば、ランダムアクセ
スの比率が高い負荷特性が予測されるから、制御情報交
信能力を重視したバス利用方法が決定される。従って、
上記第１の観点によるバス利用方法と同様にバス利用効
率の低下を防止でき、計算機システムの運用形態が変化
しても記憶制御装置を構成する資源を有効利用すること
が出来る。
置では、記憶装置に対するシーケンシャルアクセスに伴
うデータ転送量に基づいてバス負荷特性予測部によりバ
ス負荷特性を予測し、その予測したバス負荷特性に基づ
いてバス利用方法をバス利用方法決定部により決定し、
その決定したバス利用方法に基づいてバスを介して制御
情報交信とデータ転送とを実行する。例えば、シーケン
シャルアクセスに伴うデータ転送量が増加する傾向があ
れば、シーケンシャルアクセスの比率が高い負荷特性が
予測されるから、データ転送能力を重視したバス利用方
法が決定される。一方、シーケンシャルアクセスに伴う
データ転送量が減少する傾向があれば、ランダムアクセ
スの比率が高い負荷特性が予測されるから、制御情報交
信能力を重視したバス利用方法が決定される。従って、
上記第１の観点によるバス利用方法と同様にバス利用効
率の低下を防止でき、計算機システムの運用形態が変化
しても記憶制御装置を構成する資源を有効利用すること
が出来る。
【０００９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。なお、これにより本発明が限定されるものではな
い。
する。なお、これにより本発明が限定されるものではな
い。
【００１０】−第１実施例−
図１は、本発明の第１実施例の記憶制御装置を含む計算
機システムの要部構成図である。この計算機システムＳ
１において、中央処理装置１は、記憶制御装置２を介し
て、１台以上の記憶装置３に接続されている。前記中央
処理装置１は、演算装置１２と、主記憶装置１６と、入
出力プロセッサ１４とから構成されている。中央処理装
置１上では、オンライン処理やバッチ処理などの業務プ
ログラムが動作し、その業務プログラムが発行するデー
タの入出力要求は、入出力プロセッサ１４から前記記憶
制御装置２に転送される。
機システムの要部構成図である。この計算機システムＳ
１において、中央処理装置１は、記憶制御装置２を介し
て、１台以上の記憶装置３に接続されている。前記中央
処理装置１は、演算装置１２と、主記憶装置１６と、入
出力プロセッサ１４とから構成されている。中央処理装
置１上では、オンライン処理やバッチ処理などの業務プ
ログラムが動作し、その業務プログラムが発行するデー
タの入出力要求は、入出力プロセッサ１４から前記記憶
制御装置２に転送される。
【００１１】前記記憶制御装置２は、キャッシュメモリ
２４と、チャネルアダプタ２１ａ，２１ｂと、記憶装置
アダプタ２２，２２と、制御メモリ２３と、バスａ２６
と、バスｂ２７とから構成されている。前記キャッシュ
メモリ２４は、記憶装置３に格納されているデータの一
部を格納する。前記チャネルアダプタ２１ａ，２１ｂ
は、中央処理装置１と前記キャッシュメモリ２４の間の
データ転送を制御する。このうち、チャネルアダプタ２
１ａは、機能として、バスの負荷量を予測するバス負荷
特性予測部２０１と、バスの使用率を測定するバス使用
率測定部２０２と、バスの利用方法を決定するバス利用
方法決定部２０３と、バスにアクセスするバスアクセス
部２０４を備えている。また、チャネルアダプタ２１ｂ
は、機能として、バスにアクセスするバスアクセス部２
０４を備えている。前記記憶装置アダプタ２２，２２
は、記憶装置３とキャッシュメモリ２４の間のデータ転
送を制御する。前記制御メモリ２３は、バス制御情報
や，記憶装置管理情報や，キャッシュ管理情報や，後述
するエクステント管理テーブル１００などを記憶する。
前記バスａ２６およびバスｂ２７は、２重化された共通
バスである。
２４と、チャネルアダプタ２１ａ，２１ｂと、記憶装置
アダプタ２２，２２と、制御メモリ２３と、バスａ２６
と、バスｂ２７とから構成されている。前記キャッシュ
メモリ２４は、記憶装置３に格納されているデータの一
部を格納する。前記チャネルアダプタ２１ａ，２１ｂ
は、中央処理装置１と前記キャッシュメモリ２４の間の
データ転送を制御する。このうち、チャネルアダプタ２
１ａは、機能として、バスの負荷量を予測するバス負荷
特性予測部２０１と、バスの使用率を測定するバス使用
率測定部２０２と、バスの利用方法を決定するバス利用
方法決定部２０３と、バスにアクセスするバスアクセス
部２０４を備えている。また、チャネルアダプタ２１ｂ
は、機能として、バスにアクセスするバスアクセス部２
０４を備えている。前記記憶装置アダプタ２２，２２
は、記憶装置３とキャッシュメモリ２４の間のデータ転
送を制御する。前記制御メモリ２３は、バス制御情報
や，記憶装置管理情報や，キャッシュ管理情報や，後述
するエクステント管理テーブル１００などを記憶する。
前記バスａ２６およびバスｂ２７は、２重化された共通
バスである。
【００１２】図２は、チャネルアダプタ２１ａの構成図
である。チャネルアダプタ２１ａは、プロセッサ２１０
と、メモリ２１２と、アドレスデコーダ２１３と、チャ
ネルインタフェース回路２１１と、制御メモリアクセス
回路２１５と、データ転送制御回路２１６と、バスモニ
タ回路２１７と、内部バス２１４とから構成される。プ
ロセッサ２１０は、全体の作動を制御する。メモリ２１
２は、プロセッサ２１０が実行するプログラム等を格納
する。アドレスデコーダ２１３は、プロセッサ２１０の
制御対象のアドレスをデコードする。チャネルインタフ
ェース回路２１１は、中央処理装置１に対するインタフ
ェースである。制御メモリアクセス回路２１５は、バス
ａ２６またはバスｂ２７を介して、制御メモリ２３に対
してアクセスする。データ転送制御回路２１６は、ＤＭ
Ａ回路を内蔵し、プロセッサ２１０の指示により、バス
ａ２６またはバスｂ２７を介して、中央処理装置１とキ
ャッシュメモリ２４の間のデータ転送を制御する。バス
モニタ回路２１７は、バスａ２６およびバスｂ２７の単
位時間あたりの使用率を測定する。チャネルアダプタ２
１ｂは、上記チャンネルアダプタ２１ａとほぼ同じ構成
である。
である。チャネルアダプタ２１ａは、プロセッサ２１０
と、メモリ２１２と、アドレスデコーダ２１３と、チャ
ネルインタフェース回路２１１と、制御メモリアクセス
回路２１５と、データ転送制御回路２１６と、バスモニ
タ回路２１７と、内部バス２１４とから構成される。プ
ロセッサ２１０は、全体の作動を制御する。メモリ２１
２は、プロセッサ２１０が実行するプログラム等を格納
する。アドレスデコーダ２１３は、プロセッサ２１０の
制御対象のアドレスをデコードする。チャネルインタフ
ェース回路２１１は、中央処理装置１に対するインタフ
ェースである。制御メモリアクセス回路２１５は、バス
ａ２６またはバスｂ２７を介して、制御メモリ２３に対
してアクセスする。データ転送制御回路２１６は、ＤＭ
Ａ回路を内蔵し、プロセッサ２１０の指示により、バス
ａ２６またはバスｂ２７を介して、中央処理装置１とキ
ャッシュメモリ２４の間のデータ転送を制御する。バス
モニタ回路２１７は、バスａ２６およびバスｂ２７の単
位時間あたりの使用率を測定する。チャネルアダプタ２
１ｂは、上記チャンネルアダプタ２１ａとほぼ同じ構成
である。
【００１３】図３は、記憶装置アダプタ２２の内部構成
図である。記憶装置アダプタ２２は、プロセッサ２１０
と、メモリ２１２と、アドレスデコーダ２１３と、記憶
装置インタフェース回路２２１と、制御メモリアクセス
回路２１５と、データ転送制御回路２１６と、内部バス
２１４とから構成される。このうち、プロセッサ２１０
と、メモリ２１２と、アドレスデコーダ２１３と、制御
メモリアクセス回路２１５と、内部バス２１４は、上記
チャネルアダプタ２１ａの構成要素と同じである。前記
記憶装置インタフェース回路２２１は、記憶装置３に対
するインタフェースである。
図である。記憶装置アダプタ２２は、プロセッサ２１０
と、メモリ２１２と、アドレスデコーダ２１３と、記憶
装置インタフェース回路２２１と、制御メモリアクセス
回路２１５と、データ転送制御回路２１６と、内部バス
２１４とから構成される。このうち、プロセッサ２１０
と、メモリ２１２と、アドレスデコーダ２１３と、制御
メモリアクセス回路２１５と、内部バス２１４は、上記
チャネルアダプタ２１ａの構成要素と同じである。前記
記憶装置インタフェース回路２２１は、記憶装置３に対
するインタフェースである。
【００１４】なお、第１実施例の記憶制御装置２は、２
つのチャネルアダプタ２１ａ，２１ｂと、２つの記憶装
置アダプタ２２，２２とを備えているが、これらが３つ
以上あってもかまわない。
つのチャネルアダプタ２１ａ，２１ｂと、２つの記憶装
置アダプタ２２，２２とを備えているが、これらが３つ
以上あってもかまわない。
【００１５】次に、この計算機システムＳ１の動作を説
明する。中央処理装置１は、業務プログラムを実行し、
記憶装置３に対するデータの入出力を行う必要がある
と、チャネルプログラムを主記憶装置１６に配置すると
共に、入出力起動命令を発行し、入出力プロセッサ１４
を起動する。起動された入出力プロセッサ１４は、主記
憶装置１６上のチャネルプログラムを実行する。
明する。中央処理装置１は、業務プログラムを実行し、
記憶装置３に対するデータの入出力を行う必要がある
と、チャネルプログラムを主記憶装置１６に配置すると
共に、入出力起動命令を発行し、入出力プロセッサ１４
を起動する。起動された入出力プロセッサ１４は、主記
憶装置１６上のチャネルプログラムを実行する。
【００１６】図４は、チャネルプログラムの処理を示す
流れ図である。処理４０１では、入出力プロセッサ１４
は、入出力するデータの記憶装置３上の領域（エクステ
ント）を指定するＤＥＦ＿ＥＸＴコマンドを実行する。
図５に示すように、ＤＥＦ＿ＥＸＴコマンドは、コマン
ドの内容を記述したＣＣＷ（チャネルコマンドワード）
５０１と、そのＣＣＷ５０１内の主記憶装置アドレスで
ポイントされた主記憶装置１６上の領域に格納されたパ
ラメタ５０２とから構成されている。前記ＣＣＷ５０１
は、コマンドコードと、フラグと、バイトカウントと、
主記憶装置アドレスとを有している。前記パラメタ５０
２は、マスクバイトと、グローバル属性と、ブロック長
と、エクステント開始アドレスと、エクステント終了ア
ドレスとを有している。前記マスクバイトは、後続のＣ
ＣＷにおいて指定可能なＣＣＷの種類を指定する。前記
グローバル属性は、ディスクキャッシュの利用方法や，
当該入出力要求がシーケンシャルアクセスであるか否か
を指定する。前記ブロック長は、入出力対象のファイル
が等長レコードの場合に１つのレコードにおいて転送さ
れるデータのバイト数を指定する。ＤＥＦ＿ＥＸＴコマ
ンドが実行されると、コマンドコードとパラメタ５０２
とが記憶制御装置２に転送される。これに対し、記憶制
御装置２は、受領したコマンドコードとパラメタ５０２
に矛盾がなければ、当該ＤＥＦ＿ＥＸＴコマンドの正常
終了を応答する。
流れ図である。処理４０１では、入出力プロセッサ１４
は、入出力するデータの記憶装置３上の領域（エクステ
ント）を指定するＤＥＦ＿ＥＸＴコマンドを実行する。
図５に示すように、ＤＥＦ＿ＥＸＴコマンドは、コマン
ドの内容を記述したＣＣＷ（チャネルコマンドワード）
５０１と、そのＣＣＷ５０１内の主記憶装置アドレスで
ポイントされた主記憶装置１６上の領域に格納されたパ
ラメタ５０２とから構成されている。前記ＣＣＷ５０１
は、コマンドコードと、フラグと、バイトカウントと、
主記憶装置アドレスとを有している。前記パラメタ５０
２は、マスクバイトと、グローバル属性と、ブロック長
と、エクステント開始アドレスと、エクステント終了ア
ドレスとを有している。前記マスクバイトは、後続のＣ
ＣＷにおいて指定可能なＣＣＷの種類を指定する。前記
グローバル属性は、ディスクキャッシュの利用方法や，
当該入出力要求がシーケンシャルアクセスであるか否か
を指定する。前記ブロック長は、入出力対象のファイル
が等長レコードの場合に１つのレコードにおいて転送さ
れるデータのバイト数を指定する。ＤＥＦ＿ＥＸＴコマ
ンドが実行されると、コマンドコードとパラメタ５０２
とが記憶制御装置２に転送される。これに対し、記憶制
御装置２は、受領したコマンドコードとパラメタ５０２
に矛盾がなければ、当該ＤＥＦ＿ＥＸＴコマンドの正常
終了を応答する。
【００１７】処理４０２では、ＤＥＦ＿ＥＸＴコマンド
の正常終了の応答を受領した入出力プロセッサ１４は、
ＬＯＣＡＴＥコマンドを実行する。図６に示すように、
ＬＯＣＡＴＥコマンドは、ＣＣＷ６０１と、記憶制御装
置２において処理すべきレコードの位置付け情報（磁気
ヘッドを位置付けるための情報）やレコード数などを指
定するパラメタ６０２とから構成されている。前記ＣＣ
Ｗ６０１は、コマンドコードと、フラグと、バイトカウ
ントと、主記憶装置アドレスとを有している。前記パラ
メタ６０２は、操作バイトと、補助バイトと、レコード
カウントと、シークアドレスと、サーチパラメタと、セ
クタ番号と、転送長係数とを有している。ＬＯＣＡＴＥ
コマンドが実行されると、コマンドコードと、パラメタ
６０２とが記憶制御装置２に転送される。これに対し、
記憶制御装置２は、受領したコマンドコードと、パラメ
タ６０２に矛盾がなければ、当該ＬＯＣＡＴＥコマンド
の正常終了を中央処理装置１に応答する。
の正常終了の応答を受領した入出力プロセッサ１４は、
ＬＯＣＡＴＥコマンドを実行する。図６に示すように、
ＬＯＣＡＴＥコマンドは、ＣＣＷ６０１と、記憶制御装
置２において処理すべきレコードの位置付け情報（磁気
ヘッドを位置付けるための情報）やレコード数などを指
定するパラメタ６０２とから構成されている。前記ＣＣ
Ｗ６０１は、コマンドコードと、フラグと、バイトカウ
ントと、主記憶装置アドレスとを有している。前記パラ
メタ６０２は、操作バイトと、補助バイトと、レコード
カウントと、シークアドレスと、サーチパラメタと、セ
クタ番号と、転送長係数とを有している。ＬＯＣＡＴＥ
コマンドが実行されると、コマンドコードと、パラメタ
６０２とが記憶制御装置２に転送される。これに対し、
記憶制御装置２は、受領したコマンドコードと、パラメ
タ６０２に矛盾がなければ、当該ＬＯＣＡＴＥコマンド
の正常終了を中央処理装置１に応答する。
【００１８】処理４０３では、ＬＯＣＡＴＥコマンドの
正常終了の応答を受領した入出力プロセッサ１４は、Ｒ
ＥＡＤ／ＷＲＩＴＥコマンド（ＲＥＡＤコマンドまたは
ＷＲＩＴＥコマンド）を実行する。図７に示すように、
ＲＥＡＤ／ＷＲＩＴＥコマンドは、ＣＣＷ７０１と、そ
のＣＣＷ７０１内の主記憶装置アドレスでポイントされ
た主記憶装置１６上のＲＥＡＤ／ＷＲＩＴＥデータ領域
７０２とから構成されている。前記ＣＣＷ７０１は、コ
マンドコードと、フラグと、バイトカウントと、主記憶
装置アドレスとを有している。前記ＲＥＡＤ／ＷＲＩＴ
Ｅデータ領域７０２は、ＲＥＡＤコマンドのときに記憶
制御装置２から転送されたデータを格納し、ＷＲＩＴＥ
コマンドのときに記憶制御装置２へ転送するデータを格
納する領域である。ＲＥＡＤコマンドが実行されると、
コマンドコードが記憶制御装置２に転送される。これに
対し、記憶制御装置２は、前記ＬＯＣＡＴＥコマンドに
より指定されたレコードのデータを入出力プロセッサ１
４に転送する。入出力プロセッサ１４は、記憶制御装置
２から転送されたデータを前記ＲＥＡＤ／ＷＲＩＴＥデ
ータ領域７０２に格納する。ＷＲＩＴＥコマンドが実行
されると、コマンドコードと、前記ＲＥＡＤ／ＷＲＩＴ
Ｅデータ領域７０２に記憶されているデータとが記憶制
御装置２に転送される。これに対し、記憶制御装置２
は、前記ＬＯＣＡＴＥコマンドにより指定されたレコー
ドの領域に当該データを書き込む。
正常終了の応答を受領した入出力プロセッサ１４は、Ｒ
ＥＡＤ／ＷＲＩＴＥコマンド（ＲＥＡＤコマンドまたは
ＷＲＩＴＥコマンド）を実行する。図７に示すように、
ＲＥＡＤ／ＷＲＩＴＥコマンドは、ＣＣＷ７０１と、そ
のＣＣＷ７０１内の主記憶装置アドレスでポイントされ
た主記憶装置１６上のＲＥＡＤ／ＷＲＩＴＥデータ領域
７０２とから構成されている。前記ＣＣＷ７０１は、コ
マンドコードと、フラグと、バイトカウントと、主記憶
装置アドレスとを有している。前記ＲＥＡＤ／ＷＲＩＴ
Ｅデータ領域７０２は、ＲＥＡＤコマンドのときに記憶
制御装置２から転送されたデータを格納し、ＷＲＩＴＥ
コマンドのときに記憶制御装置２へ転送するデータを格
納する領域である。ＲＥＡＤコマンドが実行されると、
コマンドコードが記憶制御装置２に転送される。これに
対し、記憶制御装置２は、前記ＬＯＣＡＴＥコマンドに
より指定されたレコードのデータを入出力プロセッサ１
４に転送する。入出力プロセッサ１４は、記憶制御装置
２から転送されたデータを前記ＲＥＡＤ／ＷＲＩＴＥデ
ータ領域７０２に格納する。ＷＲＩＴＥコマンドが実行
されると、コマンドコードと、前記ＲＥＡＤ／ＷＲＩＴ
Ｅデータ領域７０２に記憶されているデータとが記憶制
御装置２に転送される。これに対し、記憶制御装置２
は、前記ＬＯＣＡＴＥコマンドにより指定されたレコー
ドの領域に当該データを書き込む。
【００１９】以上のように、入出力プロセッサ１４は、
ＤＥＦ＿ＥＸＴコマンドと、ＬＯＣＡＴＥコマンドと、
ＲＥＡＤ／ＷＲＩＴＥコマンドとにより、入出力要求を
処理する。これらコマンドの一連のＣＣＷを、コマンド
チェインと呼ぶ。
ＤＥＦ＿ＥＸＴコマンドと、ＬＯＣＡＴＥコマンドと、
ＲＥＡＤ／ＷＲＩＴＥコマンドとにより、入出力要求を
処理する。これらコマンドの一連のＣＣＷを、コマンド
チェインと呼ぶ。
【００２０】次に、記憶制御装置２の動作を説明する。
記憶制御装置２のチャネルアダプタ２１ａ（または２１
ｂ）は、中央処理装置１の入出力プロセッサ１４からコ
マンドチェインを受領すると、制御メモリ２３の記憶装
置管理情報を参照し、入出力の対象の記憶装置３が“使
用中”であるか否かを判定する。当該記憶装置３が“使
用中”でなければ、記憶装置管理情報に“使用中”を設
定し、記憶装置３の使用権を得る。なお、記憶装置３の
使用権には、チャネルアダプタ２１ａ（または２１ｂ）
に対するものと、記憶装置アダプタ２２，２２に対する
ものがあり、前者を論理記憶装置使用権と呼び、後者を
物理記憶装置使用権と呼ぶ。当該記憶装置３が“使用
中”ならば、当該記憶装置３が“使用中”であって入出
力要求の実行ができないことを中央処理装置１の入出力
プロセッサ１４に応答する。
記憶制御装置２のチャネルアダプタ２１ａ（または２１
ｂ）は、中央処理装置１の入出力プロセッサ１４からコ
マンドチェインを受領すると、制御メモリ２３の記憶装
置管理情報を参照し、入出力の対象の記憶装置３が“使
用中”であるか否かを判定する。当該記憶装置３が“使
用中”でなければ、記憶装置管理情報に“使用中”を設
定し、記憶装置３の使用権を得る。なお、記憶装置３の
使用権には、チャネルアダプタ２１ａ（または２１ｂ）
に対するものと、記憶装置アダプタ２２，２２に対する
ものがあり、前者を論理記憶装置使用権と呼び、後者を
物理記憶装置使用権と呼ぶ。当該記憶装置３が“使用
中”ならば、当該記憶装置３が“使用中”であって入出
力要求の実行ができないことを中央処理装置１の入出力
プロセッサ１４に応答する。
【００２１】チャネルアダプタ２１ａ（または２１ｂ）
は、論理記憶装置使用権を得ると、制御メモリ２３に格
納されているキャッシュ管理情報を参照して、ＬＯＣＡ
ＴＥコマンドにより指定されたレコードがキャッシュメ
モリ２４に存在するか否かを判定する。当該レコードが
キャッシュメモリ２４に存在しなければ、記憶装置アダ
プタ２２に対して、制御メモリ２３を介して、当該レコ
ードをキャッシュメモリ２４に格納するように依頼し、
当該コマンドチェインに対する処理を中断する。また、
チャネルアダプタ２１ａ（または２１ｂ）のいずれにお
いても当該コマンドチェインに対する処理を再開可能と
するため、当該コマンドチェインに対する処理を再開す
るための情報を制御メモリ２３に格納する。
は、論理記憶装置使用権を得ると、制御メモリ２３に格
納されているキャッシュ管理情報を参照して、ＬＯＣＡ
ＴＥコマンドにより指定されたレコードがキャッシュメ
モリ２４に存在するか否かを判定する。当該レコードが
キャッシュメモリ２４に存在しなければ、記憶装置アダ
プタ２２に対して、制御メモリ２３を介して、当該レコ
ードをキャッシュメモリ２４に格納するように依頼し、
当該コマンドチェインに対する処理を中断する。また、
チャネルアダプタ２１ａ（または２１ｂ）のいずれにお
いても当該コマンドチェインに対する処理を再開可能と
するため、当該コマンドチェインに対する処理を再開す
るための情報を制御メモリ２３に格納する。
【００２２】記憶装置アダプタ２２は、チャネルアダプ
タ２１からの依頼を制御メモリ２３から読み出すと、制
御メモリ２３の記憶装置管理情報をアクセスして、記憶
装置３に対する物理記憶装置使用権を得る。その後、制
御メモリ２３のキャッシュ管理情報をアクセスし、記憶
装置３から読み出したレコードを格納するための領域を
キャッシュメモリ２４に確保する。そして、記憶装置３
に対してレコードの読出要求を発行する。記憶装置３
は、前記レコードの読出要求に応じて当該レコードを読
み出し、記憶制御装置２の記憶装置アダプタ２２へ転送
する。記憶装置アダプタ２２は、転送されてきたレコー
ドを、キャッシュメモリ２４に格納する。そして、チャ
ネルアダプタ２１ａ（または２１ｂ）に対して、制御メ
モリ２３を介して、入出力対象のレコードのキャッシュ
メモリ２４への読出し終了報告を行う。チャネルアダプ
タ２１ｂ（または２１ａ）は、前記読出し終了報告を制
御メモリ２３から読み出すと、コマンドチェインに対す
る処理を再開するための情報を制御メモリ２３から読み
出し、処理を再開する。そして、キャッシュメモリ２４
に格納されているレコードを中央処理装置１に転送す
る。
タ２１からの依頼を制御メモリ２３から読み出すと、制
御メモリ２３の記憶装置管理情報をアクセスして、記憶
装置３に対する物理記憶装置使用権を得る。その後、制
御メモリ２３のキャッシュ管理情報をアクセスし、記憶
装置３から読み出したレコードを格納するための領域を
キャッシュメモリ２４に確保する。そして、記憶装置３
に対してレコードの読出要求を発行する。記憶装置３
は、前記レコードの読出要求に応じて当該レコードを読
み出し、記憶制御装置２の記憶装置アダプタ２２へ転送
する。記憶装置アダプタ２２は、転送されてきたレコー
ドを、キャッシュメモリ２４に格納する。そして、チャ
ネルアダプタ２１ａ（または２１ｂ）に対して、制御メ
モリ２３を介して、入出力対象のレコードのキャッシュ
メモリ２４への読出し終了報告を行う。チャネルアダプ
タ２１ｂ（または２１ａ）は、前記読出し終了報告を制
御メモリ２３から読み出すと、コマンドチェインに対す
る処理を再開するための情報を制御メモリ２３から読み
出し、処理を再開する。そして、キャッシュメモリ２４
に格納されているレコードを中央処理装置１に転送す
る。
【００２３】上記記憶制御装置２において、チャネルア
ダプタ２１ａ（または２１ｂ）および記憶装置アダプタ
２２，２２と制御メモリ２３およびキャッシュメモリ２
４の間の制御情報の転送やデータの転送は、バスａ２６
またはバスｂ２７を介して行われる。これらバスａ２６
またはバスｂ２７の使用態様は、バス制御機能により、
入出力要求の状況変化に対応して動的に制御される。こ
のバス制御機能について次に説明する。バス制御機能
は、チャネルアダプタ２１ａで動作するバス負荷特性予
測部２０１，バス使用率測定部２０２，バス利用方法決
定部２０３，バスアクセス部２０４，チャネルアダプタ
２１ｂと、記憶装置アダプタ２２で動作するバスアクセ
ス部２０４とにより実現する。
ダプタ２１ａ（または２１ｂ）および記憶装置アダプタ
２２，２２と制御メモリ２３およびキャッシュメモリ２
４の間の制御情報の転送やデータの転送は、バスａ２６
またはバスｂ２７を介して行われる。これらバスａ２６
またはバスｂ２７の使用態様は、バス制御機能により、
入出力要求の状況変化に対応して動的に制御される。こ
のバス制御機能について次に説明する。バス制御機能
は、チャネルアダプタ２１ａで動作するバス負荷特性予
測部２０１，バス使用率測定部２０２，バス利用方法決
定部２０３，バスアクセス部２０４，チャネルアダプタ
２１ｂと、記憶装置アダプタ２２で動作するバスアクセ
ス部２０４とにより実現する。
【００２４】図８は、チャネルアダプタ２１ａで実行さ
れるバス制御機能の処理の流れ図である。このバス制御
機能は、一定時間間隔で起動される。処理８０１では、
バス使用率測定部２０２によりバスａ２６およびバスｂ
２７のそれぞれの使用率を求める。すなわち、チャネル
アダプタ２１ａのバスモニタ回路２１７は、図９に示す
ように、クロックの立上がりエッジでバスａ２６および
バスｂ２７のそれぞれのバスビジー信号をモニタし、も
しビジーならバスａ２６およびバスｂ２７のそれぞれに
対応する内蔵カウンタを〈＋１〉している。そして、処
理８０１の実行時に各内蔵カウンタの値を読み出し、そ
のカウンタ値を前記一定時間間隔中のクロック数で割
る。これがバスａ２６およびバスｂ２７のそれぞれの使
用率である。なお、内蔵カウンタの値を読み出した後、
内蔵カウンタの値をクリアする。図９の例では一定時間
間隔中のクロック数が“１０”で、読み出した内蔵カウ
ンタの値が“５”なので、バスの使用率は５０％とな
る。
れるバス制御機能の処理の流れ図である。このバス制御
機能は、一定時間間隔で起動される。処理８０１では、
バス使用率測定部２０２によりバスａ２６およびバスｂ
２７のそれぞれの使用率を求める。すなわち、チャネル
アダプタ２１ａのバスモニタ回路２１７は、図９に示す
ように、クロックの立上がりエッジでバスａ２６および
バスｂ２７のそれぞれのバスビジー信号をモニタし、も
しビジーならバスａ２６およびバスｂ２７のそれぞれに
対応する内蔵カウンタを〈＋１〉している。そして、処
理８０１の実行時に各内蔵カウンタの値を読み出し、そ
のカウンタ値を前記一定時間間隔中のクロック数で割
る。これがバスａ２６およびバスｂ２７のそれぞれの使
用率である。なお、内蔵カウンタの値を読み出した後、
内蔵カウンタの値をクリアする。図９の例では一定時間
間隔中のクロック数が“１０”で、読み出した内蔵カウ
ンタの値が“５”なので、バスの使用率は５０％とな
る。
【００２５】処理８０２では、バス負荷特性予測部２０
１により、バス負荷特性予測指標として、シーケンシャ
ルアクセス残量を計算する。シーケンシャルアクセス残
量をバス負荷特性予測指標とする理由は次の通りであ
る。記憶装置３へのアクセスパターンには、シーケンシ
ャルアクセスとランダムアクセスがある。シーケンシャ
ルアクセスは、ファイルの先頭のデータから順に読出し
／書き込みを行うアクセスパターンであり、一般に、バ
ッチ処理に用いられ、大量のデータ転送が行われ、バス
負荷としてはデータ転送の比率が高い。これに対し、ラ
ンダムアクセスは、ファイルの任意の位置のデータを読
出し／書き込みするアクセスパターンであり、一般に、
オンライン処理に用いられ、データ転送量は少なく、バ
ス負荷としては制御情報交信の比率が高い。したがっ
て、シーケンシャルアクセス残量が多ければデータ転送
の比率が高いと予測でき、シーケンシャルアクセス残量
が少なければ制御情報交信の比率が高いと予測すること
が出来る。
１により、バス負荷特性予測指標として、シーケンシャ
ルアクセス残量を計算する。シーケンシャルアクセス残
量をバス負荷特性予測指標とする理由は次の通りであ
る。記憶装置３へのアクセスパターンには、シーケンシ
ャルアクセスとランダムアクセスがある。シーケンシャ
ルアクセスは、ファイルの先頭のデータから順に読出し
／書き込みを行うアクセスパターンであり、一般に、バ
ッチ処理に用いられ、大量のデータ転送が行われ、バス
負荷としてはデータ転送の比率が高い。これに対し、ラ
ンダムアクセスは、ファイルの任意の位置のデータを読
出し／書き込みするアクセスパターンであり、一般に、
オンライン処理に用いられ、データ転送量は少なく、バ
ス負荷としては制御情報交信の比率が高い。したがっ
て、シーケンシャルアクセス残量が多ければデータ転送
の比率が高いと予測でき、シーケンシャルアクセス残量
が少なければ制御情報交信の比率が高いと予測すること
が出来る。
【００２６】シーケンシャルアクセス残量は、制御メモ
リ２３に格納されているエクステント管理テーブルを参
照して求める。図１０は、エクステント管理テーブルの
構造図である。このエクステント管理テーブル１００
は、記憶装置３ごとに設けられており、中央処理装置１
から発行されたコマンドチェインにより入出力対象とな
ったファイルのエクステントに対応したエントリを持
つ。各エントリは、次に示すフィールドから構成されて
いる。 ・エクステント開始アドレス１００１…入出力対象ファ
イルのエクステントの開始アドレスを示す。 ・エクステント終了アドレス１００２…入出力対象ファ
イルのエクステントの終了アドレスを示す。 ・ブロック長１００３…入出力対象ファイルのレコード
内のデータの長さを示す。 ・入出力処理終了アドレス１００４…最後に中央処理装
置１から発行されたコマンドチェインによりアクセスさ
れたレコードの次のレコードのアドレスを示す。 ・入出力処理終了時刻１００５…最後に中央処理装置１
から発行されたコマンドチェインの処理の終了時刻を示
す。 ・データ転送残量１００６…図１１に示すように、中央
処理装置１から最後に当該エクステントに対し発行され
たコマンドチェインにおいて処理対象となったレコード
の次のレコードからエクステント終了アドレスのレコー
ドまでのデータ量である。
リ２３に格納されているエクステント管理テーブルを参
照して求める。図１０は、エクステント管理テーブルの
構造図である。このエクステント管理テーブル１００
は、記憶装置３ごとに設けられており、中央処理装置１
から発行されたコマンドチェインにより入出力対象とな
ったファイルのエクステントに対応したエントリを持
つ。各エントリは、次に示すフィールドから構成されて
いる。 ・エクステント開始アドレス１００１…入出力対象ファ
イルのエクステントの開始アドレスを示す。 ・エクステント終了アドレス１００２…入出力対象ファ
イルのエクステントの終了アドレスを示す。 ・ブロック長１００３…入出力対象ファイルのレコード
内のデータの長さを示す。 ・入出力処理終了アドレス１００４…最後に中央処理装
置１から発行されたコマンドチェインによりアクセスさ
れたレコードの次のレコードのアドレスを示す。 ・入出力処理終了時刻１００５…最後に中央処理装置１
から発行されたコマンドチェインの処理の終了時刻を示
す。 ・データ転送残量１００６…図１１に示すように、中央
処理装置１から最後に当該エクステントに対し発行され
たコマンドチェインにおいて処理対象となったレコード
の次のレコードからエクステント終了アドレスのレコー
ドまでのデータ量である。
【００２７】図１２に、エクステント管理テーブル１０
０への情報格納処理の流れ図を示す。この情報格納処理
は、中央処理装置１から発行されたコマンドチェインの
処理終了時に起動される。処理１２０１では、当該コマ
ンドチェインによる記憶装置３への入出力処理はシーケ
ンシャルアクセスであるか否か判定する。シーケンシャ
ルアクセスであれば処理１２０２に進み、シーケンシャ
ルアクセスでなければ情報格納処理を終了する。この判
定は、コマンドチェインの先頭で指定されるＤＥＦ＿Ｅ
ＸＴコマンドのパラメタ５０２のグローバル属性に設定
されているシーケンシャルアクセスフラグを参照して行
なう。なお、パラメタ５０２は、当該コマンド受領時に
制御メモリ２３に格納されている。処理１２０２では、
当該入出力処理においてエクステントの終了を示すＥＯ
Ｆ（エンド オブ ファイル）を検出したか否か判定す
る。ＥＯＦを検出していなければ処理１２０３に進み、
ＥＯＦを検出したら処理１２０８に進む。
０への情報格納処理の流れ図を示す。この情報格納処理
は、中央処理装置１から発行されたコマンドチェインの
処理終了時に起動される。処理１２０１では、当該コマ
ンドチェインによる記憶装置３への入出力処理はシーケ
ンシャルアクセスであるか否か判定する。シーケンシャ
ルアクセスであれば処理１２０２に進み、シーケンシャ
ルアクセスでなければ情報格納処理を終了する。この判
定は、コマンドチェインの先頭で指定されるＤＥＦ＿Ｅ
ＸＴコマンドのパラメタ５０２のグローバル属性に設定
されているシーケンシャルアクセスフラグを参照して行
なう。なお、パラメタ５０２は、当該コマンド受領時に
制御メモリ２３に格納されている。処理１２０２では、
当該入出力処理においてエクステントの終了を示すＥＯ
Ｆ（エンド オブ ファイル）を検出したか否か判定す
る。ＥＯＦを検出していなければ処理１２０３に進み、
ＥＯＦを検出したら処理１２０８に進む。
【００２８】処理１２０３では、データ転送残量を計算
する。具体的には、図１１に示すように、中央処理装置
１から最後に当該エクステントに対して発行されたＬＯ
ＣＡＴＥコマンドにより指定された位置付けアドレスの
レコードの直後のレコードからエクステント終了アドレ
スのレコードまでのデータ量を計算する。処理１２０４
では、データ転送量が少ないシーケンシャルアクセスの
入出力処理であればバスに対する負荷はランダムアクセ
スと等価と見なせるため、データ転送残量≦規定値（例
えば、１６ＫＢ）か否かの判定を行う。そして、データ
転送残量≦規定値でなければ、処理１２０５に進む。デ
ータ転送残量≦規定値ならば、処理１２０８に進む。
する。具体的には、図１１に示すように、中央処理装置
１から最後に当該エクステントに対して発行されたＬＯ
ＣＡＴＥコマンドにより指定された位置付けアドレスの
レコードの直後のレコードからエクステント終了アドレ
スのレコードまでのデータ量を計算する。処理１２０４
では、データ転送量が少ないシーケンシャルアクセスの
入出力処理であればバスに対する負荷はランダムアクセ
スと等価と見なせるため、データ転送残量≦規定値（例
えば、１６ＫＢ）か否かの判定を行う。そして、データ
転送残量≦規定値でなければ、処理１２０５に進む。デ
ータ転送残量≦規定値ならば、処理１２０８に進む。
【００２９】処理１２０５では、当該エクステントに対
応するエントリがエクステント管理テーブル１００に登
録済みであるか否か判定する。登録済みでなければ処理
１２０６に進み、登録済みであれば処理１２０７に進
む。処理１２０６では、エクステント管理テーブル１０
０に、当該エクステント用のエントリを確保する。そし
て、当該エントリのエクステント開始アドレス１００１
とエクステント終了アドレス１００２とブロック長１０
０の３つのフィールドに、制御メモリ２３に格納したＤ
ＥＦ＿ＥＸＴコマンドのパラメタ５０２から値を代入す
る。処理１２０７では、当該エントリの入出力処理終了
時刻１００５と、データ転送残量１００６のフィールド
に値を設定し、情報格納処理を終了する。
応するエントリがエクステント管理テーブル１００に登
録済みであるか否か判定する。登録済みでなければ処理
１２０６に進み、登録済みであれば処理１２０７に進
む。処理１２０６では、エクステント管理テーブル１０
０に、当該エクステント用のエントリを確保する。そし
て、当該エントリのエクステント開始アドレス１００１
とエクステント終了アドレス１００２とブロック長１０
０の３つのフィールドに、制御メモリ２３に格納したＤ
ＥＦ＿ＥＸＴコマンドのパラメタ５０２から値を代入す
る。処理１２０７では、当該エントリの入出力処理終了
時刻１００５と、データ転送残量１００６のフィールド
に値を設定し、情報格納処理を終了する。
【００３０】処理１２０８では、当該エクステントに対
応するエントリがエクステント管理テーブル１００に存
在するか否か判定する。エントリが存在すれば処理１２
０９に進み、エントリが存在しなければ情報格納処理を
終了する。処理１２０９では、当該エントリを削除し、
エクステンド管理テーブル１００への情報格納処理を終
了する。
応するエントリがエクステント管理テーブル１００に存
在するか否か判定する。エントリが存在すれば処理１２
０９に進み、エントリが存在しなければ情報格納処理を
終了する。処理１２０９では、当該エントリを削除し、
エクステンド管理テーブル１００への情報格納処理を終
了する。
【００３１】バス負荷特性予測部２０１は、上記エクス
テント管理テーブル１００を参照し、すべてのエントリ
のデータ転送残量１００６を合計した値をシーケンシャ
ルアクセス残量とする。但し、エクステント管理テーブ
ル１００のエントリの入出力終了時刻１００５を参照
し、一定時間（例えば、１０秒）以上アクセスされない
エクステントは除外する。なお、一定時間以上アクセス
されていないエクステントに対応するエントリをこの時
点で削除しても良い。
テント管理テーブル１００を参照し、すべてのエントリ
のデータ転送残量１００６を合計した値をシーケンシャ
ルアクセス残量とする。但し、エクステント管理テーブ
ル１００のエントリの入出力終了時刻１００５を参照
し、一定時間（例えば、１０秒）以上アクセスされない
エクステントは除外する。なお、一定時間以上アクセス
されていないエクステントに対応するエントリをこの時
点で削除しても良い。
【００３２】図８に戻り、処理８０３では、バスａ２６
とバスｂ２７の使用率が不均衡であるか否か判定する。
例えば、いずれかのバスの使用率が７０％以上であり、
他方のバスの使用率が３０％未満なら、バスａ２６とバ
スｂ２７の使用率が不均衡であると判定する。使用率が
不均衡であれば、処理８０４に進む。不均衡でなけれ
ば、現在のバス利用方法で支障ないと判断されるので、
処理を終了する。
とバスｂ２７の使用率が不均衡であるか否か判定する。
例えば、いずれかのバスの使用率が７０％以上であり、
他方のバスの使用率が３０％未満なら、バスａ２６とバ
スｂ２７の使用率が不均衡であると判定する。使用率が
不均衡であれば、処理８０４に進む。不均衡でなけれ
ば、現在のバス利用方法で支障ないと判断されるので、
処理を終了する。
【００３３】処理８０４では、バス利用方法決定部２０
３は、バス利用方法決定処理を実行し、前記処理８０１
において求めたバスａ２６およびバスｂ２７の使用率
と、前記処理８０２において求めたシーケンシャルアク
セス残量とから、バスａ２６およびバスｂ２７の利用方
法を決定する。図１３に示すように、バスａ２６および
バスｂ２７の利用方法には、次の３つのバスモードがあ
る。 ・通常モード…システム立ち上げ時のバスモードであ
り、バスａ２６を制御情報交信用（すなわち、制御メモ
リ２３をアクセスするための専用のバス）とし、バスｂ
２７をデータ転送用（すなわち、キャッシュメモリ２４
をアクセスするための専用のバス）とする。 ・シーケンシャルアクセスモード…中央処理装置１から
発行される入出力要求がシーケンシャルアクセスの比率
が高い場合のバスモードであり、バスａ２６を制御情報
交信およびデータ転送用とし、バスｂ２７をデータ転送
用とする。 ・ランダムモード…中央処理装置１から発行される入出
力要求がランダムアクセスの比率が高い場合のバスモー
ドであり、バスａ２６を制御情報交信用とし、バスｂ２
７を制御情報交信用およびデータ転送用とする。
３は、バス利用方法決定処理を実行し、前記処理８０１
において求めたバスａ２６およびバスｂ２７の使用率
と、前記処理８０２において求めたシーケンシャルアク
セス残量とから、バスａ２６およびバスｂ２７の利用方
法を決定する。図１３に示すように、バスａ２６および
バスｂ２７の利用方法には、次の３つのバスモードがあ
る。 ・通常モード…システム立ち上げ時のバスモードであ
り、バスａ２６を制御情報交信用（すなわち、制御メモ
リ２３をアクセスするための専用のバス）とし、バスｂ
２７をデータ転送用（すなわち、キャッシュメモリ２４
をアクセスするための専用のバス）とする。 ・シーケンシャルアクセスモード…中央処理装置１から
発行される入出力要求がシーケンシャルアクセスの比率
が高い場合のバスモードであり、バスａ２６を制御情報
交信およびデータ転送用とし、バスｂ２７をデータ転送
用とする。 ・ランダムモード…中央処理装置１から発行される入出
力要求がランダムアクセスの比率が高い場合のバスモー
ドであり、バスａ２６を制御情報交信用とし、バスｂ２
７を制御情報交信用およびデータ転送用とする。
【００３４】図１４に、バス利用方法決定処理の流れ図
を示す。処理１３０１では、バスａ２６の使用率とバス
ｂ２７の使用率のいずれの使用率が他方より高いかを判
定する。バスｂ２７の使用率がバスａ２６の使用率より
も高ければ、処理１３０２に進む。バスａ２６の使用率
がバスｂ２７の使用率よりも高ければ、処理１３０７に
進む。処理１３０２では、シーケンシャルアクセス残量
が増加傾向にあるか否か判定する。これは、過去に起動
されたバス管理機能の処理で計算したシーケンシャルア
クセス残量を制御メモリ２３から読み出し、そのシーケ
ンシャルアクセス残量と、今回計算したシーケンシャル
アクセス残量とを比較することにより判定する。シーケ
ンシャルアクセス残量が増加傾向にあれば、処理１３０
３に進む。シーケンシャルアクセス残量が増加傾向にな
ければ、データ転送能力を現在以上に増やす必要はない
から、バス利用方法決定処理を終了する。処理１３０３
では、現在のバスモードが通常モードであるか否か判定
する。通常モードであれば処理１３０４に進み、通常モ
ードでなければ処理１３０５に進む。処理１３０４で
は、バスモードとしてシーケンシャルモードを選択す
る。すなわち、バスａ２６にもデータ転送を分担させる
こととし、現在よりもデータ転送能力を強化したバス利
用方法とする。処理１３０５では、現在のバスモードが
ランダムモードであるか否か判定する。ランダムモード
であれば、処理１３１０に進む。ランダムモードでなけ
れば、シーケンシャルモードであり、現在以上にデータ
転送能力を強化できるバスモードはないから、バス利用
方法決定処理を終了する。処理１３０６では、バスモー
ドとして通常モードを選択する。すなわち、バスｂ２７
を制御情報交信用およびデータ転送用からデータ転送用
に専用化することとし、現在よりもデータ転送能力を強
化したバス利用方法とする。
を示す。処理１３０１では、バスａ２６の使用率とバス
ｂ２７の使用率のいずれの使用率が他方より高いかを判
定する。バスｂ２７の使用率がバスａ２６の使用率より
も高ければ、処理１３０２に進む。バスａ２６の使用率
がバスｂ２７の使用率よりも高ければ、処理１３０７に
進む。処理１３０２では、シーケンシャルアクセス残量
が増加傾向にあるか否か判定する。これは、過去に起動
されたバス管理機能の処理で計算したシーケンシャルア
クセス残量を制御メモリ２３から読み出し、そのシーケ
ンシャルアクセス残量と、今回計算したシーケンシャル
アクセス残量とを比較することにより判定する。シーケ
ンシャルアクセス残量が増加傾向にあれば、処理１３０
３に進む。シーケンシャルアクセス残量が増加傾向にな
ければ、データ転送能力を現在以上に増やす必要はない
から、バス利用方法決定処理を終了する。処理１３０３
では、現在のバスモードが通常モードであるか否か判定
する。通常モードであれば処理１３０４に進み、通常モ
ードでなければ処理１３０５に進む。処理１３０４で
は、バスモードとしてシーケンシャルモードを選択す
る。すなわち、バスａ２６にもデータ転送を分担させる
こととし、現在よりもデータ転送能力を強化したバス利
用方法とする。処理１３０５では、現在のバスモードが
ランダムモードであるか否か判定する。ランダムモード
であれば、処理１３１０に進む。ランダムモードでなけ
れば、シーケンシャルモードであり、現在以上にデータ
転送能力を強化できるバスモードはないから、バス利用
方法決定処理を終了する。処理１３０６では、バスモー
ドとして通常モードを選択する。すなわち、バスｂ２７
を制御情報交信用およびデータ転送用からデータ転送用
に専用化することとし、現在よりもデータ転送能力を強
化したバス利用方法とする。
【００３５】処理１３０７では、シーケンシャルアクセ
ス残量が減少傾向にあるか否か判定する。シーケンシャ
ルアクセス残量が減少傾向にあれば、処理１３０７に進
む。シーケンシャルアクセス残量が減少傾向になけれ
ば、制御情報交信能力を現在以上に増やす必要はないか
ら、バス利用方法決定処理を終了する。処理１３０８で
は、現在のバスモードが通常モードであるか否か判定す
る。通常モードであれば処理１３０９に進み、通常モー
ドでなければ処理１３１０に進む。処理１３０９では、
バスモードとしてランダムモードを選択する。すなわ
ち、バスｂ２７にも制御情報交信を分担させることと
し、現在よりも制御情報交信能力を強化したバス利用方
法とする。処理１３１０では、現在のバスモードがシー
ケンシャルモードであるか否か判定する。シーケンシャ
ルモードであれば、処理１３１１に進む。シーケンシャ
ルモードでなければ、ランダムモードであり、現在以上
に制御情報交信能力を強化できるバスモードはないか
ら、バス利用方法決定処理を終了する。処理１３１１で
は、バスモードとして通常モードを選択する。すなわ
ち、バスａ２６を制御情報交信用およびデータ転送用か
ら制御情報交信用に専用化することとし、現在よりも制
御情報交信能力を強化したバス利用方法とする。
ス残量が減少傾向にあるか否か判定する。シーケンシャ
ルアクセス残量が減少傾向にあれば、処理１３０７に進
む。シーケンシャルアクセス残量が減少傾向になけれ
ば、制御情報交信能力を現在以上に増やす必要はないか
ら、バス利用方法決定処理を終了する。処理１３０８で
は、現在のバスモードが通常モードであるか否か判定す
る。通常モードであれば処理１３０９に進み、通常モー
ドでなければ処理１３１０に進む。処理１３０９では、
バスモードとしてランダムモードを選択する。すなわ
ち、バスｂ２７にも制御情報交信を分担させることと
し、現在よりも制御情報交信能力を強化したバス利用方
法とする。処理１３１０では、現在のバスモードがシー
ケンシャルモードであるか否か判定する。シーケンシャ
ルモードであれば、処理１３１１に進む。シーケンシャ
ルモードでなければ、ランダムモードであり、現在以上
に制御情報交信能力を強化できるバスモードはないか
ら、バス利用方法決定処理を終了する。処理１３１１で
は、バスモードとして通常モードを選択する。すなわ
ち、バスａ２６を制御情報交信用およびデータ転送用か
ら制御情報交信用に専用化することとし、現在よりも制
御情報交信能力を強化したバス利用方法とする。
【００３６】図８に戻り、処理８０５では、チャネルア
ダプタ２１ａは、前記処理８０４で決定したバス利用方
法を、記憶制御装置２内の全てのチャネルアダプタ２１
ｂおよび記憶装置アダプタ２２，２２に通知する。各ア
ダプタ上で動作するバスアクセス部２０４は、通知され
たバス利用方法に基づき、制御メモリアクセス回路２１
５およびデータ転送制御回路２１６のそれぞれに対し、
利用するバスを設定する。これにより、制御メモリアク
セス回路２１５は、バスモードがシーケンシャルモード
と通常モードの場合はバスａ２６のみを制御情報交信に
利用し、ランダムモードの場合はバスａ２６およびバス
ｂ２７を制御情報交信に利用する。一方、データ転送回
路２１２は、バスモードがランダムモードと通常モード
の場合はバスｂ２７のみをデータ転送に利用し、シーケ
ンシャルモードの場合はバスｂ２７およびバスａ２６を
データ転送に利用する。
ダプタ２１ａは、前記処理８０４で決定したバス利用方
法を、記憶制御装置２内の全てのチャネルアダプタ２１
ｂおよび記憶装置アダプタ２２，２２に通知する。各ア
ダプタ上で動作するバスアクセス部２０４は、通知され
たバス利用方法に基づき、制御メモリアクセス回路２１
５およびデータ転送制御回路２１６のそれぞれに対し、
利用するバスを設定する。これにより、制御メモリアク
セス回路２１５は、バスモードがシーケンシャルモード
と通常モードの場合はバスａ２６のみを制御情報交信に
利用し、ランダムモードの場合はバスａ２６およびバス
ｂ２７を制御情報交信に利用する。一方、データ転送回
路２１２は、バスモードがランダムモードと通常モード
の場合はバスｂ２７のみをデータ転送に利用し、シーケ
ンシャルモードの場合はバスｂ２７およびバスａ２６を
データ転送に利用する。
【００３７】図１５は、バスモードの状態遷移図であ
る。 通常モードのときに、バスａ２６の使用率よりバスｂ
２７の使用率が著しく高く且つシーケンシャルアクセス
残量が増加傾向にあるなら、シーケンシャルモードに移
行する。また、バスｂ２７に障害が発生すれば、シーケ
ンシャルモードに移行する。また、通常モードのとき
に、バスａ２６の使用率がバスｂ２７の使用率より著し
く高く且つシーケンシャルアクセス残量が減少傾向にあ
るなら、ランダムモードに移行する。また、バスａ２６
に障害が発生すれば、ランダムモードに移行する。 シーケンシャルモードのときに、バスａ２６の使用率
がバスｂ２７の使用率より著しく高く且つシーケンシャ
ルアクセス残量が減少傾向にあるなら、通常モードに移
行する。また、バスａ２６に障害が発生すれば、ランダ
ムモードに移行する。 ランダムモードのときに、バスａ２６の使用率よりバ
スｂ２７の使用率が著しく高く且つシーケンシャルアク
セス残量が増加傾向にあるなら、通常モードに移行す
る。また、バスｂ２７に障害が発生すれば、シーケンシ
ャルモードに移行する。上記のようにバスモードの状態
遷移を制御すれば、計算機システムＳ１の運用形態の変
化に対応して、共通バス２６，２７の利用方法が動的に
制御されるようになる。また、いずれかのバスにおいて
障害が発生しても、記憶制御装置２の運転を継続できる
ように、共通バス２６，２７の利用方法が動的に制御さ
れるようになる。
る。 通常モードのときに、バスａ２６の使用率よりバスｂ
２７の使用率が著しく高く且つシーケンシャルアクセス
残量が増加傾向にあるなら、シーケンシャルモードに移
行する。また、バスｂ２７に障害が発生すれば、シーケ
ンシャルモードに移行する。また、通常モードのとき
に、バスａ２６の使用率がバスｂ２７の使用率より著し
く高く且つシーケンシャルアクセス残量が減少傾向にあ
るなら、ランダムモードに移行する。また、バスａ２６
に障害が発生すれば、ランダムモードに移行する。 シーケンシャルモードのときに、バスａ２６の使用率
がバスｂ２７の使用率より著しく高く且つシーケンシャ
ルアクセス残量が減少傾向にあるなら、通常モードに移
行する。また、バスａ２６に障害が発生すれば、ランダ
ムモードに移行する。 ランダムモードのときに、バスａ２６の使用率よりバ
スｂ２７の使用率が著しく高く且つシーケンシャルアク
セス残量が増加傾向にあるなら、通常モードに移行す
る。また、バスｂ２７に障害が発生すれば、シーケンシ
ャルモードに移行する。上記のようにバスモードの状態
遷移を制御すれば、計算機システムＳ１の運用形態の変
化に対応して、共通バス２６，２７の利用方法が動的に
制御されるようになる。また、いずれかのバスにおいて
障害が発生しても、記憶制御装置２の運転を継続できる
ように、共通バス２６，２７の利用方法が動的に制御さ
れるようになる。
【００３８】上記第１実施例の記憶制御装置２によれ
ば、中央処理装置１から発行される入出力要求の特性の
変化に応じて、バス利用方法を変化させることが出来
る。すなわち、シーケンシャルアクセス比率が高い入出
力負荷環境においてはデータ転送を重視したバス利用方
法とし、ランダムアクセス比率が高い入出力負荷環境に
おいては制御情報交信を重視したバス利用方法とするこ
とが出来る。従って、例えば銀行オンラインシステムに
適用すると、昼間は現金自動預け払い機などによるオン
ライン処理比率が高いので制御情報交信を重視したバス
利用方法となり、夜間はクレジットの引落しなどによる
バッチ処理比率が高くなるのでデータ転送を重視したバ
ス利用方法となり、常に最適のバス利用方法で共通バス
を利用できるようになる。
ば、中央処理装置１から発行される入出力要求の特性の
変化に応じて、バス利用方法を変化させることが出来
る。すなわち、シーケンシャルアクセス比率が高い入出
力負荷環境においてはデータ転送を重視したバス利用方
法とし、ランダムアクセス比率が高い入出力負荷環境に
おいては制御情報交信を重視したバス利用方法とするこ
とが出来る。従って、例えば銀行オンラインシステムに
適用すると、昼間は現金自動預け払い機などによるオン
ライン処理比率が高いので制御情報交信を重視したバス
利用方法となり、夜間はクレジットの引落しなどによる
バッチ処理比率が高くなるのでデータ転送を重視したバ
ス利用方法となり、常に最適のバス利用方法で共通バス
を利用できるようになる。
【００３９】なお、上記第１実施例では、記憶制御装置
２は、２つのチャネルアダプタ２１ａ，２１ｂと、２つ
の記憶装置アダプタ２２，２２とを具備するものとした
が、チャネルアダプタおよび記憶装置アダプタの個数は
任意である。
２は、２つのチャネルアダプタ２１ａ，２１ｂと、２つ
の記憶装置アダプタ２２，２２とを具備するものとした
が、チャネルアダプタおよび記憶装置アダプタの個数は
任意である。
【００４０】−第２実施例−
図１６は、本発明の第２実施例の記憶制御装置を含む計
算機システムＳ２の要部構成図である。この計算機シス
テムＳ２は、第１実施例の計算機システムＳ１とは、記
憶制御装置２ａの共通バスの構成およびバスモードが異
なっている。まず、共通バスの構成は、バスａ２６，バ
スｂ２７，バスｃ２８の３つからなる。前記バスａ２６
には、チャネルアダプタ５２１ａ，５２１ｂと、記憶装
置アダプタ５２２，５２２と、制御メモリ２３とが接続
されている。また、前記バスｂ２７には、チャネルアダ
プタ５２１ａ，５２１ｂと、記憶装置アダプタ５２２，
５２２と、キャッシュメモリ２４とが接続されている。
さらに、前記バスｃ２８には、チャネルアダプタ５２１
ａ，５２１ｂと、記憶装置アダプタ５２２，５２２と、
制御メモリ２３と、キャッシュメモリ２４とが接続され
ている。次に、共通バスのバスモードは、シーケンシャ
ルモードおよびランダムモードの２つのバスモードから
なる。図１７に示すように、シーケンシャルモードで
は、バスａ２６は制御情報交信用に使用され、バスｂ２
７およびバスｃ２８はデータ転送用に使用される。一
方、ランダムモードでは、バスａ２６およびバスｃ２８
は制御情報交信用に使用され、バスｂ２７はデータ転送
用に使用される。
算機システムＳ２の要部構成図である。この計算機シス
テムＳ２は、第１実施例の計算機システムＳ１とは、記
憶制御装置２ａの共通バスの構成およびバスモードが異
なっている。まず、共通バスの構成は、バスａ２６，バ
スｂ２７，バスｃ２８の３つからなる。前記バスａ２６
には、チャネルアダプタ５２１ａ，５２１ｂと、記憶装
置アダプタ５２２，５２２と、制御メモリ２３とが接続
されている。また、前記バスｂ２７には、チャネルアダ
プタ５２１ａ，５２１ｂと、記憶装置アダプタ５２２，
５２２と、キャッシュメモリ２４とが接続されている。
さらに、前記バスｃ２８には、チャネルアダプタ５２１
ａ，５２１ｂと、記憶装置アダプタ５２２，５２２と、
制御メモリ２３と、キャッシュメモリ２４とが接続され
ている。次に、共通バスのバスモードは、シーケンシャ
ルモードおよびランダムモードの２つのバスモードから
なる。図１７に示すように、シーケンシャルモードで
は、バスａ２６は制御情報交信用に使用され、バスｂ２
７およびバスｃ２８はデータ転送用に使用される。一
方、ランダムモードでは、バスａ２６およびバスｃ２８
は制御情報交信用に使用され、バスｂ２７はデータ転送
用に使用される。
【００４１】図１８は、チャネルアダプタ５２１ａの内
部構成図である。このチャネルアダプタ５２１ａが第１
実施例のチャネルアダプタ２１ａと異なる点は、制御メ
モリアクセス回路２１５とデータ転送制御回路２１６と
バスモニタ回路２１７のバスへの接続方式にある。すな
わち、制御メモリアクセス回路２１５は、バスａ２６お
よびバスｃ２８のみに接続している。データ転送制御回
路２１６は、バスｂ２７およびバスｃ２８のみに接続し
ている。バスモニタ回路２１７は、バスａ２６とバスｂ
２７のみに接続している。
部構成図である。このチャネルアダプタ５２１ａが第１
実施例のチャネルアダプタ２１ａと異なる点は、制御メ
モリアクセス回路２１５とデータ転送制御回路２１６と
バスモニタ回路２１７のバスへの接続方式にある。すな
わち、制御メモリアクセス回路２１５は、バスａ２６お
よびバスｃ２８のみに接続している。データ転送制御回
路２１６は、バスｂ２７およびバスｃ２８のみに接続し
ている。バスモニタ回路２１７は、バスａ２６とバスｂ
２７のみに接続している。
【００４２】図１９は、記憶装置アダプタ５２２の内部
構成図である。この記憶装置アダプタ５２２が第１実施
例の記憶装置アダプタ２２と異なる点は、制御メモリア
クセス回路２１５とデータ転送回路２１６のバスの接続
方式にある。すなわち、制御メモリアクセス回路２１５
は、バスａ２６およびバスｃ２８のみに接続している。
データ転送制御回路２１６は、バスｂ２７およびバスｃ
２８のみに接続している。
構成図である。この記憶装置アダプタ５２２が第１実施
例の記憶装置アダプタ２２と異なる点は、制御メモリア
クセス回路２１５とデータ転送回路２１６のバスの接続
方式にある。すなわち、制御メモリアクセス回路２１５
は、バスａ２６およびバスｃ２８のみに接続している。
データ転送制御回路２１６は、バスｂ２７およびバスｃ
２８のみに接続している。
【００４３】次に、この計算機システムＳ２の動作を説
明する。中央処理装置１の入出力プロセッサ１４でチャ
ネルプログラムを実行したときの処理手順は、第１実施
例における図４の流れ図と同様である。記憶制御装置２
ａのチャネルアダプタ５２１ａによるバス管理機能の処
理手順は、第１実施例における図８の流れ図の処理８０
４が図２０のバス利用方法決定処理８０４ａに代る以外
は図８の流れ図と同様である。図２０の処理１８０１で
は、バスａ２６の使用率とバスｂ２７の使用率のいずれ
の使用率が他方より高いかを判定する。バスｂ２７の使
用率がバスａ２６の使用率よりも高ければ、処理１８０
２に進む。バスａ２６の使用率がバスｂ２７の使用率よ
りも高ければ、処理１８０５に進む。処理１８０２で
は、シーケンシャルアクセス残量が増加傾向にあるか否
か判定する。シーケンシャルアクセス残量が増加傾向に
あれば、処理１８０３に進む。シーケンシャルアクセス
残量が増加傾向になければ、データ転送能力を現在以上
に増やす必要はないから、バス利用方法決定処理を終了
する。処理１８０３では、現在のバスモードがランダム
モードであるか否か判定する。ランダムモードであれ
ば、処理１８０４に進む。ランダムモードでなければ、
シーケンシャルモードであり、現在以上にデータ転送能
力を強化できるバスモードはないから、バス利用方法決
定処理を終了する。処理１８０４では、バスモードとし
てシーケンシャルモードを選択する。すなわち、バスｃ
２８をデータ転送用とし、現在よりもデータ転送能力を
強化したバス利用方法とする。
明する。中央処理装置１の入出力プロセッサ１４でチャ
ネルプログラムを実行したときの処理手順は、第１実施
例における図４の流れ図と同様である。記憶制御装置２
ａのチャネルアダプタ５２１ａによるバス管理機能の処
理手順は、第１実施例における図８の流れ図の処理８０
４が図２０のバス利用方法決定処理８０４ａに代る以外
は図８の流れ図と同様である。図２０の処理１８０１で
は、バスａ２６の使用率とバスｂ２７の使用率のいずれ
の使用率が他方より高いかを判定する。バスｂ２７の使
用率がバスａ２６の使用率よりも高ければ、処理１８０
２に進む。バスａ２６の使用率がバスｂ２７の使用率よ
りも高ければ、処理１８０５に進む。処理１８０２で
は、シーケンシャルアクセス残量が増加傾向にあるか否
か判定する。シーケンシャルアクセス残量が増加傾向に
あれば、処理１８０３に進む。シーケンシャルアクセス
残量が増加傾向になければ、データ転送能力を現在以上
に増やす必要はないから、バス利用方法決定処理を終了
する。処理１８０３では、現在のバスモードがランダム
モードであるか否か判定する。ランダムモードであれ
ば、処理１８０４に進む。ランダムモードでなければ、
シーケンシャルモードであり、現在以上にデータ転送能
力を強化できるバスモードはないから、バス利用方法決
定処理を終了する。処理１８０４では、バスモードとし
てシーケンシャルモードを選択する。すなわち、バスｃ
２８をデータ転送用とし、現在よりもデータ転送能力を
強化したバス利用方法とする。
【００４４】処理１８０５では、シーケンシャルアクセ
ス残量が減少傾向にあるか否か判定する。シーケンシャ
ルアクセス残量が減少傾向にあれば、処理１８０６に進
む。シーケンシャルアクセス残量が減少傾向になけれ
ば、制御情報交信能力を現在以上に増やす必要はないか
ら、バス利用方法決定処理を終了する。処理１８０６で
は、現在のバスモードがシーケンシャルモードであるか
否か判定する。シーケンシャルモードであれば、処理１
８０７に進む。シーケンシャルモードでなければ、ラン
ダムモードであり、現在以上に制御情報交信能力を強化
できるバスモードはないから、バス利用方法決定処理を
終了する。処理１８０７では、バスモードとしてランダ
ムモードを選択する。すなわち、バスｃ２８を制御情報
交信用とし、現在よりも制御情報交信能力を強化したバ
ス利用方法とする。
ス残量が減少傾向にあるか否か判定する。シーケンシャ
ルアクセス残量が減少傾向にあれば、処理１８０６に進
む。シーケンシャルアクセス残量が減少傾向になけれ
ば、制御情報交信能力を現在以上に増やす必要はないか
ら、バス利用方法決定処理を終了する。処理１８０６で
は、現在のバスモードがシーケンシャルモードであるか
否か判定する。シーケンシャルモードであれば、処理１
８０７に進む。シーケンシャルモードでなければ、ラン
ダムモードであり、現在以上に制御情報交信能力を強化
できるバスモードはないから、バス利用方法決定処理を
終了する。処理１８０７では、バスモードとしてランダ
ムモードを選択する。すなわち、バスｃ２８を制御情報
交信用とし、現在よりも制御情報交信能力を強化したバ
ス利用方法とする。
【００４５】各アダプタ上で動作するバスアクセス部２
０４は、決定されたバス利用方法に基づき、制御メモリ
アクセス回路２１５およびデータ転送制御回路２１６の
それぞれに対し、利用するバスを設定する。これによ
り、制御メモリアクセス回路２１５は、バスモードがシ
ーケンシャルモードの場合はバスａ２６のみを制御情報
交信に利用し、ランダムモードの場合はバスａ２６およ
びバスｃ２８を制御情報交信に利用する。一方、データ
転送回路２１２は、バスモードがランダムモードの場合
はバスｂ２７のみをデータ転送に利用し、シーケンシャ
ルモードの場合はバスｂ２７およびバスｃ２８をデータ
転送に利用する。
０４は、決定されたバス利用方法に基づき、制御メモリ
アクセス回路２１５およびデータ転送制御回路２１６の
それぞれに対し、利用するバスを設定する。これによ
り、制御メモリアクセス回路２１５は、バスモードがシ
ーケンシャルモードの場合はバスａ２６のみを制御情報
交信に利用し、ランダムモードの場合はバスａ２６およ
びバスｃ２８を制御情報交信に利用する。一方、データ
転送回路２１２は、バスモードがランダムモードの場合
はバスｂ２７のみをデータ転送に利用し、シーケンシャ
ルモードの場合はバスｂ２７およびバスｃ２８をデータ
転送に利用する。
【００４６】なお、バス障害が発生した場合には、図２
１に示す４つのバスモードに移行すれば、いずれかのバ
スにおいて障害が発生しても、記憶制御装置２ａの運転
を継続できる。 ・バスａ２６に障害が発生した場合は、バスｂ２７をデ
ータ転送用とし、バスｃ２８を制御情報交信用とする。 ・バスｂ２７に障害が発生した場合は、バスａ２６を制
御情報交信用とし、バスｃ２８をデータ転送用とする。 ・バスｃ２８に障害が発生した場合は、バスａ２６を制
御情報交信用とし、バスｂ２７をデータ転送用とする。 ・バスａ２６およびバスｂ２７に障害が発生した場合
は、バスｃ２８を制御情報交信用およびデータ転送用と
する。
１に示す４つのバスモードに移行すれば、いずれかのバ
スにおいて障害が発生しても、記憶制御装置２ａの運転
を継続できる。 ・バスａ２６に障害が発生した場合は、バスｂ２７をデ
ータ転送用とし、バスｃ２８を制御情報交信用とする。 ・バスｂ２７に障害が発生した場合は、バスａ２６を制
御情報交信用とし、バスｃ２８をデータ転送用とする。 ・バスｃ２８に障害が発生した場合は、バスａ２６を制
御情報交信用とし、バスｂ２７をデータ転送用とする。 ・バスａ２６およびバスｂ２７に障害が発生した場合
は、バスｃ２８を制御情報交信用およびデータ転送用と
する。
【００４７】上記第２実施例の記憶制御装置２ａによれ
ば、第１実施例の記憶制御装置２と同様に、中央処理装
置１から発行される入出力要求の特性の変化に応じて、
バス利用方法を変化させることが出来る。また、２以上
のバスで同時に障害が発生しない限り、データ転送用の
バスと制御情報交信用のバスとを独立化できる利点もあ
る。
ば、第１実施例の記憶制御装置２と同様に、中央処理装
置１から発行される入出力要求の特性の変化に応じて、
バス利用方法を変化させることが出来る。また、２以上
のバスで同時に障害が発生しない限り、データ転送用の
バスと制御情報交信用のバスとを独立化できる利点もあ
る。
【００４８】
【発明の効果】本発明のバス利用方法および記憶制御装
置によれば、バス負荷特性に応じてバス利用方法をデー
タ転送重視型または制御情報交信重視型に自動チューニ
ングすることが出来る。このため、計算機システムの運
用形態が変化しても、記憶制御装置を構成する資源を有
効利用することが出来る。
置によれば、バス負荷特性に応じてバス利用方法をデー
タ転送重視型または制御情報交信重視型に自動チューニ
ングすることが出来る。このため、計算機システムの運
用形態が変化しても、記憶制御装置を構成する資源を有
効利用することが出来る。
【００４９】
【発明の効果】本発明のバス制御方法および記憶制御装
置によれば、バス負荷特性に応じてバス利用方法をデー
タ転送重視型または制御情報交信重視型に自動チューニ
ングすることが出来る。このため、計算機システムの運
用形態が変化しても、記憶制御装置を構成する資源を有
効利用することが出来る。
置によれば、バス負荷特性に応じてバス利用方法をデー
タ転送重視型または制御情報交信重視型に自動チューニ
ングすることが出来る。このため、計算機システムの運
用形態が変化しても、記憶制御装置を構成する資源を有
効利用することが出来る。
【図１】本発明の第１実施例の記憶制御装置を含む計算
機システムの要部構成図である。
機システムの要部構成図である。
【図２】チャネルアダプタの内部構成図である。
【図３】記憶装置アダプタの内部構成図である。
【図４】入出力プロセッサがチャネルプログラムを実行
したときの流れ図である。
したときの流れ図である。
【図５】ＤＥＦ＿ＥＸＴコマンドの形式を示す説明図で
ある。
ある。
【図６】ＬＯＣＡＴＥコマンドの形式を示す説明図であ
る。
る。
【図７】ＲＥＡＤ／ＷＲＩＴＥコマンドの形式を示す説
明図である。
明図である。
【図８】チャネルアダプタで動作するバス管理機能の処
理の流れ図である。
理の流れ図である。
【図９】バスモニタ回路によりバス使用率を測定する原
理の説明図である。
理の説明図である。
【図１０】エクステント管理テーブルの構造図である。
【図１１】データ転送残量の計算原理を示す説明図であ
る。
る。
【図１２】エクステント管理テーブルへの情報格納処理
の流れ図である。
の流れ図である。
【図１３】バスモードを説明するための図表である。
【図１４】バス利用方法決定処理の流れ図である。
【図１５】バスモードの状態遷移図である。
【図１６】本発明の第２実施例の記憶制御装置を含む計
算機システムの要部構成図である。
算機システムの要部構成図である。
【図１７】バスモードを説明するための別の図表であ
る。
る。
【図１８】チャネルアダプタの別の内部構成図である。
【図１９】記憶装置アダプタの別の内部構成図である。
【図２０】バス利用方法決定処理の別の流れ図である。
【図２１】障害時のバスモードを説明するため図表であ
る。
る。
Ｓ１，Ｓ２ 計算機システム
１ 中央処理装置
２，２ａ 記憶制御装置
３ 記憶装置
２１ａ，２１ｂ，５２１ａ，５２１ｂ チャネルアダ
プタ ２２，５２２ 記憶装置アダプタ ２３ 制御メモリ ２４ キャッシュメモリ ２６ バスａ ２７ バスｂ ２８ バスｃ １００ エクステント管理テーブル ２０１ バス負荷特性予測部 ２０２ バス利用率測定部 ２０３ バス利用方法決定部 ２０４ バスアクセス部 ２１０ プロセッサ ２１１ チャネルインタフェース回路 ２１２ メモリ ２１３ アドレスデコーダ ２１４ 内部バス ２１５ 制御メモリアクセス回路 ２１６ データ転送制御回路 ２１７ バスモニタ回路 ２２１ 記憶装置インタフェース回路
プタ ２２，５２２ 記憶装置アダプタ ２３ 制御メモリ ２４ キャッシュメモリ ２６ バスａ ２７ バスｂ ２８ バスｃ １００ エクステント管理テーブル ２０１ バス負荷特性予測部 ２０２ バス利用率測定部 ２０３ バス利用方法決定部 ２０４ バスアクセス部 ２１０ プロセッサ ２１１ チャネルインタフェース回路 ２１２ メモリ ２１３ アドレスデコーダ ２１４ 内部バス ２１５ 制御メモリアクセス回路 ２１６ データ転送制御回路 ２１７ バスモニタ回路 ２２１ 記憶装置インタフェース回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 井上 靖雄
神奈川県小田原市国府津2880番地 株式
会社 日立製作所 ストレージシステム
事業部内
(72)発明者 山本 彰
神奈川県川崎市麻生区王禅寺1099番地
株式会社 日立製作所 システム開発研
究所内
(56)参考文献 特開 平５−100987（ＪＰ，Ａ)
特開 平２−76054（ＪＰ，Ａ)
特開 平５−89026（ＪＰ，Ａ)
特開 平４−162166（ＪＰ，Ａ)
特開 昭63−113750（ＪＰ，Ａ)
特開 平５−158797（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 3/06
G06F 12/00 - 12/06
G06F 13/10 - 13/42
Claims (16)
- 【請求項１】中央処理装置と記憶装置の間に位置し、前
記中央処理装置と前記記憶装置の間のデータ転送を制御
する記憶制御装置において、 前記記憶制御装置が有するプロセッサである、前記中央
処理装置に接続されるチャネルアダプタと前記記憶装置
に接続される記憶装置アダプタを含む複数のモジュール
を接続するバスの利用方法を切り換えるバス利用方法で
あって、 前記複数のモジュールのいずれかが、前記中央処理装置
から前記記憶制御装置に発行されるシーケンシャルアク
セス要求に伴うデータ転送量に基づいて、バス利用方法
を決定し、決定したバス利用方法を他のプロセッサに通
知することを特徴とするバス利用方法。 - 【請求項２】請求項１記載のバス利用方法において、 前記記憶制御装置は、複数のバスを有し、 前記複数のモジュールのいずれかは、前記複数のバスの
それぞれのバスの使用率が前記複数のバス間で不均衡で
あるか否かに基づいて、バスの利用方法を決定すること
を特徴とするバス利用方法。 - 【請求項３】請求項１または請求項２記載のバス利用方
法において、 前記記憶制御装置は、前記記憶装置へのシーケンシャル
アクセスの残量を検出するシーケンシャルアクセス残量
検出部を具備し、 前記複数のモジュールのいずれかは、前記シーケンシャ
ルアクセス残量検出部が検出したシーケンシャルアクセ
スの残量の増減に基づいて、バスの利用方法を決定する
ことを特徴とするバス利用方法。 - 【請求項４】請求項１から請求項３いずれかに記載のバ
ス利用方法において、 一定時間ごとにバス利用方法が決定されることを特徴と
するバス利用方法。 - 【請求項５】請求項１から請求項４いずれかに記載のバ
ス利用方法において、 前記複数のモジュールには複数のチャネルアダプタが含
まれることを特徴とするバス利用方法。 - 【請求項６】請求項１から請求項５のいずれかに記載の
バス利用方法において、 前記複数のモジュールには複数の記憶装置アダプタが含
まれることを特徴とするバス利用方法。 - 【請求項７】請求項１記載のバス利用方法において、 前記記憶制御装置は、複数のバスを有し、 各バスは制御情報交信用かデータ転送用のいずれかの方
法で使用され、 前記複数のモジュールのいずれかが、前記複数のバス各
々について、各バスを制御情報交信用かデータ転送用の
いずれの方法で使用するかを決定することを特徴とする
バス利用方法。 - 【請求項８】請求項１記載のバス利用方法において、 前記記憶制御装置は、複数のバスを有し、 各バスは制御情報交信用かデータ転送用か制御情報交信
およびデータ転送用のいずれかの方法で使用され、 前記複数のモジュールのいずれかが、前記複数のバス各
々について、各バスを制御情報交信用かデータ転送用か
制御情報交信およびデータ転送用のいずれの方法で使用
するかを決定することを特徴とするバス利用方法。 - 【請求項９】記憶装置を制御するプロセッサである記憶
装置アダプタと、 前記記憶装置に格納されているデータの一部を格納する
キャッシュメモリと、 中央処理装置と前記キャッシュメモリの間のデータ転送
を制御するプロセッサであるチャネルアダプタと、 前記記憶装置アダプタと前記チャネルアダプタの制御情
報を格納する制御メモリと、 前記記憶装置アダプタ、前記キャッシュメモリ、前記チ
ャネルアダプタおよび 前記制御メモリが接続されるバス
とを有する記憶制御装置において、 前記記憶装置に対するシーケンシャルアクセスに伴うデ
ータ転送量に基づいて、バス負荷特性を予測するバス負
荷特性予測部と、 前記バス負荷特性予測部により予測したバス負荷特性に
基づいて、バスの利用方法を決定する、バス利用方法決
定部と、 前記バス利用方法決定部が決定したバス利用方法を前記
バスに接続されているプロセッサに通知するバス利用方
法通知部を具備し、 前記バス利用方法決定部が決定したバス利用方法に基づ
いて、前記記憶装置アダプタ、前記キャッシュメモリ、
前記チャネルアダプタおよび前記制御メモリ間で前記バ
スを介した制御情報交信とデータ転送が実行されること
を特徴とする記憶制御装置。 - 【請求項１０】請求項９に記載の記憶制御装置におい
て、 前記記憶制御装置は複数のバスと、 前記複数のバスのそれぞれの使用率を測定するバス使用
率測定部を具備し、 前記バス利用方法決定部は、前記バス使用率測定部によ
り測定された使用率が前記複数のバス間で不均衡である
時を契機としてバス利用方法を決定することを特徴とす
る記憶制御装置。 - 【請求項１１】請求項９または請求項１０に記載の記憶
制御装置において、 前記バス負荷特性予測部は、前記記憶装置へのシーケン
シャルアクセスの残量を検出するシーケンシャルアクセ
ス残量検出部を具備し、 前記バス利用方法決定部は、前記シーケンシャルアクセ
ス残量検出部が検出したシーケンシャルアクセスの残量
の増減に基づいてバス利用方法を決定することを特徴と
する記憶制御装置。 - 【請求項１２】請求項９から請求項１１いずれかに記載
の記憶制御装置において、 一定時間ごとにバス利用方法を決定することを特徴とす
る記憶制御装置。 - 【請求項１３】請求項９から請求項１２いずれかに記載
の記憶制御装置において、 前記記憶制御装置は、複数のチャネルアダプタを有する
ことを特徴とする記憶制御装置。 - 【請求項１４】請求項９から請求項１３いずれかに記載
の記憶制御装置において、 前記記憶制御装置は、複数の記憶装置アダプタを有する
ことを特徴とする記憶制御装置。 - 【請求項１５】請求項９記載の記憶制御装置において、 前記記憶制御装置は、複数のバスを有し、 各バスは制御情報交信用かデータ転送用のいずれかの方
法で使用され、 前記バス利用方法決定部は、前記複数のバス各々につい
て、各バスを制御情報交信用かデータ転送用のいずれの
方法で使用するかを決定することを特徴とする記憶制御
装置。 - 【請求項１６】請求項９記載の記憶制御装置において、 前記記憶制御装置は、複数のバスを有し、 各バスは制御情報交信用かデータ転送用か制御情報交信
およびデータ転送用のうちいずれかの方法で使用され、 前記バス利用方法決定部は、前記複数のバス各々につい
て、各バスを制御情報交信用かデータ転送用か制御情報
交信およびデータ転送用のうちいずれの方法で使用する
かを決定することを特徴とする記憶制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01525594A JP3528094B2 (ja) | 1994-02-09 | 1994-02-09 | バス利用方法および記憶制御装置 |
| US08/381,560 US5640600A (en) | 1994-02-09 | 1995-01-31 | Storage controller and bus control method for use therewith |
| EP95101369A EP0671691B1 (en) | 1994-02-09 | 1995-02-01 | Storage controller and bus control method for use therewith |
| DE69535187T DE69535187T2 (de) | 1994-02-09 | 1995-02-01 | Speichersteuergerät und Bussteuerungsverfahren dafür |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01525594A JP3528094B2 (ja) | 1994-02-09 | 1994-02-09 | バス利用方法および記憶制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07225737A JPH07225737A (ja) | 1995-08-22 |
| JP3528094B2 true JP3528094B2 (ja) | 2004-05-17 |
Family
ID=11883755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01525594A Expired - Lifetime JP3528094B2 (ja) | 1994-02-09 | 1994-02-09 | バス利用方法および記憶制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5640600A (ja) |
| EP (1) | EP0671691B1 (ja) |
| JP (1) | JP3528094B2 (ja) |
| DE (1) | DE69535187T2 (ja) |
Families Citing this family (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787265A (en) * | 1995-09-28 | 1998-07-28 | Emc Corporation | Bus arbitration system having a pair of logic networks to control data transfer between a memory and a pair of buses |
| KR0176637B1 (ko) * | 1995-12-30 | 1999-04-15 | 김광호 | 디스크 콘트롤러의 프로그래머블 콘트롤 시퀀서와 그의 맵 할당방법 |
| KR0159435B1 (ko) * | 1995-12-30 | 1998-12-15 | 김광호 | 디스크 콘트롤러의 프로그래머블 콘트롤 시퀀서와 그의 맵 할당방법 |
| US5778194A (en) * | 1996-04-08 | 1998-07-07 | Symbios, Inc. | Method and apparatus for measuring performance of a computer bus |
| US5911055A (en) * | 1996-06-05 | 1999-06-08 | Compaq Computer Corporation | Using subordinate bus devices that are connected to a common bus |
| US5819053A (en) * | 1996-06-05 | 1998-10-06 | Compaq Computer Corporation | Computer system bus performance monitoring |
| US6021480A (en) * | 1996-06-05 | 2000-02-01 | Compaq Computer Corporation | Aligning a memory read request with a cache line boundary when the request is for data beginning at a location in the middle of the cache line |
| US5903906A (en) * | 1996-06-05 | 1999-05-11 | Compaq Computer Corporation | Receiving a write request that allows less than one cache line of data to be written and issuing a subsequent write request that requires at least one cache line of data to be written |
| US6055619A (en) * | 1997-02-07 | 2000-04-25 | Cirrus Logic, Inc. | Circuits, system, and methods for processing multiple data streams |
| US6061806A (en) * | 1997-05-12 | 2000-05-09 | Lsi Logic Corporation | Method and apparatus for maintaining automatic termination of a bus in the event of a host failure |
| US6029216A (en) * | 1997-06-27 | 2000-02-22 | Lsi Logic Corporation | Auto-termination method and apparatus for use with either active high or active low terminators |
| US6092131A (en) * | 1997-07-28 | 2000-07-18 | Lsi Logic Corporation | Method and apparatus for terminating a bus at a device interface |
| US6073197A (en) * | 1997-08-21 | 2000-06-06 | Advanced Micro Devices Inc. | Apparatus for and method of communicating data among devices interconnected on a bus by using a signalling channel to set up communications |
| US6182112B1 (en) * | 1998-06-12 | 2001-01-30 | Unisys Corporation | Method of and apparatus for bandwidth control of transfers via a bi-directional interface |
| JP4252139B2 (ja) | 1998-12-16 | 2009-04-08 | 株式会社日立製作所 | 記憶装置システム |
| US6397295B1 (en) | 1999-01-04 | 2002-05-28 | Emc Corporation | Cache mechanism for shared resources in a multibus data processing system |
| US6963940B1 (en) * | 2000-03-30 | 2005-11-08 | International Business Machines Corporation | Measuring utilization of individual components of channels |
| US6715011B1 (en) | 2000-05-31 | 2004-03-30 | International Business Machines Corporation | PCI/PCI-X bus bridge with performance monitor |
| US6587905B1 (en) * | 2000-06-29 | 2003-07-01 | International Business Machines Corporation | Dynamic data bus allocation |
| JP2002024156A (ja) * | 2000-07-04 | 2002-01-25 | Mitsubishi Electric Corp | Ｄｍａコントローラおよびその転送方法 |
| US6952746B2 (en) * | 2001-06-14 | 2005-10-04 | International Business Machines Corporation | Method and system for system performance optimization via heuristically optimized buses |
| US6931524B2 (en) * | 2001-08-29 | 2005-08-16 | Koninklijke Philips Electronics N.V. | System for bus monitoring using a reconfigurable bus monitor which is adapted to report back to CPU in response to detecting certain selected events |
| TWI282513B (en) * | 2002-06-12 | 2007-06-11 | Mediatek Inc | A pre-fetch device of instruction for an embedded system |
| JP4115204B2 (ja) | 2002-08-21 | 2008-07-09 | 株式会社日立製作所 | 情報処理システム |
| DE60314347T2 (de) * | 2002-09-30 | 2007-09-27 | Matsushita Electric Industrial Co., Ltd., Kadoma | Betriebsmittelverwaltungsgerät |
| JP2005115603A (ja) | 2003-10-07 | 2005-04-28 | Hitachi Ltd | 記憶デバイス制御装置及びその制御方法 |
| JP4391200B2 (ja) | 2003-11-05 | 2009-12-24 | 株式会社日立製作所 | ディスクアレイ装置及びディスクアレイ装置の制御方法 |
| JP4508608B2 (ja) * | 2003-11-13 | 2010-07-21 | 株式会社日立製作所 | 統合キャッシュを備えた記憶装置アダプタ |
| JP2005149283A (ja) * | 2003-11-18 | 2005-06-09 | Hitachi Ltd | 情報処理システム、情報処理システムの制御方法及びプログラム |
| US20060004929A1 (en) * | 2004-06-30 | 2006-01-05 | International Business Machines Corporation | Method and apparatus for recovering from inefficient behavior of devices on I/O buses |
| JP4927339B2 (ja) | 2005-02-23 | 2012-05-09 | 株式会社日立製作所 | 記憶制御装置及びその制御方法 |
| US7929461B2 (en) * | 2005-06-09 | 2011-04-19 | Tekronix, Inc. | Controller area network performance parameters measurement |
| US7788420B2 (en) * | 2005-09-22 | 2010-08-31 | Lsi Corporation | Address buffer mode switching for varying request sizes |
| US7500023B2 (en) * | 2006-10-10 | 2009-03-03 | International Business Machines Corporation | Facilitating input/output processing by using transport control words to reduce input/output communications |
| US7502873B2 (en) * | 2006-10-10 | 2009-03-10 | International Business Machines Corporation | Facilitating access to status and measurement data associated with input/output processing |
| JP2008118184A (ja) | 2006-10-31 | 2008-05-22 | Fujitsu Ltd | 処理装置及び処理モジュール |
| JP2008234059A (ja) | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | データ転送装置および情報処理システム |
| US8001298B2 (en) * | 2008-02-14 | 2011-08-16 | International Business Machines Corporation | Providing extended measurement data in an I/O processing system |
| US7937507B2 (en) * | 2008-02-14 | 2011-05-03 | International Business Machines Corporation | Extended measurement word determination at a channel subsystem of an I/O processing system |
| US7917813B2 (en) * | 2008-02-14 | 2011-03-29 | International Business Machines Corporation | Exception condition determination at a control unit in an I/O processing system |
| US8108570B2 (en) * | 2008-02-14 | 2012-01-31 | International Business Machines Corporation | Determining the state of an I/O operation |
| US8196149B2 (en) * | 2008-02-14 | 2012-06-05 | International Business Machines Corporation | Processing of data to determine compatability in an input/output processing system |
| US8166206B2 (en) * | 2008-02-14 | 2012-04-24 | International Business Machines Corporation | Cancel instruction and command for determining the state of an I/O operation |
| US8082481B2 (en) * | 2008-02-14 | 2011-12-20 | International Business Machines Corporation | Multiple CRC insertion in an output data stream |
| US8176222B2 (en) * | 2008-02-14 | 2012-05-08 | International Business Machines Corporation | Early termination of an I/O operation in an I/O processing system |
| US8214562B2 (en) * | 2008-02-14 | 2012-07-03 | International Business Machines Corporation | Processing of data to perform system changes in an input/output processing system |
| US8117347B2 (en) | 2008-02-14 | 2012-02-14 | International Business Machines Corporation | Providing indirect data addressing for a control block at a channel subsystem of an I/O processing system |
| US8312189B2 (en) * | 2008-02-14 | 2012-11-13 | International Business Machines Corporation | Processing of data to monitor input/output operations |
| US7941570B2 (en) * | 2008-02-14 | 2011-05-10 | International Business Machines Corporation | Bi-directional data transfer within a single I/O operation |
| US7890668B2 (en) * | 2008-02-14 | 2011-02-15 | International Business Machines Corporation | Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous |
| US9052837B2 (en) | 2008-02-14 | 2015-06-09 | International Business Machines Corporation | Processing communication data in a ships passing condition |
| US7904605B2 (en) * | 2008-02-14 | 2011-03-08 | International Business Machines Corporation | Computer command and response for determining the state of an I/O operation |
| US8478915B2 (en) * | 2008-02-14 | 2013-07-02 | International Business Machines Corporation | Determining extended capability of a channel path |
| US7899944B2 (en) * | 2008-02-14 | 2011-03-01 | International Business Machines Corporation | Open exchange limiting in an I/O processing system |
| US7840717B2 (en) * | 2008-02-14 | 2010-11-23 | International Business Machines Corporation | Processing a variable length device command word at a control unit in an I/O processing system |
| US8095847B2 (en) * | 2008-02-14 | 2012-01-10 | International Business Machines Corporation | Exception condition handling at a channel subsystem in an I/O processing system |
| US8055807B2 (en) | 2008-07-31 | 2011-11-08 | International Business Machines Corporation | Transport control channel program chain linking including determining sequence order |
| US7937504B2 (en) * | 2008-07-31 | 2011-05-03 | International Business Machines Corporation | Transport control channel program message pairing |
| US7904606B2 (en) * | 2008-07-31 | 2011-03-08 | International Business Machines Corporation | Transport control channel program chain linked branching |
| CN102257469B (zh) | 2008-10-10 | 2014-12-10 | 株式会社日立制作所 | 存储系统及用于控制存储系统的方法 |
| US8127047B2 (en) * | 2009-03-06 | 2012-02-28 | Hitachi, Ltd. | Storage system and its multiple extent exclusive control method |
| US8332542B2 (en) | 2009-11-12 | 2012-12-11 | International Business Machines Corporation | Communication with input/output system devices |
| US8364853B2 (en) | 2011-06-01 | 2013-01-29 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
| US8677027B2 (en) | 2011-06-01 | 2014-03-18 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
| US8364854B2 (en) | 2011-06-01 | 2013-01-29 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
| US8583988B2 (en) | 2011-06-01 | 2013-11-12 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
| US9021155B2 (en) | 2011-06-01 | 2015-04-28 | International Business Machines Corporation | Fibre channel input/output data routing including discarding of data transfer requests in response to error detection |
| US8738811B2 (en) | 2011-06-01 | 2014-05-27 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
| US8312176B1 (en) | 2011-06-30 | 2012-11-13 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
| US8549185B2 (en) | 2011-06-30 | 2013-10-01 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
| US8346978B1 (en) | 2011-06-30 | 2013-01-01 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
| US8473641B2 (en) | 2011-06-30 | 2013-06-25 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
| JP5741301B2 (ja) | 2011-08-05 | 2015-07-01 | 富士通株式会社 | 通信制御装置、情報処理装置及びパス選択方法 |
| CN105138287B (zh) * | 2012-07-22 | 2018-11-20 | 北京忆恒创源科技有限公司 | 存储设备、中断控制方法以及供电时间测量方法 |
| US8918542B2 (en) | 2013-03-15 | 2014-12-23 | International Business Machines Corporation | Facilitating transport mode data transfer between a channel subsystem and input/output devices |
| US8990439B2 (en) | 2013-05-29 | 2015-03-24 | International Business Machines Corporation | Transport mode data transfer between a channel subsystem and input/output devices |
| JP6119533B2 (ja) * | 2013-09-27 | 2017-04-26 | 富士通株式会社 | ストレージ装置，ステージング制御方法及びステージング制御プログラム |
| US11126367B2 (en) * | 2018-03-14 | 2021-09-21 | Western Digital Technologies, Inc. | Storage system and method for determining ecosystem bottlenecks and suggesting improvements |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4633387A (en) * | 1983-02-25 | 1986-12-30 | International Business Machines Corporation | Load balancing in a multiunit system |
| US5155807A (en) * | 1986-02-24 | 1992-10-13 | International Business Machines Corporation | Multi-processor communications channel utilizing random access/sequential access memories |
| US5241677A (en) * | 1986-12-19 | 1993-08-31 | Nippon Telepgraph and Telehone Corporation | Multiprocessor system and a method of load balancing thereof |
| US5003465A (en) * | 1988-06-27 | 1991-03-26 | International Business Machines Corp. | Method and apparatus for increasing system throughput via an input/output bus and enhancing address capability of a computer system during DMA read/write operations between a common memory and an input/output device |
| US5253351A (en) * | 1988-08-11 | 1993-10-12 | Hitachi, Ltd. | Memory controller with a cache memory and control method of cache memory including steps of determining memory access threshold values |
| JPH0293836A (ja) * | 1988-09-30 | 1990-04-04 | Toshiba Corp | 分散型データベース管理装置 |
| US5097410A (en) * | 1988-12-30 | 1992-03-17 | International Business Machines Corporation | Multimode data system for transferring control and data information in an i/o subsystem |
| GB8901197D0 (en) * | 1989-01-19 | 1989-03-15 | British Aerospace | Digital data bus loading monitors |
| AU638840B2 (en) * | 1990-07-05 | 1993-07-08 | Sumitomo Chemical Company, Limited | Pyrimidine derivative |
| JP3119919B2 (ja) * | 1991-12-11 | 2000-12-25 | 富士通株式会社 | 計算機システム |
| US5280587A (en) * | 1992-03-31 | 1994-01-18 | Vlsi Technology, Inc. | Computer system in which a bus controller varies data transfer rate over a bus based on a value of a subset of address bits and on a stored value |
| US5426736A (en) * | 1993-05-26 | 1995-06-20 | Digital Equipment Corporation | Method and apparatus for processing input/output commands in a storage system having a command queue |
-
1994
- 1994-02-09 JP JP01525594A patent/JP3528094B2/ja not_active Expired - Lifetime
-
1995
- 1995-01-31 US US08/381,560 patent/US5640600A/en not_active Expired - Lifetime
- 1995-02-01 DE DE69535187T patent/DE69535187T2/de not_active Expired - Lifetime
- 1995-02-01 EP EP95101369A patent/EP0671691B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69535187T2 (de) | 2007-07-19 |
| DE69535187D1 (de) | 2006-10-05 |
| US5640600A (en) | 1997-06-17 |
| EP0671691A3 (en) | 1996-12-04 |
| JPH07225737A (ja) | 1995-08-22 |
| EP0671691A2 (en) | 1995-09-13 |
| EP0671691B1 (en) | 2006-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3528094B2 (ja) | バス利用方法および記憶制御装置 | |
| JP2565632B2 (ja) | 入出力システム | |
| JP3193880B2 (ja) | データ移行方法 | |
| US6122685A (en) | System for improving the performance of a disk storage device by reconfiguring a logical volume of data in response to the type of operations being performed | |
| US5307473A (en) | Controller for storage unit and method of controlling storage unit | |
| US5649184A (en) | Symmetric/asymmetric shared processing operation in a tightly coupled multiprocessor | |
| US4593354A (en) | Disk cache system | |
| US5504888A (en) | File updating system employing the temporary connection and disconnection of buffer storage to extended storage | |
| EP1035472A2 (en) | Loading configuration data | |
| US7325112B2 (en) | High-speed snapshot method | |
| EP0853281A2 (en) | Raid apparatus and access control method therefor | |
| JPS6120006B2 (ja) | ||
| US5694570A (en) | Method and system of buffering data written to direct access storage devices in data processing systems | |
| JP2710195B2 (ja) | 記憶装置コントローラ | |
| GB2446172A (en) | Control of data transfer | |
| US4977500A (en) | System recovery method for computer system having a standby system with a wait job operation capability | |
| EP4546345A1 (en) | Processor, information acquisition method, single board and network device | |
| JP3195489B2 (ja) | 外部記憶制御装置およびバス切り替え制御方法 | |
| EP0939371B1 (en) | Memory subsystem and method of reorganising multiplexed data | |
| JPH04259048A (ja) | 統計情報による先読みデータ制御方式 | |
| JPH07225694A (ja) | 仮想計算機システム | |
| JP3124201B2 (ja) | 入出力制御装置 | |
| JPH0310343A (ja) | ホットスポットデータ管理処理方式 | |
| JPS62179035A (ja) | ジャーナル版数更新方法 | |
| CN115794750B (zh) | 异步i/o系统文件打开/关闭的控制方法、装置及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |