JP5741301B2 - 通信制御装置、情報処理装置及びパス選択方法 - Google Patents
通信制御装置、情報処理装置及びパス選択方法 Download PDFInfo
- Publication number
- JP5741301B2 JP5741301B2 JP2011172177A JP2011172177A JP5741301B2 JP 5741301 B2 JP5741301 B2 JP 5741301B2 JP 2011172177 A JP2011172177 A JP 2011172177A JP 2011172177 A JP2011172177 A JP 2011172177A JP 5741301 B2 JP5741301 B2 JP 5741301B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- command
- data transmission
- iop
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Bus Control (AREA)
- Power Sources (AREA)
Description
図1は、実施例1に係る情報処理システムの構成を示すブロック図である。図1に示すように、情報処理システム1は、サーバ10と、IO(Input Output)装置20とを有する。サーバ10とIO装置20とは、パス2〜5によって互いに通信可能に接続される。
次に、図2を用いて、情報処理システム1におけるコマンド実行処理について説明する。図2は、情報処理システム1におけるコマンド実行処理を示す図である。なお、ここでは、CHE12a〜12dを代表してCHE12aについて説明する。
次に図3〜図5を用いてパス選択処理について説明する。図3は、低負荷時のパス選択処理を示す図であり、図4は、中負荷時のパス選択処理を示す図であり、図5は、高負荷時のパス選択処理を示す図である。
図3に示すように、IOP14は、コマンドC1の発行指示をCPU13から受付けた場合、パス2〜パス5の全ての状態がIDLEであるので、パス2が接続されるCHE12aに対してコマンドを発行する。
図4に示すように、IOP14は、コマンドC1の発行指示をCPU13から受付けた場合、パス2〜パス5の全ての状態がIDLEであるので、パス2が接続されるCHE12aに対してコマンドを発行する。
図5に示すように、IOP14は、コマンドC1の発行指示をCPU13から受付けた場合、パス2〜パス5の全ての状態がIDLEであるので、パス2が接続されるCHE12aに対してコマンドを発行する。
次に、図6を用いてCHEの構成を説明する。図6は、CHEの構成を示すブロック図である。図6に示すように、CHE12aは、通信部31とIC(Integrated Circuit)部32とSD(Serial Desirial)部33とOM(optical module)部34とを有する。通信部31とIC部32との間、IC部32とSD部33との間は、複数のバスを介して接続される。また、SD部33とOM部34との間は、単一のバスを介して接続される。
次に、図8を用いてIOP14の構成を説明する。図8は、IOP14の構成を示す機能ブロック図である。図8に示すように、IOP14は、タイムスタンプ管理テーブル51と基準パス管理テーブル52とコマンド処理部53とパス状態判定部54とパス選択部55と応答受信部56と基準パス変更部57と電源制御部58とを有する。
次に図11から図13を用いて、実施例1に係るIOP14による処理の動作を説明する。ここでは、図11を用いてIOPによる、コマンドの実行中ではなく、かつ、禁止期間内でもないパスが存在する場合のパス選択処理の動作を説明する。また、図12を用いてIOPによる、コマンドの実行中ではなく、かつ、禁止期間内でもないパスが存在しない場合のパス選択処理の動作を説明する。そして、図13を用いてIOPによる基準パス変更処理の動作を説明する。なお、以下の説明では、パス2を基準パスとして説明する。
次に図14及び図15を用いて、実施例1に係るIOP14による処理の処理手順を説明する。ここでは、図14を用いてIOPによるコマンド発行処理を説明し、図15を用いてIOPによるパス選択処理を説明する。
図14は、実施例1に係るIOP14によるコマンド発行処理の処理手順を示すフローチャートである。例えば、IOP14は、コマンド発行指示を受付けたことを契機に処理を実行する。
図15は、実施例1に係るIOP14によるパス選択処理の処理手順を示すフローチャートである。なお、この処理は、図14に示すステップS102に対応する。なお、図15に示すフローチャートは、サーバ10とIO装置20とを接続するパスがパス2〜5の4つである場合を示す。
上述してきたように、本実施例1では、CHE12a〜12dに搭載されている部品の発熱を軽減することができる。
本実施例において説明した各処理のうち自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともできる。あるいは、手動的に行われるものとして説明した処理の全部又は一部を公知の方法で自動的に行うこともできる。この他、上記文章中や図面中で示した処理手順、制御手順、具体的名称については、特記する場合を除いて任意に変更することができる。
前記判定部によって、データの送信処理中ではなく、かつ、前記禁止期間内でもないパスが存在しないと判定された場合、データの送信処理を終了したが禁止期間を経過していないパスをデータ送信用に選択する選択部と
を有することを特徴とする通信制御装置。
前記インターフェース部の各々は、
データ送信を終了後のパスに対する新たなデータの送信処理を所定の期間禁止する禁止期間を設定し、
前記通信制御部は、
データの送信処理中でもなく前記禁止期間内にもないインターフェース部が存在せず、かつ、前記禁止期間内にあるインターフェース部が存在する場合には、前記禁止期間内にあるインターフェース部に対して新たなデータの送信処理を割り当てる
ことを特徴とする情報処理装置。
自装置と通信先装置とを接続する複数のパスのうちデータの送信処理中ではなく、かつ、データ送信を終了した後にデータ送信を所定時間禁止する禁止期間内でもないパスが存在するか否かを判定し、
データの送信処理中ではなく、かつ、前記禁止期間内でもないパスが存在しないと判定した場合、データの送信処理を終了したが禁止期間を経過していないパスをデータ送信用に選択する
処理を実行することを特徴とするパス選択方法。
データの送信処理を終了したパスすべてが禁止期間を経過した場合、複数のパスのうちデータの送信処理中ではなく、かつ、前記禁止期間内でもないパスが存在するか否かを1番目に判定するパスである基準パスを所定の順序に基づいて切替る処理を更に実行することを特徴とする付記11または12に記載のパス選択方法。
基準パスを切替えた場合、切替える前に基準パスであったパスの電源をオフにする処理を更に実行することを特徴とする付記13に記載のパス選択方法。
2、3、4、5 パス
10 サーバ
11 MS
12a、12b、12c、12d CHE
13 CPU
14 IOP
20 IO装置
21 IO部
22a、22b、22c、22d CHE
23 IO制御部
31 通信部
32 IC部
33 SD部
34 OM部
51 タイムスタンプ管理テーブル
52 基準パス管理テーブル
53 コマンド処理部
54 パス状態判定部
55 パス選択部
56 応答受信部
57 基準パス変更部
58 電源制御部
Claims (10)
- 自装置と通信先装置とを接続する複数のパスのうちデータの送信処理中ではなく、かつ、データ送信を終了した後にデータ送信を所定時間禁止する禁止期間内でもないパスが存在するか否かを判定する判定部と、
前記判定部によって、データの送信処理中ではなく、かつ、前記禁止期間内でもないパスが存在しないと判定された場合、データの送信処理を終了したが禁止期間を経過していないパスをデータ送信用に選択する選択部と
を有することを特徴とする通信制御装置。 - 前記選択部は、前記判定部によって、前記データの送信処理を終了したが禁止期間を経過していないパスが複数存在すると判定された場合には、当該パスのうち禁止期間の残り時間が最も短いパスをデータ送信用に選択することを特徴とする請求項1に記載の通信制御装置。
- データの送信処理を終了したパスすべてが禁止期間を経過した場合、複数のパスのうちデータの送信処理中ではなく、かつ、前記禁止期間内でもないパスが存在するか否かを1番目に判定するパスである基準パスを所定の順序に基づいて切替る切替部を更に有することを特徴とする請求項1または2に記載の通信制御装置。
- 前記切替部により基準パスが切替えられた場合、前記切替部により切替えられる前に基準パスであったパスの電源をオフにする電源制御部を更に有することを特徴とする請求項3に記載の通信制御装置。
- 前記選択部は、前記判定部によって、データの送信処理中ではなく、かつ、前記禁止期間内でもないパスが存在すると判定された場合、当該パスをデータ送信用に選択することを特徴とする請求項1に記載の通信制御装置。
- 前記選択部は、前記判定部によって、すべてのパスがデータ送信中であると判定された場合、所定の時間が経過後に、データの送信処理中ではなく、かつ、前記禁止期間内でもないパスが存在するか否かを再び前記判定部に判定させることを特徴とする請求項1に記載の通信制御装置。
- 前記判定部は、前記禁止期間が完了したことを示す禁止完了応答をいずれかのパスから取得した場合、当該パスが前記禁止期間を経過したと判定することを特徴とする請求項1〜6のいずれか一つに記載の通信制御装置。
- 前記判定部は、データの送信処理が終了したことを示す送信終了応答をいずれかのパスから取得し、前記禁止期間を予め記憶する記憶部から読み出した前記禁止期間と前記送信終了応答を取得した時間とに基づいて当該パスが前記禁止期間を経過したか否かを判定することを特徴とする請求項1〜6のいずれか一つに記載の通信制御装置。
- 複数パスごとに設けられ、前記複数パスを介して接続された通信先装置とのデータ送信を行う複数のインターフェース部と、前記通信先装置へのデータの送信処理をいずれかのインターフェース部に割り当てる通信制御部とを有する情報処理装置において、
前記インターフェース部の各々は、
データ送信を終了後のパスに対する新たなデータの送信処理を所定の期間禁止する禁止期間を設定し、
前記通信制御部は、
データの送信処理中でもなく前記禁止期間内にもないインターフェース部が存在せず、かつ、前記禁止期間内にあるインターフェース部が存在する場合には、前記禁止期間内にあるインターフェース部に対して新たなデータの送信処理を割り当てる
ことを特徴とする情報処理装置。 - 通信制御装置が、
自装置と通信先装置とを接続する複数のパスのうちデータの送信処理中ではなく、かつ、データ送信を終了した後にデータ送信を所定時間禁止する禁止期間内でもないパスが存在するか否かを判定し、
データの送信処理中ではなく、かつ、前記禁止期間内でもないパスが存在しないと判定した場合、データの送信処理を終了したが禁止期間を経過していないパスをデータ送信用に選択する
処理を実行することを特徴とするパス選択方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011172177A JP5741301B2 (ja) | 2011-08-05 | 2011-08-05 | 通信制御装置、情報処理装置及びパス選択方法 |
US13/527,632 US8914560B2 (en) | 2011-08-05 | 2012-06-20 | Communication control device for selecting a path under different loads—high, middle, or low loads—based on whether a prohibition period has passed |
EP12172933.9A EP2555121B1 (en) | 2011-08-05 | 2012-06-21 | Communication control device, information processing apparatus, and path selecting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011172177A JP5741301B2 (ja) | 2011-08-05 | 2011-08-05 | 通信制御装置、情報処理装置及びパス選択方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013037486A JP2013037486A (ja) | 2013-02-21 |
JP5741301B2 true JP5741301B2 (ja) | 2015-07-01 |
Family
ID=46717690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011172177A Active JP5741301B2 (ja) | 2011-08-05 | 2011-08-05 | 通信制御装置、情報処理装置及びパス選択方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8914560B2 (ja) |
EP (1) | EP2555121B1 (ja) |
JP (1) | JP5741301B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220191147A1 (en) * | 2019-03-25 | 2022-06-16 | Siemens Aktiengesellschaft | Computer Program and Method for Data Communication |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02310759A (ja) * | 1989-05-26 | 1990-12-26 | Nec Eng Ltd | データ転送装置 |
JPH0721095A (ja) * | 1993-06-30 | 1995-01-24 | Toshiba Corp | データ転送装置 |
JP3528094B2 (ja) | 1994-02-09 | 2004-05-17 | 株式会社日立製作所 | バス利用方法および記憶制御装置 |
US5898815A (en) | 1996-02-13 | 1999-04-27 | National Semiconductor Corporation | I/O bus interface recovery counter dependent upon minimum bus clocks to prevent overrun and ratio of execution core clock frequency to system bus clock frequency |
US6600724B1 (en) * | 1998-04-28 | 2003-07-29 | Cisco Technology, Inc. | Routing table structures |
US7319700B1 (en) * | 2000-12-29 | 2008-01-15 | Juniper Networks, Inc. | Communicating constraint information for determining a path subject to such constraints |
US6956821B2 (en) * | 2001-01-30 | 2005-10-18 | Telefonaktiebolaget L M Ericsson (Publ) | Path determination in a data network |
US7436789B2 (en) * | 2003-10-09 | 2008-10-14 | Sarnoff Corporation | Ad Hoc wireless node and network |
JP2007025839A (ja) | 2005-07-13 | 2007-02-01 | Matsushita Electric Ind Co Ltd | マルチバス制御装置及びマルチバス制御方法 |
US7724674B2 (en) * | 2007-05-16 | 2010-05-25 | Simula Innovations As | Deadlock free network routing |
US7840703B2 (en) * | 2007-08-27 | 2010-11-23 | International Business Machines Corporation | System and method for dynamically supporting indirect routing within a multi-tiered full-graph interconnect architecture |
US8098539B2 (en) | 2009-08-26 | 2012-01-17 | Qualcomm Incorporated | Hybrid single and dual channel DDR interface scheme by interleaving address/control signals during dual channel operation |
JP5552938B2 (ja) * | 2010-07-23 | 2014-07-16 | 富士通株式会社 | 禁止ターン決定プログラムおよび禁止ターン決定装置 |
-
2011
- 2011-08-05 JP JP2011172177A patent/JP5741301B2/ja active Active
-
2012
- 2012-06-20 US US13/527,632 patent/US8914560B2/en not_active Expired - Fee Related
- 2012-06-21 EP EP12172933.9A patent/EP2555121B1/en not_active Not-in-force
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220191147A1 (en) * | 2019-03-25 | 2022-06-16 | Siemens Aktiengesellschaft | Computer Program and Method for Data Communication |
Also Published As
Publication number | Publication date |
---|---|
JP2013037486A (ja) | 2013-02-21 |
US20130036244A1 (en) | 2013-02-07 |
US8914560B2 (en) | 2014-12-16 |
EP2555121A1 (en) | 2013-02-06 |
EP2555121B1 (en) | 2014-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11128555B2 (en) | Methods and apparatus for SDI support for automatic and transparent migration | |
US9442774B2 (en) | Thermally driven workload scheduling in a heterogeneous multi-processor system on a chip | |
TWI506559B (zh) | 可動態和選擇性停用核心以及重新設定之多核心微處理器及其方法 | |
US9092266B2 (en) | Scalable scheduling for distributed data processing | |
US20150324312A1 (en) | Allocating lanes of a serial computer expansion bus among installed devices | |
JP4379516B2 (ja) | 電力制御システム、電力制御装置、電力制御方法及びプログラム | |
US20060294401A1 (en) | Power management of multiple processors | |
JP2006516780A (ja) | デバッグの間データ処理システムを制御するための方法および装置 | |
US7822945B2 (en) | Configuration managing device for a reconfigurable circuit | |
JP2007219759A (ja) | マルチプロセッシングシステム | |
US9690343B2 (en) | Power distribution system | |
US9032407B2 (en) | Multiprocessor system, multiprocessor control method, and multiprocessor integrated circuit | |
WO2022111453A1 (zh) | 任务处理方法及装置、任务分配方法、电子设备、介质 | |
JP6010975B2 (ja) | ジョブ管理装置、ジョブ管理方法、及びプログラム | |
US11243592B2 (en) | System and method for controlling a power-on sequence and power throttling using power brake | |
JP7146622B2 (ja) | 半導体装置、温度制御装置、及び方法 | |
JP5741301B2 (ja) | 通信制御装置、情報処理装置及びパス選択方法 | |
JP5182162B2 (ja) | 計算機システム及びi/o制御方法 | |
WO2012066746A1 (ja) | 情報処理装置 | |
US20120060203A1 (en) | Logical unit number management device, logical unit number management method, and program therefor | |
US9811491B2 (en) | Minimizing thermal impacts of local-access PCI devices | |
US9778948B2 (en) | Information processing apparatus, computer readable storage medium, and collecting method | |
WO2018198501A1 (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP6375602B2 (ja) | 消費電力を制御する情報処理装置、電力制御方法、及びそのためのプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5741301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |