JP4903432B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4903432B2 JP4903432B2 JP2005376718A JP2005376718A JP4903432B2 JP 4903432 B2 JP4903432 B2 JP 4903432B2 JP 2005376718 A JP2005376718 A JP 2005376718A JP 2005376718 A JP2005376718 A JP 2005376718A JP 4903432 B2 JP4903432 B2 JP 4903432B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control gate
- memory device
- semiconductor memory
- type well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 230000015654 memory Effects 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 37
- 238000012546 transfer Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 10
- 238000007599 discharging Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 230000004044 response Effects 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000006378 damage Effects 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Description
n型半導体基板のチャネル領域となるp型ウェル上に形成された電気的にデータの書き換えが可能な不揮発性の複数のメモリセルと、
前記複数のメモリセルから構成される複数のブロックと、
前記ブロックを選択する選択手段と、
前記複数のブロック中に配置され、同一行のメモリセルにそれぞれ共通接続された複数のワード線と、
前記複数のワード線にそれぞれ対応して設けられ、対応するワード線に電圧を供給する複数のコントロールゲート線と、
前記複数のワード線および前記複数のコントロールゲート線のうち対応するワード線とコントロールゲート線とを前記ブロック毎に選択的に接続するスイッチとして働く複数の転送トランジスタと
を備えた不揮発性半導体記憶装置であって、
前記データの消去が前記1つ、もしくは複数のブロックで同時に行われる消去動作において、
前記データの消去動作が終わった後、前記コントロールゲート線を正の電位に充電すること
を特徴としている。
このとき図10(b)に図示していないが、非選択ブロックの転送トランジスタをオフにしてワード線をフローティング状態にするように転送トランジスタのゲートTrGは接地電位とする。
2 ロウデコーダ
3 センスアンプ回路
4 カラムデコーダ
5a ロウアドレスレジスタ
5b カラムアドレスレジスタ
9 I/Oバッファ
10 n型半導体基板
11、p−Well p型ウェル
13 N型拡散層
13a ドレイン拡散層
13b ソース拡散層
14、FG、FG0〜FGi−1 浮遊ゲート
15 制御ゲート
16 層間絶縁膜
17、CELSRC 共通ソース線
18、BL、BL0〜BLj−1 ビット線
21〜25 ノード
BLK0、BLK1、BLKm−1 ブロック
CG、CG0〜CGi−1 コントロールゲート線
MC、MC0〜MCi−1 メモリセル
S1、S2 選択ゲートトランジスタ
SGD、SGS 選択ゲート線
Tr0〜Tri−1 転送トランジスタ
Tr31、32 スイッチングトランジスタ
Tr33 過度応答の速いスイッチングトランジスタ
Tr34 過度応答の遅いスイッチングトランジスタ
TrG 転送トランジスタゲート
Vcg 正電位
Vm 書き込みパス電圧
Vpgm 書き込み電圧
WL、WL0〜WLi−1 ワード線
Claims (8)
- n型半導体基板のチャネル領域となるp型ウェル上に形成された電気的にデータの書き換えが可能な不揮発性の複数のメモリセルと、
前記複数のメモリセルから構成される複数のブロックと、
前記ブロックを選択する選択手段と、
前記複数のブロック中に配置され、同一行のメモリセルにそれぞれ共通接続された複数のワード線と、
前記複数のワード線にそれぞれ対応して設けられ、対応するワード線に電圧を供給する複数のコントロールゲート線と、
前記複数のワード線および前記複数のコントロールゲート線のうち対応するワード線とコントロールゲート線とを前記ブロック毎に選択的に接続するスイッチとして働く複数の転送トランジスタと
を備えた不揮発性半導体記憶装置であって、
前記データの消去が前記1つ、もしくは複数のブロックで同時に行われる消去動作において、
前記データの消去動作が終わった後、前記p型ウェルの放電の際に前記コントロールゲート線を前記消去動作時よりも高くすること
を特徴とする不揮発性半導体記憶装置。 - 前記データの消去が前記1つ、もしくは複数のブロックで同時に行われる消去動作において、
前記データの消去動作が終わった後、前記データを消去するためにp型ウェル領域に印加された消去電圧の放電前に、前記コントロールゲート線を正の電位に充電することを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記コントロールゲート線に充電する正の電位を変更可能にする回路を備えることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記データを消去するためにp型ウェル領域に印加された消去電圧の放電時間を、変化させる回路を備えることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記データを消去するためにp型ウェル領域に印加された消去電圧の放電前に前記コントロールゲート線の充電を行う方法と、これを行わずに前記データを消去するためにp型ウェル領域に印加された消去電圧の放電時間を変化させる方法と、を選択することが可能な回路を備えることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記複数のメモリセルは、NAND型EEPROMセルであることを特徴とする請求項1乃至4いずれか1項に記載の不揮発性半導体記憶装置。
- 前記消去動作において、前記コントロールゲート線を接地電位にし、前記複数の転送トランジスタのうち選択されたブロックの転送トランジスタをオンし、前記複数の転送トランジスタのうち選択されないブロックの転送トランジスタをオフすることを特徴とする請求項1乃至6いずれか1項に記載の不揮発性半導体記憶装置。
- 前記選択されたブロックの転送トランジスタは、前記データの消去動作が終わった後もオンし、前記選択されないブロックの転送トランジスタは、前記データの消去動作が終わった後もオフすることを特徴とする請求項7に記載の不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005376718A JP4903432B2 (ja) | 2005-12-27 | 2005-12-27 | 不揮発性半導体記憶装置 |
US11/616,122 US7382651B2 (en) | 2005-12-27 | 2006-12-26 | Nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005376718A JP4903432B2 (ja) | 2005-12-27 | 2005-12-27 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007179647A JP2007179647A (ja) | 2007-07-12 |
JP4903432B2 true JP4903432B2 (ja) | 2012-03-28 |
Family
ID=38193505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005376718A Active JP4903432B2 (ja) | 2005-12-27 | 2005-12-27 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7382651B2 (ja) |
JP (1) | JP4903432B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI358067B (en) * | 2007-12-19 | 2012-02-11 | Powerchip Technology Corp | Integrated circuits and discharge circuits |
US7830693B2 (en) * | 2008-11-12 | 2010-11-09 | Seagate Technology Llc | NAND based resistive sense memory cell architecture |
JP2010262696A (ja) * | 2009-04-30 | 2010-11-18 | Toshiba Corp | Nand型フラッシュメモリ |
US8089816B2 (en) | 2009-06-03 | 2012-01-03 | Micron Technology, Inc. | Memory erase methods and devices |
JP2011146103A (ja) * | 2010-01-15 | 2011-07-28 | Toshiba Corp | 半導体記憶装置 |
KR101085724B1 (ko) * | 2010-05-10 | 2011-11-21 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 동작 방법 |
JP2012079377A (ja) * | 2010-09-30 | 2012-04-19 | Toshiba Corp | 半導体記憶装置 |
US8947934B2 (en) | 2011-12-29 | 2015-02-03 | Micron Technology, Inc. | Sharing local control lines across multiple planes in a memory device |
JP6027665B1 (ja) * | 2015-11-10 | 2016-11-16 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
KR102606497B1 (ko) * | 2016-06-27 | 2023-11-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 소거 방법 |
KR102611851B1 (ko) * | 2016-12-29 | 2023-12-11 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4311358C2 (de) * | 1992-04-07 | 1999-07-22 | Mitsubishi Electric Corp | Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren für eine nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Programmieren von Information in eine nicht-flüchtige Halbleiterspeichereinrichtung |
JP2001358238A (ja) | 1992-04-07 | 2001-12-26 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP3544743B2 (ja) * | 1995-04-17 | 2004-07-21 | 株式会社東芝 | 半導体記憶装置 |
US5777924A (en) * | 1997-06-05 | 1998-07-07 | Aplus Integrated Circuits, Inc. | Flash memory array and decoding architecture |
JP3672435B2 (ja) | 1998-04-22 | 2005-07-20 | 富士通株式会社 | 不揮発性メモリ装置 |
JP2000090679A (ja) | 1998-09-14 | 2000-03-31 | Sony Corp | 不揮発性半導体記憶装置 |
JP3892612B2 (ja) * | 1999-04-09 | 2007-03-14 | 株式会社東芝 | 半導体装置 |
JP2002157890A (ja) | 2000-11-16 | 2002-05-31 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ消去方法 |
JP2002133877A (ja) | 2001-09-03 | 2002-05-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2003178590A (ja) | 2001-12-11 | 2003-06-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2004006549A (ja) * | 2002-06-03 | 2004-01-08 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置における情報の消去方法 |
KR20040008526A (ko) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | 플래시 메모리 셀의 소거 방법 |
JP4101583B2 (ja) * | 2002-08-08 | 2008-06-18 | 富士通株式会社 | 消去動作時間を短縮したフラッシュメモリ |
JP2005191413A (ja) * | 2003-12-26 | 2005-07-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP4256305B2 (ja) * | 2004-06-09 | 2009-04-22 | 株式会社東芝 | 半導体記憶装置 |
-
2005
- 2005-12-27 JP JP2005376718A patent/JP4903432B2/ja active Active
-
2006
- 2006-12-26 US US11/616,122 patent/US7382651B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7382651B2 (en) | 2008-06-03 |
US20070147117A1 (en) | 2007-06-28 |
JP2007179647A (ja) | 2007-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4903432B2 (ja) | 不揮発性半導体記憶装置 | |
KR100470572B1 (ko) | 반도체 기억 장치 및 그 동작 방법 | |
US11915759B2 (en) | Memory system for restraining threshold variation to improve data reading | |
KR100366741B1 (ko) | 불휘발성 반도체 기억 장치 | |
US6771536B2 (en) | Operating techniques for reducing program and read disturbs of a non-volatile memory | |
US6031764A (en) | Nonvolatile semiconductor memory device | |
JP5626812B2 (ja) | 半導体記憶装置 | |
JP3940570B2 (ja) | 半導体記憶装置 | |
US8605512B2 (en) | Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device | |
JP2010073246A (ja) | 不揮発性半導体記憶装置 | |
JP4939971B2 (ja) | 不揮発性半導体メモリ | |
US9064586B2 (en) | Non-volatile semiconductor storage device having controller configured to perform preliminary erase operation | |
US9865358B2 (en) | Flash memory device and erase method thereof capable of reducing power consumption | |
JP2011198437A (ja) | 不揮発性半導体記憶装置 | |
US9330762B2 (en) | Semiconductor memory device | |
WO2006059375A1 (ja) | 半導体装置および半導体装置の制御方法 | |
JP2006196700A (ja) | 不揮発性半導体記憶装置 | |
JP2011146103A (ja) | 半導体記憶装置 | |
JP2006114708A (ja) | 不揮発性半導体記憶装置 | |
JP2006331476A (ja) | 不揮発性半導体記憶装置 | |
JP5792878B2 (ja) | 半導体記憶装置 | |
JP2007066355A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4903432 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |