JP4903397B2 - 負荷制御装置 - Google Patents

負荷制御装置 Download PDF

Info

Publication number
JP4903397B2
JP4903397B2 JP2005140747A JP2005140747A JP4903397B2 JP 4903397 B2 JP4903397 B2 JP 4903397B2 JP 2005140747 A JP2005140747 A JP 2005140747A JP 2005140747 A JP2005140747 A JP 2005140747A JP 4903397 B2 JP4903397 B2 JP 4903397B2
Authority
JP
Japan
Prior art keywords
memory
memory module
expansion slot
signal
expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005140747A
Other languages
English (en)
Other versions
JP2006318242A (ja
Inventor
公二 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Mita Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Mita Corp filed Critical Kyocera Mita Corp
Priority to JP2005140747A priority Critical patent/JP4903397B2/ja
Publication of JP2006318242A publication Critical patent/JP2006318242A/ja
Application granted granted Critical
Publication of JP4903397B2 publication Critical patent/JP4903397B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Memory System (AREA)

Description

本発明は、メモリとの通信に用いる信号を安定させる負荷制御装置に関する。
複写機、複合機などの画像処理装置の基板には、CPU、メモリ、メモリコントローラ等の多数のデバイスが実装されている。CPUは画像処理装置全体を制御する。メモリは、CPUが制御する印刷や原稿の読み取りに必要な情報が格納されている。メモリコントローラは、信号線でメモリと接続され、CPUの指令に従ってメモリに対してデータの入出力を行なう。
このような基板は、基板全体としてのメモリ容量を増加させるために、DIMM(Dual Inline Memory Module)等のメモリモジュールを着脱することができる拡張スロットが設けられている。また、メモリモジュールは、メモリを取り外し可能に実装できるものがあり、このようなメモリモジュールを用いると、メモリモジュール自体のメモリ容量を増減させることで、基板全体としてのメモリ容量を増減させることもできる。(特開2002−237180号公報参照)
拡張スロットが設けられた基板のメモリコントローラは、基板に実装されたメモリ(以下、常設のメモリという。)だけでなく上記の拡張スロットとも信号線で接続されている。メモリコントローラは、常設のメモリだけでなく、拡張スロットに装着されたメモリモジュールに対してもデータの入出力を行なう。
拡張スロットにメモリモジュールが未装着である場合、メモリコントローラから拡張スロットに導出された信号線の先端は未接続となる。従って、拡張スロットに対するメモリモジュールの装着、未装着によって、メモリコントローラから常設のメモリに導出された信号線に掛かる負荷が異なる。
もちろん、拡張スロットが複数個基板に設けられている場合は、各拡張スロットのメモリモジュールの装着状態によって、メモリコントローラから常設のメモリ又は各拡張スロットに導出された信号線に掛かる負荷が異なる。
特開2002−237180号公報
このように信号線に掛かる負荷が変わると、信号の立ち上がり時と立ち下がり時に発生する電圧が変動する。負荷量が少ないと必要以上の大きい電圧が瞬間的に発生し、負荷量が大きいと立ち上がり立ち下りに時間が掛かってしまう。
そこで、本発明は、拡張スロットへのメモリモジュールの装着、未装着が信号に影響を及ぼすことを防ぐ負荷制御装置を提供することを目的とする。
本発明の負荷制御装置は、メモリの実装されたメモリモジュールが着脱される複数の拡張スロットと、上記複数の拡張スロットそれぞれ接続される信号線と、電荷容量の異なる複数の擬似負荷手段とを備える。拡張スロットに装着されるメモリモジュールは、上記したDIMM等のデータが記憶できるデバイスであれば、種類は特に限定されるものでない。また、擬似負荷手段は、所定の電荷容量を持ったコンデンサーなどを用いることができる。
負荷制御装置は、上記拡張スロットにメモリモジュールが装着されているか否かを検知する装着検知手段を備える。
メモリモジュールの装着の検知は、特開2004−334675号公報に記載のSPD(Serial Presence Detect)コントローラを用いて行なうことができる。SPDコントローラは、メモリモジュールに実装されたメモリチップから、メモリモジュール全体のメモリ容量やメモリの種類などの情報を読み出すものである。メモリモジュールの装着の検知にSPDコントローラを用いる場合は、SPDコントローラが拡張スロットに装着されたメモリモジュールのメモリチップからメモリ容量やメモリの種類などの情報を読み出せるような配線を負荷制御装置に施しておく。
信号線に掛かる負荷は、拡張スロットにメモリモジュールが装着されていても、装着されているメモリジュールの電荷容量によって異なる。そのため、メモリとの通信をより安定した信号で行えるようにするために、本発明の負荷制御装置は、更に、上記装着検知手段により、上記複数の拡張スロットのうち、所定の拡張スロットに上記メモリモジュールが装着されていないことが検知されると、上記拡張スロットに装着されたメモリモジュールの電荷容量を検知する電荷容量検知手段を備える。
メモリモジュールの電荷容量については、例えば、SPDコントローラが読み出したメモリの種類から特定することができる。本発明の負荷制御装置は、更に、上記メモリモジュールが装着された拡張スロットに接続された信号線に流れている信号の電圧を検知する方向検知手段と、上記複数の擬似負荷手段のうち、上記電荷容量検知手段により検知された上記メモリモジュールの電荷容量と、上記方向検知手段により検知された信号の電圧とに基づいた電荷容量の擬似負荷手段に、記信号線を接続する切替制御手段を備える。


本発明によれば、負荷量が信号に影響を及ぼさないようにし、信号を安定させる負荷制御装置を提供することができる。
(実施の形態1)
以下、本発明の実施の形態を図面にしたがって詳細に説明する。
図1は、本実施の形態における負荷制御装置の概念図である。図1に示すように、負荷制御装置は、メモリが実装される基板150と、基板150に実装されるメモリと通信を行なうメモリコントローラ101を備える。
基板150は、常設されたメモリ141と3つの拡張スロット152、153、154が設けられている。各拡張スロット152、153、154は、DIMM等のメモリモジュールを着脱可能に基板150に実装させることができる。本実施の形態では、拡張スロット152、153にメモリモジュール142、143が装着され、拡張スロット154にメモリモジュールが装着されていないものとする。
メモリ141と各拡張スロット152、153、154は、アドレス線、データ線、制御線などの信号線131、132、133、134でメモリコントローラ101と接続されている。これらの信号線131、132、133、134を用いて、メモリコントローラ101とメモリ141及び拡張スロット152、153、154に装着されたメモリモジュールとの通信が行われる。
拡張スロット152、153、154に接続された信号線132、133、134は、各信号線132、133、134から分岐された分岐線132a、133a、134aに接続された切替手段(以下、切替スイッチという)112、113、114を介して擬似負荷手段122、123、124と接続されている。本実施の形態では、擬似負荷手段はコンデンサーである。
本実施の形態の負荷制御装置は、拡張スロット152、153、154におけるメモリモジュールの装着、未装着を検知するSPDコントローラ102を備えている。SPDコントローラ102は、各拡張スロット152、153、154と信号線162、163、164で接続されている。SPDコントローラ102は、拡張スロット152、153、154に装着されたメモリモジュールからメモリモジュールに関するデバイス情報を拡張スロット152、153、154及び信号線162、163、164を介して読み出す。デバイス情報とは、例えば、メモリモジュールの種類やメモリモジュールのメモリ容量などである。
従って、本実施の形態では、SPDコントローラ102は、拡張スロット152、153、154のうち、メモリモジュール142、143が装着された拡張スロット152、153からデバイス情報を読み出す。
SPDコントローラ102は、デバイス情報が読み出せた拡張スロット152、153を切替制御手段103に通知する。SPDコントローラ102は、デバイス情報の読み出せた拡張スロットが変わる度にデバイス情報が読み出せた拡張スロットを切替制御手段103に通知する。
拡張スロット152、153が通知されると、切替制御手段103は、拡張スロット152、153、154のうち通知されていない拡張スロット154を特定する。本実施の形態では、この切替制御手段103が装着検知手段として機能する。
拡張スロット154を特定すると、切替制御手段103は、切替スイッチ114をオンにして、拡張スロット154とメモリコントローラ101を接続する信号線134を、擬似負荷手段124に接続させる。
メモリモジュールが未装着の拡張スロットに接続された信号線を擬似負荷手段に接続することで、メモリモジュールが拡張スロットに未装着であっても、メモリモジュールが装着されているときと同じように、未装着の拡張スロットと接続された信号線に電流を流すことができる。
従って、拡張スロット134にメモリモジュールが装着されていても装着されていなくても、信号線131、132、133、134に掛かる負荷が同じとなる。よって、本実施の負荷制御装置は、メモリモジュールの装着、未装着によって信号が不安定となることを防ぎ、安定した信号でのメモリとの通信を提供することができる。
(実施の形態2)
本実施の形態では、SPDコントローラ102は、デバイス情報が読み出せた拡張スロットを切替制御手段103に通知する代わりに、拡張スロットから読み出したデバイス情報と、このデバイス情報が読み出された拡張スロットを対応付けて切替制御手段103に通知する。
本実施の形態においても、実施の形態1と同様に拡張スロット152、153にメモリモジュールが装着され、拡張スロット154にメモリモジュールが装着されていないものとする。従って、本実施の形態では、SPDコントローラ103は、拡張スロット152から読み出したデバイス情報に拡張スロット152を対応付けたものと、拡張スロット153から読み出したデバイス情報に拡張スロット153を対応付けたものを切替制御手段103に通知する。
切替制御手段103は、デバイス情報と拡張スロットとが通知されると、まず、実施の形態1のように、拡張スロット152、153、154のうち通知されていない拡張スロット154を特定する。更に、切替制御手段103は、通知されたデバイス情報に基づいて、拡張スロット152、153に装着されたメモリモジュールの電荷容量を算出する。従って、本実施の形態では、切替制御手段103は、装着検知手段及び電荷容量検知手段として機能する。
切替制御手段103は、信号線132、133については、切替スイッチ112、113を用いて、算出した電荷容量に応じた擬似負荷手段122、123に接続させる。図1においては、擬似負荷手段122、123、124となるコンデンサーは1つしか現れていないが、本実施の形態の負荷制御装置では、電荷容量の異なる複数のコンデンサーが切り替えスイッチ112、113、114によって、信号線132、133、134と接続可能に設けられているものとする。
本実施の形態では、拡張スロット154にはメモリモジュールが接続されていないので、切替制御手段103は、切替スイッチ114を用いて最も電荷容量の大きいコンデンサーに信号線134を接続させる。
また、拡張スロット152に装着されたメモリモジュールの電荷容量が拡張スロット153に装着されたメモリモジュールより小さい場合は、例えば、切替制御手段103は、信号線132を信号線133が接続されるコンデンサーよりも電荷容量の大きいコンデンサーに接続させる。電荷容量が大きい方のメモリモジュールが装着された拡張スロット153に接続された信号線133に関しては、切替制御手段103は、いずれのコンデンサーにも接続させなくてもよい。
このように、メモリモジュールの電荷容量に応じた擬似負荷手段に信号線を接続させることで、拡張スロットに装着されたメモリモジュールが、電荷容量の異なるメモリモジュールに取り替えられても、信号線に掛かる負荷は変わらない。
メモリモジュールにデータを書き込むために、メモリコントローラ101からメモリモジュールに信号が送信されるときと、メモリモジュールからデータを読み出すために、メモリモジュールからメモリコントローラ101に信号が送信されるときでは、信号の電圧が異なることがある。
このように信号が流れる方向によって電圧が異なるのは、信号の送信元となるメモリコントローラとメモリモジュールで生成した信号の電圧が異なるからである。
信号の流れる向きで信号の電圧が異なる場合は、上記切替制御手段103は、信号の流れる方向によって、信号線132、133、134を接続する擬似負荷手段を異ならせるようにしてもよい。
信号の流れる向きによってどの程度電圧が異なるかは、例えば、実際に信号線132、133、134を流れている信号の電圧を切替制御手段103が検知することで行なうようにする。この場合は、切換制御手段103は、方向検知手段として機能する。
切替制御手103は、検知した方向と、メモリモジュールの電荷容量とに基づいて信号線を接続する擬似負荷手段を決定する。
例えば、メモリモジュールからメモリコントローラに信号が送られる場合の信号の電圧が、メモリコントローラからメモリモジュールに送られる信号よりも大きい場合は、上記切替制御手段103は、メモリモジュールからメモリコントローラに信号が送られるときは、電荷容量の大きい擬似負荷手段に信号線を接続する。これにより、信号の流れる方向に関係なく、信号の電圧が一定になる。
実施の形態における負荷制御装置の概略図である。
符号の説明
101 メモリコントローラ
102 SPDコントローラ
103 切替制御手段
112、113、114 (切替手段)切替スイッチ
122、123、124 負荷制御回路
131、132、133、134、162、163、164 信号線
141 メモリ
142、143 メモリモジュール
150 基板
152、153、154 拡張スロット

Claims (1)

  1. メモリの実装されたメモリモジュールが着脱される複数の拡張スロットと、
    上記複数の拡張スロットそれぞれ接続される信号線と、
    電荷容量の異なる複数の擬似負荷手段と、
    上記拡張スロットにメモリモジュールが装着されているか否かを検知する装着検知手段と、
    上記装着検知手段により、上記複数の拡張スロットのうち、所定の拡張スロットに上記メモリモジュールが装着されていないことが検知されると、上記拡張スロットに装着されたメモリモジュールの電荷容量を検知する電荷容量検知手段と、
    上記メモリモジュールが装着された拡張スロットに接続された信号線に流れている信号の電圧を検知する方向検知手段と、
    上記複数の擬似負荷手段のうち、上記電荷容量検知手段により検知された上記メモリモジュールの電荷容量と、上記方向検知手段により検知された信号の電圧とに基づいた電荷容量の擬似負荷手段に、記信号線を接続する切替制御手段と
    を備えたことを特徴とする負荷制御装置。
JP2005140747A 2005-05-13 2005-05-13 負荷制御装置 Expired - Fee Related JP4903397B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005140747A JP4903397B2 (ja) 2005-05-13 2005-05-13 負荷制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005140747A JP4903397B2 (ja) 2005-05-13 2005-05-13 負荷制御装置

Publications (2)

Publication Number Publication Date
JP2006318242A JP2006318242A (ja) 2006-11-24
JP4903397B2 true JP4903397B2 (ja) 2012-03-28

Family

ID=37538863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005140747A Expired - Fee Related JP4903397B2 (ja) 2005-05-13 2005-05-13 負荷制御装置

Country Status (1)

Country Link
JP (1) JP4903397B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180004562A (ko) 2016-07-04 2018-01-12 에스프린팅솔루션 주식회사 전자 장치
KR20210045073A (ko) 2019-10-16 2021-04-26 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 효율적인 메모리 배치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341892A (ja) * 1992-06-05 1993-12-24 Fuji Electric Co Ltd 情報処理装置
JPH06161621A (ja) * 1992-11-18 1994-06-10 Hitachi Ltd データ伝送方式
JPH06274253A (ja) * 1993-03-24 1994-09-30 Matsushita Electric Ind Co Ltd ラック装置
JPH08305629A (ja) * 1995-04-25 1996-11-22 Internatl Business Mach Corp <Ibm> メモリ・アクセス制御装置及びメモリ・アクセス制御方法、コンピュータ・システム

Also Published As

Publication number Publication date
JP2006318242A (ja) 2006-11-24

Similar Documents

Publication Publication Date Title
DE60202926D1 (de) Multicomputersystem mit konfigurierbaren Schnittstellen für flexible Systemkonfigurationen
JP2009070255A (ja) カード型周辺装置
JP4903397B2 (ja) 負荷制御装置
KR100906999B1 (ko) 메모리 모듈 및 메모리 시스템
KR100700158B1 (ko) 다층시스템 및 클록제어방법
JP2005150201A (ja) 半導体集積回路装置
KR100891951B1 (ko) 더블 데이터 레이트2 싱크로너스 다이내믹 랜덤 액세스메모리(ddr2 sdram) 및 더블 데이터 레이트3싱크로너스 다이내믹 랜덤 액세스 메모리(ddr3sdram)의 공통 모듈
JP2018160118A (ja) 電源システム
JP2011002942A (ja) 制御システム、通信システム及び通信装置
JP2005010966A (ja) Lsi装置
KR20060006314A (ko) 분산 제어 시스템의 고속 이중화 데이터 복사 보드
US20020108018A1 (en) Memory module control and status
JP2009086753A (ja) 情報処理装置および接続制御方法
KR0183197B1 (ko) 전자교환기에서의 보드 실탈장 감지장치
US20070242530A1 (en) Memory controller for supporting double data rate memory and related method
JP2007179106A (ja) 処理システム
KR100342769B1 (ko) 통신용 프로세서의 메모리 액세스 제어 장치
KR100654805B1 (ko) 전자장치 및 그 제어방법
JP3820135B2 (ja) プリント配線基板
JP2008027310A (ja) 共有メモリシステム
JP2004220077A (ja) シリアルインターフェース回路および半導体集積回路
JP2006344170A (ja) 画像形成装置
JP5103842B2 (ja) シリアル通信制御装置及びシリアル通信方法
JP2011081680A (ja) フラッシュメモリのアクセス装置及びアクセス方法
JP2002237180A (ja) メモリモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees