JP2006344170A - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP2006344170A JP2006344170A JP2005171642A JP2005171642A JP2006344170A JP 2006344170 A JP2006344170 A JP 2006344170A JP 2005171642 A JP2005171642 A JP 2005171642A JP 2005171642 A JP2005171642 A JP 2005171642A JP 2006344170 A JP2006344170 A JP 2006344170A
- Authority
- JP
- Japan
- Prior art keywords
- data bus
- data
- rom writer
- image forming
- forming apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 ICカードコネクタにROMライタを接続したことを検知する手段を設けることにより、データバスバッファのデータ方向を変更して、同じインタフェースによりICカードとROMライタの何れも駆動することを可能とした画像形成装置を提供する。
【解決手段】 この画像形成装置1は、画像形成装置1を制御するプログラムを格納するFROM(記憶装置)2と、ROMライタ(外部装置)10と画像形成装置1の内部とのインタフェースを司るコネクタ(接続手段)14と、コネクタ14を介してROMライタ10とFROM2とを接続するためにデータバスの電圧変換及び方向変換を行うデータバスバッファ5と、データバス4及びデータバスバッファ5を制御するCPU(制御部)3と、データバスバッファ5のデータ出力方向を変更するデータバス制御回路6と、を備えて構成される。
【選択図】 図1
【解決手段】 この画像形成装置1は、画像形成装置1を制御するプログラムを格納するFROM(記憶装置)2と、ROMライタ(外部装置)10と画像形成装置1の内部とのインタフェースを司るコネクタ(接続手段)14と、コネクタ14を介してROMライタ10とFROM2とを接続するためにデータバスの電圧変換及び方向変換を行うデータバスバッファ5と、データバス4及びデータバスバッファ5を制御するCPU(制御部)3と、データバスバッファ5のデータ出力方向を変更するデータバス制御回路6と、を備えて構成される。
【選択図】 図1
Description
本発明は、画像形成装置に関し、さらに詳しくは、データバスに接続する外部装置の種類によりデータバスのデータ方向を変更する技術に関するものである。
ICカードに書かれたダウンロード用プログラムを画像形成装置内部のFROMにダウンロードすることは一般的に行われている。しかし、ICの低電圧化に伴い、装置内部回路とICカードの動作電圧が異なる場合が多い(例えば装置内部回路は3.3V、ICカードは5V)。この場合、例えば、ICカードから出力される5V信号が3.3Vの内部回路に入力されると内部回路が破損される虞があるため、ICカードと内部回路との間に電圧変換回路(一般的にはバッファ)が必要となる。特にデータバスのような双方向信号の場合、データの流れる方向により電圧変換回路(バッファ)の方向変換も必要となる。そしてICカードの場合は、一般にICカードからダウンロードするリードの場合は内部回路に対して入力方向であり、アップロードするライトの場合は内部回路に対して出力方向となる。
図3、図4は従来の画像形成装置の構成の一例を表すブロック図である。この画像形成装置51は、制御用プログラムを記憶するFROM52と、全体を制御するCPU53と、データバス54の電圧変換及び方向変換を行うデータバスバッファ55と、ICカード60とのインタフェースを司るICカードコネクタ64と、ダウンロードするプログラムを記憶するICカード60と、を備えて構成される。
ここでは、画像形成装置51のICカードコネクタ64にICカード60が接続されている状態を示している。図3は、プログラムデータのダウンロードを示したものである。即ち、CPU53によってICカード60からデータをリードし(符号63)、その後FROM52にライトすることでプログラムデータのダウンロードを行っている。ここで、データバスバッファ55はCPU53からの制御信号(例えば、チップセレクト信号やリード信号)57によって入力方向に制御される。
図3、図4は従来の画像形成装置の構成の一例を表すブロック図である。この画像形成装置51は、制御用プログラムを記憶するFROM52と、全体を制御するCPU53と、データバス54の電圧変換及び方向変換を行うデータバスバッファ55と、ICカード60とのインタフェースを司るICカードコネクタ64と、ダウンロードするプログラムを記憶するICカード60と、を備えて構成される。
ここでは、画像形成装置51のICカードコネクタ64にICカード60が接続されている状態を示している。図3は、プログラムデータのダウンロードを示したものである。即ち、CPU53によってICカード60からデータをリードし(符号63)、その後FROM52にライトすることでプログラムデータのダウンロードを行っている。ここで、データバスバッファ55はCPU53からの制御信号(例えば、チップセレクト信号やリード信号)57によって入力方向に制御される。
図4は、プログラムデータのアップロードを示したものである。同じ構成要素には同じ参照番号を付して説明する。ここでは、FROM52からリードしたプログラムデータをCPU53によってICカード60にライトすることでプログラムデータのアップロードを行っている。ここで、データバスバッファ55はCPU53からの制御信号(例えば、チップセレクト信号やリード信号)57によって出力方向に制御される。
また従来技術として特許文献1には、バスマスタをスリープ状態にしてフラッシュROMを切り離す一方、バッファを介してROMライタに接続し、ROMライタが非動作状態のとき、そのバッファをハイインピーダンスとし、動作状態になったとき、そのバッファのアドレスバスライン、データバスラインを導通させ、リード・ライト制御信号によりそのバッファを制御して、ROMへのデータの読み書きを制御する技術について開示されている。
特開2002−278784公報
また従来技術として特許文献1には、バスマスタをスリープ状態にしてフラッシュROMを切り離す一方、バッファを介してROMライタに接続し、ROMライタが非動作状態のとき、そのバッファをハイインピーダンスとし、動作状態になったとき、そのバッファのアドレスバスライン、データバスラインを導通させ、リード・ライト制御信号によりそのバッファを制御して、ROMへのデータの読み書きを制御する技術について開示されている。
また、図3、図4に示すICカードコネクタにROMライタを接続して直接FROM52にプログラムを書き込むことも一般的に行われている。しかし、ROMライタから書き込みを行う場合のデータ方向は、一般にリードの場合は内部回路に対して出力方向、ライトの場合は内部回路に対して入力方向となる。そのため、上記のような方向変換を行うデータバスバッファ55がある場合、ICカード60とデータ方向が逆になるためROMライタからの書き込みが出来ないという不具合があった。
また特許文献1に開示されている従来技術は、ROMライタとプリント基板の間にバッファを有する接続手段が必要となり、各制御の順序が煩雑であるといった問題がある。
本発明は、かかる課題に鑑み、ICカードコネクタにROMライタを接続したことを検知する手段を設けることにより、データバスバッファのデータ方向を変更して、同じインタフェースによりICカードとROMライタの何れも駆動することを可能とした画像形成装置を提供することを目的とする。
また特許文献1に開示されている従来技術は、ROMライタとプリント基板の間にバッファを有する接続手段が必要となり、各制御の順序が煩雑であるといった問題がある。
本発明は、かかる課題に鑑み、ICカードコネクタにROMライタを接続したことを検知する手段を設けることにより、データバスバッファのデータ方向を変更して、同じインタフェースによりICカードとROMライタの何れも駆動することを可能とした画像形成装置を提供することを目的とする。
本発明はかかる課題を解決するために、請求項1は、画像形成装置を制御するプログラムを格納する記憶装置と、外部装置と当該画像形成装置とのインタフェースを司る接続手段と、該接続手段を介して前記外部装置と前記記憶装置とを接続するためにデータバスの電圧変換及び方向変換を行うデータバスバッファと、前記データバス及びデータバスバッファを制御する制御部と、を備えた画像形成装置において、前記データバスバッファのデータ出力方向を変更するデータバス制御回路を備え、該データバス制御回路は前記接続手段に前記外部装置が接続されたことを検知すると、前記データバスバッファのデータ出力方向を当該外部装置に対応したデータ出力方向になるように変更することを特徴とする。
従来から画像形成装置には、制御プログラムを記憶する記憶装置に外部からプログラムをダウンロードしたり、外部装置に対して制御プログラムをアップロードすることが可能なように、データバスバッファとインタフェースが備えられている。データバスバッファは外部装置との電圧変換やデータ方向を切り換えるために備えられている。そしてインタフェースに接続される外部装置によりリード・ライト時のデータ方向が異なる場合がある。そこで本発明では、データバスバッファのデータ方向を制御するデータバス制御回路を備え、インタフェースに外部装置が接続されたことを検知して、その外部装置に応じたデータ方向にデータバスバッファを制御するものである。
請求項2は、前記データバス制御回路は、前記外部装置としてROMライタが接続されたことを検知すると、前記制御部に接続されたデータバス及び制御信号をハイインピーダンス状態とすることを特徴とする。
外部装置に接続されるものとして、ICカードやROMライタがある。そして予めICカードによるデータバスバッファの制御を、内部の制御部が受け持つようにしておいた場合、データバス制御回路がICカードに代わってROMライタが接続されたことを検知すると、内部の制御部の制御を無効とするために、制御部に接続されたデータバス及び制御信号をハイインピーダンス状態とするものである。
従来から画像形成装置には、制御プログラムを記憶する記憶装置に外部からプログラムをダウンロードしたり、外部装置に対して制御プログラムをアップロードすることが可能なように、データバスバッファとインタフェースが備えられている。データバスバッファは外部装置との電圧変換やデータ方向を切り換えるために備えられている。そしてインタフェースに接続される外部装置によりリード・ライト時のデータ方向が異なる場合がある。そこで本発明では、データバスバッファのデータ方向を制御するデータバス制御回路を備え、インタフェースに外部装置が接続されたことを検知して、その外部装置に応じたデータ方向にデータバスバッファを制御するものである。
請求項2は、前記データバス制御回路は、前記外部装置としてROMライタが接続されたことを検知すると、前記制御部に接続されたデータバス及び制御信号をハイインピーダンス状態とすることを特徴とする。
外部装置に接続されるものとして、ICカードやROMライタがある。そして予めICカードによるデータバスバッファの制御を、内部の制御部が受け持つようにしておいた場合、データバス制御回路がICカードに代わってROMライタが接続されたことを検知すると、内部の制御部の制御を無効とするために、制御部に接続されたデータバス及び制御信号をハイインピーダンス状態とするものである。
請求項3は、前記データバス制御回路は、前記外部装置として前記ROMライタが接続されたことを検知し、当該ROMライタが前記記憶装置に記憶されたデータを読み取る場合、前記データバスバッファのデータ出力方向を前記ROMライタに対して出力する方向に変更することを特徴とする。
ROMライタが画像形成装置からデータを読み取り、そのデータをアップロードする場合、一旦、記憶装置のデータをROMライタのメモリに記憶する必要がある。その際、データバスの方向は記憶装置からROMライタの方向にデータが流れるようにデータバスバッファを制御する必要がある。
請求項4は、前記データバス制御回路は、前記外部装置として前記ROMライタが接続されたことを検知し、当該ROMライタに前記記憶装置に記憶されたデータを書き込む場合、前記データバスバッファのデータ出力方向を前記ROMライタに対して入力する方向に変更することを特徴とする。
画像形成装置がROMライタからデータを読み取り、そのデータをダウンロードする場合、ROMライタのデータを読み取り記憶装置に記憶する必要がある。その際、データバスの方向はROMライタから記憶装置の方向にデータが流れるようにデータバスバッファを制御する必要がある。
請求項5は、前記データバス制御回路は、前記接続手段を介して前記ROMライタと接続する場合、少なくともデータバス、当該ROMライタが接続されているか否かの信号、及び制御信号を有することを特徴とする。
ROMライタをデータバス制御回路が制御するためには、少なくともデータを転送するデータバスと、ROMライタが接続されているか否かを連絡する信号と、チップセレクト信号やリード信号等の制御信号が必要である。
ROMライタが画像形成装置からデータを読み取り、そのデータをアップロードする場合、一旦、記憶装置のデータをROMライタのメモリに記憶する必要がある。その際、データバスの方向は記憶装置からROMライタの方向にデータが流れるようにデータバスバッファを制御する必要がある。
請求項4は、前記データバス制御回路は、前記外部装置として前記ROMライタが接続されたことを検知し、当該ROMライタに前記記憶装置に記憶されたデータを書き込む場合、前記データバスバッファのデータ出力方向を前記ROMライタに対して入力する方向に変更することを特徴とする。
画像形成装置がROMライタからデータを読み取り、そのデータをダウンロードする場合、ROMライタのデータを読み取り記憶装置に記憶する必要がある。その際、データバスの方向はROMライタから記憶装置の方向にデータが流れるようにデータバスバッファを制御する必要がある。
請求項5は、前記データバス制御回路は、前記接続手段を介して前記ROMライタと接続する場合、少なくともデータバス、当該ROMライタが接続されているか否かの信号、及び制御信号を有することを特徴とする。
ROMライタをデータバス制御回路が制御するためには、少なくともデータを転送するデータバスと、ROMライタが接続されているか否かを連絡する信号と、チップセレクト信号やリード信号等の制御信号が必要である。
請求項1の発明によれば、データバスバッファのデータ方向を制御するデータバス制御回路を備え、インタフェースに外部装置が接続されたことを検知して、その外部装置に応じたデータ方向にデータバスバッファを制御するので、異なる種類の外部装置を同じインタフェースに接続することができる。
また請求項2では、データバス制御回路がICカードに代わってROMライタが接続されたことを検知すると、内部の制御部の制御を無効とするために、制御部に接続されたデータバス及び制御信号をハイインピーダンス状態とするので、データの方向を一方向として統一することができる。
また請求項3では、データバス制御回路は、ROMライタが接続されたことを検知した場合、データバスバッファのデータ出力方向をROMライタに対して出力する方向に変更するので、ROMライタに記憶装置のデータをアップロードすることができる。
また請求項4では、データバス制御回路は、ROMライタが接続されたことを検知した場合、データバスバッファのデータ出力方向をROMライタに対して入力する方向に変更するので、ROMライタから記憶装置にデータをダウンロードすることができる。
また請求項5では、少なくともデータを転送するデータバスと、ROMライタが接続されているか否かを連絡する信号と、チップセレクト信号やリード信号等の制御信号を備えるので、ROMライタをデータバス制御回路が制御することができる。
また請求項2では、データバス制御回路がICカードに代わってROMライタが接続されたことを検知すると、内部の制御部の制御を無効とするために、制御部に接続されたデータバス及び制御信号をハイインピーダンス状態とするので、データの方向を一方向として統一することができる。
また請求項3では、データバス制御回路は、ROMライタが接続されたことを検知した場合、データバスバッファのデータ出力方向をROMライタに対して出力する方向に変更するので、ROMライタに記憶装置のデータをアップロードすることができる。
また請求項4では、データバス制御回路は、ROMライタが接続されたことを検知した場合、データバスバッファのデータ出力方向をROMライタに対して入力する方向に変更するので、ROMライタから記憶装置にデータをダウンロードすることができる。
また請求項5では、少なくともデータを転送するデータバスと、ROMライタが接続されているか否かを連絡する信号と、チップセレクト信号やリード信号等の制御信号を備えるので、ROMライタをデータバス制御回路が制御することができる。
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図1は本発明の画像形成装置の構成の一例を表すブロック図である。ここでは、画像形成装置のICカードコネクタにROMライタが接続されている状態を示している。この画像形成装置1は、画像形成装置1を制御するプログラムを格納するFROM(記憶装置)2と、ROMライタ(外部装置)10と画像形成装置1の内部とのインタフェースを司るコネクタ(接続手段)14と、コネクタ14を介してROMライタ10とFROM2とを接続するためにデータバスの電圧変換及び方向変換を行うデータバスバッファ5と、データバス4及びデータバスバッファ5を制御するCPU(制御部)3と、データバスバッファ5のデータ出力方向を変更するデータバス制御回路6と、を備えて構成される。
本実施形態の画像形成装置にROMライタ10が接続されている場合、CPU3から出力されるバス15や制御信号7はハイインピーダンス(フローティング)状態とされることにより、ROMライタ10から直接FROM2へのアクセスが可能となる。図1は、ROMライタ10がFROM2のデータをリードしている状態を示したものである。ここで、データバス制御回路6は、ROMライタ10の接続検知信号9によりROMライタ10の接続を検知すると、ROMライタ10からの制御信号8(例えば、チップセレクト信号やリード信号)によってデータバスバッファ5を出力方向(符号13)に切り替える。
このようにROMライタ10が画像形成装置1からデータを読み取り、そのデータをアップロードする場合、一旦、FROM2のデータをROMライタ10のメモリに記憶する必要がある。その際、データバス4の方向はFROM2からROMライタ10の方向にデータが流れるようにデータバスバッファ5を制御する必要がある。
図1は本発明の画像形成装置の構成の一例を表すブロック図である。ここでは、画像形成装置のICカードコネクタにROMライタが接続されている状態を示している。この画像形成装置1は、画像形成装置1を制御するプログラムを格納するFROM(記憶装置)2と、ROMライタ(外部装置)10と画像形成装置1の内部とのインタフェースを司るコネクタ(接続手段)14と、コネクタ14を介してROMライタ10とFROM2とを接続するためにデータバスの電圧変換及び方向変換を行うデータバスバッファ5と、データバス4及びデータバスバッファ5を制御するCPU(制御部)3と、データバスバッファ5のデータ出力方向を変更するデータバス制御回路6と、を備えて構成される。
本実施形態の画像形成装置にROMライタ10が接続されている場合、CPU3から出力されるバス15や制御信号7はハイインピーダンス(フローティング)状態とされることにより、ROMライタ10から直接FROM2へのアクセスが可能となる。図1は、ROMライタ10がFROM2のデータをリードしている状態を示したものである。ここで、データバス制御回路6は、ROMライタ10の接続検知信号9によりROMライタ10の接続を検知すると、ROMライタ10からの制御信号8(例えば、チップセレクト信号やリード信号)によってデータバスバッファ5を出力方向(符号13)に切り替える。
このようにROMライタ10が画像形成装置1からデータを読み取り、そのデータをアップロードする場合、一旦、FROM2のデータをROMライタ10のメモリに記憶する必要がある。その際、データバス4の方向はFROM2からROMライタ10の方向にデータが流れるようにデータバスバッファ5を制御する必要がある。
図2は、ROMライタ10がFROM2にデータをライトしている状態を示したものである。同じ構成要素には同じ参照番号を付して説明する。ここで、データバス制御回路6は、ROMライタ10の接続検知信号9によりROMライタ10の接続を検知すると、ROMライタ10からの制御信号8(例えば、チップセレクト信号やリード信号)によってデータバスバッファ5を入力方向(符号16)に切り替える。
このように画像形成装置1がROMライタ10からデータを読み取り、そのデータをダウンロードする場合、ROMライタ10のデータを読み取りFROM2に記憶する必要がある。その際、データバス4の方向はROMライタ10からFROM2の方向にデータが流れるようにデータバスバッファ5を制御する必要がある。
尚、ROMライタ10が接続されていない場合は、データバス制御回路6は、図3、4と同様にデータバスバッファ55の方向を制御してICカード60からのダウンロード/アップロードを可能とする。また、制御回路はロジック回路にて形成される。
このように従来から画像形成装置には、制御プログラムを記憶する記憶装置(例えばICカード等)に外部からプログラムをダウンロードしたり、外部装置に対して制御プログラムをアップロードすることが可能なように、データバスバッファ5とコネクタ14が備えられている。データバスバッファ5は外部装置との電圧変換やデータ方向を切り換えるために備えられている。そしてコネクタ14に接続される外部装置によりリード・ライト時のデータ方向が異なる場合がある。そこで本実施形態では、データバスバッファ5のデータ方向を制御するデータバス制御回路6を備え、コネクタ14に外部装置(例えばROMライタ等)が接続されたことを検知して、その外部装置に応じたデータ方向にデータバスバッファ5を制御するものである。
また外部装置に接続されるものとして、ICカード60やROMライタ10がある。そして予めICカード60によるデータバスバッファ12の制御を、内部のCPU3が受け持つようにしておいた場合、データバス制御回路6がICカード60に代わってROMライタ10が接続されたことを接続検知信号9により検知すると、内部のCPU3の制御を無効とするために、CPU3に接続されたデータバス15及び制御信号7をハイインピーダンス状態とするものである。
このように画像形成装置1がROMライタ10からデータを読み取り、そのデータをダウンロードする場合、ROMライタ10のデータを読み取りFROM2に記憶する必要がある。その際、データバス4の方向はROMライタ10からFROM2の方向にデータが流れるようにデータバスバッファ5を制御する必要がある。
尚、ROMライタ10が接続されていない場合は、データバス制御回路6は、図3、4と同様にデータバスバッファ55の方向を制御してICカード60からのダウンロード/アップロードを可能とする。また、制御回路はロジック回路にて形成される。
このように従来から画像形成装置には、制御プログラムを記憶する記憶装置(例えばICカード等)に外部からプログラムをダウンロードしたり、外部装置に対して制御プログラムをアップロードすることが可能なように、データバスバッファ5とコネクタ14が備えられている。データバスバッファ5は外部装置との電圧変換やデータ方向を切り換えるために備えられている。そしてコネクタ14に接続される外部装置によりリード・ライト時のデータ方向が異なる場合がある。そこで本実施形態では、データバスバッファ5のデータ方向を制御するデータバス制御回路6を備え、コネクタ14に外部装置(例えばROMライタ等)が接続されたことを検知して、その外部装置に応じたデータ方向にデータバスバッファ5を制御するものである。
また外部装置に接続されるものとして、ICカード60やROMライタ10がある。そして予めICカード60によるデータバスバッファ12の制御を、内部のCPU3が受け持つようにしておいた場合、データバス制御回路6がICカード60に代わってROMライタ10が接続されたことを接続検知信号9により検知すると、内部のCPU3の制御を無効とするために、CPU3に接続されたデータバス15及び制御信号7をハイインピーダンス状態とするものである。
以上の通り本発明によれば、データバスバッファ5のデータ方向を制御するデータバス制御回路6を備え、コネクタ14にROMライタ10が接続されたことを検知して、そのROMライタ10に応じたデータ方向にデータバスバッファ5を制御するので、異なる種類の外部装置を同じインタフェースに接続することができる。
また、データバス制御回路6がICカード60に代わってROMライタ10が接続されたことを検知すると、内部のCPU3の制御を無効とするために、CPU3に接続されたデータバス15及び制御信号7をハイインピーダンス状態とするので、データの方向を一方向として統一することができる。
また、データバス制御回路6は、ROMライタ10が接続されたことを検知した場合、データバスバッファ5のデータ出力方向をROMライタ10に対して出力する方向に変更するので、ROMライタ10にFROM2のデータをアップロードすることができる。
また、データバス制御回路6は、ROMライタ10が接続されたことを検知した場合、データバスバッファ5のデータ出力方向をROMライタ10に対して入力する方向に変更するので、ROMライタ10からFROM2にデータをダウンロードすることができる。
また、少なくともデータを転送するデータバス4と、ROMライタ10が接続されているか否かを連絡する接続検知信号9と、チップセレクト信号やリード信号等の制御信号8を備えるので、ROMライタ10をデータバス制御回路6が制御することができる。
また、データバス制御回路6がICカード60に代わってROMライタ10が接続されたことを検知すると、内部のCPU3の制御を無効とするために、CPU3に接続されたデータバス15及び制御信号7をハイインピーダンス状態とするので、データの方向を一方向として統一することができる。
また、データバス制御回路6は、ROMライタ10が接続されたことを検知した場合、データバスバッファ5のデータ出力方向をROMライタ10に対して出力する方向に変更するので、ROMライタ10にFROM2のデータをアップロードすることができる。
また、データバス制御回路6は、ROMライタ10が接続されたことを検知した場合、データバスバッファ5のデータ出力方向をROMライタ10に対して入力する方向に変更するので、ROMライタ10からFROM2にデータをダウンロードすることができる。
また、少なくともデータを転送するデータバス4と、ROMライタ10が接続されているか否かを連絡する接続検知信号9と、チップセレクト信号やリード信号等の制御信号8を備えるので、ROMライタ10をデータバス制御回路6が制御することができる。
1 画像形成装置、2 FROM、3 CPU、4 データバス、5、55 データバスバッファ、6 データバス制御回路、7、8 制御信号、9 接続検知信号、10 ROMライタ、14、64 コネクタ
Claims (5)
- 画像形成装置を制御するプログラムを格納する記憶装置と、外部装置と当該画像形成装置とのインタフェースを司る接続手段と、該接続手段を介して前記外部装置と前記記憶装置とを接続するためにデータバスの電圧変換及び方向変換を行うデータバスバッファと、前記データバス及びデータバスバッファを制御する制御部と、を備えた画像形成装置において、
前記データバスバッファのデータ出力方向を変更するデータバス制御回路を備え、該データバス制御回路は前記接続手段に前記外部装置が接続されたことを検知すると、前記データバスバッファのデータ出力方向を当該外部装置に対応したデータ出力方向になるように変更することを特徴とする画像形成装置。 - 前記データバス制御回路は、前記外部装置としてROMライタが接続されたことを検知すると、前記制御部に接続されたデータバス及び制御信号をハイインピーダンス状態とすることを特徴とする請求項1に記載の画像形成装置。
- 前記データバス制御回路は、前記外部装置として前記ROMライタが接続されたことを検知し、当該ROMライタが前記記憶装置に記憶されたデータを読み取る場合、前記データバスバッファのデータ出力方向を前記ROMライタに対して出力する方向に変更することを特徴とする請求項1又は2に記載の画像形成装置。
- 前記データバス制御回路は、前記外部装置として前記ROMライタが接続されたことを検知し、当該ROMライタに前記記憶装置に記憶されたデータを書き込む場合、前記データバスバッファのデータ出力方向を前記ROMライタに対して入力する方向に変更することを特徴とする請求項1又は2に記載の画像形成装置。
- 前記データバス制御回路は、前記接続手段を介して前記ROMライタと接続する場合、少なくともデータバス、当該ROMライタが接続されているか否かの信号、及び制御信号を有することを特徴とする請求項1乃至4の何れか一項に記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005171642A JP2006344170A (ja) | 2005-06-10 | 2005-06-10 | 画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005171642A JP2006344170A (ja) | 2005-06-10 | 2005-06-10 | 画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006344170A true JP2006344170A (ja) | 2006-12-21 |
Family
ID=37641066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005171642A Pending JP2006344170A (ja) | 2005-06-10 | 2005-06-10 | 画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006344170A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112290963A (zh) * | 2020-10-29 | 2021-01-29 | 维沃移动通信有限公司 | 电子设备的控制方法和电子设备 |
-
2005
- 2005-06-10 JP JP2005171642A patent/JP2006344170A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112290963A (zh) * | 2020-10-29 | 2021-01-29 | 维沃移动通信有限公司 | 电子设备的控制方法和电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4438846B2 (ja) | カード型周辺装置 | |
US7287703B2 (en) | Removable memory cards including USB and other controllers, connectors, and methods of operating same | |
KR20020032172A (ko) | 메모리 카드 시스템 | |
JP2007011788A (ja) | メモリカード及びそのホスト機器 | |
JP4158935B2 (ja) | メモリカード用入出力装置及びその制御方法 | |
TW200603584A (en) | Control device | |
US20130132740A1 (en) | Power Control for Memory Devices | |
JP2006344170A (ja) | 画像形成装置 | |
US7795908B2 (en) | Electronic device, method for configuring reprogrammable logic element, computer-readable medium, computer data signal and image forming apparatus | |
KR20040072054A (ko) | 불휘발성 기억 장치 | |
JPH10171938A (ja) | Pcカード | |
KR100666086B1 (ko) | 접속 버스, 전자 장치 및 시스템 | |
JP2009093445A (ja) | リムーバブル記憶装置、ホスト装置および記憶システム | |
JP2008040575A (ja) | シリアルデータ転送装置及びシリアルデータ転送方法 | |
JP2006110823A (ja) | コントローラ、画像形成装置、及び電源制御方法 | |
JP2007317236A (ja) | 不揮発性記憶装置 | |
JP2007066101A (ja) | メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム | |
JP3108898U (ja) | ダブルインタフェース切り換え式カードリーダー | |
US20100169698A1 (en) | Recording medium control element, recording medium control circuit board, and recording medium control device | |
JP2006221670A (ja) | カード装置 | |
EP2026352B1 (en) | Common modules for DDRII SDRAM and DDRIII SDRAM | |
JP4593196B2 (ja) | 半導体装置 | |
JP4904178B2 (ja) | Cfカードインターフェース回路 | |
JP2005174009A (ja) | プログラム書換処理装置 | |
JP4640272B2 (ja) | ポート制御装置 |