JP4899747B2 - パターニング方法 - Google Patents

パターニング方法 Download PDF

Info

Publication number
JP4899747B2
JP4899747B2 JP2006258708A JP2006258708A JP4899747B2 JP 4899747 B2 JP4899747 B2 JP 4899747B2 JP 2006258708 A JP2006258708 A JP 2006258708A JP 2006258708 A JP2006258708 A JP 2006258708A JP 4899747 B2 JP4899747 B2 JP 4899747B2
Authority
JP
Japan
Prior art keywords
etching
thin film
substrate
dry etching
ito
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006258708A
Other languages
English (en)
Other versions
JP2008078549A (ja
Inventor
真人 今
学 伊藤
守 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2006258708A priority Critical patent/JP4899747B2/ja
Publication of JP2008078549A publication Critical patent/JP2008078549A/ja
Application granted granted Critical
Publication of JP4899747B2 publication Critical patent/JP4899747B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

本発明は、半導体デバイス、表示デバイス、などの製造において、エッチング法を用いたパターン形成方法に関する。
近年、液晶ディスプレイやプラズマディスプレイ(PDP)、さらに有機EL素子等は急速な進歩を遂げ、また携帯電話やPHSを初めとする各種携帯情報端末もここ数年で急速に普及し、使用される液晶表示素子も高精彩化、大型化する傾向にある。
これらの機器の将来の展望として、軽量化、薄型化、フレキシブル化が要求されている。これら要求を解決する一つの方法として有力視されているのが、フレキシブルなプラスチック基板の使用である。
しかし、プラスチック基板を用いると、プラスチック基板そのものの耐熱性の問題からデバイスに用いる各種材料やその形成法に制約が出てくる。その一つがプロセス温度の上限である。
透明導電膜として広く用いられている錫ドープ酸化インジウム(ITO)は、基板温度を上げて成膜するか、或いは室温成膜後に焼成することで高い導電率を実現している。その温度は一般的に200〜300℃に達する。プラスチック基板の耐熱温度は一般的に120〜150℃であるため、プラスチック基板を用いる場合はITOの成膜をより低い温度で行う必要がある。このようにして成膜したITO薄膜は、加熱して成膜または成膜後焼成したITO薄膜と比較して結晶性が劣るか、または非晶質、あるいは非晶質の中に結晶質の成分が一部混在するような構造を有している。
ITOのパターニングにはフォトリソグラフィによりレジストパターンを形成した後、これをマスクとしてエッチングする方法と、レジストパターンを先に形成してITO薄膜を成膜し、レジストパターンをその上部に積層されたITO薄膜ごと除去してパターニングするリフトオフ法がある。後者はその工程に時間がかかる上、リフトオフしたITO薄膜の破片が基板に再付着して基板を汚染する傾向があることから、前者のエッチング法が主に使用されている。
エッチング法には大別して2種類有り、ITOが化学的に溶解する溶液(エッチャント)を用いて溶かすウェットエッチング法と、液体を使用せずガスを用いて物理的及び/または化学的に削っていくドライエッチング法である。
前者の利点として、レジストや基板の材料を適切に選択することにより高いエッチング選択比を得ることができる、特殊な設備が必要無く簡便に行える、などを有するが、等方的にエッチングされるためサイドエッチによるアンダーカットが入りやすく(図2)加工精度が低い、縦置きができないため基板が大型化すると装置の床面積も増大する、など課題も多い。
一方後者のドライエッチングでは、微細なパターンが形成できるといった利点を有するが、真空装置が必要なため初期コストがかかる、異方性を得るためのスパッタエッチング(イオンエッチング)では下地との選択比が充分に取れない、などの問題がある。ここでスパッタエッチングとは、イオン衝撃によってエッチング対象物を物理的に破壊し取り去るエッチング方法を言い、活性種がイオンのみであるため直進性が高く、サイドエッチを
生じさせない利点がある。
フレキシブル基板を用いる場合、基板の材質であるプラスチックと、薄膜の材質であるITOなどのセラミックの間で密着性(付着力)を高めるために、SiO2などを間に一層設けることがある。この膜はしばしばプラスチック基板から発生するガスを封止するためのガスバリア膜としての効果を持たせることもあるが、生産性の向上と材料使用量の低減の要求からその膜厚は数nmから十数nmと非常に薄く、イオン衝撃を用いたドライエッチングの場合、僅かなオーバーエッチで密着層(ガスバリア層)が無くなってしまう恐れがあり、製品の品質のばらつきにつながる。
このようにウェットエッチングとドライエッチングの間にはそれぞれ一長一短がある。
特許文献等は以下の通り。
C.H.Yi,Y.Shigesato,I.Yasui and S.Takaki:Jpn.J.Appl.Phys.34(1995)L244.
ITO薄膜を室温で厚く成膜し、その後焼成などの熱処理を行わない場合、これをパターニングのためウェットエッチングすると、残渣が発生することが知られている。非晶質と結晶質では非晶質の方がウェットエッチング速度が約2桁速いことを考慮すると、室温成膜したITO薄膜には非晶質層の中に結晶粒子が存在し、エッチング速度の遅い結晶性の成分が充分にエッチングされずに残り、残渣となっていると考えられている。事実、残渣は結晶性の成分であるとことが既に明らかになっている。
この問題を解決するために幾つかの方法が検討されている。例えば、(1)室温成膜したITO薄膜を後焼成して完全に結晶化する、(2)成膜中に水を添加するなどして結晶質の成分を減少させる、(3)ITO以外の材料を使用する、などである。ここで、(1)はプラスチック基板を採用するにあたっては、前述の温度の問題から現実的でない。(2)は膜厚が厚い場合はサイドエッチによるアンダーカットの問題が生じる。(3)は例えばIn23−ZnO材料(IZO)などがあるが、エッチング速度が速いことから(2)と同様の問題が生じる。また(2)および(3)において異方性の高いスパッタエッチングなどのドライエッチ法を用いればサイドエッチの問題は解決されるが、僅かなオーバーエッチでもプラスチック基板上に形成した密着層(ガスバリア層)にダメージを与える。我々の実験からITO薄膜の膜厚を薄く(50nm以下)形成することでウェットエッチングでも問題になる程度のサイドエッチは生じず、残渣もほとんど無いことが確認されているが、シート抵抗は膜厚に反比例するため、比抵抗が同じITO膜の薄膜化は、シート抵抗を高くする要因となる。
また、基板加熱して結晶化したITO薄膜は2層構造になっていることが知られているが(非特許文献1参照)、一方で前述のようにして室温形成した厚い(約200nm以上)ITO薄膜においても、膜の上部(表面に近い方)と下部(基板に近い方)ではウェットエッチングの速度に差が生じることが我々の実験でも明らかになっている(図3)。
これをこのままウェットエッチングしようとすると、上部ではより強いエッチャントが必要になるが、下部ではそのエッチャントでは強すぎるためサイドエッチを生じることになる。また膜厚やエッチング速度の面内分布により面内にばらつきがあるため、エッチャントを途中で変更するにもそのタイミングを計るのが困難であった。
一方ドライエッチングで一貫してエッチングすると、サイドエッチの問題は生じなくなるが、下地との選択比が充分に取れず、特にプラスチック基板に成膜したITOをエッチングしようとする場合、密着層(ガスバリア層)を貫通してしまう問題があった。
以上のようにフレキシブル基板上に室温成膜した比較的厚いITO薄膜をエッチングによりパターニングしようとするには、多くの困難が伴っていた。
上記の課題を解決するために、本発明の主たる発明は、エッチングによるITO薄膜のパターニング法において、ドライエッチングとウェットエッチングを併用し、この順序で適用することである。
室温成膜したITO薄膜には前述のとおり非晶質成分と結晶質成分が含まれる。膜厚が厚くなると優先配向する結晶子のみが大きく成長するため、表面に近いところでは特に結晶質の成分が多くなっていると推定される。
ここで、ドライエッチングにより、ITO薄膜の膜厚の残りが約50nm程度になるまでドライエッチングを行うことで、サイドエッチのほとんどないエッチングを行うことができる。特に異方性の高いエッチングができるスパッタエッチング(イオンエッチング)が最適である。活性種にラジカルが含まれるような反応性イオンエッチング(RIE)の場合、ラジカルは電界の影響を受けないためエッチングは等方的に進行する。RIEではイオンも活性種として存在するためウェットエッチングと比較すると異方的ではあるが、スパッタエッチングよりは劣る。
またスパッタエッチングでは、そのスパッタ率は一般に基板の法線方向から70〜80°の入射角で入射するイオンに対して最も高くなる。すなわち、平らな面よりも凹凸のある部分の方がその斜面がより効率良くエッチングされるため、全体として平坦化されやすい。
斜面が優先的にエッチングされた結果、針状の残渣が残ることがあるが、続くウェットエッチングによって根本からエッチングされるため、残渣は容易に除去できる。
ドライエッチングではサイドエッチは防げるが、下地との選択比が充分に取れないため、このまま続けてしまうと下地の密着層を貫通してしまう。従って、ドライエッチングを途中で止めることが一つのポイントとなる。
続いてウェットエッチングを続けて行うことで、下地の密着層との高い選択比をもってエッチングを完了できる。ウェットエッチングを始める時点では膜厚は薄いため、サイドエッチは特に問題にはならない。また結晶質の成分の多い上部は既にドライエッチングによって除去されているため、あまり強くないエッチャントでウェットエッチすることができる。これはサイドエッチをさらに低減することに効果がある。
本発明によれば、室温成膜した比較的厚いITO薄膜のエッチングによるパターニングにおいて、下地を削るようなオーバーエッチが無く、またサイドエッチによるアンダーカットやエッチング残渣の無いパターニング結果を得ることができる。
本発明の実施の形態について、図1を用いて以下詳細に説明する。
まず、基板101を用意する(図1(a))。基板の材質は、真空容器に導入でき、扱いが容易であれば特に問わないが、軽量、フレキシブルなプラスチック基板が好ましい。例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルフォン(PES)、ポリイミド(PI)、ポリエーテルイミド(PEI)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)、ナイロン等が使用可能である。ただし、密着性向上のためにUVやプラズマ等による表面処理を行うとよい。場合によってはSiO2などを薄くコートしておくのも良い。
次に不純物ドープ酸化インジウム薄膜102を成膜する(図1(b))。不純物には錫を用いると、電極としての特性が高まるので良いが、他の材料でも構わない。成膜法は特に問わないが、大面積に均一に成膜することができるスパッタ法が望ましい。プラスチック基板を用いた場合は室温成膜する。膜厚は200nm以上となるように成膜すると、より高い効果が得られる。
次に、形成した薄膜上に、一般的なフォトリソグラフィを用いてレジストパターン103を形成する(図1(c))。
続いてレジストパターンの形状に不純物ドープ酸化インジウムをエッチングする(図1(d))。エッチングにはまずドライエッチングを用いる。ドライエッチングの種類としてスパッタエッチング(イオンエッチング)、反応性イオンエッチング、ICPプラズマ励起反応性イオンエッチングなど、既知の様々な方法が利用できるが、サイドエッチの影響を低減するためスパッタエッチングが最も適している。エッチングのパワーやエッチング時間は、装置の個々の特性や、薄膜の膜厚、レジストとの選択比などを考慮した上で決定される。ドライエッチングは、薄膜の残りが約50nm程度になるまで行うが、この数値に厳密な規定はなく、ドライエッチングで大部分をエッチングしたのち続けてウェットエッチングを行って仕上げることが重要である。
ドライエッチングで不純物ドープ酸化インジウム薄膜を全てエッチングしようとすると、エッチング特性の面内のばらつきにより過剰にエッチングされることがある。特にスパッタエッチングの場合、ITOとガラスの選択比はほぼ1:1であり、また一般的なRIEでも10〜20である。これはエッチングの面内ばらつきを考慮して10%のオーバーエッチングを行った場合、ガラス基板が2〜40nm削れることを意味する。プラスチック基板を用いた場合は基板にダメージを与え、SiO2の密着層があったとしてもその膜厚によっては密着層が無くなる事態が生じる。従ってドライエッチングは途中で止める必要がある。ドライエッチングの終点は約50nm残るように事前にエッチング速度から計算した時間をもって終点とする。
続いてウェットエッチングを行う(図1(e))。ウェットエッチングでは、残りの膜厚が約50nmある場合では、問題となる程度のサイドエッチは生じず、また残渣も無くエッチングできるが、残りの膜厚が約200nm以上ある場合は残渣が生じる。
ウェットエッチングのエッチャントには、不純物ドープ酸化インジウムをエッチングできるエッチャントであれば、その種類は特に問わない。ITOに対してはHClやHCl+FeCl3水溶液の混合溶液がよく用いられる。エッチャントの濃度やエッチング時間はエッチングレートから適切に選択される。ドライエッチングの際に針状の残渣が生じることがあるが、ウェットエッチングの工程で除去されるため問題とはならない。
エッチング後はレジスト除去と適切な洗浄工程を経て、不純物ドープ酸化インジウム薄膜のエッチングによるパターニングが完了する(図1(f))。
基板としてにPENを用意し(図1(a))、SiO2を一般的なスパッタ法を用いて20nm成膜した。
これにITO薄膜を一般的なスパッタ法を用いて膜厚が200nmとなるように成膜を行った(図1(b))。この時基板は特に加熱はしていない。
次にポジタイプのフォトレジストをスピンコーターにより成膜し、転写したいパターンを有するフォトマスクを用いて露光、現像してITO薄膜の上にレジストパターンを形成した(図1(c))。
これを真空容器に投入し、Arガスを導入して、13.56MHzの高周波電源を用いて基板に電圧を印可し、電力300Wで18分間スパッタエッチングを行った(図1(d))。この時、基板にかかる電圧(VDC)は307Vであった。
続いて基板を濃度0.6MのHCl水溶液に室温のまま浸漬し、3分後引き上げ、リンスした(図1(e))。
アセトン+超音波でレジストを剥離し、洗浄してITO薄膜のエッチングによるパターニングが完了した(図1(f))。
作製したパターニング済のITO薄膜付きPEN基板には残渣も無く、問題となる程度のサイドエッチも観察されず、良好なパターンが形成された。
ドライエッチングをせずにウェットエッチングのみを行った場合は、0.6MのHCl水溶液では10分経過しても変化は無かった。3.6MのHCl水溶液を用いると3分40秒でエッチングが完了したが、サイドエッチが観察されると同時に、残渣が多数生じて表面は白くなった。残渣を生じさせないために濃度のさらに高いエッチャントでエッチングした場合は、サイドエッチがより深く入り、パターンが断線するなどの著しい不具合が生じた。
逆にドライエッチングのみを行った場合、ITO薄膜のみがエッチングされて基板はエッチングされないいわゆるジャストエッチングとなる終点の検出が困難で、ITOが残ったり、または基板がエッチングされる結果となった。
本発明の実施例を示す一例を工程順に示した断面図である。 サイドエッチの状態を示す一例を示した断面図である。 室温成膜した一例をITO薄膜を模式的に示した断面図である。
符号の説明
101・・・基板
102・・・不純物ドープ酸化インジウム薄膜
103・・・レジストパターン
201・・・ドライエッチ
202・・・ウェットエッチ
301・・・上部(結晶質の成分が多い層)
302・・・下部(非晶質の成分が多い層)

Claims (3)

  1. 200nm以上の膜厚を有する、結晶質と非晶質が混在している不純物ドープ酸化インジウム薄膜のパターニング方法において、
    少なくとも、ドライエッチング法により該不純物ドープ酸化インジウム薄膜のエッチングを行う工程と
    ウェットエッチング法により前記ドライエッチング法を行った不純物ドープ酸化インジウム薄膜のエッチングを行う工程とを含み、
    かつ、ドライエッチング終了時の不純物ドープ酸化インジウム薄膜の残り膜厚が1〜50nmの範囲にあるようにドライエッチングを行うこと特徴とするパターニング方法。
  2. 請求項1に記載のパターニング方法であって、
    ドライエッチング法として、スパッタエッチングを用いることを特徴するパターニング方法。
  3. 請求項1または2のいずれかに記載のパターニング方法であって、
    不純物ドープ酸化インジウム薄膜として、錫ドープ酸化インジウム(ITO)を用いることを特徴するパターニング方法。
JP2006258708A 2006-09-25 2006-09-25 パターニング方法 Expired - Fee Related JP4899747B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006258708A JP4899747B2 (ja) 2006-09-25 2006-09-25 パターニング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006258708A JP4899747B2 (ja) 2006-09-25 2006-09-25 パターニング方法

Publications (2)

Publication Number Publication Date
JP2008078549A JP2008078549A (ja) 2008-04-03
JP4899747B2 true JP4899747B2 (ja) 2012-03-21

Family

ID=39350277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006258708A Expired - Fee Related JP4899747B2 (ja) 2006-09-25 2006-09-25 パターニング方法

Country Status (1)

Country Link
JP (1) JP4899747B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972075A (zh) * 2014-05-05 2014-08-06 京东方科技集团股份有限公司 一种刻蚀方法和阵列基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795472B (zh) * 2015-03-23 2017-11-07 易美芯光(北京)科技有限公司 一种半导体发光器件的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH089767B2 (ja) * 1987-03-31 1996-01-31 エヌオーケー株式会社 低抵抗透明導電膜の製造方法
JPH07114211B2 (ja) * 1992-06-10 1995-12-06 ソニー株式会社 半導体装置の製造方法
JPH06132262A (ja) * 1992-10-22 1994-05-13 Hitachi Ltd 薄膜のエッチング方法
JP3304263B2 (ja) * 1996-09-06 2002-07-22 シャープ株式会社 Itoのパターニング方法
JP2001257192A (ja) * 2000-03-13 2001-09-21 Matsushita Electric Ind Co Ltd エッチング装置およびエッチング方法
JP2003222894A (ja) * 2002-01-31 2003-08-08 Matsushita Electric Ind Co Ltd 液晶表示装置及びその製造方法
JP4225548B2 (ja) * 2004-01-06 2009-02-18 三菱瓦斯化学株式会社 エッチング液組成物及びエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972075A (zh) * 2014-05-05 2014-08-06 京东方科技集团股份有限公司 一种刻蚀方法和阵列基板

Also Published As

Publication number Publication date
JP2008078549A (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
WO2015169081A1 (zh) Ito膜层刻蚀方法和包含使用该方法形成的电极层的阵列基板
TWI416609B (zh) 電漿處理系統之用於將遮罩底切及凹口減至最少的方法
CN103839783B (zh) 自对准双重图形的形成方法
WO2018090482A1 (zh) 阵列基板及其制备方法、显示装置
TW200820352A (en) Method of manufacturing a thin-film transistor substrate
JP2008171989A (ja) 電界効果型トランジスタ及びその製造方法
TWI586838B (zh) 金屬圖案的形成方法和陣列基板的製法
KR101832184B1 (ko) 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법
TWI389865B (zh) 用於電漿處理系統之刻痕停止脈波程序
TW201137968A (en) Method of manufacturing semiconductor device
WO2018028304A1 (zh) 显示基板及其制备方法、显示面板
JP4899747B2 (ja) パターニング方法
TWI404140B (zh) 乾蝕刻方法
US7928013B1 (en) Display panel and rework method of gate insulating layer of thin film transistor
JP2008098642A5 (ja)
KR101264421B1 (ko) 금속막 식각용액
TWI569325B (zh) Semiconductor device manufacturing method and semiconductor device
JP5101059B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
CN104465511B (zh) 阵列基板、显示装置以及阵列基板的制造方法
JP2008171990A (ja) 電界効果型トランジスタとその製造方法
JP5857659B2 (ja) 半導体素子の製造方法
WO2020024365A1 (zh) 一种阵列基板及其制作方法
JPH11233780A (ja) 半導体素子の製造方法と液晶表示パネル
JP2004157323A (ja) 表示装置の配線形成方法
KR102137145B1 (ko) 식각장치, 이를 이용한 식각방법 및 표시장치의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees