JP4811415B2 - データ処理装置 - Google Patents

データ処理装置 Download PDF

Info

Publication number
JP4811415B2
JP4811415B2 JP2008017603A JP2008017603A JP4811415B2 JP 4811415 B2 JP4811415 B2 JP 4811415B2 JP 2008017603 A JP2008017603 A JP 2008017603A JP 2008017603 A JP2008017603 A JP 2008017603A JP 4811415 B2 JP4811415 B2 JP 4811415B2
Authority
JP
Japan
Prior art keywords
power supply
target memory
data
data processing
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008017603A
Other languages
English (en)
Other versions
JP2009181179A (ja
Inventor
元 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2008017603A priority Critical patent/JP4811415B2/ja
Publication of JP2009181179A publication Critical patent/JP2009181179A/ja
Application granted granted Critical
Publication of JP4811415B2 publication Critical patent/JP4811415B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

本発明は、電源電圧の遮断時にバックアップされないメモリのデータをバックアップされるメモリに退避させるデータ処理装置に関する。
従来より、主電源の停電時に、揮発性メモリ(以下、単にメモリ)の電源を主電源から二次電池等の補助電源に切り替え、バックアップしないメモリのデータを、バックアップするメモリに退避させる処理を実行後に、バックアップしないメモリへの補助電源からの電源供給を遮断する技術が知られている(例えば、特許文献1参照)。
特開05−143469号公報
しかし、従来装置では、退避したデータを格納するメモリのバックアップだけでなく、データを退避させている間は、バックアップしないメモリにも補助電源から電源供給が行われることになるため、その分だけ容量の大きい補助電源(二次電池)が必要となるという問題があった。
ところで、画像データを扱うFAX機等、大量のデータを扱う装置等では、データバス幅を大きくして、1度に扱うことのできるデータ量(例えば64ビット)を増やすことで、処理を高速化することも行われている。
そして、安価かつ高速に動作するメモリとしてDRAMが知られており、DRAM単体が扱うデータ幅は、通常、8ビットや16ビットである。
つまり、このようなDRAMを、例えば、データバス幅が64ビットのシステムに適用した場合、16ビット幅であれば4×n(nは正整数)個、8ビット幅であれば8×n個ものDRAMを使用することになる。その結果、バックアップを要するメモリの数が増大するため、バックアップのために大きな容量の補助電源(二次電池など)が必要となってしまうという問題もあった。
本発明は、上記問題点を解決するために、補助電源の容量を増大させることなく、バックアップされないメモリのデータを確実に退避させるデータ処理装置を提供することを目的とする。
上記目的を達成するためになされた本発明のデータ処理装置では、記憶手段が複数個の揮発性メモリからなる。
そして、退避手段は、記憶手段への電源供給の遮断時に、揮発性メモリの一部である対象メモリに、対象メモリ以外の揮発性メモリである非対象メモリの記憶内容を退避させ、バックアップ手段は、少なくとも対象メモリを含む前記揮発性メモリの一部をバックアップする。
また、決定手段は、退避手段が記憶内容の退避に要する退避時間を、予め設定された許容時間以下にするために必要な対象メモリの数を決定する。
このように構成された本発明のデータ処理装置によれば、電源電圧の遮断時に、電源電圧が低下し始めてからも、非対象メモリへの電源供給が継続する許容時間の間に非対象メモリの記憶内容を、対象メモリに退避させてバックアップすることができる。
しかも、本発明のデータ処理装置によれば、バックアップ手段は、データの退避時にもバックアップの対象となる揮発性メモリだけをバックアップすればよいため、バックアップ手段に用いる補助電源の容量等、バックアップのために必要な構成、ひいては装置規模やコストを削減できる。
本発明のデータ処理装置が、電源電圧の低下を検出する検出手段を備えている場合、許容時間は、検出手段により電源電圧の低下が検出されてから非対象メモリへの電源供給が遮断されるまでに要する時間より短い時間に設定すればよい。
このように構成された本発明のデータ処理装置によれば、電源供給の遮断時における電源電圧の降下特性に応じて、最適な対象メモリの数を決定することができ、無駄のないバックアップを行うことができる。
本発明のデータ処理装置が、予め設定された第1供給電圧で電源供給を行う第1供給手段に接続される第1電源ラインと、第1供給手段から電源供給を受けて動作し、第1供給電圧より低い第2供給電圧で電源供給を行う第2供給手段に接続される第2電源ラインとを備えている場合、記憶手段は、第2電源ラインを介して電源供給を受け、検出手段は、第1電源ラインの電圧を監視することで電源電圧の低下を検出することが望ましい。
このように構成された本発明のデータ処理装置によれば、第1電源ラインの電圧が低下を開始してから、第2電源ラインの電圧が低下を開始するまでに時間差があるため、記憶手段の記憶内容の退避に使用できる時間(即ち、許容時間)をより長く確保することができる。
本発明のデータ処理装置において、決定手段は、記憶手段に記憶されたデータの容量に基づいて算出される退避時間を用いることにより、対象メモリの数を決定することが望ましい。
このように構成された本発明のデータ処理装置によれば、記憶されたデータの容量に応じて、最適な対象メモリの数を決定することができ、無駄のないバックアップを行うことができる。
本発明のデータ処理装置は、第1記憶制御手段が、決定手段によって決定された対象メモリの数に関する情報を少なくとも含む、退避手段の動作に必要な構成情報を、記憶手段に記憶させるように構成されていてもよい。
このように構成された本発明のデータ処理装置によれば、電源供給の遮断時に、退避手段は、構成情報に基づいて、非対象メモリに記憶されているデータの退避を速やかに開始することができる。
本発明のデータ処理装置は、第2記憶制御手段が、対象メモリに退避させたデータを元の非対象メモリに復元する際に必要な構成情報を、バックアップ手段によってバックアップされる揮発性メモリのいずれかに記憶させるように構成されていてもよい。
このように構成された本発明のデータ処理装置によれば、電源供給が再開された時に、構成情報に基づいて、対象メモリに退避させたデータを元の非対象メモリに速やかに復元することができる。
本発明のデータ処理装置において、記憶手段を構成する揮発性メモリの一つが、常に対象メモリとなる特定対象メモリとされている場合、記憶制御手段は、構成情報を特定対象メモリに記憶させることが望ましい。
このように構成された本発明のデータ処理装置によれば、データの退避,復元の際に構成情報を参照する際には、常に特定対象メモリにアクセスすればよいため、これらの処理を簡略化することができる。
本発明のデータ処理装置において、バックアップ手段は、対象メモリとなる可能性のある揮発性メモリの全てをバックアップするように構成されていてもよいし、対象メモリのみをバックアップするように、バックアップの対象となる揮発性メモリを切替可能に構成されていてもよい。
前者の場合、バックアップ手段の構成を簡略化することができ、後者の場合、バックアップ手段に、対象メモリのバックアップを無駄なく行わせることができる。
本発明のデータ処理装置において、記憶手段に記憶されるデータは、例えば電話回線を介して取得されるFAXデータが考えられ、また、揮発性メモリは、例えばDRAMが考えられる。
以下に本発明の実施形態を図面と共に説明する。
図2は、本発明が適用された画像形成装置1の構成を示すブロック図である。
なお、画像形成装置1は、プリンタ,スキャナ,コピー機,FAXとしての機能を有する、いわゆる複合機として構成されたものである。
[画像形成装置の全体構成]
図2に示すように、画像形成装置1は、用紙等の印刷媒体に画像情報を印刷する画像形成部2と、原稿に記録された画像情報を読み取る画像読取部3と、各種設定や指令を入力するためのカーソルキーやスイッチ、及び各種メニュー項目が示されたメニュー画面や、利用者が入力した内容やエラー表示などを行う液晶パネルからなる操作パネル4と、各種記憶メディアを装着するためのカードスロット等からなる外部メモリカードインターフェース(I/F)5と、パラレルケーブルを介して外部のパーソナルコンピュータ等と画像データの入出力を行なうためのコネクタからなるパラレルI/F6と、USBケーブルを介してデジタルカメラ等の外部機器と画像データの入出力を行なうためのコネクタからなるUSBI/F7とを備えている。
なお、これらの構成は周知のものであるため、その詳細については説明を省略する。
また、画像形成装置1は、操作パネル4を介して入力される指令や設定に従って、装置各部(画像形成部2,画像読取部3,外部メモリカードI/F5,パラレルI/F6,USBI/F7)を制御したり一般公衆回線を介して画像情報を通信することにより、プリンタ,スキャナ,コピー機,FAXとしての機能を実現する制御部(メイン回路基板ともいう)8と、制御部8を含む装置各部に電源供給を行う電源回路9とを備え得ている。
[電源回路]
このうち、電源回路9は、商用電源(AC100V)から電源供給を受けて、直流の高電圧DH(本実施形態では24V)を発生させる高電圧電源91と、高電圧電源91から電源供給を受けて、直流の第1低電圧DM(本実施形態では5.0V)を発生させる第1低電圧電源92(本発明の「第1供給手段」に相当)と、第1低電圧電源92から電源供給を受けて、直流の第2低電圧DL(本実施形態では3.3V)を発生させる第2低電圧電源93(本発明の「第2供給手段」に相当)とからなる。
このうち、第1低電圧電源92,第2低電圧電源93が、制御部20に電源供給を行うように構成されている。
このように構成された電源回路9では、停電等により商用電源からの電源供給が遮断された場合、高電圧電源91の出力、第1低電圧電源92の出力、第2低電圧電源93の出力の順に、ある時間差で電圧の低下が始まる。
[制御部]
ここで図1は、本発明に関わる制御部8の主要部の構成を示すブロック図である。
制御部8は、図1に示すように、補助電源30と、バックアップ電源回路33(本発明の「バックアップ手段」に相当)と、電圧検出回路35(本発明の「検出手段」に相当)とを備えている。補助電源30は、大容量のコンデンサ又は二次電池からなる。バックアップ電源回路33は、第1低電圧電源92に接続される第1電源ラインL1を介して電源供給を受けて補助電源30を充電する。また、バックアップ電源回路33は、第1電源ラインL1または補助電源30から電源供給を受けて、バックアップされた第2低電圧BDL(本実施形態では3.3V)を発生させて、第3電源ラインL3(L31,L32)を介して電源供給を行う。電圧検出回路35は、第1電源ラインL1の電圧が予め設定された閾値(本実施形態では4.5V)以下に低下した場合に、これを通知する。
また、制御部8は、RAMモジュール10と、ROM(図示せず)と、ASIC(Application Specific Integrated Circuit)20とを備えている。RAMモジュール10は、各種処理で生じる一時的なデータや、FAX機能を用いて受信したデータ等を記憶する。ROMは、装置各部2〜7の動作を制御するための各種プログラムの他、これらプログラムの実行に必要な設定や初期値等の情報を記憶している。ASIC20は、ROMに格納されたプログラムに従って、装置各部2〜7を制御する。
[RAMモジュール]
RAMモジュール10(本発明の「記憶手段」に相当)は、m(本実施形態ではm=16)ビット幅のデータバスを有するn(本実施形態ではn=4)個のSDRAM11〜14からなり、m×nビットデータを、n個の部分データに分割してmビットずつ格納するように構成されている。
このうち、SDRAM11,12(以下では「バックアップメモリ」ともいう)は、バックアップ電源回路33から第3電源ラインL3を介して、バックアップされた第2低電圧BDLの供給を受けて動作する。また、SDRAM13,14(以下では非バックアップメモリ」ともいう)は、第2低電圧電源93に接続される第2電源ラインL2を介して、バックアップされていない第2低電圧DLの供給を受けて動作するように接続されている。
なお、SDRAM11〜14は、クロックに同期してデータがリード/ライトされるDRAMであり、クロックイネーブル(CKE),チップセレクト(CS),ローアドレスストローブ(RAS),カラムアドレスストローブ(CAS),ライトイネーブル(WE)といった制御信号によって制御される周知のものである。
[ASIC]
ASIC20は、SDRAM制御回路21と、モデム22と、CPU23と、退避制御回路24(本発明の「退避手段」に相当)とを備えている。SDRAM制御回路21は、RAMモジュール10(即ちSDRAM11〜14)の入出力を制御する。モデム22は、公衆回線を介してFAXデータ等を送受信する。CPU23は、ROMに格納されたプログラムを実行し、データ受信処理およびFAX受信処理を少なくとも実行する。データ受信処理は、モデム22を介して受信したデータを一時的にRAMモジュール10に格納する処理である。FAX受信処理は、RAMモジュール10に格納されたデータがFAXデータである場合に、これを画像形成部2に転送してプリントアウトさせることでFAX受信機能を実現するための処理である。退避制御回路24は、電圧検出回路35によって第1電源ラインL1の電圧低下が検出されると、RAMモジュール10にプリントアウトされる前のFAXデータが格納されている場合に、バックアップメモリ11,12の一つ又は両方を対象メモリ、対象メモリ以外のSDRAMを非対象メモリとして、非対象メモリのデータを、対象メモリに退避させる退避制御を実行する
なお、ASIC20は、装置各部2〜7との間の各種信号の入出力を制御するための構成も備えているが、これらは周知のものであり、本発明の説明には必要がないため、ここでは、図示及び説明を省略する。
[退避制御]
ここで、退避制御回路24が実行する退避制御を図3に示すフローチャートに沿って説明する。
なお、RAMモジュール10にFAXデータが格納された場合、後述するFAX受信処理によって、SDRAM11には、退避制御に必要な構成情報(退避用構成情報)が格納される。この退避用構成情報には、受信データが格納されている領域の先頭アドレス,末尾アドレス(或いはデータ量)、及び受信データの退避先となる対象メモリの数(本実施形態では1又は2)を表すバックアップ分割数が少なくとも含まれている。
但し、バックアップ分割数が1の時には、SDRAM11が対象メモリ、SDRAM12〜14が非対象メモリとなり、バックアップ分割数が2の時は、SDRAM11,12が対象メモリ、SDRAM13,14が非対象メモリとなる。また、常に、対象メモリとなるSDRAM11を特定対象メモリともいう。
退避制御は、電圧検出回路35により、第1電源ラインL1の電圧の低下が検出されると起動し、まず、特定対象メモリ(SDRAM11)から退避用構成情報を読み取る(S110)。
そして、退避用構成情報に示されたバックアップ分割数がいくつであるかを確認し(S120)、バックアップ分割数が2である場合は、非対象メモリとなるSDRAM14のデータを対象メモリとなるSDRAM11へ移動し(S130)、SDRAM14からSDRAM11へのデータ移動が終了すると、続けて、非対象メモリとなるSDRAM13のデータを対象メモリとなるSDRAM12へ移動する(S140)。
一方、退避用構成情報に示されたバックアップ分割数が1である場合は、非対象メモリとなるSDRAM14のデータを対象メモリとなるSDRAM11へ移動し(S150)、続けて、非対象メモリとなるSDRAM13のデータを対象メモリとなるSDRAM11へ移動し(S160)、更に、非対象メモリとなるSDRAM12のデータを対象メモリとなるSDRAM11へ移動する(S170)。
このように非対象メモリから対象メモリへのデータの移動(退避)が終了すると、特定対象メモリであるSDRAM11に、非対象メモリに退避データを復元する際に必要となる構成情報(復元用構成情報)を書き込んで(S180,本発明の「第2記憶制御手段」に相当)、本制御を終了する。
なお、この場合の復元用構成情報には、バックアップ分割数の他、データの退避元となった非対象メモリ毎に、そのデータの退避先となった対象メモリの識別情報、及びデータを退避させた領域の先頭アドレス,末尾アドレス(又はデータ量)が少なくとも含まれている。
[FAX受信処理]
次に、CPU23が実行するFAX受信処理を、図4に示すフローチャートに沿って説明する。なお、本処理は、画像形成装置1に電源が投入された場合、又は、何等かの原因(例えば電源供給の遮断)でCPU23がリセットされ、そのリセットが解除された場合に、装置各部の初期化された後に起動する。
本処理が起動すると、まず、RAMモジュール10の対象メモリに非対象メモリから退避させたデータ(以下、「バックアップデータ」という)が存在するか否かを判断する(S210)。なお、具体的には、バックアップデータの有無を、復元用構成情報が特定対象メモリ(SDRAM11)に格納されているか否かによって判断する。
そして、バックアップデータが無いと判断された場合(S210:NO)は、別途実行されるデータ受信処理により、モデム22を介して受信したFAXデータがRAMモジュール10に格納されたか否かを判断する(S220)。
FAXデータがRAMモジュール10に格納されていなければ(S220:NO)、同ステップを繰り返すことで待機し、格納されていれば、RAMモジュール10に格納されたFAXデータの総受信量等に基づき、バックアップ分割数を算出する(S230,本発明の「決定手段」に相当)。
具体的には、データの総受信量をRD、1個のSDRAMの容量をMC、電圧検出回路35により電圧低下が検出されてから、第2低電圧電源93からの供給電圧がASIC20やRAMモジュール10(特にSDRAM13,14)の動作を補償できない電圧(以下では「ASIC動作限界電圧」という、図7参照)まで低下するのに要する時間(以下では「電源遮断時間」という、図7参照)をTS、退避制御回路24が単位量のデータを非対象メモリから対象メモリへ転送するのに要する時間(以下では「単位転送時間」という)をTUとして、以下の(1)(2)式に示す条件のいずれかを満たす場合は、バックアップ分割数(対象メモリの数)を2とし、いずれの条件も満たさない場合は、バックアップ分割数を1とする。
なお、(2)式の左辺は、対象メモリを1個として、他の3個の非対象メモリに記憶されたデータを対象メモリに退避させるのに要する転送時間の推定値を表す。
RD(データ総受信量)>MC(1個のSDRAM容量) (1)
(RD/4×3)×TU(単位転送時間)>TS(電源遮断時間) (2)
例えば、RD=1Mbyte,MC=16Mbyte,TU=10ns/byteとした場合、 RD<MCとなるため(1)式は満たさない。また、(2)式の左辺、即ち、転送時間の推定値は、約7.8msとなる。
ここで、TS=10msであれば、(2)式も満たさないためバックアップ分割数は1となり、TS=5msであれば、(2)式を満たすためバックアップ分割数は2となる。
次に、この算出したバックアップ分割数、及び受信データが格納された領域の先頭アドレス,末尾アドレス(又はデータ量)からなる退避用構成情報を特定対象メモリ(SDRAM11)に書き込む(S240,本発明の「第1記憶制御手段」に相当)。
一方、バックアップデータが有ると判断された場合(S210:YES)は、特定対象メモリ(SDRAM11)に格納されている復元用構成情報に基づいて、退避先である対象メモリに格納されているバックアップデータを、退避元の非対象メモリに戻すと共に、特定対象メモリに書き込まれている復元用構成情報を退避用構成情報に書き換えるバックアップデータ復元処理を行う(S250)。
退避用構成情報の書込(S240)又はバックアップデータ復元処理(S250)が終了すると、RAMモジュール10に格納されている受信データを、画像形成部2に転送することにより、画像形成部2に受信データの印刷を実行させ(S260)、画像形成部2からの応答信号に基づいて、印刷に成功したか否かを判断する(S270)。
そして、印刷に成功した場合(S270:YES)は、退避用構成情報及び受信データをRAMモジュール10から削除して(S280)、S220に戻り、上述の処理を繰り返し実行する。
一方、印刷に失敗した場合(S270:NO)は、装置各部からの信号に基づき、印刷に失敗した原因が除去されているか否か、即ちリカバリー済みであるか否かを判断し(S290)、未だリカバリーされていなければ(S290:NO)、同ステップを繰り返すことで待機し、リカバリー済みであれば(S290:YES)、S260に戻って、再度、印刷を実行する。
なお、印刷に失敗する原因としては、インク切れ,用紙切れ,紙詰まり等があり、これらに対応して、インクの交換,用紙の補充,詰まった紙の除去等が確認されるとリカバリー済みであると判断される。
[動作例]
このように構成された画像形成装置1では、図5(a)に示すように、モデム22を介して公衆回線からFAXデータを受信すると、その受信データはCPU23によってRAMモジュール10に格納され(データ受信処理)、その後、図5(b)に示すように、CPU23によって、特定対象メモリであるSDRAM11に退避用構成情報が格納される(FAX受信処理のS240)。
このとき、電源遮断時間が経過する前に、SDRAM12〜14のデータを全てSDRAM11に転送できる場合は(図7参照)、バックアップ分割数が1に設定され、電源遮断時間が経過する前に、SDRAM12〜14のデータを全てSDRAM11に転送できない場合(図9参照)、或いはそもそも受信データの総受信量がSDRAM11の容量を超えている場合には、バックアップ分割数が2に設定される。
この状態で、受信データの印刷が完了する前に、電圧検出回路35が第1電源ラインL1の電圧低下を検出すると(図6(a),図8(a)参照)、退避制御回路24は、SDRAM11に格納されている退避用構成情報に従って、非対象メモリのデータを対象メモリに転送することで退避させると共に、復元用構成情報が特定対象メモリであるSDRAM11に格納される(図6(b),図8(b)参照)。なお、図6は、バックアップ分割数が1の場合を示し、図8は、バックアップ分割数が2の場合の動作を示す。
このデータ転送は、電源遮断時間内に終了するため、非対象メモリのデータは確実に対象メモリに格納される。その後、第2電源ラインL2の電圧がASIC20やSDRAM13,14が動作不能となるASIC動作限界電圧まで低下するが、対象メモリとなる可能性のあるSDRAM11,12には、バックアップ電源回路33を介してバックアップされた第2低電圧BDLが供給されているため、補助電源30の容量が許す限り、対象メモリに格納されたデータが保持される。
その後、電源供給が再開された時には、特定対象メモリであるSDRAM11に格納されている復元用構成情報に従って、対象メモリに退避させたデータを、元の非対象メモリに転送することにより復元すると共に、SDRAM11に退避用構成情報が格納されることになる(図6(a),図8(a)参照)。
[効果]
以上説明したように、画像形成装置1では、電源回路9からの電源供給が遮断(電源電圧の低下が検出)されても、電源遮断時間の間は、RAMモジュール10やASIC20への電源供給が継続されることを利用し、この間に、RAMモジュール10に格納されているデータを、バックアップ電源回路33からバックアップされた第2低電圧BDLの供給を受けるSDRAM11,12に退避させている。
従って、画像形成装置1によれば、バックアップするメモリの個数を削減できると共に、データを退避させる際に補助電源30の電力を消費することがなく、その結果、補助電源30の容量が同じであれば、バックアップ可能時間を延ばすことができ、バックアップ可能時間が同じであれば、補助電源30の容量を削減することができる。
また、画像形成装置1では、SDRAM13,14への給電を行う第2電源ラインL2は、第1電源ラインL1を介して電源供給を行う第1低電圧電源92から電源供給を受けて動作する第2低電圧電源93から電源供給を受けるように構成され、第1電源ラインL1の給電電圧の低下を検出すると、非対象メモリから対象メモリにデータを退避するように構成されている。
従って、画像形成装置1によれば、長い電源遮断時間を確保することができ、この電源遮断時間の間に退避させることが可能なデータ量を増やすことができる。
また、電圧検出回路35は、バックアップ電源回路33に電源供給を行っている既存の第1電源ラインL1の電圧を検出しているため、電圧検出回路35のためだけに、新たな電源ラインを設ける必要がなく、低コスト化することができる。
また、画像形成装置1では、受信データの総受信量RD,電源遮断時間TSに基づいて、バックアップ分割数を求めているため、その時々の状況に応じた最適なバックアップ分割数(即ち、対象メモリの数)を設定することができ、無駄のないバックアップを実行することができる。
更に、画像形成装置1では、受信データがRAMモジュール10に格納されると、特定対象メモリ(SDRAM11)に退避用構成情報を格納し、また、非対象メモリから対象メモリにデータが退避されると、対象メモリに復元用構成情報を格納するようにされている。
従って、画像形成装置1によれば、電源供給の遮断時,再開時には、これら構成情報を参照することにより、データの退避や復元を速やかに実行することができる。
[他の実施形態]
上記実施形態では、非対象メモリのデータを対象メモリに退避させる時に、非対象メモリ毎に個別に退避させているが、非対象メモリのデータを同時に読み込んで、対象メモリへの書き込みを、個別に行うように構成してもよい。
また、非対象メモリの数が対象メモリの数の整数倍である場合には、対象メモリへの書き込みも、並行して行うように構成してもよい。
上記実施形態では、バックアップ電源回路33は、対象メモリとなる可能性のあるSDRAM11,12を固定的にバックアップしているが、対象メモリのみをバックアップするようバックアップ先を切替可能に構成してもよい。例えば、S230にて算出されたバックアップ分割数が1である場合、バックアップ電源回路33は、バックアップ先をSDRAM11に切替え、S230にて算出されたバックアップ分割数が2である場合、バックアップ電源回路33は、バックアップ先をSDRAM11,12に切替える。この場合、バックアップ可能時間を更に延ばすことができる。
上記実施形態では、RAMモジュール10をSDRAMにより構成したが、SDRAMに限らず揮発性メモリであればよい。
制御部の主要部の構成を示すブロック図。 画像形成装置の全体構成を示すブロック図。 退避制御の内容を示すフローチャート。 FAX受信処理の内容を示すフローチャート。 FAXデータ受信時の動作を示す説明図。 FAXデータ退避時(受信データ量=小)の動作を示す説明図。 FAXデータ退避時(受信データ量=小)の電源シーケンス図。 FAXデータ退避時(受信データ量=大)の動作を示す説明図。 FAXデータ退避時(受信データ量=大)の電源シーケンス図。
符号の説明
1…画像形成装置 2…画像形成部 3…画像読取部 4…操作パネル 5…外部メモリカードI/F 6…パラレルI/F 7…USBI/F 8…制御部 9…電源回路 10…RAMモジュール 11〜14…SDRAM 20…制御部 21…SDRAM制御回路 22…モデム 23…CPU 24…退避制御回路 30…補助電源 33…バックアップ電源回路 35…電圧検出回路 91…高電圧電源 92…第1低電圧電源 93…第2低電圧電源

Claims (11)

  1. 複数個の揮発性メモリからなる記憶手段と、
    前記記憶手段への電源供給の遮断時に、前記揮発性メモリの一部である対象メモリに、該対象メモリ以外の揮発性メモリである非対象メモリの記憶内容を退避させる退避手段と、
    少なくとも前記対象メモリを含む前記揮発性メモリの一部をバックアップするバックアップ手段と、
    前記退避手段が記憶内容の退避に要する退避時間を、予め設定された許容時間以下にするために必要な前記対象メモリの数を決定する決定手段と、
    を備えることを特徴とするデータ処理装置。
  2. 電源電圧の低下を検出する検出手段を備え、
    前記許容時間は、前記検出手段により電源電圧の低下が検出されてから前記非対象メモリへの電源供給が遮断されるまでに要する時間より短い時間に設定されていることを特徴とする請求項1に記載のデータ処理装置。
  3. 予め設定された第1供給電圧で電源供給を行う第1供給手段に接続される第1電源ラインと、
    前記第1供給手段から電源供給を受けて動作し、前記第1供給電圧より低い第2供給電圧で電源供給を行う第2供給手段に接続される第2電源ラインと、
    を備え、
    前記記憶手段は、前記第2電源ラインを介して電源供給を受け、
    前記検出手段は、前記第1電源ラインの電圧を監視することで電源電圧の低下を検出することを特徴とする請求項2に記載のデータ処理装置。
  4. 前記決定手段は、前記記憶手段に記憶されたデータの容量に基づいて算出される前記退避時間を用いることにより、前記対象メモリの数を決定することを特徴とする請求項1乃至請求項3のいずれかに記載のデータ処理装置。
  5. 前記決定手段によって決定された前記対象メモリの数に関する情報を少なくとも含む、前記退避手段の動作に必要な構成情報を、前記記憶手段に記憶させる第1記憶制御手段を備えることを特徴とする請求項1乃至請求項4のいずれかに記載のデータ処理装置。
  6. 前記対象メモリに退避させたデータを元の前記非対象メモリに復元する際に必要な構成情報を、前記バックアップ手段によってバックアップされる前記揮発性メモリのいずれかに記憶させる第2記憶制御手段を備えることを特徴とする請求項1乃至請求項5のいずれかに記載のデータ処理装置。
  7. 前記記憶手段を構成する揮発性メモリの一つは、常に前記対象メモリとなる特定対象メモリとして設定され、
    前記記憶制御手段は、前記構成情報を前記特定対象メモリに記憶させることを特徴とする請求項5又は請求項6に記載のデータ処理装置。
  8. 前記バックアップ手段は、前記対象メモリとなる可能性のある前記揮発性メモリの全てをバックアップすることを特徴とする請求項1乃至請求項7のいずれかに記載のデータ処理装置。
  9. 前記バックアップ手段は、前記対象メモリのみをバックアップするように、バックアップの対象となる前記揮発性メモリを切替可能に構成されていることを特徴とする請求項1乃至請求項7のいずれかに記載のデータ処理装置。
  10. 前記記憶手段に記憶されるデータは、電話回線を介して取得されるFAXデータであることを特徴とする請求項1乃至請求項9のいずれかに記載のデータ処理装置。
  11. 前記揮発性メモリはDRAMからなることを特徴とする請求項1乃至請求項10のいずれかに記載のデータ処理装置。
JP2008017603A 2008-01-29 2008-01-29 データ処理装置 Active JP4811415B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008017603A JP4811415B2 (ja) 2008-01-29 2008-01-29 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008017603A JP4811415B2 (ja) 2008-01-29 2008-01-29 データ処理装置

Publications (2)

Publication Number Publication Date
JP2009181179A JP2009181179A (ja) 2009-08-13
JP4811415B2 true JP4811415B2 (ja) 2011-11-09

Family

ID=41035145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008017603A Active JP4811415B2 (ja) 2008-01-29 2008-01-29 データ処理装置

Country Status (1)

Country Link
JP (1) JP4811415B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4837152B1 (ja) 2011-02-14 2011-12-14 三菱電機株式会社 プログラマブルコントローラ
JP2021099429A (ja) 2019-12-23 2021-07-01 セイコーエプソン株式会社 表示装置、及び、表示装置の制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63217455A (ja) * 1987-03-05 1988-09-09 Yokogawa Electric Corp Ramバツクアツプシステム
JPH05143469A (ja) * 1991-11-18 1993-06-11 Tokyo Electric Co Ltd メモリバツクアツプ装置
JP4878203B2 (ja) * 2006-04-27 2012-02-15 キヤノン株式会社 画像投射装置

Also Published As

Publication number Publication date
JP2009181179A (ja) 2009-08-13

Similar Documents

Publication Publication Date Title
KR101515260B1 (ko) 셧다운 처리를 적절하게 실행할 수 있는 정보 처리 장치, 정보 처리 장치의 제어 방법, 및 저장 매체
CN101866301A (zh) 信息处理装置及信息处理装置的控制方法
JP2011161774A (ja) 印刷装置および印刷装置の制御方法
US8982379B2 (en) Image processing apparatus having controller for controlling power supply after interruption
JP6979804B2 (ja) 情報処理装置とその制御方法、及びプログラム
JP4848330B2 (ja) 画像形成装置、画像形成方法、およびプログラム
US10268257B2 (en) Memory control device that control semiconductor memory, memory control method, information device equipped with memory control device, and storage medium storing memory control program
JP4811415B2 (ja) データ処理装置
US20140118779A1 (en) Image forming apparatus and control method for image forming apparatus
JP6032435B2 (ja) 電源制御装置、電気機器および画像形成装置
US9060087B2 (en) Apparatus and method for determining a storage location based on the amount of electricity stored in a secondary battery of an image processing apparatus
JP2017027458A (ja) メモリー制御装置及びこれを備えた画像形成装置
JP2016141037A (ja) 画像形成装置及び動作制御方法並びに動作制御プログラム
JP4882445B2 (ja) 情報処理装置及びその起動方法
US6050732A (en) Double-side printing control method
JP2017091323A (ja) 通信装置及び画像形成装置
US20200225961A1 (en) Control device, image forming apparatus, and start-up method thereof
JP6459543B2 (ja) 画像形成装置及びジョブ処理制御方法並びにジョブ処理制御プログラム
JP2019179292A (ja) 記録装置、その制御方法、及びプログラム
JP5743531B2 (ja) 画像処理装置、その制御方法及びプログラム
JP2005340879A (ja) 画像形成装置
JP2009229747A (ja) 画像形成装置
JP2018117183A (ja) 画像処理装置、画像処理装置の制御方法
JPH0262267A (ja) プリンター
JP2021022080A (ja) メモリ制御装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

R150 Certificate of patent or registration of utility model

Ref document number: 4811415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3