JP4784372B2 - 配線基板の製造方法、ディスプレイ装置の製造方法、及び配線基板の製造装置 - Google Patents

Description

本発明は、基板上に複数の配線が形成された配線基板の製造方法と、この配線基板を有するディスプレイ装置の製造方法、及び配線基板の製造装置に関する。

有機ＥＬ(Electro Luminescence；エレクトロルミネッセンス)ディスプレイや液晶ディスプレイなどのディスプレイ装置が広く知られ、普及している。これらのディスプレイ装置（ＦＰＤ；Flat Panel Display)は、 薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）やキャパシタなどの素子、及びこれらの素子に電気的に連結された複数の配線（例えば信号配線や電位供給配線）などの様々な導電部材を含む配線基板によって構成される。

このディスプレイ装置を構成する配線基板の量産においては、例えば異物の存在によって、本来互いに離れて設けられる配線や素子が電気的に連結された短絡や、本来連続的に設けられる配線や素子が内部で互いに分離された断線などの、所謂欠陥が生じることがある。このような量産時の欠陥の発生は、近年のディスプレイパネル面の大型化とともに完全に回避することがより難しくなっていることから、歩留まりの低下を抑制するための欠陥修正に対する要求が高まっている。

このような、短絡や断線などの欠陥に対する修正手法としては、レーザ光照射によって短絡箇所を切断する手法（レーザリペア）のほか、レーザＣＶＤ（Chemical Vapor Deposition；化学気相成長）法により、配線の分離箇所（断線してしまっている箇所）に対し、タングステン（Ｗ），モリブデン（Ｍｏ），クロム（Ｃｒ），銅（Ｃｕ）などの材料による結線膜を形成することにより結線する手法が挙げられる（例えば特許文献１参照）。
これらの手法によれば、表出している同一層（レイヤー）内に存在する配線間の短絡については、レーザ光照射によって短絡箇所（ショート部）を単純に切断除去するエッチング（ザッピング；Zapping）処理や、レーザＣＶＤによって断線箇所に金属材料などによる結線膜を成膜する成膜処理が、それぞれ可能となる。

しかしながら、配線基板の構造については、近年、例えばアクティブマトリクス型駆動構造の採用や、画質向上のために設けられる素子の増加によって、著しく複雑化（多層化）及び高密度化（狭ピッチ化）が進んでいる。このため、欠陥も、多層構造の異なるレイヤー間において生じたり（層間リーク）、修正時に最上層として表出せず内部に残存していたりするケースが増加しており、従来の手法によるのみでは修正困難であることが指摘されている。

図１１に、従来の配線基板において、欠陥が生じた場合の一例の構成を示す。配線基板となるべき基板１１１は、例えばガラス基板上において、画素に対応して設けられる配線パターン１１２内に、電気的リーク（短絡欠陥）１１３ａが生じてしまっている。
この配線パターン１１２は、走査配線（破線図示）１１４と、この走査配線１１４上に層間絶縁膜１１５を介して設けられる信号配線１１６及び電位供給配線１１７とグラウンド電極１１８とが、主として走査配線１１４とは直交する方向に延在して配置されている。信号配線１１６は、グラウンド電極１１８からに連結されたキャパシタ１２２に対し、第１のトランジスタ（第１のＴＦＴ素子）１１９のゲートを介して対向する構成とされ、更にキャパシタ１２２は、電位供給配線１１７がソースとなる第２のトランジスタ１２０のゲートとして設けられている。電位供給配線１１７に対して第２のトランジスタ１２０を介して対向する配線は、発光部となる有機ＥＬ素子（図示せず）のアノード電極１２１に連結されている。
ここで、欠陥が、図１１に示す欠陥１１３ａのように、深さ方向に複数の導電部材が重複することのない位置で、つまり同一平面上においてのみ生じている場合には、前述したような、単純なレーザエッチングによる除去を行うのみで修正を行うことができる。

しかし例えば、図１２Ａ及び図１２Ｂに示すような、複数の導電部材が深さ方向に関して重複している、複数種類の配線の交差箇所やキャパシタ及びトランジスタの内部などに、層間リーク（深さ方向の短絡欠陥）として欠陥１１３ｂが生じている場合には、前述のエッチング処理によって単純に修正を行うと、欠陥１１３ｂの除去と同時に周囲への熱拡散によって周囲の導電部材を構成する材料（金属など）が溶融し、除去を行った加工部断面で導電部材同士がつながって新たな層間リークを発生してしまう。
更に、このような欠陥が発生した平面位置である、複数の導電部材が深さ方向に関して重複する平面位置が、トランジスタやキャパシタなどの素子の内部である場合には、欠陥の除去に伴って素子を構成する導電部材が変質及び変更、素子の特性が損なわれたり、この配線基板を有するディスプレイ装置などの特性までも劣化したりするおそれがある。

このため、従来の量産においては、多層膜部に存在する欠陥の修正を避け、多層膜部以外のエリアに存在する欠陥のみを修正していたが、ディスプレイ装置を構成する配線基板の構造は複雑化及び高密度化が更に進む傾向にあるため、多層配線部における欠陥修正を行わない限り、量産時の歩留まり低下やディスプレイ装置の製造コストの上昇を招来してしまう。
特開平10-280152号公報

本発明はこのような問題に鑑みてなされたものであって、その目的は、複数の導電部材による多層構造を有する配線基板の、新たな層間リークの発生が抑制される製造方法と、この配線基板を有するディスプレイ装置の製造方法、及び配線基板の製造装置を提供することにある。

本発明に係る配線基板の製造方法は、基板上に、複数の導電部材による多層構造の配線パターンを形成する配線パターン形成工程と、上記配線パターン内における欠陥の平面位置と、上記欠陥のうち、上記複数の導電部材が深さ方向に関して互いに重複する平面位置に検出された欠陥の平面面積とを検出する位置面積検査工程と、この位置面積検査工程において平面面積が検出された欠陥の、平面位置に重複して存在するいずれかの導電部材に対する、平面面積の比に基づいて修正手順を選定する手順選定工程とを有し、上記手順選定工程において、上記平面面積の比が基準値以下であるときのみ、上記平面面積が検出された欠陥を、パルス幅が１０ピコ秒以下の短パルス幅レーザ光の照射によって除去する修正手順を選定することを特徴とする。

本発明に係るディスプレイ装置の製造方法は、画素に対応する多数個の配線パターンによって構成される配線基板を有するディスプレイ装置の製造方法であって、上記配線基板の製造を、基板上に、複数の導電部材による多層構造の配線パターンを形成する配線パターン形成工程と、上記配線パターン内における欠陥の平面位置と、上記欠陥のうち、上記複数の導電部材が深さ方向に関して互いに重複する平面位置に検出された欠陥の平面面積とを検出する位置面積検査工程と、この位置面積検査工程において平面面積が検出された欠陥の、平面位置と重複して存在するいずれかの導電部材に対する、平面面積の比に基づいて修正手順を選定する手順選定工程とによって行い、上記手順選定工程において、上記平面面積の比が基準値以下であるときのみ、上記平面面積が検出された欠陥を、パルス幅が１０ピコ秒以下の短パルス幅レーザ光の照射によって除去する修正手順を選定することを特徴とする。

本発明に係る配線基板の製造装置は、配線基板上のパターン内における欠陥の平面位置と、上記欠陥のうち、上記配線基板を構成する複数の導電部材と重複するものの平面面積とを検出する位置面積検出部と、上記平面面積が検出された欠陥の、この欠陥の平面位置と重複して存在する複数の導電部材のいずれかに対する、平面面積の比に基づいて上記平面面積の比が基準値以下であるときのみ、上記平面面積が検出された欠陥を除去する修正手順を選定する手順選定部と、少なくとも、パルス幅が１０ピコ秒以下の短パルス幅レーザ光を出力するレーザを備え、上記手順選定部で欠陥を除去する修正手順が選定された場合に、上記欠陥を上記短パルス幅レーザ光の照射によって除去する加工を行う加工装置とを有することを特徴とする。

本発明に係る配線基板の製造方法によれば、配線パターン形成工程と、位置面積検査工程と、欠陥及びこの欠陥に重複するいずれかの導電部材との平面面積の比に基づいて修正手順を選定する手順選定工程とを有し、この手順選定工程において、前述の平面面積の比が基準値以下であるときのみ、パルス幅が１０ピコ秒以下の短パルス幅レーザ光の照射によって欠陥を除去する修正手順を選定することから、所定の多層構造による配線基板を、新たな電気的リークの発生を抑制して製造することが可能となる。

本発明に係るディスプレイ装置の製造方法によれば、ディスプレイ装置を構成する配線基板の製造を、配線パターン形成工程と、位置面積検査工程と、手順選定工程とによって行い、手順選定工程において、前述の平面面積の比が基準値以下であるときのみ、パルス幅が１０ピコ秒以下の短パルス幅レーザ光の照射によって欠陥を除去する修正手順を選定することから、新たな電気的リークの発生を抑制して、所定の多層構造による配線基板を有するディスプレイ装置を製造することが可能となる。

本発明に係る配線基板の製造装置によれば、位置面積検出部と、手順選定部と、少なくとも、パルス幅が１０ピコ秒以下の短パルス幅レーザ光を出力するレーザを備え、上記手順選定部で選定された修正手順に応じて加工を行う加工装置とを有することから、平面面積が検出された欠陥について、この欠陥の、重複して存在する複数の導電部材のいずれかに対する平面面積の比に基づいて選定された修正手順に基づく配線基板の製造が可能となる。

以下、図面を参照して本発明の実施の形態を説明する。

＜配線基板の製造装置の実施形態＞
まず、配線基板の製造装置の実施形態について説明する。
図１に、本実施形態に係る配線基板の製造装置の構成を模式的に示す。
本実施形態に係る配線基板の製造装置１は、少なくともパルス幅が１０ピコ秒以下の短パルス幅レーザ光を出力するレーザを備えかつ後述する手順選定部で選定される修正手順に応じて加工を行う加工装置２と、配線基板上のパターン内における欠陥の平面位置、及び検出された欠陥のうち最終的に得る配線基板を構成する複数の導電部材と重複する（例えば直下または直上に位置する）ものの平面面積を検出する位置面積検出部３と、これらの欠陥と重複する複数の導電部材のいずれかとの平面面積の比を予め定められた基準値と比較することによって修正手順を選定する手順選定部４とを有する。
また、本実施形態に係る配線基板の製造装置１は更に、手順選定部４で選定された修正手順と、この修正手順によってなされた修正結果との組み合わせをデータとして蓄積して、前述の平面面積比に基づく手順の選定により適した第２の基準値（補正基準値）を出力する蓄積補正部５とを有する。なお、本実施形態では、欠陥の位置及び重複面積と、手順選定部４で選定された手順により加工装置２においてなされた加工による実際の修正結果（修正によって実際に生じた配線パターン内の回路特性変化量が許容範囲内であるか）との組み合わせをマニュアルで蓄積補正部５に入力するための確認を行う確認部６が設けられる。

本実施形態に係る配線基板の製造装置１を構成する位置面積検出部３は、例えば画像検査を行うためのＣＣＤカメラによることができる。隣接するＴＦＴ回路（隣の画素）と形状比較を行い、形状の異なった部分を欠陥とみなして、その位置，形状，及び面積（大きさ）を検出するものである。具体的には、本来は同じ形状を有する隣接画素回路と画像比較し、形状が異なる部分を欠陥として、その欠陥の位置，形状，平面面積（大きさ）を検出する。
また、手順選定部４及び蓄積補正部５は、例えば加工装置２をコントロールするためのＰＣ（Personal Computer）によることができ、その中にデータベース機能を持たせることによって、予め入力（教示）されているＴＦＴ回路構造や多層膜部エリア情報と、位置面積検出部で得られた情報との比較によって、多層膜部と欠陥が重複している面積を求め、これに基づいてリペア手順を決定する。

図２に、本実施形態に係る配線基板の製造装置１を構成する、加工装置２の一例の概略構成図を示す。
本実施形態における加工装置２は、少なくとも図２に示すように、支持台３２上の基板３３に対向する局所排気装置（局所成膜／エッチングヘッド）３４と、第１の光源装置３５と、第２の光源装置３６とを有する。第１の光源装置３５は、例えば薄膜形成のためのＣＶＤ用レーザ光源を有し、このレーザ光源としては、例えば、波長３５５ｎｍ、パルス幅２５ナノ秒（ｎｓ）、周波数２４ｋＨｚ、出力２Ｗのものを用いることができる。また、第２の光源装置３６は、例えば薄膜除去のためのエッチング（ザッピング）用レーザ光源を有し、このレーザ光源としては、例えば、波長３９０ｎｍ、パルス幅３ピコ秒（ｐｓ）、周波数１ｋＨｚ、出力１ｍＷのものを用いることができる。この第２の光源装置３６については、パルス幅が１０ピコ秒以下の短パルスレーザを搭載することが好ましく、これによって従来の（パルス幅がナノ秒のレーザを搭載した）装置におけるような、加工時の熱拡散が原因で生ずる溶融した状態の金属が新たな層間リークを発生させることを回避できる。支持台３２は、例えば基板３３上の欠陥部を対物レンズ４１の視野内に移動し位置決めを行うことが可能なＸＹステージとすることができる。

第１の光源装置３５と第２の光源装置３６からのレーザ光は、それぞれ、可動式のミラー３７によって適宜選択的にスリット３８に導入され、レンズ３９、ミラー４０、対物レンズ４１を介して、レーザＣＶＤ法やレーザエッチング用のレーザ光Ｌとして基板３３上に集光照射される。すなわち、対物レンズ４１に応じた倍率で縮小されたスリットの投影が基板３３上に結像されることにより、この結像形状に対応して加工がなされる。
ミラー３７とスリット３８の間にはスリット用照明４２に対応するミラー４３が設けられ、スリットの開口サイズの選定が可能とされる。また、ミラー４０の対物レンズ４１とは反対側に、観察用照明４４と、ミラー４５と、観察装置４６とが設けられ、集光照射ならびに加工状態の確認が可能とされる。

局所排気装置３４には、中央に前述したレーザ光Ｌの透過孔４７及び透明窓４８と、支持台３２に載置される加工対象物となる基板３３の主たる加工部となる局所排気領域（局所成膜／エッチング領域）５１が設けられ、この局所排気領域５１につながる第１流路５７が、原料供給部５５及び局所排気部５６のいずれか一方に切換手段５８を介して連通するように設けられる。
ここで、原料供給部５５及び局所排気部５６は、それぞれ、支持台３２に載置されるＴＦＴ基板などの加工対象物となる基板３３上における薄膜形成及び薄膜除去の補助手段となるものであり、本実施形態においては、それぞれ後述するように、レーザＣＶＤ法とレーザエッチングの補助手段となる。
なお、局所排気領域５１は、局所排気装置３４の下面に臨んで、図３に示すように、排気流路６２及び６３の端部を構成する吸引溝が形成する略同心環状の内側に、略円筒状空間として透明窓４８と基板３３との間に形成される。

本実施形態における局所排気装置３４においては、更に、例えば圧縮した窒素ガス（Ｎ_２）を支持台３２側に向けて噴射することによって局所排気装置３４を静圧浮上させる圧縮ガス供給部５２と、支持台３２側に向けて噴射された圧縮ガス及び局所排気領域５１からの支持台３２側に供給されたうちの余剰ガス（成膜ガス、パージガス等）を、図３の局所排気装置３４の底面図に示されるようなリング状の排気流路（吸引溝）６２及び６３から排気する排気部５３及び５４とが設けられる。
また、図示しないが、必要に応じて、局所排気領域５１にはパージガス供給部につながるパージガス流路が連結され、このパージガスの導入における圧力、速度、位置、角度等を選定することにより、加工によって生じた異物などが透明窓４８の表面に付着することを抑制することなどが可能となる。

局所排気装置３４は、支持台３２上の加工対象物である基板３３に対して相対的に変位可能とされ、圧縮ガス供給部５２や排気部５３及び５４のほか、原料供給部５５、局所排気部５６、パージガス供給手段などによっても浮上剛性の向上を図ることが可能となる。ここで、浮上剛性とは、局所排気装置３４と加工対象物（例えば基板３３）の間の吸着力であり、この浮上剛性が十分でない場合には、局所排気装置３４の加工対象物に対する高さ（ギャップ）の安定性が不十分となるとか、局所排気装置３４の機械的もしくは力学的な安定性が不十分になるなどの問題が生じることから、浮上剛性を十分に確保しておくことが望ましい。
本実施形態においては、圧縮ガス供給部５２からの圧縮ガスが、供給路及び通気孔を構成するリング状の圧縮ガス供給路６１及びその開口部に配置された多孔質通気膜６０により、局所排気装置３４に対向する支持台３２に向けて均一に出射され、圧縮ガスの圧力や流量と、各排気部による吸引量のバランスを選定することによって、局所排気装置３４の浮上量が決定される。すなわち、局所排気装置３４は静圧浮上パッド構成とされる。

なお、原料供給部及び局所排気部は、それぞれ、加工対象物となる基板上における薄膜形成及び薄膜除去の補助手段となるものであり、本実施形態においては、それぞれ、レーザＣＶＤ法とレーザエッチングの補助手段となる。
また、本実施形態においては、局所排気装置３４にヒーター５９が併設されており、このヒーターによって、局所排気領域５１を中心とするガスの温度、すなわち薄膜パターン形成装置１のチャンバー内の温度を一定に保つことが可能とされる。

ここで、加工装置２の概略動作を説明する。
まず、基板３３に対してレーザＣＶＤ法により薄膜を形成する場合には、圧縮ガス供給部（供給源）５２から圧縮ガスを圧縮ガス供給路６１に供給し、多孔質通気膜６０を通して基板３３側に噴射し、局所排気装置３４を基板３３から所定間隔だけ浮上させる。
この状態で、切換手段５８を切り換えて、原料供給部（供給源）５５から成膜用の原料ガスを第１流路５７及び局所排気領域５１を通して、基板３３の成膜すべき局所に供給する。同時にレーザ光源装置からのレーザ光Ｌを透過孔４７、透明窓４８及び局所排気領域５１を通して基板３３の成膜すべき局所に照射し、成膜用の原料ガスを熱分解して基板３３の局所にＣＶＤ膜を成膜する。
原料供給部５５から供給される成膜用の原料ガス、及び必要に応じて供給されるパージガス（キャリアガス）は、プロセス用途としての使用後に、より内側の吸引溝による排気流路６３から排気部５４により吸引される。また、多孔質通気膜６０より放出された圧縮ガスは、局所排気装置３４の内部に向かっていくが、より外側の吸引溝による排気流路６２から排気部５３により排気される。この構成により、外気の遮断と、プロセスを独立化することが可能となる。

一方、基板３３の所定の一部を短パルス幅レーザ光の照射によりエッチング除去する場合は、圧縮ガス供給部５２からの圧縮ガスを多孔質通気膜６０を通して基板３３側に噴射し、局所排気装置３４を基板３３から所定間隔だけ浮上させ、例えばこの状態で切換手段５８を切り換えることによって第１流路５７を局所排気部５６に連通させると共に、レーザ光Ｌを基板３３のエッチングすべき領域に照射し、形成されている薄膜パターンの一部を熱的に除去する。
このとき、エッチングにより発生したダスト（削りカス）は第１流路５７を通して局所排気部５６によって排出される。また、パージガスを供給した場合には、エッチングによって生じた異物が透明窓４８の内面に付着されるのが抑制される。

このようにして、本実施形態における加工装置２においては、ＣＶＤ用とエッチング用の２つの種類のレーザを、ミラーの切り替えによって適宜選択することにより、基板３３に対する加工が可能とされる。
すなわち、例えばエッチング用のレーザを選択した場合には、切換手段５８を切り換えて第１流路５７を局所排気部５６に通じるように排気ポートに切り換えることによって、エッチング時に発生するダスト（削りカス）を排出する構成とすることができる。これにより、局所排気領域５１内におけるレーザＣＶＤ法による薄膜形成やレーザエッチングによる薄膜除去などの加工が可能となる。

なお、この静圧浮上パッド構成によれば、加工対象物に相当して配置した基板３３をスライドさせたところ、基板の反りやうねりに追従して一定の浮上量を確保できたことから、このような局所排気装置３４の構成により、基板と局所排気装置の間隔を常に一定に保つことができ、かつ成膜プロセス条件を外気の遮断と独立して制御できるため高品質な薄膜を安定に形成することが可能となることが確認できた。
また、各排気部及び各排気流路による排気ユニット内に、圧力制御用のバルブを設置することによって、レーザＣＶＤプロセスの圧力制御と、レーザ照射部のガス分圧及び流速の制御が可能となる。更に、前述したＣＶＤ法及びエッチングの各プロセスに最適な条件を外気遮断とは独立に制御可能とすることもできるし、排気部５３及び５４には、有毒ガスを除害する機能を付加した構成とすることもできる。

このような加工装置２によれば、少なくとも、前述した位置検出部３及び面積検出部４において検出された情報と予め定められた基準値との比較によって手順選定部４で選定された修正手順に基づいて、修正加工を行うことが可能となる。
また、実際の修正結果を確認する確認部６と、この修正結果と修正手順の組み合わせをデータとして蓄積し、かつ同様の欠陥に対するより適した第２の基準値（補正基準値）を出力する蓄積補正部５とが設けられることにより、同様の欠陥に対して修正を行うたびに、良好な特性を有する配線基板を、確実に製造することが可能となる。

＜配線基板の製造方法の実施形態、及びディスプレイ装置の製造方法の実施形態＞
次に、配線基板の製造方法の実施形態、及びこの配線基板を有するディスプレイ装置の製造方法の実施形態について説明する。なお、本実施形態では、前述した配線基板の製造装置を用いて製造を行い、かつ欠陥が短絡欠陥である場合を例として説明を行うが、本発明はこれに限られない。

図４に、本実施形態に係る配線基板の製造方法のフローチャートを示す。
図４のフローチャートは、ディスプレイ装置を構成する配線基板の製造方法の一例として、基板上に複数の導電部材を含む多層構造の配線パターンを形成する配線パターン形成工程に続く、位置面積検査工程と、手順選定工程とを、主たる工程として示すものである。

本実施形態に係る配線基板の製造方法においては、まず、配線パターン形成工程を経て、少なくとも、信号配線，電位供給配線，走査配線を含む多層構造の配線パターンが形成された第１の基板に対し、位置面積検出部３によって欠陥の発生位置及び面積を検出する位置面積検査工程を行う。
本実施形態では、この位置面積検査工程において、まず、欠陥の発生位置及び面積を検出するとともに、欠陥の発生位置が、前述の各配線やキャパシタ及びトランジスタなどを構成する導電部材が深さ方向に関して複数互いに重複する平面位置であるかを検出する。

ここで、検出された欠陥の位置が、深さ方向に関して導電部材が複数互いに重複する平面位置でない場合には、従来と同様に単純な修正処理として例えば通常のレーザエッチングによる欠陥除去を行う。
一方、検出された欠陥の位置が、深さ方向に関して導電部材が複数互いに重複する平面位置である場合には、単純にレーザエッチング等を行うと、前述した溶融による新たな短絡（電気的リーク）の発生や素子特性の劣化を生じるおそれがあるため、欠陥の位置のみならず、平面面積や形状を検出する。
このようにして、位置面積検査工程を行う。

続いて、平面面積及び形状を検出した欠陥の、この欠陥に重複する平面位置を含む導電部材に対する面積比が、基準値（第１基準値）以下であるかを判定する。面積比が基準値以下でない場合には、この欠陥が生じた配線パターン（画素）を周囲から電気的に分離して不具合をこの画素にとどめるとか、この電気的分離の後で画素の動作に充分な程度に導電部材の面積を増加させる結線膜の形成を行うなどの修正手順を選定して、欠陥画素の滅点化にとどめる処理を行う。一方、面積比が基準値以下である場合には、欠陥を直接的に除去することが許容されると判定し、短パルスレーザ光の照射によって、欠陥を重複する導電部材を共に除去する修正手順を選定する。
具体的には、例えば、手順選定部４に設けられた、加工装置２をコントロールするためのＰＣ（Personal Computer）によって、予め入力（教示）されているＴＦＴ回路構造や多層膜部エリア情報と、位置面積検出部で得られた情報との比較を行い、多層膜部と欠陥が重複している面積を求め、これに基づいてリペア手順を決定する。
このようにして、手順選定工程を行う。

ここで、前述の回路特性の具体的な例としては、配線部材の抵抗量やキャパシタの容量及びトランジスタの電流量などが挙げられる。また、基準値は、例えば修正（除去）に伴って生じる変化量を設計情報に基づいて予め算出することにより、少なくとも手順選定工程に先立って定めることが好ましい。先立って定めておくことにより、後述するような、データとして蓄積することや、既に蓄積したデータを基により適切な修正手順を選定することに、定めた基準値を反映することが可能となるためである。

なお、基準値（第１基準値）は、配線パターン（本実施形態ではディスプレイの各画素に対応する各配線パターン）における欠陥修正として例えばレーザエッチングによる短絡部の除去つまりレーザリペアを行うにあたり、配線パターンの形状寸法やディスプレイ装置の構成等と、修正（除去）に伴って生じる配線パターンや配線基板全体における回路特性の変化量とに基づいて設計的に定められるものである。
すなわち、欠陥と同一の平面位置で重複する導電部材は、欠陥の除去に伴って同時に除去されてしまうおそれがあり、導電部材の面積に対して欠陥の面積が一定以上の割合を占めると、この一定以上の領域の導電部材の除去によって、最終的に得るディスプレイ装置の動作において画素または装置全体の回路特性が大幅に低下して充分な特性を得られなくなることから、これを避けるために、各配線，トランジスタ，キャパシタに共通して扱うことのできるパラメータとして、面積比を基準値として手順の選定を行う。
このようにして、手順選定工程を行う。

その後、所定の条件、例えば所定の照射面積、照射範囲（被照射箇所の平面形状）、レーザーエネルギーで短パルス幅レーザ光の照射を行って製造した第１の配線基板については、欠陥の修正によって実際に生じた配線パターン内の回路特性の変化量がディスプレイ装置の動作において充分な許容範囲内であることを、例えば前述の確認部６において、人の目で目視してディスプレイの点灯状態を検査することにより確認した後、製造ラインから取り出して出荷などを行う。

以上のようにして、配線パターン形成工程によって得た第１の基板に対して、位置面積検査工程と、手順選定工程とを行うことにより、第１の配線基板の製造を行うことにより、簡潔に修正手順を選定して歩留まりの向上を図ることができる。

次に、この第１の配線基板を製造した後で、第２の配線基板を製造する例について、説明する。
前述した、第１の配線基板を製造する例においては、例えば除去によって修正されるべき欠陥と重複する導電部材との面積比を第１基準値とし、この第１基準値に基づいて修正手順を選定する例を説明した。しかし、この設計情報に基づいて定められた第１基準値によるのみの場合、量産における歩留まりの向上は確実に図られるものの、実際に修正を行った後で回路特性の変化量が許容範囲内に収まらないおそれが残る。すなわち、前述したように面積等を検出した上で、設計的に基準値を定めて修正手順を選定しても（前述の面積比においては設計的に問題がないにもかかわらず）、例えば修正対象となる欠陥の位置や形状が特殊であるといった他の要因との兼ね合いによるなどして、ディスプレイ装置としての特性が極端に損なわれる（欠陥修正が不十分な）ケースが生じるおそれがある。
このような場合には、前述の第１配線基板自体を廃棄しながらも、第１配線基板の製造において得られた実際の修正結果（実際に生じた回路特性の変化量及びその許容の可否）を含めたデータを、同様の欠陥を含む第２の配線基板の製造（つまり第２の基板に対する修正）に反映することが好ましい。これにより、部分的に不具合の残る配線基板を第１の配線基板のみにとどめて、同様の欠陥が生じた第２の配線基板ではより適切な修正手順を選定して製造を行えるようになるため、歩留まりの向上が図られる。

以下、第２の配線基板の製造について、説明する。
この例においては、最終的に所定の配線基板とされる第２の基板は、配線パターン形成工程を経た後、位置面積検査工程において、第１の基板と同様の欠陥が存在することが把握されているものとして説明を行う。

まず、少なくとも第１の配線基板の製造における手順選定工程より後でかつ第２の配線基板の製造における手順選定工程より前に、蓄積補正工程において、欠陥の位置及び面積と、修正手順及び条件と、修正後の回路特性との組み合わせを、データとして例えば前述の蓄積補正部５に蓄積する。
続いて、例えば前述の蓄積補正部５に蓄積されたこのデータ（組み合わせ）により、第１の配線基板の製造で用いられていた第１基準値を補正して、より適切な第２基準値を求める。
その後、この第２基準値を、第２の配線基板の製造における手順選定工程で、修正手順の選定に用いることにより、設計的な情報によるのみでは最適な修正手順を選択することが困難であった欠陥を含む基板においても、改めて最適な修正手順（第２の修正手順）を選択することができるため、所望の特性を確保して配線基板及びディスプレイ装置を製造することが可能となり、より多くの高品質配線基板を出荷できるなど、歩留まりの向上が図られる。

＜実施例＞
本発明に係る配線基板の製造方法の実施例を、ディスプレイ装置用の配線基板を製造する場合を例として説明する。
なお、以下の実施例では、前述した第１の配線基板を製造する場合を中心に、説明を行う。

＜第１実施例＞
本発明に係る配線基板の製造方法の、第１実施例について、図５及び図６を参照して説明する。
本実施例は、キャパシタ部およびトランジスタ部の欠陥修正を行う例である。

本実施例に係る配線基板の製造方法において、修正の対象となる（配線基板となるべき）基板１１は、例えばガラス基板（図示せず）の表面に、画素に対応して設けられる配線パターン１２を有して構成される。本実施例において、この配線パターン１２は、走査配線（破線図示）１４と、この走査配線１４上に層間絶縁膜１５を介して設けられる信号配線１６及び電位供給配線１７とグラウンド電極１８とが、走査配線１４とは直交する方向に主として延在して配置されている。信号配線１６は、グラウンド電極１８からに連結されたキャパシタ２２に対し、第１のトランジスタ（第１のＴＦＴ素子）１９のゲートを介して対向する構成とされ、更にキャパシタ２２は、電位供給配線１７がソースとなる第２のトランジスタ２０のゲートとして設けられている。電位供給配線１７に対して第２のトランジスタ２０を介して対向する配線は、発光部となる有機ＥＬ素子（図示せず）のアノード電極２１に連結されている。
この配線パターン１２の中で、複数の導電部材が深さ方向に関して互いに重複する平面位置、本実施例ではキャパシタ２２及び第２のトランジスタ２０の内部に、層間リークとなる欠陥１３ａ及び欠陥１３ｂが生じている。

このような基板１１に対し、まず、欠陥１３ａ及び欠陥１３ｂが発生している箇所（位置）を、プローブ検査，ＥＢ照射特性検査，チャージテスター等の電気的なチェックを行う方式の検査機（位置検出部）を用いて特定する。
続いて、位置が特定された欠陥１３ａ及び欠陥１３ｂに対して、顕微鏡を有する画像検査装置（面積検出部）によって面積の検出を行い、どの程度の面積を有するものであるかを検出する。
このようにして、位置面積検査工程を行う。

ここで、図５Ａに示すように、欠陥の、この欠陥と重複する導電部材の交差しているエリア（本実施例ではキャパシタやトランジスタ）に対する面積比（占める割合）が小さく、予め設計的に定められた基準値（前述の第１基準値）以下であることが把握できた場合には、図５Ｂに示すように、短パルス幅レーザ光によるレーザエッチングで、導電部材の一部とともに欠陥（短絡）を除去する修正手順を選定して、修正を行う。

一方、図６Ａに示すように、欠陥の、この欠陥と重複する導電部材の交差しているエリア（本実施例ではキャパシタやトランジスタ）に対する面積比（欠陥が占める割合）が基準値より大きい場合や、画像では欠陥の面積が認識できない場合には、短パルス幅レーザ光によって直接的に欠陥の除去を行うと画素の特性が極端に劣化する可能性があるため、図６Ｂに示すように、この画素自体を周囲から電気的に分離（切断）する手順を選定して修正を行い、この画素の輝点化や、周囲を含んだ欠陥化（例えば線欠陥；所謂滅線化など）を回避して、欠陥画素の滅点化のみにとどめる処理を行う。なお、信号配線１６のように複数の画素に共通して設けられる配線等を切断してしまうと、その配線に対応した行または列の画素が連続的に滅点化して所謂滅線を生じ、修復困難な欠陥となってしまうおそれがある。したがって、切断は、例えば信号配線１６については第１のトランジスタ１９を挟んで反対側（つまり第２のトランジスタ２０やキャパシタ２２等の側）の箇所を選択的に行うことにより、信号配線１６自体を切断することを回避することが好ましい。すなわち、滅線の発生を回避して１画素のみを滅点化するにとどめることが好ましい。

＜第２実施例＞
本発明に係る配線基板の製造方法の、第２実施例について、図７及び図８を参照して説明する。
本実施例は、複数の導電部材の例として、複数種類の配線が深さ方向に重複して存在している箇所に生じた欠陥の修正を行う例である。

まず、欠陥が発生している箇所（位置）を、プローブ検査，ＥＢ照射特性検査，チャージテスター等の電気的なチェックを行う方式の検査機（位置検出部）を用いて特定する。
続いて、位置が特定された欠陥１３ｃに対して、顕微鏡を有する画像検査装置（面積検出部）によって面積の検出を行い、どの程度の面積を有する物であるかを検出する。
このようにして、位置面積検査工程を行う。

ここで、図７Ａに示すように、欠陥の、この欠陥１３ｃと重複する導電部材の交差しているエリア（本実施例では走査配線１４とグラウンド電極１８の交差箇所）に対する面積比（占める割合）が小さく、予め設計的に定められた基準値（前述の第１基準値）以下であることが把握できた場合には、図７Ｂに示すように、短パルス幅レーザ光によるレーザエッチングで、導電部材の一部とともに欠陥（短絡）１３ｃを除去する修正手順を選定して、修正を行う。

一方、図８Ａに示すように、この欠陥１３ｃと重複する導電部材の交差しているエリア（走査配線１４とグラウンド電極１８の交差箇所）に対する面積比（占める割合）が基準値より大きい場合には、図８Ｂに示すように、この交差箇所自体を除去して周囲から電気的に分離する手順を選定して修正を行い、近在する画素の輝点化や、周囲を含んだ欠陥化（例えば線欠陥；所謂滅線化など）を回避する。また、図９Ａに示すように、位置面積検査工程で欠陥１３ｃの面積が認識できない場合にも、同様に交差箇所を除去する手順を選定することができる。
なお、これらの場合には、欠陥１３ｃを、交差箇所を構成する導電部材（本例では走査配線１４とグラウンド電極１８）とともに除去する修正手順のほか、図９Ｂに示すように、片方の配線の交差箇所前後を切断して電気的に分離する手順を選定することによって、近在する画素の輝点化や、周囲を含んだ欠陥化（例えば線欠陥；所謂滅線化など）の回避を図ることもできる。また、第１実施例と同様、切断する箇所を選定することにより、信号配線等の切断を回避して（滅線等の発生を回避して）、欠陥の発生態様を１画素程度の滅点化のみにとどめることが好ましい。

＜第３実施例＞
本発明に係る配線基板の製造方法の、第３実施例について、図１０を参照して説明する。
本実施例は、前述の第２実施例において、例えば図８Ｂや図９Ｂに示したような電気的分離を行って各配線を非連続とした後、更に修正に時間をかけることが許容される場合や、電気的に分離したままでは最終的に得るディスプレイ装置において生じる影響が特に大きい場合に、引き続いて修正手順を設ける例である。

本例では、短パルス幅レーザ光によるレーザエッチングによって除去を行った後、更に同層内に、引き続きＣＶＤによって、グラウンド電極１８に対応する第１結線膜２３ａと走査配線１４に対応する第２結線膜２３ｂの形成を行う。これら結線膜２３ａ及び２３ｂによって、各配線の電気的導通を確保するが、図１０Ａに示すように、欠陥を除去した跡が残っている箇所を通じて結線を行う手法のほか、図１０Ｂ及び図１０Ｃに示すように、欠陥を除去した跡による段差を避けるようにして、除去により非連続とした部分とは異なる平面位置にのみ、互いに非積層となる各結線膜２３ａ及び２３ｂを形成して、例えば２つのコの字型結線によって各配線を電気的に連続とすれば、各配線が交差することなく、且つエッチングによって生じた除去箇所のエッジ段差を乗り越えることもなく、同一レイヤー内で結線膜を形成することが可能となる。

以上説明したように、本実施形態に係る配線基板の製造方法及びディスプレイ装置の製造方法によれば、多層構造を有する所定の配線基板を、新たな電気的リークの発生をや、更には素子の極端な変質（特性劣化）をも抑制して製造することが可能となる。
また、本実施形態に係る製造方法によれば、ＣＶＤ法による結線膜の形成よりも、短パルス幅レーザ光の照射によるエッチングを、修正手順を構成する主たる手法とすることにより、ＣＶＤ法を主たる手法とする場合に比べて、処理に要する時間（タクトタイム）の短縮と、これによる製造装置への負荷軽減が図られるものである。すなわち、比較的長い処理時間を要するレーザＣＶＤ処理を用いて修正を行う欠陥の種類（修正の回数）を減らし、レーザエッチングのみで修正を行う回数を増やすことにより、量産における修正時間（修正タクト）の短縮も図られる。

また、設計上許容されるキャパシタもしくはトランジスタ特性の変化許容量に基づいて面積比の基準値を定めておくことにより、この基準値に比してこの画素における実際の面積比が小さいか大きいかによって、簡潔に修正手順を選定して所定の配線基板を製造することが可能となり、更に先立って製造した配線基板のデータを反映して基準値の補正を行うことにより、特に歩留まりを向上させることができるものである。
また、本実施形態に係る配線基板の製造方法、及びディスプレイ装置の製造方法によれば、特に、有機ＥＬディスプレイを構成するＴＦＴ基板など、他の（液晶ディスプレイなどの）ＴＦＴ基板と比較して、信号配線や走査配線のみならず複数の電位供給配線が存在する配線基板の製造においても、複雑で高い密度の画素内配線構造の配線パターンの修正を、簡潔な修正手順選定により、確実に行うことが可能となる。

従来技術による場合（ナノ秒レーザを用いた場合）、同一平面内の配線間ショート欠陥においては、隣接する配線の間隔が３．５μｍ以下になると修正が特に困難になると考えられていた。例えば、欠陥の除去により短絡解消を図っても、微小ながら（１．０×１０^−１０Ａ程度の）リークが発生してしまう。多層膜レイヤーの金属膜は通常１μｍ以下（数十ｎｍ〜数百ｎｍ)の膜厚であることから、このような修正後のリークが必然的に発生してしまっていたが、本発明によればそれを回避することも可能となる。

また、キャパシタ及びトランジスタ等の素子の面積（大きさ）や形状は、この素子を含んで形成される配線基板やディスプレイにおける、パネルの種類（ディスプレイがＥＬ用であるか液晶用であるか等）、或いは回路設計（例えばトランジスタを幾つ使用するか）等によって定められる。一方、一般に画素の輝度は、キャパシタやトランジスタの面積が１０％小さくなれば輝度も１０％低下することから、例えば輝度が所定の値に比して２０％よりも大きな低下を示した場合が滅点であると目視によって判断される場合、前述した設計値としての平面面積比の基準値も２０％とすることが好ましい。

なお、以上の実施の形態の説明で挙げた使用材料及びその量、処理時間及び寸法などの数値的条件は好適例に過ぎず、説明に用いた各図における寸法形状及び配置関係も概略的なものである。すなわち、本発明は、この実施の形態に限られるものではなく、種々の変形及び変更をなされうる。

例えば、修正を要する（欠陥を含む）配線パターン中に、欠陥の発生に備えて予め冗長回路が設けられている場合には、やはり前述の面積比を基準としながら、冗長回路を利用した修正手順を選択することもできるし、隣接する正常な画素に電気的に結合することによって、ディスプレイ装置としての使用時に欠陥を目立たなくする修正手順を選択することもできる。
なお、冗長回路を利用した修正手順が、量産で要求されるペースに比して過大な時間を要する場合には、やはり前述した実施例におけるような（冗長回路を利用しない）修正手順による修正及び製造が可能となるため、修正タクトの短縮と製造コストの削減が図られる。

本発明に係る配線基板の製造装置の一例の構成を示す、模式図である。 本発明に係る配線基板の製造装置の一例を構成する、加工装置の概略構成図である。 本発明に係る配線基板の製造装置の一例を構成する、加工装置の局所排気装置の底面図である。 本発明に係る配線基板の製造方法の一例の説明に供する、フローチャートである。 Ａ，Ｂ それぞれ、本発明に係る配線基板の製造方法の他の説明に供する、欠陥の修正前及び修正後の状態を示す概略上面図である。 Ａ，Ｂ それぞれ、本発明に係る配線基板の製造方法の他の例の説明に供する、欠陥の修正前及び修正後の状態を示す概略上面図である。 Ａ，Ｂ それぞれ、本発明に係る配線基板の製造方法の他の例の説明に供する、欠陥の修正前及び修正後の状態を示す概略上面図である。 Ａ，Ｂ それぞれ、本発明に係る配線基板の製造方法の他の例の説明に供する、欠陥の修正前及び修正後の状態を示す概略上面図である。 Ａ，Ｂ それぞれ、本発明に係る配線基板の製造方法の他の例の説明に供する、欠陥の修正前及び修正後の状態を示す概略上面図である。 Ａ〜Ｃ それぞれ、本発明に係る配線基板の製造方法の他の例の説明に供する、結線膜形成の例を示す概略上面図である。 従来の配線基板の製造方法の説明に供する概略上面図である。 従来の配線基板の製造方法の説明に供する概略上面図である。

符号の説明

１・・・配線基板の製造装置、２・・・加工装置、３・・・位置面積検出部、４・・・手順選定部、５・・・蓄積補正部、６・・・確認部、１１・・・基板、１２・・・配線パターン（画素）、１３ａ，１３ｂ，１３ｃ・・・欠陥、１４・・・走査配線、１５・・・層間絶縁膜、１６・・・信号配線、１７・・・電位供給配線、１８・・・グランド電極、１９・・・第１のトランジスタ、２０・・・第２のトランジスタ、２１・・・アノード電極、２２・・・キャパシタ、２３・・・結線膜、２３ａ・・・第１の結線膜、２３ｂ・・・第２の結線膜、３２・・・支持台、３３・・・基板、３４・・・局所排気装置、３５・・・第１の光源装置、３６・・・第２の光源装置、３７・・・ミラー、３８・・・スリット、３９・・・レンズ、４０・・・ミラー、４１・・・対物レンズ、４２・・・スリット用証明、４３・・・ミラー、４４・・・観察用証明、４５・・・ミラー、４６・・・観察装置、４７・・・透過孔、４８・・・透明窓、５１・・・局所排気領域、５２・・・圧縮ガス供給部、５３・・・排気部、５４・・・排気部、５５・・・原料供給部、５６・・・局所排気部、５７・・・第１流路、５８・・・切換手段、５９・・・ヒーター、６０・・・多孔質通気膜、６１・・・圧縮ガス供給路、６２・・・排気流路、６３・・・排気流路

Claims (12)

1. 基板上に、複数の導電部材による多層構造の配線パターンを形成する配線パターン形成工程と、
   上記配線パターン内における欠陥の平面位置と、上記欠陥のうち、上記複数の導電部材が深さ方向に関して互いに重複する平面位置に検出された欠陥の平面面積とを検出する位置面積検査工程と、
   該位置面積検査工程において平面面積が検出された欠陥の、該欠陥の平面位置に重複して存在するいずれかの導電部材に対する、平面面積の比に基づいて、修正手順を選定する手順選定工程とを有し、
   上記手順選定工程において、上記平面面積の比が基準値以下であるときのみ、上記平面面積が検出された欠陥を、パルス幅が１０ピコ秒以下の短パルス幅レーザ光の照射によって除去する修正手順を選定する
   ことを特徴とする配線基板の製造方法。
2. 上記手順選定工程において、上記平面面積の比が基準値よりも高いときには、上記配線パターンを、周囲から電気的に分離させる修正手順を選定する
   ことを特徴とする請求項１に記載の配線基板の製造方法。
3. 上記手順選定工程において、上記平面面積の比が基準値よりも高いときには、上記短パルス幅レーザ光の照射によって上記欠陥を除去するとともに、上記複数の導電部材を各々一部除去することによって電気的に非連続とし、その後、除去された部分とは異なる平面位置にのみ結線膜を形成して上記複数の導電部材を各々電気的に連続とする修正手順を選定する
   ことを特徴とする請求項１に記載の配線基板の製造方法。
4. 上記手順選定工程において、上記平面面積の比が基準値よりも高いときには、上記短パルス幅レーザ光の照射によって上記欠陥を除去するとともに、上記複数の導電部材を各々一部除去することによって電気的に非連続とし、その後、除去された部分とは異なる平面位置にのみ、互いに非積層の関係となる結線膜を形成して上記複数の導電部材を各々電気的に連続とする修正手順を選定する
   ことを特徴とする請求項１に記載の配線基板の製造方法。
5. 少なくとも上記手順選定工程に先立って、上記基準値を、上記配線パターンにおける、修正に伴う回路特性の変化量に基づいて定める
   ことを特徴とする請求項１に記載の配線基板の製造方法。
6. 少なくとも上記手順選定工程に先立って、上記基準値を、上記欠陥と少なくとも一部重複する配線部材の、修正に伴う抵抗変化量に基づいて定める
   ことを特徴とする請求項１に記載の配線基板の製造方法。
7. 少なくとも上記手順選定工程に先立って、上記基準値を、上記欠陥と少なくとも一部重複するキャパシタの、修正に伴う容量変化量に基づいて定める
   ことを特徴とする請求項１に記載の配線基板の製造方法。
8. 少なくとも上記手順選定工程に先立って、上記基準値を、上記欠陥と少なくとも一部重複するトランジスタの、修正に伴う電流変化量に基づいて定める
   ことを特徴とする請求項１に記載の配線基板の製造方法。
9. 第１の欠陥に対する上記手順選定工程において、第１の基準値に基づいて選定した第１の修正手順と、該修正手順による第１の修正結果との組み合わせをデータとして蓄積し、
   上記組み合わせに応じて、上記第１の基準値を補正して第２の基準値を定め、その後、上記第１の欠陥に類似する第２の欠陥に対し、上記手順選定工程において、第２の基準値に基づいて第２の修正手順を選定する
   ことを特徴とする請求項１に記載の配線基板の製造方法。
10. 上記複数の導電部材により、少なくとも、信号配線と、電位供給配線と、走査配線とを形成する
    ことを特徴とする請求項１に記載の配線基板の製造方法。
11. 画素に対応する多数個の配線パターンによって構成される配線基板を有するディスプレイ装置の製造方法であって、
    上記配線基板の製造を、
    基板上に、複数の導電部材による多層構造の配線パターンを形成する配線パターン形成工程と、
    上記配線パターン内における欠陥の平面位置と、上記欠陥のうち、上記複数の導電部材が深さ方向に関して互いに重複する平面位置に検出された欠陥の平面面積とを検出する位置面積検査工程と、
    該位置面積検査工程において平面面積が検出された欠陥の、該欠陥の平面位置と重複して存在するいずれかの導電部材に対する、平面面積の比に基づいて、修正手順を選定する手順選定工程とによって行い、
    上記手順選定工程において、上記平面面積の比が基準値以下であるときのみ、上記平面面積が検出された欠陥を、パルス幅が１０ピコ秒以下の短パルス幅レーザ光の照射によって除去する修正手順を選定する
    ことを特徴とするディスプレイ装置の製造方法。
12. 配線基板上のパターン内における欠陥の平面位置と、上記欠陥のうち、上記配線基板を構成する複数の導電部材と重複するものの平面面積とを検出する位置面積検出部と、
    上記平面面積が検出された欠陥の、該欠陥の平面位置と重複して存在する複数の導電部材のいずれかに対する、平面面積の比に基づいて、上記平面面積の比が基準値以下であるときのみ、上記平面面積が検出された欠陥を除去する修正手順を選定する手順選定部と、
    少なくとも、パルス幅が１０ピコ秒以下の短パルス幅レーザ光を出力するレーザを備え、上記手順選定部で欠陥を除去する修正手順が選定された場合に、上記欠陥を上記短パルス幅レーザ光の照射によって除去する加工を行う加工装置とを有する
    配線基板の製造装置。

Images