JP4736717B2 - 配線基板の製造方法、及びディスプレイ装置の製造方法 - Google Patents
配線基板の製造方法、及びディスプレイ装置の製造方法 Download PDFInfo
- Publication number
- JP4736717B2 JP4736717B2 JP2005314967A JP2005314967A JP4736717B2 JP 4736717 B2 JP4736717 B2 JP 4736717B2 JP 2005314967 A JP2005314967 A JP 2005314967A JP 2005314967 A JP2005314967 A JP 2005314967A JP 4736717 B2 JP4736717 B2 JP 4736717B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- defect
- manufacturing
- region
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 56
- 230000007547 defect Effects 0.000 claims description 145
- 238000000034 method Methods 0.000 claims description 98
- 238000012937 correction Methods 0.000 claims description 70
- 230000002950 deficient Effects 0.000 claims description 36
- 230000003287 optical effect Effects 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 27
- 238000007689 inspection Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 24
- 230000008439 repair process Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 description 23
- 238000012545 processing Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 238000005401 electroluminescence Methods 0.000 description 9
- 238000010926 purge Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000012790 confirmation Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000001182 laser chemical vapour deposition Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000009423 ventilation Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Description
このような欠陥を修正する手法としては、例えばレーザ光照射(レーザリペア)による短絡箇所の切断や、レーザCVD(Chemical Vapor Deposition;化学気相成長)法による断線箇所の結線などが挙げられるが、近年のディスプレイ面の大型化に伴う欠陥箇所の増加により、これらの手法による欠陥修正工程が必須となっている。
このようなディスプレイ装置の製造においては、他のディスプレイ(液晶ディスプレイなど)のTFT基板と比較して、欠陥の発生態様とこれに対する修正手順(パターン)の選択肢が増加することや、1つの欠陥の修正のために何回ものレーザ光照射を行う必要が生じてレーザ光の照射条件決定までに要する時間が長くなるなどの問題が発生している。
タクトタイムの長大化は、欠陥修正工程の作業速度の、配線基板やディスプレイ装置の製造ライン全体に求められる量産速度に対する遅れを生じることから、目的とする製品の出荷ペースを直接的に低下させてしまう。
しかしながら、このような対処では、欠陥修正装置や作業者数の増加により、装置コストや作業者の工数費が膨らみ、利益が著しく低下するという深刻な問題が発生してしまう。
これに対し、基準となる本来の配線部の画像情報と、欠陥配線部の画像情報とに基づいて、欠陥修正用の治具が選択される構成を有する欠陥修正装置が提案されている(例えば特許文献1参照)。
また、例えば同一の配線に接して生じている欠陥や、配線部内で略同位置に生じている欠陥の修正においても、周囲に位置している部材の種類や有無に応じてそれぞれ異なる修正手順を選定することが必要となる。例えば、レーザ光照射による短絡箇所の切断を検討する場合、熱拡散によって周囲の薄膜トランジスタ(TFT)等に変質が生じることを回避する必要がある。しかし、特許文献1に記載された手法による欠陥修正では、欠陥の周囲の部材については作業者が考慮しなければならず、更に類似の発生態様を有する欠陥に対しても考慮が毎回必要となるため、タクトタイムを充分に短縮させることは難しい。
この製造方法においては、欠陥発生態様を、配線部を構成する有限数の領域に応じてパターン化する。
この製造方法においては、配線基板の画素に対応する配線部において、欠陥発生態様を、配線部を構成する有限数の領域に応じてパターン化する。
本実施形態では、目的とする配線基板がディスプレイ装置を構成する場合について、つまり配線基板を構成する多数の配線部をディスプレイ装置の画素に対応して2次元マトリクス状に多数形成する場合について、説明を行う。
本実施形態においては、まず、基板上に、走査配線と、層間絶縁膜と、信号配線及び電位供給配線とを、目的とする配線部の主要構成として積層形成することによって、配線部形成工程を行う。
続いて、図2の模式図に示すように、最終的な配線基板1を構成する共通の基板3に対し、多数の配線部2を光学的に観察して欠陥配線部2aを検出する光学検査工程を行う。この光学検査工程においては、欠陥配線部2aに対する撮像によって、欠陥配線部2aの存在のみならず、欠陥(異物など)及びその位置をはじめとする所謂パターン欠陥分類情報のほか、欠陥のサイズや種類(材料な状態など)をも特定する。
続いて、後述するように、予めデータベースに蓄積された欠陥修正手順(レシピ)を、光学検査工程で検出された欠陥と、目的とする所定の配線部を構成する有限数(特定の複数)の領域との位置関係に対応して選択的に読み出して、選択された適切な欠陥修正手順によって、欠陥配線部を修正する欠陥修正工程を行い、所望の配線基板を製造するものである。
この配線部2は、基板3上に走査配線(破線図示)4が設けられ、この走査配線4上に、層間絶縁膜5を介して、信号配線6,電流供給配線7,グラウンド電極8が、走査配線4とは直交する方向に主として延在して配置されている。
信号配線6は、グラウンド電極8からに連結されたキャパシタ12に対し、第1TFT素子7のゲートを介して対向する構成とされ、更にキャパシタ12は、電流供給配線7がソースとなる第2のTFT素子10のゲートとして設けられている。電流供給配線7に対して第2のTFT素子10を介して対抗する配線は、発光部となる有機EL素子(図示せず)のアノード電極11に連結されている。
すなわち、電位供給配線b2には常時電流が供給されており、走査配線a1に走査パルスが印加されかつ信号配線b1に所要の信号が供給されると、第1のTFT素子Tr1がオン状態になり、容量cに所要の信号が書き込まれる。この書き込まれた信号に基づいて第2のTFT素子Tr2がオン状態になり、信号量に応じた電流が電位供給配線b2を通して発光部ELに供給され、発光部ELにおける発光表示がなされる。
図4に欠陥配線部2aの一例の構成を示すように、第1領域14及び第2領域15には熱拡散によって変質する部材が存在しないことから、例えば異物などによる短絡箇所にレーザ光を直接照射して完全修正を行うことが可能な領域である。ただし、第1領域14は直下に走査配線4が存在するため、その直上ではレーザ光照射を控えるべき領域であり、第2領域15は下層に走査配線が存在しないため、例えばより高いエネルギーでレーザ光の照射を行うことが可能な領域となる。
これに対し、第3領域16及び第4領域17は、TFT素子ややキャパシタなどの部材が存在する領域であり、これらに新たな欠陥や変質が生じたりすると、修復が略不可能となる領域である。更に、第3領域16では下層に走査配線が存在するため、この第3領域16は、可能な限り直接的な修正加工を避け、やむを得ない場合にも低いエネルギーでレーザ光照射を行うなどの配慮が必要となる領域となる。
なお、このように配線部2を有限数の領域に分類することは、予めデータベースに欠陥修正手順を蓄積(記録)する最初の段階で、つまり配線部形成工程に先立って行うことが、生産における垂直立ち上げ(迅速な量産化)などを可能とする上で、より好ましいと考えられる。
このようにして得た欠陥の位置及び座標系,サイズ,種類を、例えば〔表1〕に示すようなデータとして記録・保存する。
より詳細には、この欠陥は第1領域14に分類され、かつ光学検査工程における撮像情報より得られた欠陥位置により、つまり欠陥と有限数領域との位置関係により、図7A〜Cに示すような第1領域14において生じうる異物付着位置に応じた修正手順パターンA1〜C1(図4参照)のなかから、欠陥サイズや欠陥種類について問題ないことを確認して最適なA1のパターンが選択され、読み出される。
このようにして、本実施形態に係る配線基板の製造方法においては、図4に示した、グラウンド電極8と隣接配線部の電位供給配線7aとに渡って生じた異物による欠陥を、グラウンド電極8を一部、走査配線4の直上を避けて2箇所レーザエッチング除去することにより、図7Aに示すように、短絡箇所による欠陥を回避して修正を行うことが可能となることから、最終的に得るディスプレイ装置全体の非点灯や所謂滅線の発生を回避することができる。
本実施形態に係る配線基板の製造方法によれば、このような配線などに関する情報をも、分類された有限数の領域と欠陥との少なくとも一方の情報として記録したデータベースを構築することにより、位置関係に対応して選択される欠陥修正手順の読み込みによって自動化することができ、人為的に区別を行う煩雑さを回避することが可能となる。
また、対象となる欠陥に対して、適した加工設定ファイル(修正手順パターン)がない場合は、オペレータがマニュアルでレーザ加工条件を設定することが可能であり、更にデータベースとしてその設定ファイルを追加することもできる。
例えば図8A及び図8Bに示すように、第3領域16及び第4領域17のトランジスタ部に発生した欠陥については、トランジスタ部上に発生している為、完全修正は不可能であり、線欠陥や輝点の発生を防ぐにはこの欠陥配線部2aと他の配線部2とを電気的に分離して、この欠陥配線部の滅点化にとどめることになる。そのため、これらの修正方法は、それぞれ、第2のTFT素子10につながる走査配線4及び電位供給配線7の切断を含む修正手順にパターン化される必要がある。
このように、本実施形態に係る配線基板の製造方法によれば、詳細な欠陥発生位置でなく、トランジスタ部全般に発生した欠陥に対して、特定の欠陥修正手順を対応させる(紐付ける)ことが可能となるため、発生しうる無限に近い修正パターンのデータを用意することなく、比較的少ない修正パターンのデータによってデータベースを構築するだけで対応することが可能となり、修正手順の簡略化や自動化によるタクトタイムの短縮や、工数費などの低減が、容易かつ確実に可能となる。
更に、修正パタ―ンが少ないことによって、データベース化するデータ量も少量で済むため、目的とする配線部や画素のパターン(配置構成)が変更された場合においても、量産の垂直立ち上げが容易となる。
本発明の実施例について説明する。
図9は、前述の実施形態で説明した配線基板の製造方法を実施するのに好適な、欠陥修正装置の一例の構成を示す模式図である。
本実施例における欠陥修正装置18は、予め欠陥修正手順が蓄積されたデータベース19と、このデータベース19が選択した欠陥修正手順を作業者(オペレータ)が確認するとともに必要に応じて作業手順の変更を行う修正手順確認部20と、少なくとも光学検査工程及び欠陥修正工程を行う加工装置21とを有する。
なお、本実施形態に係る加工装置21は所謂レーザリペア装置であるが、CVD法などの配線修正手法を行える構成とすることも可能であり、本例に限られるものではない。
圧縮ガス供給手段31からの圧縮ガスは、供給路及び通気孔を構成するリング状の圧縮ガス供給路34及びその開口部に配置された多孔質通気膜33により、局所排気装置24に対向する支持台25に向けて出射され、所謂静圧浮上パッド構成による浮上がなされる。
また、局所排気部23には主に、材料ガス供給手段32による原料ガスのほか、パージガス供給手段31によるパージガスが導入され、このパージガスを導入する圧力、速度、位置、角度等を選定することにより、透明窓38の表面における、配線基板26で除去された材料の飛散に伴う付着を抑制することなどが可能となる。
まず、図11に示す欠陥13aを選択して、XYステージを、レーザの照射位置が修正手順ファイル(加工設定ファイル)1Aに適した位置となるように移動する。そして、この欠陥に対応するリペア加工設定ファイル1Aが自動的に読み込まれることで、欠陥13aに対応したレーザ照射領域や加工条件が自動的に設定され、レーザリペア装置の修正手順確認部20に設けられた表示用ディスプレイに映し出される。
またこの時、同時にその他の優先順位の低い修正手順ファイル(加工設定ファイル)を閲覧、選択することも可能である。そして、オペレータは、その設定条件を表示用ディスプレイで確認する。例えばこの時点で、加工照射エリアが基板アライメントの誤差等によりずれているならば、オフセットを行い、加工照射エリアを正確な位置に移動することも可能である。
このようにして製造を行うことにより、最終的にディスプレイ装置の画素に対応する、多数2次元マトリクス状に設けられた所望の配線部2を有する配線基板1を製造する。
この成功率は、対象となる配線基板の種類や発生しうる欠陥、ならびに分類される有限数の領域の数などによって若干変動するおそれがあるものの、欠陥と領域の位置関係に対する修正手順に反映可能なデータベースの蓄積によって、配線基板及びディスプレイ装置の生産性の向上(タクトタイムの短縮)がより確実になされるものと考えられる。
本実施形態に係る製造方法によって光学検査工程を経た1ロット20枚のTFT基板の修正を、レーザリペアにより行ったところ、基板1枚平均5箇所、基板20枚で全100箇所の欠陥において、自動分類が成功した90箇所の欠陥を修正するのに要した時間は15分であった。自動分類が出来なかった10箇所の欠陥において、オペレータがマニュアルで加工条件を設定し、レーザリペアで欠陥修正を行ったところ、要した時間は10分であったため、総時間は26分となった。
以上の結果より、本実施形態に係る配線基板の製造方法によって、レーザリペア工程におけるタクトタイムが、従来の101分から26分と、約4分の1に短縮することが確認できた(表2参照)。
Claims (6)
- 基板上に、複数の配線による配線部を多数形成する配線部形成工程と、
前記配線部形成工程で形成した多数の配線部のうち、欠陥が生じた欠陥配線部を、光学的な観察手段によって検出する光学検査工程と、
前記光学検査工程で検出された欠陥配線部に対し、欠陥の修正を行う欠陥修正工程とを有し、
前記配線部に関する等価回路に基づいて、予め前記欠陥配線部を複数の領域に分割し、
前記光学検査工程において、前記欠陥の検出位置と前記領域との対応を判断し、
前記欠陥修正工程において、予めデータベースに蓄積された欠陥修正手順を、前記欠陥と、前記欠陥が形成された前記領域とから、選択的に読み出し、前記修正を行う
配線基板の製造方法。 - 前記欠陥配線部の領域の分割は、レーザ光照射に対する耐性の高さに応じて規定する請求項1に記載の配線基板の製造方法。
- 前記欠陥配線部の領域を、少なくとも、高エネルギーレーザ光により修正可能な領域と、低エネルギーレーザ光により修正可能な領域と、に分割する請求項2に記載の配線基板の製造方法。
- 配線基板を有するディスプレイ装置の製造方法であって、
前記配線基板を、
基板上に、複数の配線による配線部を多数形成する配線部形成工程と、
前記配線部形成工程で形成した多数の配線部のうち、欠陥が生じた欠陥配線部を、光学的な観察手段によって検出する光学検査工程と、
前記光学検査工程で検出された欠陥配線部に対し、欠陥の修正を行う欠陥修正工程とを有し、
前記配線部に関する等価回路に基づいて、予め前記欠陥配線部を複数の領域に分割し、
前記光学検査工程において、前記欠陥の検出位置と前記領域との対応を判断し、
前記欠陥修正工程において、予めデータベースに蓄積された欠陥修正手順を、前記欠陥と、前記欠陥が形成された前記領域とから、選択的に読み出し、前記修正を行う
ディスプレイ装置の製造方法。 - 前記配線部を構成する複数の配線のうち、少なくとも1つが両側駆動配線である請求項4に記載のディスプレイ装置の製造方法。
- 前記ディスプレイ装置が、有機ELディスプレイである請求項4に記載のディスプレイ装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005314967A JP4736717B2 (ja) | 2005-10-28 | 2005-10-28 | 配線基板の製造方法、及びディスプレイ装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005314967A JP4736717B2 (ja) | 2005-10-28 | 2005-10-28 | 配線基板の製造方法、及びディスプレイ装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007123616A JP2007123616A (ja) | 2007-05-17 |
JP4736717B2 true JP4736717B2 (ja) | 2011-07-27 |
Family
ID=38147117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005314967A Expired - Fee Related JP4736717B2 (ja) | 2005-10-28 | 2005-10-28 | 配線基板の製造方法、及びディスプレイ装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4736717B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007163892A (ja) * | 2005-12-14 | 2007-06-28 | Sony Corp | 欠陥修正装置及び欠陥修正方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4724742B2 (ja) | 2008-01-09 | 2011-07-13 | 日東電工株式会社 | 光学表示装置の製造システムおよび光学表示装置の製造方法 |
JP5640328B2 (ja) * | 2009-05-20 | 2014-12-17 | ソニー株式会社 | 欠陥修正装置及び欠陥修正方法 |
WO2012117656A1 (ja) | 2011-03-02 | 2012-09-07 | パナソニック株式会社 | 有機elパネルおよびその製造方法 |
CN108184313B (zh) * | 2017-12-29 | 2020-06-23 | 东莞市天晖电子材料科技有限公司 | 真盲孔线路板制作工艺 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005221974A (ja) * | 2004-02-09 | 2005-08-18 | Laserfront Technologies Inc | 欠陥の修正装置及びその修正方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786722A (ja) * | 1993-09-14 | 1995-03-31 | Hitachi Ltd | パターン欠陥自動修正装置 |
JP3361945B2 (ja) * | 1996-12-19 | 2003-01-07 | 株式会社日立製作所 | 平面ディスプレイパネルの製造方法およびプラズマディスプレイパネルの製造方法 |
JP2003233329A (ja) * | 2002-02-07 | 2003-08-22 | Toshiba Corp | 表示装置のリペア方法 |
JP2005072461A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 |
-
2005
- 2005-10-28 JP JP2005314967A patent/JP4736717B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005221974A (ja) * | 2004-02-09 | 2005-08-18 | Laserfront Technologies Inc | 欠陥の修正装置及びその修正方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007163892A (ja) * | 2005-12-14 | 2007-06-28 | Sony Corp | 欠陥修正装置及び欠陥修正方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007123616A (ja) | 2007-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4940941B2 (ja) | 欠陥修正装置及び欠陥修正方法 | |
JP5110894B2 (ja) | 欠陥修正装置、配線基板の製造方法、ディスプレイ装置の製造方法 | |
JP4374552B2 (ja) | 基板の製造方法および基板製造システム、並びに表示装置の製造方法 | |
JP4736717B2 (ja) | 配線基板の製造方法、及びディスプレイ装置の製造方法 | |
KR100915418B1 (ko) | 웨이퍼 마킹 방법, 불량 다이의 마킹 방법, 웨이퍼 정렬방법 및 웨이퍼 검사 방법 | |
JP5193112B2 (ja) | 半導体ウエーハ外観検査装置の検査条件データ生成方法及び検査システム | |
TW201511161A (zh) | 自動檢驗從膜片架正確移除晶粒之系統及其方法 | |
JP5114943B2 (ja) | 欠陥修正装置及び欠陥修正方法 | |
JP2012063725A (ja) | 欠陥修正装置及び欠陥修正方法 | |
CN101925977B (zh) | 修复光掩模的装置及方法 | |
JP4956984B2 (ja) | 欠陥修正装置及び欠陥修正方法 | |
JP2012146529A (ja) | 薄膜表示素子の検査修正方法及び検査修正装置 | |
JP4784372B2 (ja) | 配線基板の製造方法、ディスプレイ装置の製造方法、及び配線基板の製造装置 | |
JP2012168539A (ja) | 欠陥修正装置 | |
JP5015552B2 (ja) | パターン修正装置 | |
JP3696426B2 (ja) | パターン欠陥修正装置 | |
JP2009264865A (ja) | フラットパネルディスプレイの欠陥検査装置およびその方法 | |
JP4940679B2 (ja) | 欠陥修正手法の表示方法及び欠陥修正装置 | |
JP2009014665A (ja) | 微細パターン観察装置およびそれを用いた微細パターン修正装置 | |
JP2005221974A (ja) | 欠陥の修正装置及びその修正方法 | |
JP2008014650A (ja) | 表面欠陥検査装置 | |
JP5495875B2 (ja) | レーザ加工方法、及び、レーザ加工装置 | |
JPH0735701A (ja) | パターン目視検査装置 | |
KR20050065823A (ko) | 액정표시소자용 리페어 장치 | |
JP2004045039A (ja) | 検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |