JP4736717B2 - 配線基板の製造方法、及びディスプレイ装置の製造方法 - Google Patents

配線基板の製造方法、及びディスプレイ装置の製造方法 Download PDF

Info

Publication number
JP4736717B2
JP4736717B2 JP2005314967A JP2005314967A JP4736717B2 JP 4736717 B2 JP4736717 B2 JP 4736717B2 JP 2005314967 A JP2005314967 A JP 2005314967A JP 2005314967 A JP2005314967 A JP 2005314967A JP 4736717 B2 JP4736717 B2 JP 4736717B2
Authority
JP
Japan
Prior art keywords
wiring
defect
manufacturing
region
defective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005314967A
Other languages
English (en)
Other versions
JP2007123616A (ja
Inventor
亮 輿石
英雄 川部
暢彦 向井
亜希子 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005314967A priority Critical patent/JP4736717B2/ja
Publication of JP2007123616A publication Critical patent/JP2007123616A/ja
Application granted granted Critical
Publication of JP4736717B2 publication Critical patent/JP4736717B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、基板上に多数の配線部が形成された配線基板の製造方法と、この配線基板を有するディスプレイ装置の製造方法に関する。
有機EL(Electro Luminescence;エレクトロルミネッセンス)ディスプレイや液晶ディスプレイなどのディスプレイ装置、所謂FPD(Flat Panel Display)の製造においては、その駆動用の配線基板となる所謂TFT(Thin Film Transistor)基板に生じる欠陥により歩留まりが低下することが問題となっている。
このような欠陥を修正する手法としては、例えばレーザ光照射(レーザリペア)による短絡箇所の切断や、レーザCVD(Chemical Vapor Deposition;化学気相成長)法による断線箇所の結線などが挙げられるが、近年のディスプレイ面の大型化に伴う欠陥箇所の増加により、これらの手法による欠陥修正工程が必須となっている。
特に、有機ELディスプレイ用のTFT基板の場合には、各画素に対応する配線部内に、信号配線や走査配線のみならず複数の電位供給配線が存在する為、画素内の配線密度の増大化や画素構造の複雑化が著しい。
このようなディスプレイ装置の製造においては、他のディスプレイ(液晶ディスプレイなど)のTFT基板と比較して、欠陥の発生態様とこれに対する修正手順(パターン)の選択肢が増加することや、1つの欠陥の修正のために何回ものレーザ光照射を行う必要が生じてレーザ光の照射条件決定までに要する時間が長くなるなどの問題が発生している。
その結果、ディスプレイ装置の製造においては、欠陥修正工程を担う作業者が、欠陥の修正に際して、欠陥修正手法の選定と修正手法の設定(レーザ光照射の条件決定など)に多くの時間を割かざるを得ず、タクトタイムが長大化してしまう。
タクトタイムの長大化は、欠陥修正工程の作業速度の、配線基板やディスプレイ装置の製造ライン全体に求められる量産速度に対する遅れを生じることから、目的とする製品の出荷ペースを直接的に低下させてしまう。
このタクトタイム長大化の問題には、通常、パネル製造ラインに複数台の欠陥修正装置(レーザリペア機など)を購入設置し、各欠陥修正装置を担当する作業者を増員するという対処がなされている。
しかしながら、このような対処では、欠陥修正装置や作業者数の増加により、装置コストや作業者の工数費が膨らみ、利益が著しく低下するという深刻な問題が発生してしまう。
これに対し、基準となる本来の配線部の画像情報と、欠陥配線部の画像情報とに基づいて、欠陥修正用の治具が選択される構成を有する欠陥修正装置が提案されている(例えば特許文献1参照)。
特開2000-208902号公報
しかしながら、この特許文献1に記載された手法によって欠陥修正工程を行う場合、基準となる本来の配線部の画像情報を、生じうる全ての欠陥発生態様を想定して際限なく登録する必要が生じてしまう。
また、例えば同一の配線に接して生じている欠陥や、配線部内で略同位置に生じている欠陥の修正においても、周囲に位置している部材の種類や有無に応じてそれぞれ異なる修正手順を選定することが必要となる。例えば、レーザ光照射による短絡箇所の切断を検討する場合、熱拡散によって周囲の薄膜トランジスタ(TFT)等に変質が生じることを回避する必要がある。しかし、特許文献1に記載された手法による欠陥修正では、欠陥の周囲の部材については作業者が考慮しなければならず、更に類似の発生態様を有する欠陥に対しても考慮が毎回必要となるため、タクトタイムを充分に短縮させることは難しい。
特に、有機ELディスプレイのように配線部(画素)を構成する配線の種類や配置が他のディスプレイ装置に比して複雑な場合とか、配線の両端に電源が接続されている電位供給配線などの両側駆動の配線が他の片側駆動配線と混在して配線部を構成している場合などには、欠陥に対する修正手順の選択肢が極端に増大し、これに伴って適切な修正手順を選びとることも困難となる。
本発明は、このような問題に鑑みてなされたものであって、その目的は、欠陥修正工程の作業効率向上ならびにタクトタイムの短縮を目的とする。
本発明に係る配線基板の製造方法は、基板上に、複数の配線による配線部を多数形成する配線部形成工程と、前記配線部形成工程で形成した多数の配線部のうち、欠陥が生じた欠陥配線部を、光学的な観察手段によって検出する光学検査工程と、前記光学検査工程で検出された欠陥配線部に対し、欠陥の修正を行う欠陥修正工程とを有し、前記配線部に関する等価回路に基づいて、予め前記欠陥配線部を複数の領域に分割し、前記光学検査工程において、前記欠陥の検出位置と前記領域との対応を判断し、前記欠陥修正工程において、予めデータベースに蓄積された欠陥修正手順を、前記欠陥と、前記欠陥が形成された前記領域とから、選択的に読み出し、前記修正を行うことを特徴とする。
この製造方法においては、欠陥発生態様を、配線部を構成する有限数の領域に応じてパターン化する。
本発明に係るディスプレイ装置の製造方法は、配線基板を有するディスプレイ装置の製造方法であって、前記配線基板を、基板上に、複数の配線による配線部を多数形成する配線部形成工程と、前記配線部形成工程で形成した多数の配線部のうち、欠陥が生じた欠陥配線部を、光学的な観察手段によって検出する光学検査工程と、前記光学検査工程で検出された欠陥配線部に対し、欠陥の修正を行う欠陥修正工程とを有し、前記配線部に関する等価回路に基づいて、予め前記欠陥配線部を複数の領域に分割し、前記光学検査工程において、前記欠陥の検出位置と前記領域との対応を判断し、前記欠陥修正工程において、予めデータベースに蓄積された欠陥修正手順を、前記欠陥と、前記欠陥が形成された前記領域とから、選択的に読み出し、前記修正を行うことを特徴とする。
この製造方法においては、配線基板の画素に対応する配線部において、欠陥発生態様を、配線部を構成する有限数の領域に応じてパターン化する。
本発明に係る配線基板の製造方法によれば、配線部形成工程と、欠陥が生じた欠陥配線部を検出する光学検査工程と、欠陥配線部の欠陥の修正を行う欠陥修正工程とを有し、欠陥修正工程において、予めデータベースに蓄積された欠陥修正手順を、欠陥と、前記配線部を構成する有限数の領域との位置関係に対応して選択的に読み出して前記修正を行うことから、欠陥修正手順を、配線部を構成する有限数の領域に応じてパターン化して、修正手順の選定の簡略化による作業効率向上ならびにタクトタイムの短縮が可能となる。
本発明に係るディスプレイ装置の製造方法によれば、装置を構成する配線基板を、配線部形成工程と、欠陥配線部を検出する光学検査工程と、欠陥配線部に対する欠陥修正を行う欠陥修正工程とを有し、前記欠陥修正工程において、予めデータベースに蓄積された欠陥修正手順を、前記光学検査工程で検出された欠陥と前記配線部を構成する有限数の領域との位置関係に対応して選択的に読み出して前記修正を行うことから、ディスプレイ装置全体の製造におけるタクトタイム短縮が可能となる。
以下、図面を参照して本発明の実施の形態を説明する。
本実施形態では、目的とする配線基板がディスプレイ装置を構成する場合について、つまり配線基板を構成する多数の配線部をディスプレイ装置の画素に対応して2次元マトリクス状に多数形成する場合について、説明を行う。
図1に、本実施形態に係る配線基板の製造方法の、一例のフローチャート(模式図)を示す。
本実施形態においては、まず、基板上に、走査配線と、層間絶縁膜と、信号配線及び電位供給配線とを、目的とする配線部の主要構成として積層形成することによって、配線部形成工程を行う。
続いて、図2の模式図に示すように、最終的な配線基板1を構成する共通の基板3に対し、多数の配線部2を光学的に観察して欠陥配線部2aを検出する光学検査工程を行う。この光学検査工程においては、欠陥配線部2aに対する撮像によって、欠陥配線部2aの存在のみならず、欠陥(異物など)及びその位置をはじめとする所謂パターン欠陥分類情報のほか、欠陥のサイズや種類(材料な状態など)をも特定する。
続いて、後述するように、予めデータベースに蓄積された欠陥修正手順(レシピ)を、光学検査工程で検出された欠陥と、目的とする所定の配線部を構成する有限数(特定の複数)の領域との位置関係に対応して選択的に読み出して、選択された適切な欠陥修正手順によって、欠陥配線部を修正する欠陥修正工程を行い、所望の配線基板を製造するものである。
本実施形態における、目的とする所定の配線部2の概略構成を、図3Aに示す。
この配線部2は、基板3上に走査配線(破線図示)4が設けられ、この走査配線4上に、層間絶縁膜5を介して、信号配線6,電流供給配線7,グラウンド電極8が、走査配線4とは直交する方向に主として延在して配置されている。
信号配線6は、グラウンド電極8からに連結されたキャパシタ12に対し、第1TFT素子7のゲートを介して対向する構成とされ、更にキャパシタ12は、電流供給配線7がソースとなる第2のTFT素子10のゲートとして設けられている。電流供給配線7に対して第2のTFT素子10を介して対抗する配線は、発光部となる有機EL素子(図示せず)のアノード電極11に連結されている。
この目的とする配線部2における動作は、走査配線4をa1、信号配線6をb1、電位供給配線7をb2、グラウンド配線8をb3、第1及び第2のTFT素子9及び10をTr1及びTr2、アノード電極11を有する発光部をEL、キャパシタ12をcとすると、とすると、図3Bに示す等価回路図に沿ってなされる。
すなわち、電位供給配線b2には常時電流が供給されており、走査配線a1に走査パルスが印加されかつ信号配線b1に所要の信号が供給されると、第1のTFT素子Tr1がオン状態になり、容量cに所要の信号が書き込まれる。この書き込まれた信号に基づいて第2のTFT素子Tr2がオン状態になり、信号量に応じた電流が電位供給配線b2を通して発光部ELに供給され、発光部ELにおける発光表示がなされる。
本実施形態に係る配線基板の製造方法においては、この目的とする配線部を構成する有限数(本例では4つ)の領域のうちのどの領域で欠陥が生じているかに応じて、つまり光学検査工程で検出された欠陥の位置に応じて、前述した欠陥修正工程でデータベースから読み出す欠陥配線部2の修正手順(レシピ)を大別する。
図4に欠陥配線部2aの一例の構成を示すように、第1領域14及び第2領域15には熱拡散によって変質する部材が存在しないことから、例えば異物などによる短絡箇所にレーザ光を直接照射して完全修正を行うことが可能な領域である。ただし、第1領域14は直下に走査配線4が存在するため、その直上ではレーザ光照射を控えるべき領域であり、第2領域15は下層に走査配線が存在しないため、例えばより高いエネルギーでレーザ光の照射を行うことが可能な領域となる。
これに対し、第3領域16及び第4領域17は、TFT素子ややキャパシタなどの部材が存在する領域であり、これらに新たな欠陥や変質が生じたりすると、修復が略不可能となる領域である。更に、第3領域16では下層に走査配線が存在するため、この第3領域16は、可能な限り直接的な修正加工を避け、やむを得ない場合にも低いエネルギーでレーザ光照射を行うなどの配慮が必要となる領域となる。
すなわち、本実施形態に係る配線基板の製造方法においては、少なくとも光学検査工程に先立って、前述した本来の等価回路に基づいて配線部2を有限数の領域に分類することによって、欠陥配線部2aに対しても光学検査工程において、図4に示すように、第1領域14〜第4領域17の中のどの領域に欠陥(異物)13aが生じているかを判定することが可能となる。
なお、このように配線部2を有限数の領域に分類することは、予めデータベースに欠陥修正手順を蓄積(記録)する最初の段階で、つまり配線部形成工程に先立って行うことが、生産における垂直立ち上げ(迅速な量産化)などを可能とする上で、より好ましいと考えられる。
また、本実施形態に係る配線基板の製造方法においては、光学検査工程において欠陥の有無のみならずその位置やサイズ及び種類を特定するものであるが、欠陥の位置を特定する具体的な手法としては、図5に示すように、画素に対応する配線部の一角を座標始点(0,0)とし、(X,Y)の位置にある欠陥の座標系情報を(x1,y1)として特定する手法が挙げられる。また、欠陥のサイズや種類を特定する具体的な手法としては、欠陥部における反射率や明暗等の物理的特性の、所定の構成における場合との差を検出する手法が挙げられる。
このようにして得た欠陥の位置及び座標系,サイズ,種類を、例えば〔表1〕に示すようなデータとして記録・保存する。
Figure 0004736717
本実施形態に係る配線基板の製造方法においては、これに続く欠陥修正工程で、データベースに蓄積された修正手順や、光学検査工程で検出された、欠陥13aが第1領域に位置していることや欠陥のサイズ(規模)及び種類などの情報に基づいて、図6に示すように、本例においては修正手順(レシピ)としてA1を選択して読み出し、修正を行う。
より詳細には、この欠陥は第1領域14に分類され、かつ光学検査工程における撮像情報より得られた欠陥位置により、つまり欠陥と有限数領域との位置関係により、図7A〜Cに示すような第1領域14において生じうる異物付着位置に応じた修正手順パターンA1〜C1(図4参照)のなかから、欠陥サイズや欠陥種類について問題ないことを確認して最適なA1のパターンが選択され、読み出される。
すなわちここで、図7Cに示したパターンは、図4に示した欠陥発生態様とは画素座標系が異なっており、グラウンド電極8と信号配線6が短絡している欠陥である。また、図7Bに示したパターンは、図4に示した欠陥発生態様に比して、画素座標系は一致するものの欠陥サイズが大きく、電流供給配線7,グラウンド電極8,信号配線6が短絡しているため、やはり異なる。したがって、最適な欠陥修正手順は、画素座標系の一致および欠陥サイズの一致による、図7Aに示したパターンに対する修正手順と判断される。
本例において、修正手順パターンA1は、欠陥の直下に走査配線4が存在する為、両側駆動の電位供給配線7の上下部をレーザで切断し、電位供給配線とグラウンド電極を分断させることにより、完全修正を行うものとなる。
このようにして、本実施形態に係る配線基板の製造方法においては、図4に示した、グラウンド電極8と隣接配線部の電位供給配線7aとに渡って生じた異物による欠陥を、グラウンド電極8を一部、走査配線4の直上を避けて2箇所レーザエッチング除去することにより、図7Aに示すように、短絡箇所による欠陥を回避して修正を行うことが可能となることから、最終的に得るディスプレイ装置全体の非点灯や所謂滅線の発生を回避することができる。
すなわち本例では、図3Bに示したように、走査配線4は片側(左側)からの駆動のみであり、信号配線6も片側(上側)からだけの駆動であり、両者とも片側駆動であるのに対して、グラウンド電極8、や有機ELディスプレイ用の配線基板に特有の電位供給配線9は、データ供給型の配線でなく共通電極である為、上下からの両側駆動となっており、一部を切断しても通常駆動が可能となる。これにより、最終的に得るディスプレイ装置においては、所謂滅線の発生が確実に回避されるものである。
本実施形態に係る配線基板の製造方法によれば、このような配線などに関する情報をも、分類された有限数の領域と欠陥との少なくとも一方の情報として記録したデータベースを構築することにより、位置関係に対応して選択される欠陥修正手順の読み込みによって自動化することができ、人為的に区別を行う煩雑さを回避することが可能となる。
なお、データベースからの修正手順読み出しの際に、A1〜C1の中に該当する欠陥修正パターンがない場合は、最も優先度の高い、例えば使用頻度の高いパターンが自動的に選択される。
また、対象となる欠陥に対して、適した加工設定ファイル(修正手順パターン)がない場合は、オペレータがマニュアルでレーザ加工条件を設定することが可能であり、更にデータベースとしてその設定ファイルを追加することもできる。
本実施形態に係る製造方法におけるような、修正対象となる欠陥配線部2aを、等価回路を基に複数の領域に分類する利点について説明する。
例えば図8A及び図8Bに示すように、第3領域16及び第4領域17のトランジスタ部に発生した欠陥については、トランジスタ部上に発生している為、完全修正は不可能であり、線欠陥や輝点の発生を防ぐにはこの欠陥配線部2aと他の配線部2とを電気的に分離して、この欠陥配線部の滅点化にとどめることになる。そのため、これらの修正方法は、それぞれ、第2のTFT素子10につながる走査配線4及び電位供給配線7の切断を含む修正手順にパターン化される必要がある。
このように、本実施形態に係る配線基板の製造方法によれば、詳細な欠陥発生位置でなく、トランジスタ部全般に発生した欠陥に対して、特定の欠陥修正手順を対応させる(紐付ける)ことが可能となるため、発生しうる無限に近い修正パターンのデータを用意することなく、比較的少ない修正パターンのデータによってデータベースを構築するだけで対応することが可能となり、修正手順の簡略化や自動化によるタクトタイムの短縮や、工数費などの低減が、容易かつ確実に可能となる。
更に、修正パタ―ンが少ないことによって、データベース化するデータ量も少量で済むため、目的とする配線部や画素のパターン(配置構成)が変更された場合においても、量産の垂直立ち上げが容易となる。
<実施例>
本発明の実施例について説明する。
図9は、前述の実施形態で説明した配線基板の製造方法を実施するのに好適な、欠陥修正装置の一例の構成を示す模式図である。
本実施例における欠陥修正装置18は、予め欠陥修正手順が蓄積されたデータベース19と、このデータベース19が選択した欠陥修正手順を作業者(オペレータ)が確認するとともに必要に応じて作業手順の変更を行う修正手順確認部20と、少なくとも光学検査工程及び欠陥修正工程を行う加工装置21とを有する。
図10A及び図10Bは、それぞれ、本実施例における加工装置21の概略構成図と、この加工装置21を構成する局所排気装置24の概略断面図を示す。
なお、本実施形態に係る加工装置21は所謂レーザリペア装置であるが、CVD法などの配線修正手法を行える構成とすることも可能であり、本例に限られるものではない。
本実施形態において、加工装置21は、少なくとも図10Aに示すように、パルスレーザ光源部22と、レーザ光による主たる被照射部(加工部)となる局所排気部23を規定する局所排気装置24と、局所排気装置24と共通のチャンバー内に設けられ、かつ被加工基板(配線基板;本実施形態においてはアクティブマトリクス型のTFT素子を含む配線基板)26の配置部となる支持台25とを有する。
局所排気装置24には、圧縮した窒素を支持台25に向けて噴射することによって局所排気装置24を静圧浮上させる圧縮ガス供給手段29と、支持台25に向けて噴射された圧縮ガスをリング状の排気流路(吸引溝)35から排気する排気手段30と、局所排気部33にパージガス流路36からパージガスを供給するパージガス供給手段31と、局所排気部33におけるレーザCVDの原料ガスとなる材料ガスを流路37から供給する供給手段32とが設けられる。
圧縮ガス供給手段31からの圧縮ガスは、供給路及び通気孔を構成するリング状の圧縮ガス供給路34及びその開口部に配置された多孔質通気膜33により、局所排気装置24に対向する支持台25に向けて出射され、所謂静圧浮上パッド構成による浮上がなされる。
一方、局所排気部3は、図10Bに示すように、排気流路35の端部を構成する吸引溝によって囲まれた領域内で、透明窓38と配線基26の配置部との間に規定される。この局所排気部23は、局所排気装置24内の透明窓38から支持台25上に載置された配線基板26までの間で、吸引溝35が形成する同心環に比して内側に、略円筒状空間として形成されると考えられる。
また、局所排気部23には主に、材料ガス供給手段32による原料ガスのほか、パージガス供給手段31によるパージガスが導入され、このパージガスを導入する圧力、速度、位置、角度等を選定することにより、透明窓38の表面における、配線基板26で除去された材料の飛散に伴う付着を抑制することなどが可能となる。
次に、このような加工装置21を有する欠陥修正装置18を用いて行う、配線基板の製造方法の例を説明する。
まず、図11に示す欠陥13aを選択して、XYステージを、レーザの照射位置が修正手順ファイル(加工設定ファイル)1Aに適した位置となるように移動する。そして、この欠陥に対応するリペア加工設定ファイル1Aが自動的に読み込まれることで、欠陥13aに対応したレーザ照射領域や加工条件が自動的に設定され、レーザリペア装置の修正手順確認部20に設けられた表示用ディスプレイに映し出される。
またこの時、同時にその他の優先順位の低い修正手順ファイル(加工設定ファイル)を閲覧、選択することも可能である。そして、オペレータは、その設定条件を表示用ディスプレイで確認する。例えばこの時点で、加工照射エリアが基板アライメントの誤差等によりずれているならば、オフセットを行い、加工照射エリアを正確な位置に移動することも可能である。
欠陥修正手順を選定した後、修正手順確認部20に設けられた実行ボタンを押すなどの操作により、欠陥配線部2aに対する修正を行う。
このようにして製造を行うことにより、最終的にディスプレイ装置の画素に対応する、多数2次元マトリクス状に設けられた所望の配線部2を有する配線基板1を製造する。
図12に、本実施形態に係る配線基板の製造方法によって、配線基板10枚ごとの製造における、欠陥に対して適切な修正手順が選択された分類成功率を示したグラフである。最初のロット番号1においては、この時点で蓄積されているデータベースが少ないため、分類成功率10%以下であったが、データベースを蓄積することで、導入後半のロット番号8、9、10では、安定して90%以上の分類成功率を達成することが確認できた。
この成功率は、対象となる配線基板の種類や発生しうる欠陥、ならびに分類される有限数の領域の数などによって若干変動するおそれがあるものの、欠陥と領域の位置関係に対する修正手順に反映可能なデータベースの蓄積によって、配線基板及びディスプレイ装置の生産性の向上(タクトタイムの短縮)がより確実になされるものと考えられる。
次に、タクトタイムの短縮について、より具体的に検討した結果について説明する。
本実施形態に係る製造方法によって光学検査工程を経た1ロット20枚のTFT基板の修正を、レーザリペアにより行ったところ、基板1枚平均5箇所、基板20枚で全100箇所の欠陥において、自動分類が成功した90箇所の欠陥を修正するのに要した時間は15分であった。自動分類が出来なかった10箇所の欠陥において、オペレータがマニュアルで加工条件を設定し、レーザリペアで欠陥修正を行ったところ、要した時間は10分であったため、総時間は26分となった。
これに対し、本実施形態に係る製造方法によることなく、オペレータによるマニュアルリペアにてレーザリペア工程を進めたところ、オペレータが表示ディスプレイで初めて欠陥を見て、欠陥修正方法を検討判断し、欠陥に対応したレーザ加工設定(照射条件決定)を行い、レーザ照射をすることによって欠陥修正を行ったために、1欠陥に対する所要時間は平均1分程度であり、1ロットあたり100個の欠陥を修正するのに費やした時間は、約101分であった。
以上の結果より、本実施形態に係る配線基板の製造方法によって、レーザリペア工程におけるタクトタイムが、従来の101分から26分と、約4分の1に短縮することが確認できた(表2参照)。
Figure 0004736717
以上、本発明に係る配線基板の製造方法の実施形態及び実施例を、配線基板がディスプレイ装置を構成する場合について説明したように、本発明によれば、特許文献1に記載された手法におけるような、画像情報等を際限なく登録する必要の生じることを回避でき、欠陥配線部に関する有限数の領域への分類による、(欠陥配線部か否かの)判定の精度向上及び簡潔化によって、タクトタイムの短縮が可能となる。
また、例えば同一の配線に接して生じている欠陥や、配線部内で略同位置に生じている欠陥の修正においても、周囲に位置している部材の種類や有無に応じて異なる修正手順を選定することが、オペレータ(作業者)への負担を軽減しながら、つまり作業効率の向上とともに可能となる。これは特に、本実施形態におけるよりも複雑な配線パターンを有する場合の欠陥配線部についても、前述したように等価回路に基づいて有限数の領域への分類を施して修正を行うようにすることによって、より顕著に改善がなされると考えられる。
なお、以上の説明で挙げた使用材料及びその量、処理時間及び寸法などの数値的条件は好適例に過ぎず、説明に用いた各図における寸法形状及び配置関係も概略的なものである。すなわち、本発明は、この実施の形態に限られるものではない。
例えば、有限数の領域の数は、分類することによって欠陥のパターンを適切に把握することが可能となる特定の複数であれば良く、本例におけるように、単に複数本の配線のみが設けられただけの領域と、配線とTFT素子や層間絶縁膜を隔てて存在する他の配線との(各々の形状のみならず)配置関係を考慮する必要のある領域とに分類する場合をはじめとして、目的に応じた領域分類が可能であるなど、本発明は種々の変形及び変更をなされうる。
本発明に係る配線基板の製造方法の一例を示すフローチャートである。 本発明に係る配線基板の製造方法の説明に供する模式図である。 A,B それぞれ、本発明に係る配線基板の製造方法の一例の説明に供する、欠陥配線部の概略構成図、及びその等価回路図である。 本発明に係る配線基板の製造方法の一例の説明に供する、配線部の概略構成図である。 本発明に係る配線基板の製造方法における、欠陥配線部の座標系情報の説明に供する模式図である。 本発明に係る配線基板の製造方法の一例における、欠陥手順の読み出しの説明に供するフローチャートである。 A〜C それぞれ、本発明に係る配線基板の製造方法の一例の説明に供する、欠陥配線部の概略構成図である。 A,B それぞれ、本発明に係る配線基板の製造方法の一例の説明に供する、欠陥配線部の概略構成図である。 本発明に係る配線基板の製造方法を実施するのに好適な欠陥修正装置の一例の構成を示す模式図である。 A,B それぞれ、本発明に係る配線基板の製造方法の一例において用いる、欠陥修正装置を構成する加工装置の概略構成図と、この加工装置を構成する局所排気装置の概略断面図である。 ディスプレイ装置を構成する配線基板の、配線部の概略構成図である。 本発明に係る配線基板の製造方法の一例における、自動分類率の説明に供する模式図である。
符号の説明
1・・・配線基板、2・・・配線部(単位画素)2a・・・欠陥配線部、3・・・基板、4・・・走査配線、5・・・層間絶縁膜、6・・・信号配線、7・・・電流供給配線、7a・・・電流供給配線、8・・・グラウンド電極、9・・・第1のTFT素子、10・・・第2のTFT素子、11・・・アノード電極、12・・・キャパシタ、13a〜13e・・・異物、14・・・第1領域、15・・・第2領域、16・・・第3領域、17・・・第4領域、18・・・欠陥修正装置、19・・・データベース、20・・・修正手順確認部、21・・・加工装置、22・・・パルスレーザ光源部、23・・・局所排気部、24・・・局所排気装置、25・・・支持台、26・・・配線基板(被加工基板)、27・・・ミラー、28・・・レンズ、29・・・圧縮ガス供給手段、30・・・排気手段、31・・・パージガス供給手段、32・・・材料ガス供給手段、33・・・多孔質通気膜、34・・・圧縮ガス供給路、35・・・排気流路(吸引溝)、36・・・パージガス流路、37・・・材料ガス流路、38・・・透明窓、39・・・透過孔

Claims (6)

  1. 基板上に、複数の配線による配線部を多数形成する配線部形成工程と、
    前記配線部形成工程で形成した多数の配線部のうち、欠陥が生じた欠陥配線部を、光学的な観察手段によって検出する光学検査工程と、
    前記光学検査工程で検出された欠陥配線部に対し、欠陥の修正を行う欠陥修正工程とを有し、
    前記配線部に関する等価回路に基づいて、予め前記欠陥配線部を複数の領域に分割し、
    前記光学検査工程において、前記欠陥の検出位置と前記領域との対応を判断し、
    前記欠陥修正工程において、予めデータベースに蓄積された欠陥修正手順を、前記欠陥と、前記欠陥が形成された前記領域とから、選択的に読み出し、前記修正を行
    線基板の製造方法。
  2. 前記欠陥配線部の領域の分割は、レーザ光照射に対する耐性の高さに応じて規定する請求項1に記載の配線基板の製造方法。
  3. 前記欠陥配線部の領域を、少なくとも、高エネルギーレーザ光により修正可能な領域と、低エネルギーレーザ光により修正可能な領域と、に分割する請求項2に記載の配線基板の製造方法。
  4. 配線基板を有するディスプレイ装置の製造方法であって、
    前記配線基板を、
    基板上に、複数の配線による配線部を多数形成する配線部形成工程と、
    前記配線部形成工程で形成した多数の配線部のうち、欠陥が生じた欠陥配線部を、光学的な観察手段によって検出する光学検査工程と、
    前記光学検査工程で検出された欠陥配線部に対し、欠陥の修正を行う欠陥修正工程とを有し、
    前記配線部に関する等価回路に基づいて、予め前記欠陥配線部を複数の領域に分割し、
    前記光学検査工程において、前記欠陥の検出位置と前記領域との対応を判断し、
    前記欠陥修正工程において、予めデータベースに蓄積された欠陥修正手順を、前記欠陥と、前記欠陥が形成された前記領域とから、選択的に読み出し、前記修正を行
    ィスプレイ装置の製造方法。
  5. 前記配線部を構成する複数の配線のうち、少なくとも1つが両側駆動配線である請求項4に記載のディスプレイ装置の製造方法。
  6. 前記ディスプレイ装置が、有機ELディスプレイである請求項4に記載のディスプレイ装置の製造方法。
JP2005314967A 2005-10-28 2005-10-28 配線基板の製造方法、及びディスプレイ装置の製造方法 Expired - Fee Related JP4736717B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005314967A JP4736717B2 (ja) 2005-10-28 2005-10-28 配線基板の製造方法、及びディスプレイ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005314967A JP4736717B2 (ja) 2005-10-28 2005-10-28 配線基板の製造方法、及びディスプレイ装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007123616A JP2007123616A (ja) 2007-05-17
JP4736717B2 true JP4736717B2 (ja) 2011-07-27

Family

ID=38147117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005314967A Expired - Fee Related JP4736717B2 (ja) 2005-10-28 2005-10-28 配線基板の製造方法、及びディスプレイ装置の製造方法

Country Status (1)

Country Link
JP (1) JP4736717B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007163892A (ja) * 2005-12-14 2007-06-28 Sony Corp 欠陥修正装置及び欠陥修正方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4724742B2 (ja) 2008-01-09 2011-07-13 日東電工株式会社 光学表示装置の製造システムおよび光学表示装置の製造方法
JP5640328B2 (ja) * 2009-05-20 2014-12-17 ソニー株式会社 欠陥修正装置及び欠陥修正方法
WO2012117656A1 (ja) 2011-03-02 2012-09-07 パナソニック株式会社 有機elパネルおよびその製造方法
CN108184313B (zh) * 2017-12-29 2020-06-23 东莞市天晖电子材料科技有限公司 真盲孔线路板制作工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005221974A (ja) * 2004-02-09 2005-08-18 Laserfront Technologies Inc 欠陥の修正装置及びその修正方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786722A (ja) * 1993-09-14 1995-03-31 Hitachi Ltd パターン欠陥自動修正装置
JP3361945B2 (ja) * 1996-12-19 2003-01-07 株式会社日立製作所 平面ディスプレイパネルの製造方法およびプラズマディスプレイパネルの製造方法
JP2003233329A (ja) * 2002-02-07 2003-08-22 Toshiba Corp 表示装置のリペア方法
JP2005072461A (ja) * 2003-08-27 2005-03-17 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置および電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005221974A (ja) * 2004-02-09 2005-08-18 Laserfront Technologies Inc 欠陥の修正装置及びその修正方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007163892A (ja) * 2005-12-14 2007-06-28 Sony Corp 欠陥修正装置及び欠陥修正方法

Also Published As

Publication number Publication date
JP2007123616A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
JP4940941B2 (ja) 欠陥修正装置及び欠陥修正方法
JP5110894B2 (ja) 欠陥修正装置、配線基板の製造方法、ディスプレイ装置の製造方法
JP4374552B2 (ja) 基板の製造方法および基板製造システム、並びに表示装置の製造方法
JP4736717B2 (ja) 配線基板の製造方法、及びディスプレイ装置の製造方法
KR100915418B1 (ko) 웨이퍼 마킹 방법, 불량 다이의 마킹 방법, 웨이퍼 정렬방법 및 웨이퍼 검사 방법
JP5193112B2 (ja) 半導体ウエーハ外観検査装置の検査条件データ生成方法及び検査システム
TW201511161A (zh) 自動檢驗從膜片架正確移除晶粒之系統及其方法
JP5114943B2 (ja) 欠陥修正装置及び欠陥修正方法
JP2012063725A (ja) 欠陥修正装置及び欠陥修正方法
CN101925977B (zh) 修复光掩模的装置及方法
JP4956984B2 (ja) 欠陥修正装置及び欠陥修正方法
JP2012146529A (ja) 薄膜表示素子の検査修正方法及び検査修正装置
JP4784372B2 (ja) 配線基板の製造方法、ディスプレイ装置の製造方法、及び配線基板の製造装置
JP2012168539A (ja) 欠陥修正装置
JP5015552B2 (ja) パターン修正装置
JP3696426B2 (ja) パターン欠陥修正装置
JP2009264865A (ja) フラットパネルディスプレイの欠陥検査装置およびその方法
JP4940679B2 (ja) 欠陥修正手法の表示方法及び欠陥修正装置
JP2009014665A (ja) 微細パターン観察装置およびそれを用いた微細パターン修正装置
JP2005221974A (ja) 欠陥の修正装置及びその修正方法
JP2008014650A (ja) 表面欠陥検査装置
JP5495875B2 (ja) レーザ加工方法、及び、レーザ加工装置
JPH0735701A (ja) パターン目視検査装置
KR20050065823A (ko) 액정표시소자용 리페어 장치
JP2004045039A (ja) 検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees