CN102326248B - 电容器制造方法、电容器制造装置 - Google Patents
电容器制造方法、电容器制造装置 Download PDFInfo
- Publication number
- CN102326248B CN102326248B CN201080008852.5A CN201080008852A CN102326248B CN 102326248 B CN102326248 B CN 102326248B CN 201080008852 A CN201080008852 A CN 201080008852A CN 102326248 B CN102326248 B CN 102326248B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- mentioned
- defective part
- capacitor unit
- bottom electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 242
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000010408 film Substances 0.000 claims abstract description 56
- 230000007547 defect Effects 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 239000002245 particle Substances 0.000 claims abstract description 14
- 230000002950 deficient Effects 0.000 claims description 120
- 238000009434 installation Methods 0.000 claims description 38
- 238000012360 testing method Methods 0.000 claims description 30
- 238000012545 processing Methods 0.000 claims description 27
- 238000003860 storage Methods 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000005259 measurement Methods 0.000 claims description 11
- 238000011282 treatment Methods 0.000 claims description 11
- 238000002372 labelling Methods 0.000 claims 3
- 235000012431 wafers Nutrition 0.000 description 33
- 238000005457 optimization Methods 0.000 description 23
- 238000005530 etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000010330 laser marking Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000004321 preservation Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910002370 SrTiO3 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910003781 PbTiO3 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010252 TiO3 Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011369 optimal treatment Methods 0.000 description 1
- -1 pottery Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
本发明提供一种电容器制造方法、电容器制造装置、电容器制造程序以及存储介质。在电容器制造方法中，在衬底上对底部电极、薄膜电介质以及顶部电极进行成膜而形成电容器，在对该电容器划分为电容器单元之前，检测包含颗粒部、以及底部电极和顶部电极之间的电短路部的缺陷部。接着，将上述电容器划分为电容器单元之前，去除颗粒部、底部电极和顶部电极之间的电短路部等缺陷部。
Description
技术领域
本发明涉及用于制造薄膜电容器的电容器制造方法、电容器制造装置、电容器制造程序以及存储介质。
背景技术
在装载半导体元件的安装衬底中，为防止噪声而将许多电容器安装在LSI(Large Scale Integration)周围。当在该LSI上出现因时钟工作等引起的急剧的负载i时，通过存在于电源和LSI之间的布线内的电阻R与电感L将会产生相应于下述式(1)的电压降ΔV。
ΔV＝R×i-L×di/dt......式(1)
L的运算符号为-(减号)是由于感应电动势是为消除瞬间出现的电流而产生的。因此，布线的电阻R、电感L、负载变动di越大，变动时间dt越小，则电压降ΔV越增加。近年来，LSI的时钟频率已发展为超过数百MHz这样的高速频率。即，数字电路中脉冲波形的上升时间tr等价于负载的变动时间dt，时钟频率越大则上升时间t越短，因此电压降ΔV也越大。
为了减小这样的电压降ΔV，在LSI的电源线-接地线之间并联连接电容器是有効的。一般将这种电容器称为去耦电容器。在LSI的时钟频率增大的情况下，在负载发生变动时暂时下降的电压由电源进行补偿在时间上来不及，因而通过从连接在LSI附近的去耦电容器提供电荷来补偿LSI的电压降。但是，由于电容器的等价串联电阻(ESR)、等价串联电感(ESL)以及从电容器至LSI的布线电阻R、布线电感L等的影响，仍然出现了上述式(1)的ΔV。
但是，近年来时钟频率已达到GHz的级别，产生了无法忽视去耦电容器与LSI之间的布线引起的电感L这样的问题。因此，为解决上述 问题而公开了一种使电感L减小的插入型电容器的技术(例如专利文献1～6)。图15示出专利文献3所记载的插入型电容器的结构。
在图15中，硅衬底100具有在内部填充了导电体的第一通孔120a。将衬底100作为支撑体110，在支撑体110上层叠底部电极140、高电介质膜160和顶部电极180而形成电容器。电容器的底部电极140经由通孔120a内的导电体而连接在电极焊盘240a和凸点电极280a上。凸点电极280a与电路衬底的电源线连接。另外，底部电极140经由电极焊盘210a而与LSI的电源线连接。电容器的顶部电极180经由通孔120b内的导电体而连接在电极焊盘240b和凸点电极280b上。凸点电极280b与电路衬底的接地线连接。另外，顶部电极180经由电极焊盘210b与LSI的接地线连接。电极焊盘210a、210b和电极焊盘240a、240b形成在保护膜200和保护膜220上。
为了形成尽可能应对近年来LSI达到GHz级别的高速化的μF级别的高容量电容器，需要电容器的面积接近LSI的面积，这就出现了难以用薄膜形成与此相应的大面积电容器。这是因为，在形成了接近LSI尺寸的大面积电容器时出现了如下问题：成膜工序中颗粒产生等导致的对电介质膜的缺陷会引起短路。为了解决上述问题，公开了一种将容易形成较大面积的电容器的阳极氧化膜作为电介质层的电容器的技术(例如专利文献7)。但是，在上述专利文献7的技术中，阳极氧化膜的相对介电常数小于具有钙钛矿结构的氧化物薄膜的相对介电常数，因此出现了无法大容量化的问题。
另一方面，作为检测半导体器件的布线、扩散部的缺陷的方法而公开了一种计量电阻变化的方法(例如专利文献8)，实际上使用了OBIRCH(Optical Beam Induced Resistance Change，激光束诱导电阻值变化)等。OBIRCH被用于半导体器件、电容器完成品的不良分析，但也能够用于检测电容器的顶部电极与底部电极之间的短路部分。
在先技术文献
专利文献
专利文献1：日本特开2005-33195号公报
专利文献2：日本特开2001-338836号公报
专利文献3：日本特开2002-8942号公报
专利文献4：日本特开2006-253631号公报
专利文献5：日本特开2005-123250号公报
专利文献6：日本专利第3465464号公报
专利文献7：日本特开2003-069185号公报
专利文献8：日本特开2008-041757号公报
发明内容
但是，在上述专利文献1～8所记载的技术中，在形成大面积的薄膜电容器时出现了产生不良的频率变高的问题。另一方面，在将阳极氧化膜作为电介质的电容器中，出现了无法以低介电常数得到高容量的问题。另外，还没有在制造工序中修复电容器的方法。
本发明是鉴于上述状况而做出的，其目的在于提供一种解决上述问题、以高成品率制造薄膜电容器的电容器制造方法、电容器制造装置、程序以及存储介质。
本发明的电容器的制造方法，包括如下工序：成膜工序，其在衬底上使底部电极、薄膜电介质以及顶部电极成膜来形成电容器；缺陷部检测工序，其在将上述电容器划分为电容器单元之前，检测包含颗粒部、以及上述底部电极和上述顶部电极之间的电短路部的缺陷部；以及缺陷部去除工序，其去除上述缺陷部
本发明的电容器制造装置包括缺陷部检测部和缺陷部去除部，上述缺陷部检测部检测划分为电容器单元之前的电容器的缺陷部，上述缺陷部去除部去除上述缺陷部，上述电容器利用层叠在衬底上的底部电极、薄膜电介质以及顶部电极而形成，上述缺陷部包含颗粒部、以及上述底部电极和上述顶部电极之间的电短路部。
本发明的程序，其使计算机执行如下处理：在衬底上使底部电极、薄膜电介质以及顶部电极成膜来形成电容器的处理；在将上述电容器划分为电容器单元之前，检测包含颗粒部、以及上述底部电极和上述 顶部电极之间的电短路部的缺陷部的处理；以及去除上述缺陷部的处理。
本发明的存储介质是存储了上述程序的计算机可读存储介质。
根据本发明，能够以高成品率制造薄膜电容器。
附图说明
图1是表示本发明实施方式1的电容器制造方法的剖面图。
图2是表示本发明实施方式1的电容器制造方法的流程图。
图3是表示本发明实施方式1的电容器制造方法的流程图。
图4是表示本发明实施方式2的电容器的MIM成膜后的晶片状态下的缺陷部分析例的俯视图。
图5是表示本发明实施方式2的电容器单元的形成例的俯视图。
图6是表示本发明实施方式2的电容器单元的形成例的俯视图。
图7是表示本发明实施方式2的电容器制造方法的流程图。
图8是表示本发明实施方式3的电容器单元的形成例的俯视图。
图9是表示本发明实施方式3的电容器制造方法的流程图。
图10是表示本发明实施方式4的电容器制造装置的框图。
图11是表示本发明实施方式4的电容器制造装置的其他例的框图。
图12是表示本发明实施方式5的电容器制造装置的框图。
图13是表示本发明实施方式5的电容器制造装置的其他例的框图。
图14是表示本发明实施例的电容器制造装置的框图。
图15是表示现有的电容器的结构的剖面图。
标号说明
1顶部电极
2薄膜电介质
3底部电极
4衬底
6短路部
7电容器芯片外围
8电容器形成预定位置
9对准标记形成预定位置
10电容器芯片外围
11电容器形成位置
12对准标记
13缺陷
14MIM成膜晶片
20电容器制造装置
21缺陷部检测部
22蚀刻部
23缺陷部信息存储部
24信息处理部
25标识部
26红外线扫描部
27电流计量部
28加工激光部
29激光标识部
30控制部
100衬底
110支撑体
120a、120b通孔
140底部电极
160高电介质膜
180顶部电极
200保护膜
220保护膜
210a、210b电极焊盘
240a、240b电极焊盘
280a、280b凸点电极
具体实施方式
以下使用附图对本发明的实施方式进行详细的说明。对于相同要素标以相同标号并省略说明。
(实施方式1)
图1示出本发明的实施方式1的薄膜电容器的制造方法例。
如图所示，本实施方式的薄膜电容器具有顶部电极1、薄膜电介质2、底部电极3和衬底4。顶部电极1的材料优选例如Pt、Ru、TiN、Au等。但并不限于这些材料。
薄膜电介质2的材料优选例如包含具有高介电常数的钙钛矿结构的化合物。作为包含钙钛矿结构的化合物优选的是，将SrTiO3、SrTiO3中Sr的一部分置换为Ba后的(Sr、Ba)TiO3或PbTiO3、BaTiO3作为骨架，将Pb、Ba位置(A位置)的一部分以Sr、Ca、La等置换从而将A位置的平均原子价取为2价的复合钙钛矿化合物。另外，在上述化合物中，也能够使用将Ti(B位置)的一部分以Mg、W、Nb、Zr、Ni、Zn等置换而将B位置的平均原子价取为4价的复合钙钛矿化合物。但薄膜电介质2并不限于这些材料。另外，薄膜电介质2的制造方法也并未被限定，但优选的是溅射法、CVD(Chemical Vapor Deposition，化学气相沉积)法或溶胶-凝胶法等。
底部电极3的材料优选的是与衬底4的贴合性优良、对薄膜电介质2的扩散少的金属或合金，例如优选的是以绝缘衬底侧开始为Ti、Cr、Ta、Mo等活性金属、Pt、Ru、TiN、Au等高阻挡性金属的顺序成膜。但并不限于这些材料。
对于衬底4，为了形成薄膜电容器而最好是表面的平滑度高的衬底，优选Si、GaAs等半导体衬底或玻璃、蓝宝石、陶瓷、树脂等绝缘体衬底。在使用Si、GaAs等半导体衬底时，最好是在衬底4的表面形 成绝缘层。
在本实施方式中，使用图1说明薄膜电容器的制造方法的例子。首先，如图1的工序(a)所示，在衬底4上形成取为MIM(Metal Insulation Metal，金属-绝缘-金属)结构的底部电极3、薄膜电介质2、顶部电极1。接着，如图1的工序(c)所示，在晶片整个面上检测是否存在颗粒部5、或者顶部电极1与底部电极3之间的电短路部等缺陷部。虽并未限定检测方法，但优选例如OBIRCH等。也可以在光学上检测颗粒部，但为检测电短路部最好是采用OBIRCH等的激光扫描下的电阻变化测量。在电阻测量中，如图1的工序(b)所示，为进行测试而需要在晶片的端部形成露出底部电极3的部分。
接着，如图1的工序(d)所示，在晶片状态下局部去除由上述工序(b)所确定的颗粒部5、或者顶部电极1与底部电极3之间的电短路部等缺陷部。去除的方法没有限定，但能够使用基于激光、离子束、电子束、湿法蚀刻、钻削、喷砂等的机械加工等方法。特别是，优选使用基于激光的加工。经由以上那样的工序得到图1的工序(e)所示的电容器。
使用图2说明上述图1的工序(d)所示的缺陷部的局部去除。图2示出本实施方式的薄膜电容器的制造方法的例子。
如图2所示，当对MIM进行成膜时，首先判断是否进行测试(步骤S201)。在进行测试时(步骤S201/是)，为使底部电极3暴露而对晶片端部进行加工(步骤S202)。在不进行测试时(步骤S201/是)以及在上述步骤S202对晶片端部进行了加工之后，进行电容器的缺陷检测(步骤S203)。电容器的缺陷检测利用例如OBIRCH等的激光扫描下的电阻变化测量来进行。
接着，根据上述步骤S203中的检测结果判断是否在电容器中存在缺陷(步骤S204)。当在电容器中存在缺陷时(步骤S204/是)，通过蚀刻局部去除缺陷部(步骤S205)。然后，转移到上述步骤S203的处理，反复进行上述步骤S203～S205的处理直到缺陷部变为不存在为止。另一方面，在没有缺陷部时(步骤S204/否)，转移到电容器 单元的制造。
以上，对于电容器缺陷部的局部的去除，说明了在电容器检测缺陷部时，每次执行缺陷部的局部去除的例子。另一方面，图3示出暂时存储检测到的缺陷部，对存储的缺陷部统一进行局部去除的方法例。
如图3所示，当对MIM进行成膜时，首先判断是否进行测试(步骤S301)。在进行测试时(步骤S301/是)，为使底部电极3暴露而对晶片端部进行加工(步骤S302)。在不进行测试时(步骤S301/否)以及在上述步骤S302中对晶片端部进行了加工之后，进行电容器的缺陷检测(步骤S303)。电容器的缺陷检测利用例如OBIRCH等的激光扫描下的电阻变化测量来进行。上述步骤S303中的缺陷检测与上述步骤S202的缺陷检测的不同之处在于，统一进行电容器所有的缺陷检测，保存缺陷部的位置数据等的缺陷部信息(步骤S304)。
当上述步骤S303中的缺陷检测结束后，基于在上述步骤S304所保存的缺陷部信息，通过蚀刻局部去除缺陷部(步骤S305)。然后，转移到电容器单元的制造。
通过本实施方式，能够进行缺陷部的局部去除，在去除了缺陷部之后在所期望的位置形成电容器单元，从而能够形成没有不良的电容器。也就是说，在晶片上存在MIM成膜后短路等的缺陷部的情况下，也会在将该缺陷部划分为电容器单元之前对其进行局部去除，从而能够在此后的电容器单元形成中以高成品率制造薄膜电容器。
(实施方式2)
图4示出本发明实施方式2的薄膜电容器的MIM成膜后的晶片状态下的缺陷部分析例。图5和图6示出本实施方式的薄膜电容器单元的形成例。
图7示出本实施方式的薄膜电容器的制造方法例。接着，使用图4～图7说明薄膜电容器的制造方法例。
图4示出在晶片整个面形成MIM电容器，检测出顶部电极1和底部电极3之间的电短路部6的例子。图5示出使用对准标记形成预定位置9 在图4所示的电容器的晶片中心加上掩膜进行制造时的电容器单元位置。如图所示，在位于电容器芯片外围位置7的内部的电容器单元形成预定位置8内，存在检测出的短路部6，因此在电容器单元形成后将会变为不良。
因此，在本实施方式的薄膜电容器的制造方法中，在检测到了图4所示的短路部6之后，对基于短路部6的位置形成的电容器单元位置进行最优化，在经过最优化后的位置加上掩膜制造电容器单元。
图6示出在经过最优化后的位置加上掩膜制造出电容器单元的例子。与图5所示的情况不同，在使用所形成的对准标记12在经过最优化后的位置加上掩膜制造出电容器单元时，短路部6不存在于经过修正后的电容器单元形成位置11内。该例子举出在掩膜位置最优化后在位于电容器芯片外围位置10的内部的电容器单元形成位置11(电容器单元)内不存在短路部6的情况进行了说明，但即使存在短路部的情况下，也能够减少(最小化)电容器单元内的短路部，进而能够提高电容器的成品率。另外，在上述的电容器的制造方法中，为了使掩膜与最优化后的位置一致而形成对准标记12是有效的。
使用图7说明上述电容器的制造方法。当对MIM进行成膜时，首先判断是否进行测试(步骤S701)。在进行测试时(步骤S701/是)，为使底部电极3暴露而对晶片端部进行加工(步骤S702)。在不进行测试时(步骤S701/否)以及在上述步骤S702中对晶片端部进行了加工之后，进行电容器的缺陷检测(步骤S703)，保存检测出的缺陷部的位置数据等缺陷部信息(步骤S704)。在此，上述步骤S703中的电容器的缺陷检测利用例如OBIRCH等的激光扫描下的电阻变化测量来进行。
当上述步骤S703中的缺陷检测结束后，基于在上述步骤S704中所保存的缺陷部信息，对晶片内的电容器单元的位置进行最优化，以使电容器单元内不存在缺陷部(步骤S705)。然后，转移到电容器单元的制造。
根据本实施方式，在晶片上于MIM成膜后确定缺陷部，使形成电 容器单元的位置即电容器单元位置最优化，从而能够形成没有不良的电容器。也就是说，能够提高薄膜电容器制造的成品率。
(实施方式3)
图8示出本发明的实施方式3。该图8示出与上述实施方式2同样地使电容器单元位置最优化、并在使掩膜位置最优化之后还在电容器单元内存在短路部的例子。图9示出图8情况下的电容器制造方法。参照图8和图9说明在使掩膜位置经过了最优化之后还在电容器单元形成位置内存在缺陷部时的电容器的制造方法例。
当对MIM进行成膜时，首先判断是否进行测试(步骤S901)。在进行测试时(步骤S901/是)，为使底部电极3暴露而对晶片端部进行加工(步骤S902)。在不进行测试时(步骤S901/否)以及在上述步骤S902中对晶片端部进行了加工之后，进行电容器的缺陷检测(步骤S903)，保存检测出的缺陷部的位置数据等的缺陷部信息(步骤S904)。在此，上述步骤S903中的电容器的缺陷检测利用例如OBIRCH等的激光扫描下的电阻变化测量来进行。
当上述步骤S903中的缺陷检测结束后，基于在上述步骤S904中所保存的缺陷部信息使晶片内的电容器单元位置最优化，以尽可能避免在电容器单元内存在缺陷部，也就是使缺陷部的数量变为最少(步骤S905)。
接着，判断是否在电容器单元形成位置内存在缺陷部(步骤S906)。在电容器单元内存在缺陷时(步骤S906/是)，通过蚀刻局部地去除缺陷部(步骤S907)。图8示出通过这样蚀刻而去除的缺陷13。此后，转移到电容器单元的制造。另一方面，在没有缺陷部时(步骤S906/否)，与上述实施方式2同样地转移到电容器单元的制造。若这样地仅对与电容器单元内部对应的部分进行上述图1所示出的短路部的局部去除，则能够去掉变为不良的电容器单元。
根据本实施方式，在晶片上于MIM成膜后确定缺陷部，使电容器单元位置最优化，进而在电容器单元位置最优化后也仅是去除存在于电容器单元内的缺陷部，从而能够容易地形成没有不良的电容器。也 就是说，能够提高薄膜电容器制造的成品率。
(实施方式4)
接着，说明本发明的实施方式4的电容器制造装置。
图10和图11示出本实施方式的电容器制造装置的概略结构例。如图10所示，本实施方式的电容器制造装置20具有缺陷部检测部21和蚀刻部22。缺陷部检测部21检测短路、颗粒等缺陷部。蚀刻部22是缺陷部检测部21检测到缺陷部时对该缺陷部进行局部蚀刻来进行去除的缺陷部去除部。这样，本实施方式的电容器制造装置20为加入了缺陷检测部和缺陷部去除部的装置。
另一方面，图11所示的电容器制造装置20除了具有上述图10所示的电容器制造装置20的结构之外，还具有缺陷部信息存储部23和信息处理部24。缺陷部信息存储部23存储缺陷部检测部21检测出的缺陷部的位置数据等信息。信息处理部24基于存储在缺陷部信息存储部23中的缺陷部的信息，进行电容器形成位置的最优化处理。在图11所示的电容器制造装置20中，将由缺陷部检测部21检测出的缺陷部的信息暂时全部存储到缺陷部信息存储部23中，基于所存储的信息由信息处理部24使电容器单元形成位置最优化。接着，电容器制造装置20在使电容器形成位置最优化、并使掩膜位置进行了最优化的情况下，也在缺陷部存在于电容器单元形成位置内时，通过蚀刻部22对缺陷部进行局部的蚀刻去除。
在上述任一个电容器制造装置20中，缺陷检测部21并不受限，也能够应用光学检查等，但优选通过利用了OBIRCH分析的电阻变化测量来确定短路等的缺陷部位。另外，蚀刻部22也不受限，但优选进行激光加工。还能够在电容器单元形成后使用这些装置对缺陷部进行检测和去除，但优选的是在晶片状态下修复缺陷部，这样能够缩短工序时间。
通过本实施方式，能够以较短制造时间制造不存在缺陷部的电容器。另外，能够在晶片状态下局部去除MIM成膜后的薄膜电容器的缺陷部，即使是大面积电容器也能够提高成品率。
(实施方式5)
图12和图13示出本发明的实施方式5的电容器制造装置的概略结构例。如图12所示，本实施方式的电容器制造装置20具有缺陷部检测部21、缺陷部信息存储部23、信息处理部24以及标识部25。标识部25形成对准标记。通过使用该电容器制造装置，从而在晶片状态下在预先形成电容器单元之后确定变成不良的部分，使要形成的电容器单元的位置最优化，能够提高电容器的成品率。
另一方面，图13所示的电容器制造装置20除了具有上述图12所示的电容器制造装置20的结构之外，还具有蚀刻部22。因此，在电容器单元位置最优化后还在电容器单元内具有缺陷部时，能够去除该缺陷部。由此，能够比上述图12所示的电容器制造装置更加提高电容器单元的成品率。
在上述任一个电容器制造装置20中，缺陷检测部21并不受限，也能够应用光学检查等，但优选通过利用了OBIRCH分析的电阻变化测量来确定短路等的缺陷部位。由标识部25进行的对准标记形成也不受限，但优选利用激光进行加工。另外，蚀刻部22也不受限，但优选激光加工。
通过本实施方式，基于在晶片状态下确定MIM成膜后的薄膜电容器的缺陷部，自动地进行电容器单元位置的最优化，形成对准标记，从而能够最终提高薄膜电容器的成品率。进而，能够根据在晶片状态下确定MIM成膜后的薄膜电容器的缺陷部，自动地进行电容器单元位置的最优化、以及对准标记的形成和电容器单元内的缺陷部的局部去除，使薄膜电容器的不良大致消除。由此，即使是具有颗粒部或顶部电极和底部电极之间的电短路部等的缺陷部的晶片，也能够提高大面积电容器的成品率。
实施例
以下说明本发明的具体的实施例，但本发明并不限于以下的结构。
作为衬底4使用在表面以厚度200nm形成了热氧化膜的4英寸硅晶 片，底部电极3通过自晶片侧以Ti、Ru的顺序利用DC磁控溅射在室温下成膜而得到。Ti、Ru的膜厚分别取为50nm、100nm。接着，作为薄膜电介质2，对添加了5％的Mn的SrTiO3(STO)进行RF溅射而在400℃下以100nm的膜厚形成。然后，作为顶部电极1，对Ru进行DC磁控溅射而在室温下以100nm的膜厚形成。在此，室温指的是表示不驱动装置等的状态下室内的温度。
接着，在晶片端部以1mm2的尺寸蚀刻顶部电极1和薄膜电介质2而作为测试端子。进而，在晶片整个面的底部电极3、顶部电极1之间进行测试来进行OBIRCH分析，确定底部电极3与顶部电极1之间短路的部分，通过激光局部去除所确定的短路部分。虽然考虑到短路部存在颗粒，但在激光加工后仅观察到顶部电极1和薄膜电介质2的去除、以及底部电极的损伤。经过激光加工的部位达到18处。在激光加工后再次进行了底部电极与顶部电极之间的电阻测量，能够确认在晶片整个面已不存在短路。
使用激光加工后的电容器制造出16个面积为15mm2的电容器单元。其结果是，其中任何一个电容器单元都得到了2.9μF～3.1μF的高容量。
参照图14，电容器制造装置20具有缺陷信息存储部23、信息处理部24、红外线扫描部26、电流计量部27、加工激光部28、激光标识部29以及控制部30。电容器制造装置20使用OBIRCH作为上述图13说明过的电容器装置的缺陷部检测部21。在4英寸晶片上成膜与上述实施例同样的MIM，采用图14所示的装置进行对准的最优化和缺陷部的修复。其结果，由OBIRCH检测出的短路部位为15处，在电容器单元位置最优化后因修复而进行激光加工的部位为2处，利用电容器单元位置最优化后的激光标识形成了对准标记。
接着使用对准标记与上述实施例同样地制造出16个面积为15mm2的电容器单元。其结果，能够无不良单元地实现3.0μF～3.1Mf的容量。
在本实施例中，电容器制造装置20具有作为缺陷部检测部21的红 外线扫描部26和电流计量部27；作为蚀刻部22的加工激光部28；作为标识部25的激光标识部29。进而，示出了通过控制部30控制缺陷部信息存储部23、信息处理部24、红外线扫描部26、电流计量部27、加工激光部28以及激光标识部29来制造电容器单元的例子，但不限于此。
也能够通过程序使CPU执行各图的流程图所示的处理。另外，作为存储该程序的计算机可读存储介质，能够使用半导体存储部、光和/或磁存储部等。将这样的程序和存储介质在结构与前述各实施方式不同的系统等中使用，因此通过使CPU执行上述程序，能够得到与本发明实质相同的效果。
基于以上优选实施方式具体进行了说明，但不言而喻，本发明并不限于上述的电容器的制造方法、电容器制造装置、程序以及存储介质，在不脱离其要旨的范围内可进行各种变更。
本申请主张以在2009年2月25日提出申请的日本申请特愿2009-42210为基础的优先权，将其公开的全部内容援引于此。
产业上的利用可能性
本发明能够应用于使用了薄膜电容器的电容器的制造，并能够以高成品率制造薄膜电容器。
Claims (14)
1.一种电容器的制造方法，包括如下工序：
成膜工序，其在衬底上使底部电极、薄膜电介质以及顶部电极成膜来形成电容器；
缺陷部检测工序，其在将上述电容器划分为电容器单元之前，检测包含颗粒部、以及上述底部电极和上述顶部电极之间的电短路部的缺陷部；
电容器单元位置调整工序，该电容器单元位置调整工序对形成上述电容器单元的位置即电容器单元位置进行调整，以使包含在上述电容器单元中的上述缺陷部的数量变为最少；以及
缺陷部去除工序，其去除上述缺陷部。
2.根据权利要求1所述的电容器的制造方法，其特征在于，
还包括缺陷部信息存储工序，该缺陷部信息存储工序存储通过上述缺陷检测工序检测出的缺陷部的信息。
3.根据权利要求1所述的电容器的制造方法，其特征在于，
还包括标记形成工序，该标记形成工序在通过上述电容器单元位置调整工序进行了调整的电容器单元位置上形成标记，其中该标记用于形成电容器单元。
4.根据权利要求3所述的电容器的制造方法，其特征在于，
在上述标记形成工序中，使用激光加工形成标记。
5.根据权利要求1所述的电容器的制造方法，其特征在于，
在上述缺陷部去除工序中，去除对上述电容器单元位置进行了调整后的电容器单元内的上述缺陷部。
6.根据权利要求1所述的电容器的制造方法，其特征在于，
在上述缺陷部去除工序中，使用激光加工去除上述缺陷部。
7.根据权利要求1所述的电容器的制造方法，其特征在于，
在上述缺陷部检测工序中，对上述衬底整个面进行激光扫描，利用上述底部电极和上述顶部电极之间的电阻变化测量来检测缺陷部。
8.一种电容器制造装置，包括缺陷部检测部和缺陷部去除部，
上述缺陷部检测部检测划分为电容器单元之前的电容器的缺陷部，
上述缺陷部去除部去除上述缺陷部，
上述电容器利用层叠在衬底上的底部电极、薄膜电介质以及顶部电极而形成，
上述缺陷部包含颗粒部、以及上述底部电极和上述顶部电极之间的电短路部，
上述电容器制造装置还包括信息处理部，该信息处理部对形成上述电容器单元的位置即电容器单元位置进行调整，以使包含在上述电容器单元中的上述缺陷部的数量变为最少。
9.根据权利要求8所述的电容器制造装置，其特征在于，
还包括缺陷部信息存储部，该缺陷部信息存储部存储由上述缺陷部检测部检测出的缺陷部的信息，
上述缺陷部去除部基于存储在上述缺陷部信息存储部中的缺陷部的信息来去除缺陷部。
10.根据权利要求8所述的电容器制造装置，其特征在于，
还包括标记部，该标记部在由上述信息处理部进行调整后的电容器单元位置上形成标记，其中该标记用于形成电容器单元。
11.根据权利要求10所述的电容器制造装置，其特征在于，
上述标记部进行激光加工。
12.根据权利要求8项所述的电容器制造装置，其特征在于，
上述缺陷部去除部在由上述信息处理部调整了电容器单元位置的情况下，去除存在于上述电容器单元内的上述缺陷部。
13.根据权利要求8所述的电容器制造装置，其特征在于，
上述缺陷部去除部进行激光加工。
14.根据权利要求8所述的电容器制造装置，其特征在于，
上述缺陷部检测部对上述衬底整个面进行激光扫描，通过上述底部电极和上述顶部电极之间的电阻变化测量来检测缺陷部。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009042210 | 2009-02-25 | ||
| JP2009-042210 | 2009-02-25 | ||
| PCT/JP2010/000853 WO2010098026A1 (ja) | 2009-02-25 | 2010-02-12 | キャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102326248A CN102326248A (zh) | 2012-01-18 |
| CN102326248B true CN102326248B (zh) | 2014-06-25 |
Family
ID=42665243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080008852.5A Expired - Fee Related CN102326248B (zh) | 2009-02-25 | 2010-02-12 | 电容器制造方法、电容器制造装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8621730B2 (zh) |
| EP (1) | EP2402987A1 (zh) |
| JP (1) | JP5348238B2 (zh) |
| CN (1) | CN102326248B (zh) |
| WO (1) | WO2010098026A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5809455B2 (ja) * | 2011-06-20 | 2015-11-10 | 三菱伸銅株式会社 | フィルムコンデンサ用金属蒸着フィルムの製造方法 |
| KR20130046847A (ko) * | 2011-10-28 | 2013-05-08 | 삼성디스플레이 주식회사 | 표시기판 및 표시기판의 수리 방법 |
| JP6158468B2 (ja) * | 2011-11-08 | 2017-07-05 | 富士電機株式会社 | 半導体装置の故障位置解析方法及び装置 |
| CN105321836B (zh) * | 2015-10-19 | 2018-06-26 | 上海华力微电子有限公司 | Mim电容器的测试结构和测试方法 |
| EP3217428B1 (de) * | 2016-03-07 | 2022-09-07 | Infineon Technologies AG | Mehrfachsubstrat sowie verfahren zu dessen herstellung |
| KR20180079157A (ko) * | 2016-12-29 | 2018-07-10 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| JP7209513B2 (ja) * | 2018-11-21 | 2023-01-20 | 三菱電機株式会社 | 半導体チップの製造方法および半導体ウェハ |
| JP2021163937A (ja) * | 2020-04-03 | 2021-10-11 | スタンレー電気株式会社 | Ｍｅｍｓ圧電アクチュエータ製造方法 |
| CN116030047B (zh) * | 2023-03-24 | 2023-05-30 | 四川中星电子有限责任公司 | 一种电容器工艺过程中识别掩膜合格的方法 |
| CN117066793B (zh) * | 2023-09-18 | 2024-08-30 | 扬州日精电子有限公司 | 一种可翻转调节的薄膜电容器生产用焊接装置及其使用方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3402448A (en) * | 1966-05-04 | 1968-09-24 | Bunker Ramo | Thin film capacitor and method of adjusting the capacitance thereof |
| US3649488A (en) * | 1969-11-07 | 1972-03-14 | Bell Telephone Labor Inc | Electrochemical etching technique for charting and curing defects in thin film capacitors |
| US4749454A (en) * | 1986-11-17 | 1988-06-07 | Solarex Corporation | Method of removing electrical shorts and shunts from a thin-film semiconductor device |
| EP0449000B1 (en) * | 1990-03-08 | 2004-08-18 | Fujitsu Limited | Layer structure having contact hole for fin-shaped capacitors in DRAMS and method of producing the same |
| JP3465464B2 (ja) | 1996-02-06 | 2003-11-10 | 富士通株式会社 | 半導体チップキャリヤ |
| US5817533A (en) * | 1996-07-29 | 1998-10-06 | Fujitsu Limited | High-yield methods of fabricating large substrate capacitors |
| JPH10200071A (ja) | 1997-01-09 | 1998-07-31 | Fujitsu Ltd | 半導体装置及び欠陥検出方法 |
| JPH11154734A (ja) | 1997-11-21 | 1999-06-08 | Advantest Corp | 薄膜コンデンサの形成方法 |
| JP3611186B2 (ja) | 1999-05-17 | 2005-01-19 | ノーリツ鋼機株式会社 | フィルム供給装置 |
| JP2001338836A (ja) | 2000-03-24 | 2001-12-07 | Sumitomo Metal Ind Ltd | コンデンサ付き接続部材、その接続構造と製造方法 |
| JP2002008942A (ja) | 2000-06-16 | 2002-01-11 | Fujitsu Ltd | コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール |
| US6344964B1 (en) * | 2000-07-14 | 2002-02-05 | International Business Machines Corporation | Capacitor having sidewall spacer protecting the dielectric layer |
| JP4366892B2 (ja) | 2001-08-08 | 2009-11-18 | 株式会社村田製作所 | Ｍｉｍキャパシタの製造方法 |
| JP2003069185A (ja) | 2001-08-29 | 2003-03-07 | Hitachi Ltd | キャパシタを内蔵した回路基板 |
| JP2005033195A (ja) | 2003-06-20 | 2005-02-03 | Ngk Spark Plug Co Ltd | コンデンサ及びコンデンサの製造方法 |
| JP4447881B2 (ja) | 2003-10-14 | 2010-04-07 | 富士通株式会社 | インターポーザの製造方法 |
| JP2006253631A (ja) | 2005-02-14 | 2006-09-21 | Fujitsu Ltd | 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法 |
| JP4940679B2 (ja) | 2006-02-02 | 2012-05-30 | ソニー株式会社 | 欠陥修正手法の表示方法及び欠陥修正装置 |
| JP4784372B2 (ja) | 2006-04-11 | 2011-10-05 | ソニー株式会社 | 配線基板の製造方法、ディスプレイ装置の製造方法、及び配線基板の製造装置 |
| JP2008041757A (ja) | 2006-08-02 | 2008-02-21 | Nec Electronics Corp | 半導体検査装置および半導体検査方法 |
| JP2008164881A (ja) | 2006-12-28 | 2008-07-17 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
| JP4963481B2 (ja) | 2007-07-13 | 2012-06-27 | 富士フイルム株式会社 | 表面プラズモン共鳴測定用チップ |
| US9064785B2 (en) * | 2007-07-20 | 2015-06-23 | Freesacle Semiconductor, Inc. | Electronic device including a capacitor and a process of forming the same |
-
2010
- 2010-02-12 CN CN201080008852.5A patent/CN102326248B/zh not_active Expired - Fee Related
- 2010-02-12 JP JP2011501474A patent/JP5348238B2/ja not_active Expired - Fee Related
- 2010-02-12 US US13/203,018 patent/US8621730B2/en not_active Expired - Fee Related
- 2010-02-12 WO PCT/JP2010/000853 patent/WO2010098026A1/ja active Application Filing
- 2010-02-12 EP EP10745913A patent/EP2402987A1/en not_active Withdrawn
-
2013
- 2013-11-15 US US14/081,163 patent/US20140068905A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010098026A1 (ja) | 2010-09-02 |
| JP5348238B2 (ja) | 2013-11-20 |
| CN102326248A (zh) | 2012-01-18 |
| US20110302753A1 (en) | 2011-12-15 |
| JPWO2010098026A1 (ja) | 2012-08-30 |
| EP2402987A1 (en) | 2012-01-04 |
| US20140068905A1 (en) | 2014-03-13 |
| US8621730B2 (en) | 2014-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102326248B (zh) | 电容器制造方法、电容器制造装置 | |
| JP3076507B2 (ja) | 半導体装置、半導体集積回路装置及びその製造方法 | |
| US6777809B2 (en) | BEOL decoupling capacitor | |
| US20100181647A1 (en) | Semiconductor device and manufacturing method thereof | |
| Hou et al. | Integrated deep trench capacitor in Si interposer for CoWoS heterogeneous integration | |
| JPH04151845A (ja) | 半導体装置の製造方法 | |
| US20060228855A1 (en) | Capacitor with co-planar electrodes | |
| JP2004266009A (ja) | 半導体装置およびその製造方法 | |
| US8169771B2 (en) | High-stability thin-film capacitor and method for making the same | |
| EP1164640B1 (en) | Semiconductor device and manufacture thereof | |
| US20060125048A1 (en) | Integrated semiconductor device and method of manufacturing the same | |
| CN112902870B (zh) | 蚀刻机台的刻蚀缺陷的检测方法 | |
| CN100390944C (zh) | 层间介质、半导体结构以及制作半导体结构的方法 | |
| Chen et al. | Capacitance and $ S $-Parameter Techniques for Dielectric Characterization With Application to High-$ k $ PMNT Thin-Film Layers | |
| US8432020B2 (en) | Capacitors, systems, and methods | |
| US7804317B1 (en) | Test device for determining charge damage to a transistor | |
| US9310425B2 (en) | Reliability assessment of capacitor device | |
| US11038067B2 (en) | Stress sensor suitable for measuring mechanical stress in a layered metallization structure of a microelectronic component | |
| US20210296170A1 (en) | Mim capacitor with adjustable capacitance via electronic fuses | |
| JP4973023B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| Chiang et al. | Very High Density (44 fF∕ μm2) SrTiO3 MIM Capacitors for RF Applications | |
| JP3871131B2 (ja) | 空乏層容量測定方法 | |
| JP2004319721A (ja) | 半導体検査用標準ウエハ、半導体の検査方法および半導体検査装置 | |
| US6506613B1 (en) | Method for manufacturing semiconductor device having a capacitor | |
| JP3572788B2 (ja) | 位置合わせ精度検出用半導体装置およびその製造方法並びに位置合わせ精度検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: SHIBUYA AKINOBU Inventor after: Takemura Koichi Inventor after: Manako Takashi Inventor before: Shibuya Akinobu Inventor before: Takemura Koichi Inventor before: Manako Takashi |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140625 Termination date: 20160212 |