JP4035981B2 - 超短パルスレーザを用いた回路形成方法 - Google Patents

超短パルスレーザを用いた回路形成方法 Download PDF

Info

Publication number
JP4035981B2
JP4035981B2 JP2001329934A JP2001329934A JP4035981B2 JP 4035981 B2 JP4035981 B2 JP 4035981B2 JP 2001329934 A JP2001329934 A JP 2001329934A JP 2001329934 A JP2001329934 A JP 2001329934A JP 4035981 B2 JP4035981 B2 JP 4035981B2
Authority
JP
Japan
Prior art keywords
laser
processing
circuit
thin film
ultrashort pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001329934A
Other languages
English (en)
Other versions
JP2003133690A (ja
Inventor
健一郎 田中
雅男 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001329934A priority Critical patent/JP4035981B2/ja
Publication of JP2003133690A publication Critical patent/JP2003133690A/ja
Application granted granted Critical
Publication of JP4035981B2 publication Critical patent/JP4035981B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、3次元回路形成基板の回路形成に関し、高精度・高品質で微細な加工を可能とする超短パルスレーザを用いた回路形成方法に関するものである。
【0002】
【従来の技術】
従来、3次元回路形成基板において、絶縁性基材上に形成された導体薄膜をレーザにより除去して回路形成を行う場合において、その際使用するレーザとしてQスイッチYAGレーザなどが用いられており、ガルバノメータを用いて形成されるガルバノミラー等で操作することによって、レーザを絶縁性基材の表面に移動させつつ非回路部分と回路形成部分との境界線に沿って照射するようにしている(例えば特開平7−66533号公報参照)。
【0003】
【発明が解決しようとする課題】
しかしながら、従来のように、QスイッチYAGレーザなどのようにパルス幅が1n秒以上のレーザで加工した場合にあっては、導体薄膜や絶縁性基材にダメージが発生したり、微細な加工が困難であった。特に、絶縁性基材として熱伝導率が100(W/m・K)以上であるものを用いた場合、熱伝導により絶縁性基材上の導体薄膜の除去加工が十分行えなくなる。また、残渣を無くすためにレーザの出力を高くすると導体薄膜や絶縁性基材にダメージが発生する。このため、パルス幅が1n秒以上のレーザでは、ダメージを発生させることなく微細な回路形成が困難であるという問題があった。
【0004】
本発明は、上記の従来例の問題点に鑑みて発明したものであって、その目的とするところは、3次元回路形成基板の回路形成を熱影響などによるクラックなどが発生せず、導体薄膜や絶縁性基材にダメージを与えることもなく、精密微細加工が可能な超短パルスレーザを用いた回路形成方法を提供することにある。
【0005】
【課題を解決するための手段】
上記課題を解決するために本発明にあっては、3次元回路形成基板において、熱伝導率が100(W/m・K)以上である絶縁性基材1上に導電体からなる導体薄膜2を形成し、この導体薄膜2の非回路部分11をレーザにより除去して回路を形成する方法であって、絶縁性基材1として加工用レーザに対して透明な材料を用い、パルス幅がピコ秒以下の高強度超短パルスレーザ光を短焦点レンズにより絶縁性基材1の内部に集光させると共に、回路の経路に沿って走査してレーザの進行方向の位置制御を行うことで、絶縁性基材1の内部に導通用経路5となる空洞を形成し、この導通用経路5内に導体材料6を含浸させて3次元回路7を形成することを特徴としており、このように構成することで、高強度超短パルスレーザ光により一括して絶縁性基材1の内部に3次元回路7を容易且つ精度良く形成できるようになる。
【0006】
ここで、ピコ秒パルスレーザ光(或いはフェムト秒パルスレーザ光)を集光して物質に照射した場合は、焦点付近のフォトン密度が最も高くなるため、焦点付近にのみ多光子吸収による空間選択的な光化学反応を誘起させることが可能となることは知られており、また、分子の電子遷移に相当するエネルギーを有するフォトンを照射したときに、単位時間当たりのフォトン密度が高い場合は、電子励起を誘起する多光子吸収が生ずることも知られている。そして、本発明においては、ピコ秒パルスレーザ光(或いはフェムト秒パルスレーザ光)による多光子吸収を用いたことで、使用したレーザ光の回析限界を超える分解能により材料表面を破壊することなく内部だけをレーザ加工が可能になるという効果が得られるものであり、さらに多光子吸収により生成した励起状態の電子が、最低励起状態に緩和する前にパルス内のフォトンによって、より高い振動状態へ励起されたり、またイオン化が起きて光化学反応が進行するため、熱の影響がほとんどない加工が可能になるという効果が得られるものである。
【0007】
ここで本発明では、上記絶縁性基材1の内部に導通用経路5を形成するために、パルス幅がピコ秒以下の超短領域に設定された高強度超短パルスレーザ光を用いた場合、この超短パルスレーザはピークエネルギーがTW(テラワット)レベルであるため、前述した多光子吸収などの非線形効果が利用しやすくなり、この結果、レーザの波長に対し透明な(すなわちバンドギャップが大きい)材料についても良好なアプレーション加工が実現でき、特に絶縁性基材1を構成する透明な材料内部で超短パルスレーザ光を集光させることにより、透明な材料内部のレーザ加工が可能となる。またこのような特徴はパルス幅が短いほど強く現れるので、本発明のピコ秒以下の超短パルスレーザを用いることで、より微細な加工を実現できるものである。
【0008】
また上記除去加工に用いるレーザ波長を近赤外領域とすることを特徴とするのが好ましく、この場合、オーバーエッチングや除去残渣を検出しながら加工ができるようになる。
【0009】
また上記除去加工に用いるレーザ波長を紫外領域とすることを特徴とするのが好ましく、この場合、短波長となることにより、ビーム径を絞ることができ、微細な加工が可能となり、さらに加工深さの制御が可能となる。
【0010】
また被加工物上への除去物の再付着を防止するために、レーザ加工する雰囲気を真空にすることを特徴とするのが好ましい。またレーザ加工する雰囲気をヘリウムにすることを特徴とするのが好ましい。またレーザ加工前に予め導体薄膜2上に保護膜8を形成しておき、超短パルスレーザにより保護膜8、導体薄膜2を除去して回路を形成した後に、レーザ非照射部の保護膜8を除去することを特徴とするのが好ましい。
【0011】
またレーザ加工の際に、その加工レーザ光の反射光あるいは加工時に発生する電磁波を検出し、少なくとも一つの信号を演算処理し検査を行いながら除去加工を行うことを特徴とするのが好ましく、この場合、オーバーエッチングや除去残渣を検出しながら加工ができるようになる。
【0012】
【発明の実施の形態】
以下、本発明を添付図面に示す実施形態に基づいて説明する。
【0013】
図1は本発明の基本構成の回路形成工程を示している。3次元回路形成基板において、回路形成を行う工程は、まず図1(a)の絶縁性基材1上に図1(b)のように導電体からなる導体薄膜2を形成し、その後、図1(c)のように形成される回路パターンの輪郭あるいは非回路部分11をレーザにより除去し、その後、図1(d)のように回路部分のみの導体薄膜2をめっき3により厚膜化させる。このときの導体薄膜2の非回路部分11を除去する方法としてレーザを用いるが、従来のQスイッチYAGレーザなど(パルス幅が1n秒以上)で加工した場合には、導体薄膜2や絶縁性基材1にダメージが発生したり、完全に導体薄膜2の除去が不十分であったり、また、微細な加工が困難であった。残存した導体薄膜2は、後工程のめっき3により非回路部分11に導体薄膜2を形成し、短絡の原因となる。
【0014】
そこで、本例では、導体薄膜2を除去に用いるレーザとして、パルス幅がピコ秒以下の超短領域に設定された高強度超短パルスレーザ光を用いる。ここにおいては、パルス幅が1ピコ秒以下の高強度超短パルスレーザ光を用いる。このような超短パルスレーザは、レーザ照射時間が極めて短時間であり、そのレーザ強度も高いため、被加工物は周囲に熱を伝える前に除去される。その結果、図2(a)に示すように、導体薄膜2のエッジ部分9に熱影響を与えず、また絶縁性基材1に損傷を与えることなく除去すべき部分のみを取り去ることが可能である。なお図2(b)は導体薄膜2のエッジ部分9に熱影響を与えた場合の一例を示している。また本例では、後述のように周囲に熱影響を与えることなく加工できることにより、非常に精密な微細パターンが形成可能となる。被加工物(導体薄膜2の非回路部分11)が除去されるかどうかは、その部分に照射されるレーザのエネルギー密度のみに決定される。ビームのエネルギー分布をガウス分布のものを用いた場合、そのビーム分布中心の高強度部のみで除去加工を行うことも可能となる。従って、レーザエネルギーを最適化することでl0μm以下のパターニングも可能となる。例えば、導体薄膜2として銅を用いた場合、レーザ波長780nm、パルス幅100フェムト秒、エネルギー密度0.1J/mm2程度で除去加工が可能である。パルス幅が1ピコ秒以下の高強度超短パルスレーザ光としては、Tiサファイヤレーザが挙げられ、なお絶縁性基材1としては、セラミックスなどが、導体薄膜2としては銅などが挙げられる。
【0015】
しかして、3次元回路形成基板において、絶縁性基材1上に導電体からなる導体薄膜2を形成し、この導体薄膜2の回路パターンの輪郭あるいは非回路部分11をレーザにより除去して回路を形成するにあたって、導体薄膜2の除去に用いるレーザとして、本例ではパルス幅が1ピコ秒以下の高強度超短パルスレーザ光を用いたので、レーザ照射時間が極めて短時間で且つレーザ強度も高く、従って、被加工物(導体薄膜2の非回路部分11)は周囲に熱を伝える前に除去されることとなる。つまり物質の熱拡散の時間に比べて十分短い時間でのエネルギー注入が可能となり、このため照射したレーザエネルギーは、照射領域外への損失を被ることなく、導体薄膜2の除去に有効に利用できるものであり、また導体薄膜2として熱拡散係数の大きな導体材料を用いた場合でも、照射領域近傍のみを有効に加熱して、沸点、昇華点以上の温度にまで上昇させることができる結果、熱拡散を無視できるようになり、絶縁性基材1や導体薄膜2に熱による損傷を与えることなく除去すべき部分(導体薄膜2の非回路部分11)のみを取り去ることができる。従って、導体薄膜2に熱影響が発生せず、また絶縁性基材1にクラックや熱影響が発生しなくなり、さらに周囲に熱影響を与えることなく加工できるので、非常に精密な微細パターンが形成可能となり、3次元回路形成基板の回路形成の微細化が可能となる。またこのような特徴はパルス幅が短いほど強く現れるので、本のピコ秒以下の超短パルスレーザを用いることで、より微細な加工を実現できるものである。
【0016】
ここで、上記絶縁性基材1の熱伝導率は100(W/m・K)以上であるのが望ましい。熱伝導率が100(W/m・K)未満の場合は、絶縁性基材1から周囲への放熱が小さく、3次元回路形成基板の放熱効率を増大させるためには、絶縁性基材1の熱伝導率を上記数値以上とするのが望ましい。他の回路形成を行う工程は、図1の基本構成と同様である。すなわち、熱伝導率が100(W/m・K)以上である絶縁性基材1上の導体薄膜2の非回路部分11を除去するためには、レーザ光のエネルギーを十分な高強度に設定しなければ、被加工物の温度が上昇せず、完全に除去しきれずに導体薄膜2が残存する。残存した導体薄膜2は、後工程のめっき3により非回路部分11に導体薄膜2を形成し、短絡の原因となる。例えば、基本波YAGレーザ(波長;1064nm、パルス幅30n秒)では250mJ/mm程度以上、ピーク出力7MW/mm程度以上の出力が必要である。しかし、このような高出力のエネルギーを投入すると、導体薄膜2のエッジ部分9に熱影響が生じ、絶縁性基材1にもマイクロクラックなどの損傷を与える。そこで、導体薄膜2を除去に用いるレーザとして、パルス幅が1ピコ秒以下の高強度超短パルスレーザ光を用いることで、図1の基本構成と同様な作用効果が得られるうえに、絶縁性基材1の熱伝導率を100(W/m・K)以上と高くしても、従来のように熱伝導により絶縁性基材1上の導体薄膜2の除去加工が十分行えなくなるという問題は発生しないものとなり、しかも絶縁性基材1から周囲への放熱を大きくできる結果、3次元回路形成基板の放熱効率を増大させることができるという効果が得られる。
【0017】
図3は本発明の他の基本構成の回路形成方法を示している。図3(a)に示す熱伝導率が100(W/m・K)以上である絶縁性基材1上に、図3(b)のように導電体からなる導体薄膜2を形成し、その上に更に図3(c)のようにレジスト膜4を形成する。レジスト膜4としてはSn膜などが挙げられる。その後、図3(d)のように、形成される回路パターンの輪郭あるいは非回路部分11と対向するレジスト膜4部分をレーザにより除去し、その後、図3(e)のようにエッチングにより非回路部分11の導体薄膜2を除去し、さらに図3(f)のようにレジスト膜4を除去した後に、図3(g)のように回路部分のみの導体薄膜2をめっき3により厚膜化させる。ここで、レジスト膜4の除去に用いるレーザとして、パルス幅が1ピコ秒以下の高強度超短パルスレーザ光を用いる。本例では、導体薄膜2ではなく、レジスト膜4を超短パルスレーザで除去するため、レーザ光の強度は極めて低く設定することが可能となり、周囲への影響を更に低減させることが可能となる。また、レーザ照射されるレジスト膜4の下層にある導体薄膜2は非回路部分11であり、最終的には除去される部分である。従って、その導体薄膜2にクラックが生じても問題とはならない。また、高強度超短パルスレーザ光によって周囲に熱影響を与えることなく加工できるので、レジスト膜4や導体薄膜2に熱影響が発生せず、非常に精密な微細パターンが形成可能となる。なお被加工物(導体薄膜2の非回路部分11)が除去されるかどうかはその部分に照射されるレーザのエネルギー密度のみに決定される点は図1の基本構成と同様である。またパルス幅が1ピコ秒以下の高強度超短パルスレーザ光としては、Tiサファイヤレーザが挙げられ、絶縁性基材1としては、セラミックスなどが、導体薄膜2としては銅などが挙げられる点も図1の基本構成の場合と同様である。
【0018】
図4は、本発明の一実施形態であり、絶縁性基材1として加工用レーザに対して透明な材料を用い、その内部に導通用経路5となる空洞をパルス幅が1ピコ秒以下の高強度超短パルスレーザ光を用いて形成し、その後、内部の導通用経路5に導体材料6を含浸させて回路を形成する工程の一例を示している。ここでは、絶縁性基材1として、図4(a)のような加工用レーザに対して透明な絶縁基材を用いる。従来のレーザ、例えば、基本波YAGレーザ(波長;1064mm、パルス幅30n秒)では、加工用レーザ光は基材の表面で吸収されるか、あるいは、透過するか、内部にクラックなどの熱影響が発生する。そこで、導体薄膜2を除去に用いるレーザとして、パルス幅が1ピコ秒以下の高強度超短パルスレーザ光を用いる。レーザ照射時間が極めて短時間であり、そのレーザ強度も高いため、レーザ光に対して透明な材料であっても、図4(b)のように、非線形現象により基材の内部に導通用経路5となる空洞を形成することが可能である。つまりピコ秒パルスレーザ(或いはフェムト秒パルスレーザ)を照射しながら、絶縁性基材1を固定するワークを移動させると、前述した多光子吸収などの非線形効果が利用しやすくなり、またこのとき絶縁性基材1を構成する透明な材料内部で超短パルスレーザ光を集光させることにより、透明な材料内部のレーザ加工が可能となり、任意な3次元形状の導通用経路5を形成できる。またこのとき、短焦点レンズにより集光させると焦点深度が浅くなり、回路の経路に沿って走査することで、レーザの進行方向の位置制御を精密に行うことが可能となる。このようにして形成された導通用経路5の空洞に導体薄膜2を充填することにより3次元回路7が形成される。しかして、高強度超短パルスレーザ光により一括で絶縁性基材1の内部に3次元回路7を形成できるようになる。なお導体薄膜2の形成方法としては、めっき3、或いは図4(c)のように導電性樹脂を含浸させることで可能となる。また、図4(d)〜(f)のような表層および裏層の回路形成に関しては、図1(b)〜(d)と同様な方法による。なおパルス幅が1ピコ秒以下の高強度超短パルスレーザ光としては、Tiサファイヤレーザが挙げられ、絶縁性基材1としては、セラミックスなどが、導体薄膜2としては銅などが挙げられる点は図1の基本構成と同様である。
【0019】
ここで、上記図4の実施形態において、除去加工に用いるレーザ波長を近赤外領域とするのが望ましい。つまり、回路形成基板の回路形成に用いる高強度超短パルスレーザの波長として、近赤外領域を用いる。特に熱伝導率が100(W/m・K)以上である絶縁性基材1としてセラミックスを用いた場合では、近赤外領域の反射率は80%程度と非常に高反射率となっている。そのため、導体薄膜2を除去した後に下地の絶縁性基材1にレーザが照射されるが、その際にレーザ光が反射されるため、絶縁性基材1の絶縁性材料は除去されにくく、その結果、損傷などの発生が抑制される。しかも、オーバーエッチングや除去残渣を検出しながら加工ができ、歩留まり向上や最適加工時間による生産性の向上が可能となり、さらに加工品質の確保が可能となる。また、レジスト膜4を用いた場合においても、導体薄膜2として銅を用いれば、その反射率は90%以上と高反射率であるので、熱影響を低減させることが可能となる。近赤外領域のレーザとしては、Tiサファイアレーザが挙げられる。
【0020】
また、除去加工に用いるレーザ波長を紫外領域とすることも望ましい。すなわち上記図4の実施形態において、回路形成基板の回路形成に用いる高強度超短パルスレーザの波長として、紫外領域を用いる。レーザ光による微細加工では、波長が短いほど微細化が可能となることから、紫外領域のレーザ光を用いればより微細な加工が可能となる。また、紫外領域のレーザ光では、熱による除去加工とは別にレーザ光の光子エネルギーによる結合の切断が可能となる。その結果、非熱加工プロセスが可能となり、周囲に熱影響をさらに低減させることが可能となる。また、光子エネルギーの量に応じて加工深さが決定されるため、レーザ光照射量を制御することにより、より深さ方向の制御が可能となり、下地材料である絶縁性基材1に損傷を抑えることが可能となる。しかしてレーザ光が短波長となることにより、ビーム径を絞ることができ、微細な加工が可能となり、さらに加工深さ制御が可能となり、絶縁性基材1を加工することなく、回路形成が可能となる。なお紫外領域のレーザとしては、エキシマレーザや高調波YAGレーザなどが挙げられる。
【0021】
また上記図4の実施形態において、レーザにより回路形成する雰囲気を真空にするのが望ましい。すなわち、レーザにより回路形成基板の回路形成を行う際、加工雰囲気を真空中とする。大気圧中で加工すると加工による除去物が被加工物に再付着する。再付着したまま、めっき工程で回路形成を行うと付着物の部分のめっきが異常成長により突起状となることや、レーザにより除去した部分に再付着すれば短絡の原因ともなる。従って、再付着を抑制することが必要であるが、加工雰囲気を真空中とすることにより抑制可能である。真空中で加工することにより除去物は被加工物から放出された方向に飛散し、被加工物に再付着することを抑制することが可能となる。
【0022】
また高強度超短パルスレーザ光により導体薄膜2を除去する雰囲気をヘリウムとするのが望ましい。すなわちレーザにより回路形成基板の回路形成を行う際、加工雰囲気をヘリウム中とする。大気圧中で加工すると加工による除去物が被加工物に再付着する。再付着したままめっき工程で回路形成を行うと付着物の部分のめっき3が異常成長により突起状となることやレーザにより除去した部分に再付着すれば短絡の原因ともなる。したがって、再付着を抑制することが必要であるが、加工雰囲気をヘリウム雰囲気とすることにより抑制可能である。加工雰囲気が大気などの重い質量の粒子が支配的であれば、除去物はその雰囲気粒子に押し戻され、再付着する。ここで、雰囲気をヘリウム雰囲気とすれば、除去物がヘリウムに衝突したとしても除去物が押し戻されることなく、被加工物から遠ざかる結果、被加工物に再付着することを抑制することが可能となる。また真空中にする必要がないため、加工雰囲気の排気時間やその設備が必要とせず、短時間処理が可能となり、装置構成も単純化できる。
【0023】
図5は導体薄膜2上に保護膜8を形成し、その保護膜8、導体薄膜2を除去した後にレーザ非照射部の保護膜8を除去する方法を示している。本例では、3次元回路形成基板において、回路形成を行う工程は、まず図5(a)の絶縁性基材1上に図5(b)のように導電体からなる導体薄膜2を形成し、さらにその上に図5(c)のように保護膜8を形成し、その後、図5(d)のようにレーザにより回路形成を行う。保護膜8の材料は特に制限されない。しかして、被加工物である導体薄膜2の上面に保護膜8を形成してあるため、加工時に発生する除去物イが被加工物に再付着したとしても保護膜8の上に付着するようになる。従って、図5(e)のようにレーザ加工後に保護膜8を除去すれば、同時に再付着物(除去物イ)も除去することが可能となる。最後に図5(f)のように回路部分のみの導体薄膜2をめっき3により厚膜化させる。このように保護膜8によって導体薄膜2上への除去物イの再付着を防止できる。また、レーザ加工時に、導体薄膜2上への除去物イの再付着を防止するための特別な装置が必要とならず、設備構成を簡略化できるものである。
【0024】
図6は、レーザにより導体薄膜2を除去するときに、その加工レーザ光の反射光あるいは、加工時に発生する電磁波を検出器10により検出し、少なくとも一つの信号を演算処理し検査を行いながら除去加工を行う場合を示している。すなわちレーザにより回路形成を行う際は、レーザ加工時に被加工物から発せられる電磁波を検出し、その信号を処理することにより加工と同時に検査を行う。たとえば、導体薄膜2のみを除去する回路形成の場合で、導体薄膜2として銅を用いた場合、レーザ加工により除去された鋼の発光スペクトルを測定する。レーザ加工が進み導体薄膜2が完全に除去されると、導体薄膜材料である銅の発光スペクトルは検出されなくなることから、この信号を検出しておき、導体薄膜2が完全に除去されたことを認識した後にレーザ回路形成を終了する。その結果、オーバーエッチングや除去残直を検出しながら加工ができ、歩留まり向上や最適加工時間による生産性の向上が可能となり、加工と同時に加工品質の確保が可能となる。このとき、検出する電磁波としては、レーザの反射光や被加工物の発光スペクトル、さらには被加工物からの輻射熱などが挙げられる。
【0025】
【発明の効果】
上述のように請求項1記載の発明にあっては、3次元回路形成基板において、熱伝導率が100(W/m・K)以上である絶縁性基材上に導電体からなる導体薄膜を形成し、この導体薄膜の非回路部分をレーザにより除去して回路を形成する方法であって、絶縁性基材として加工用レーザに対して透明な材料を用い、パルス幅がピコ秒以下の高強度超短パルスレーザ光を短焦点レンズにより絶縁性基材の内部に集光させると共に、回路の経路に沿って走査してレーザの進行方向の位置制御を行うことで、絶縁性基材の内部に導通用経路となる空洞を形成し、この導通用経路内に導体材料を含浸させて3次元回路を形成するので、高強度超短パルスレーザ光により一括で絶縁性基材の内部に3次元回路を形成できるようになり、例えば積層により各層ごとに処理(回路形成)を行なう必要がなく、製造効率が向上する。また、絶縁性基材を構成する透明な材料内部で超短パルスレーザ光を集光させることにより、透明な材料内部のレーザ加工が可能となり、任意な3次元形状の導通用経路を形成できる。またこのとき、短焦点レンズにより集光させると焦点深度が浅くなり、回路の経路に沿って走査することで、レーザの進行方向の位置制御を精密に行うことが可能となる。
【0026】
また請求項2記載の発明は、請求項1記載の効果に加えて、除去加工に用いるレーザ波長を近赤外領域とするので、オーバーエッチングや除去残渣を検出しながら加工ができ、歩留まり向上や最適加工時間による生産性の向上が可能となると共に、加工品質の確保が可能となる。
【0027】
また請求項3記載の発明は、請求項1記載の効果に加えて、除去加工に用いるレーザ波長を紫外領域とするので、短波長となることにより、ビーム径を絞ることができ、微細な加工が可能となり、さらに加工深さの制御が可能となり、これにより絶縁性基材を加工することなく、回路形成が可能となる。
【0028】
また請求項4記載の発明は、請求項1記載の効果に加えて、レーザ加工する雰囲気を真空にするので、被加工物上への除去物の再付着を防止できる。
【0029】
また請求項5記載の発明は、請求項1記載の効果に加えて、レーザ加工する雰囲気をヘリウムにするので、加被工物上への除去物の再付着を防止できる。
【0030】
また請求項6記載の発明は、請求項1記載の効果に加えて、レーザ加工前に予め導体薄膜上に保護膜を形成しておき、超短パルスレーザにより保護膜、導体薄膜を除去して回路を形成した後に、レーザ非照射部の保護膜を除去するので、保護膜によって導体薄膜上への除去物の再付着を防止できる。
【0031】
また請求項7記載の発明は、請求項1〜請求項6のいずれかに記載の効果に加えて、レーザ加工の際に、その加工レーザ光の反射光あるいは加工時に発生する電磁波を検出し、少なくとも一つの信号を演算処理し検査を行いながら除去加工を行うので、オーバーエッチングや除去残渣を検出しながら加工ができ、歩留まり向上や最適加工時間による生産性の向上が可能となり、さらに加工品質の確保が可能となる。
【図面の簡単な説明】
【図1】 (a)〜(d)は本発明の基本構成の回路形成工程の説明図である。
【図2】 (a)は同上の基本構成の導体薄膜のエッジ部分に熱影響を与えない場合の模式図、(b)は導体薄膜のエッジ部分に熱影響を与えた場合の模式図である。
【図3】 (a)〜(g)は本発明の他の基本構成の回路形成工程の説明図である。
【図4】 (a)〜(f)は本発明の一実施形態の回路形成工程の説明図である。
【図5】 (a)〜(f)は本発明の他の実施形態の回路形成工程の説明図である。
【図6】 本発明の回路形成時時における検査方法の説明図である。
【符号の説明】
1 絶縁性基材
2 導体薄膜
5 導通用経路
6 導体材料
7 3次元回路
8 保護膜
11 非回路部分

Claims (7)

  1. 3次元回路形成基板において、熱伝導率が100(W/m・K)以上である絶縁性基材上に導電体からなる導体薄膜を形成し、この導体薄膜の非回路部分をレーザにより除去して回路を形成する方法であって、絶縁性基材として加工用レーザに対して透明な材料を用い、パルス幅がピコ秒以下の高強度超短パルスレーザ光を短焦点レンズにより絶縁性基材の内部に集光させると共に、回路の経路に沿って走査してレーザの進行方向の位置制御を行うことで、絶縁性基材の内部に導通用経路となる空洞を形成し、この導通用経路内に導体材料を含浸させて3次元回路を形成することを特徴とする超短パルスレーザを用いた回路形成方法。
  2. 除去加工に用いるレーザ波長を近赤外領域とすることを特徴とする請求項1記載の超短パルスレーザを用いた回路形成方法。
  3. 除去加工に用いるレーザ波長を紫外領域とすることを特徴とする請求項1記載の超短パルスレーザを用いた回路形成方法。
  4. レーザ加工する雰囲気を真空にすることを特徴とする請求項1記載の超短パルスレーザを用いた回路形成方法。
  5. レーザ加工する雰囲気をヘリウムにすることを特徴とする請求項1記載の超短パルスレーザを用いた回路形成方法。
  6. レーザ加工前に予め導体薄膜上に保護膜を形成しておき、超短パルスレーザにより保護膜、導体薄膜を除去して回路を形成した後に、レーザ非照射部の保護膜を除去することを特徴とする請求項1記載の超短パルスレーザを用いた回路形成方法。
  7. レーザ加工の際に、その加工レーザ光の反射光あるいは加工時に発生する電磁波を検出し、少なくとも一つの信号を演算処理し検査を行いながら除去加工を行うことを特徴とする請求項1〜請求項6のいずれかに記載の超短パルスレーザを用いた回路形成方法。
JP2001329934A 2001-10-26 2001-10-26 超短パルスレーザを用いた回路形成方法 Expired - Fee Related JP4035981B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001329934A JP4035981B2 (ja) 2001-10-26 2001-10-26 超短パルスレーザを用いた回路形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001329934A JP4035981B2 (ja) 2001-10-26 2001-10-26 超短パルスレーザを用いた回路形成方法

Publications (2)

Publication Number Publication Date
JP2003133690A JP2003133690A (ja) 2003-05-09
JP4035981B2 true JP4035981B2 (ja) 2008-01-23

Family

ID=19145744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001329934A Expired - Fee Related JP4035981B2 (ja) 2001-10-26 2001-10-26 超短パルスレーザを用いた回路形成方法

Country Status (1)

Country Link
JP (1) JP4035981B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10477692B2 (en) 2017-09-29 2019-11-12 Nichia Corporation Printed board, light source device, semiconductor device, and methods of manufacturing same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281471B1 (en) 1999-12-28 2001-08-28 Gsi Lumonics, Inc. Energy-efficient, laser-based method and system for processing target material
US7723642B2 (en) * 1999-12-28 2010-05-25 Gsi Group Corporation Laser-based system for memory link processing with picosecond lasers
US7027155B2 (en) 2001-03-29 2006-04-11 Gsi Lumonics Corporation Methods and systems for precisely relatively positioning a waist of a pulsed laser beam and method and system for controlling energy delivered to a target structure
US7563695B2 (en) 2002-03-27 2009-07-21 Gsi Group Corporation Method and system for high-speed precise laser trimming and scan lens for use therein
US7358157B2 (en) 2002-03-27 2008-04-15 Gsi Group Corporation Method and system for high-speed precise laser trimming, scan lens system for use therein and electrical device produced thereby
WO2004013900A2 (en) * 2002-08-05 2004-02-12 Research Foundation Of The State University Of New York System and method for manufacturing embedded conformal electronics
JP4542317B2 (ja) * 2003-05-27 2010-09-15 パナソニック電工株式会社 光学媒質の光入出射部処理方法
DE10333770A1 (de) * 2003-07-22 2005-02-17 Carl Zeiss Meditec Ag Verfahren zur Materialbearbeitung mit Laserimpulsen grosser spektraler Bandbreite und Vorrichtung zur Durchführung des Verfahrens
JP2005268423A (ja) * 2004-03-17 2005-09-29 Kansai Tlo Kk レーザを用いた配線基板の製造方法
JP2006110593A (ja) * 2004-10-14 2006-04-27 Sony Corp レーザ加工方法
JP4791745B2 (ja) 2005-03-28 2011-10-12 パナソニック電工株式会社 光学媒質の光入出射部処理方法
JP2006278728A (ja) * 2005-03-29 2006-10-12 Sony Corp 導電膜修正方法、積層構造物及び薄膜トランジスタ
GB0511132D0 (en) 2005-06-01 2005-07-06 Plastic Logic Ltd Layer-selective laser ablation patterning
JP4684843B2 (ja) * 2005-10-17 2011-05-18 ナミックス株式会社 バンプ形成方法
JP4784372B2 (ja) * 2006-04-11 2011-10-05 ソニー株式会社 配線基板の製造方法、ディスプレイ装置の製造方法、及び配線基板の製造装置
JP4741563B2 (ja) * 2007-09-28 2011-08-03 パナソニック電工株式会社 回路基板
JP6112843B2 (ja) * 2012-11-30 2017-04-12 敏雄 奥野 電子デバイス検査用コンタクトシートのバンプ付リード形成方法
JP2018114533A (ja) * 2017-01-18 2018-07-26 ローランドディー.ジー.株式会社 加工方法、加工システム、加工プログラム、データ構造
JP2018134672A (ja) * 2017-02-23 2018-08-30 ローランドディー.ジー.株式会社 加工方法、加工システム、加工プログラム
US11064611B2 (en) * 2018-06-29 2021-07-13 Ipg Photonics Corporation Patterning and removal of circuit board material using ultrafast lasers
CN113290320A (zh) * 2021-05-21 2021-08-24 上海理工大学 一种非线性反饱和吸收增强特性的Ag基薄膜的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10477692B2 (en) 2017-09-29 2019-11-12 Nichia Corporation Printed board, light source device, semiconductor device, and methods of manufacturing same

Also Published As

Publication number Publication date
JP2003133690A (ja) 2003-05-09

Similar Documents

Publication Publication Date Title
JP4035981B2 (ja) 超短パルスレーザを用いた回路形成方法
JP5894205B2 (ja) レーザベースの材料加工方法及びシステム
US9321126B2 (en) Laser-based material processing apparatus and methods
KR101754186B1 (ko) 취성 재료의 레이저 싱귤레이션을 위한 개선된 방법 및 장치
TWI647187B (zh) 自載體分離玻璃片的方法
JP5967405B2 (ja) レーザによる割断方法、及びレーザ割断装置
JP2002316278A (ja) レーザ制御材料処理方法
US8829391B2 (en) Laser processing method
US20210114925A1 (en) Crack-free glass substrate cutting and thinning method
JP5495511B2 (ja) ウエーハの分割方法
TW525240B (en) Ultraviolet laser ablative patterning of microstructures in semiconductors
JP2009538231A (ja) 超短レーザパルスによるウェハスクライビング
JP2009544145A (ja) 短パルスを使用する赤外線レーザによるウェハスクライビング
JP2009290148A (ja) ウエーハの分割方法
US5961860A (en) Pulse laser induced removal of mold flash on integrated circuit packages
JP2006035710A (ja) レーザによるガラス加工方法ならびに装置
JP2018523291A (ja) 半導体加工対象物のスクライブ方法
JP2007516083A5 (ja)
JP5016876B2 (ja) ビアホールの加工方法
JP2005305470A (ja) 紫外線補助超短パルスレーザ加工装置並びに方法
Nolte et al. Cutting of optical materials by using femtosecond laser pulses
JP2004074211A (ja) レーザ加工方法
TWI394630B (zh) Laser processing method and laser processing device
JP2683687B2 (ja) 光加工方法
JP5739396B2 (ja) レーザ加工方法および電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070719

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees