JP4769587B2 - インバータ装置 - Google Patents

Description

この発明は、たとえばモータを駆動するインバータ装置に関する。

誘導成分を含む負荷たとえばブラシレスＤＣモータを駆動するインバータ装置は、電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子の直列回路を複数備え、これら直列回路の上流側スイッチング素子と下流側スイッチング素子の相互接続点がブラシレスＤＣモータの各相巻線に接続される。各スイッチング素子は、還流ダイオード（寄生ダイオードともいう）を有している。

スイッチング素子としては、最近、ＩＧＢＴやＭＯＳＦＥＴが多く採用されている。ＭＯＳＦＥＴを用いている場合、ＭＯＳＦＥＴのオン，オフ速度が速いため高周波スイッチングが可能というメリットがあり、また低電圧出力時のロスが小さいことからファンモータ等の出力の小さいモータを駆動する場合に多用される。

ただし、ＭＯＳＦＥＴでは、素子製造の過程において同じ素子上に作られる還流ダイオードの逆回復特性が悪いという問題がある。近年、オン時の抵抗が低くてスイッチング特性にすぐれたスーパージャンクションＭＯＳＦＥＴが開発されているが、このスーパージャンクションＭＯＳＦＥＴにおいては、素子上に形成される還流ダイオードの逆回復特性がますます悪いものとなっている。

還流ダイオードの逆回復特性が悪いと、次の不具合を生じる。すなわち、ＭＯＳＦＥＴがオフしたとき、誘導性負荷に蓄えられたエネルギによってＭＯＳＦＥＴの還流ダイオードに順方向電流（還流電流ともいう）が流れるが、その状態で、同じ直列回路の他方のスイッチング素子がオンしてＭＯＳＦＥＴに直流電圧が加わると、還流ダイオードに蓄えられた電荷による大きな逆回復電流（スパイク電流ともいう）が還流ダイオードに流れる。この逆回復電流は、大きな電力損失となる。また、この電力損失の多くは、ＭＯＳＦＥＴと対となる他方のスイッチング素子のオン時の発熱となり、これが大きくなると他方のスイッチング素子がその熱によって破壊するという問題がある。

このようなことから、たとえば空気調和機のコンプレッサモータを駆動するような大きな電流が流れるインバータにＭＯＳＦＥＴを採用することは、非常に難しい。

そこで、従来、上記他方のスイッチング素子のオンに先立ってＭＯＳＦＥＴに逆電圧を印加する逆電圧印加回路を設け、この逆電圧の印加によって還流ダイオードに流れる逆回復電流を防止し、電力損失の低減を図るものがある（例えば、特許文献１）。
特開平１０−３２７５８５号公報

上記のような逆電圧印加回路を採用した場合、逆回復電流による電力損失が大きく抑えられるため、コンプレッサモータ駆動用などの大出力モータにもスイッチング素子としてＭＯＳＦＥＴの採用が可能となるが、万が一逆電圧印加回路に破壊や特性劣化等で不動作になる故障（開放故障）が生じると、還流ダイオードにおける逆回復電流を防止することができなくなり、最悪の場合はスイッチング素子が過熱して破壊に至ってしまう。

なお、逆電圧回路はダイオードやキャパシタ等の簡単な電気・電子回路構成のため、故障は生じ難いと考えられるが、逆電圧印加の時期および期間をコントロールするためにスイッチング素子が用いられている。このスイッチング素子部が電気的な可動部分となるため、この部分に故障の生じる可能性が最も高い。そして、この回路の故障としては最終的に開放（オープン）故障に至る場合がほとんどと考えられる。

また、故障が生じた場合、インバータ装置の運転を停止することでスイッチング素子の破壊を防止することができるが、インバータ装置の負荷が空気調和機や冷蔵庫の圧縮機、給水ポンプ、工場の大型換気ファン等である場合には、それ以上故障が拡大しない範囲内で運転を継続することが望まれる。

この発明は、上記の事情を考慮したもので、逆電圧印加回路が不動作となる故障を起こした場合でもスイッチング素子の過熱や破壊を防ぎながら、運転の継続が可能なインバータ装置を提供することを目的とする。

請求項１に係る発明のインバータ装置は、還流ダイオードを有するＭＯＳＦＥＴを少なくとも一方に用いた２つのスイッチング素子の直列回路を複数備え、これら直列回路の各スイッチング素子の相互接続点が負荷に接続されるスイッチング回路と、上記各直列回路のうち少なくとも１つの直列回路の上流側のスイッチング素子および別の少なくとも１つの直列回路の下流側のスイッチング素子による前記負荷への通電を、順次に切換える第１制御手段と、上記ＭＯＳＦＥＴと同じ直列回路の他方のスイッチング素子のオンに先立ち、同ＭＯＳＦＥＴに逆電圧を印加する逆電圧印加回路と、上記各スイッチング素子に流れる電流または上記各スイッチング素子の温度を推定し、この推定結果に応じて上記逆電圧印加回路が不動作の故障であるか否かを判定する故障検出手段と、この故障検出手段で故障が検出された場合に、上記ＭＯＳＦＥＴのスイッチング回数を通常より減らす第２制御手段と、を備えている。

この発明のインバータ装置によれば、逆電圧印加回路が故障した場合、ＭＯＳＦＥＴにおける逆回復電流の頻度が低減される。これにより、スイッチング素子の過熱や破壊を防ぎながらある程度の継続運転が可能となる。

［１］以下、この発明の第１の実施形態について図面を参照して説明する。
図１において、Ｍは空気調和機のコンプレッサモータとして使用されるブラシレスＤＣモータ（負荷）で、星形結線された３つの相巻線Ｌｕ，Ｌｖ，Ｌｗを有するステータ、および永久磁石を有するロータにより構成されている。相巻線Ｌｕ，Ｌｖ，Ｌｗに電流が流れることにより生じる磁界と永久磁石が作る磁界との相互作用により、ロータが回転する。

このブラシレスＤＣモータＭが動力源として圧縮機２０に収容されている。冷房時、この圧縮機２０から吐出される冷媒が図示実線矢印で示すように四方弁２１を介して室外熱交換器２２に流れ、その室外熱交換器２２を経た冷媒が膨張弁２３を介して室内熱交換器２４に流れる。そして、室内熱交換器２４を経た冷媒が、上記四方弁２１を介して圧縮機２０に吸込まれる。これにより、室外熱交換器２２が凝縮器、室内熱交換器２４が蒸発器として機能する。暖房時は、四方弁２１が切換わることにより、破線矢印で示す方向に冷媒が流れ、室内熱交換器２４が凝縮器、室外熱交換器２２が蒸発器として機能する。

上記ブラシレスＤＣモータＭに、本発明のインバータ装置が接続されている。このインバータ装置は、商用交流電源を整流した直流電源３０の出力（例えば直流２８０Ｖ）を受けて上記相巻線Ｌｕ，Ｌｖ，Ｌｗに対する通電およびその通電切換を行うスイッチング回路１、このスイッチング回路１を駆動制御する制御部１０により、構成されている。

スイッチング回路１は、直流電圧の印加方向に沿って上流側および下流側のスイッチング素子として低損失パワーＭＯＳＦＥＴ（スーパージャンクションＭＯＳＦＥＴ等）の直列回路をＵ，Ｖ，Ｗの三相分有するもので、Ｕ相の上流側にＭＯＳＦＥＴ２ｕ、Ｕ相の下流側にＭＯＳＦＥＴ３ｕ、Ｖ相の上流側にＭＯＳＦＥＴ２ｖ、Ｖ相の下流側にＭＯＳＦＥＴ３ｖ、Ｗ相の上流側にＭＯＳＦＥＴ２ｗ、Ｗ相の下流側にＭＯＳＦＥＴ３ｗを備えている。そして、ＭＯＳＦＥＴ２ｕ，２ｖ，２ｗに対し、還流ダイオードＤｕ＋，Ｄｖ＋，Ｄｗ＋がそれぞれ逆並列接続されている。ＭＯＳＦＥＴ３ｕ，３ｖ，３ｗに対し、還流ダイオードＤｕ−，Ｄｖ−，Ｄｗ−がそれぞれ逆並列接続されている。これら還流ダイオードは、寄生ダイオードとしてそれぞれ対応するＭＯＳＦＥＴ（素子本体）に内蔵される。

ＭＯＳＦＥＴ２ｕとＭＯＳＦＥＴ３ｕの相互接続点、ＭＯＳＦＥＴ２ｖとＭＯＳＦＥＴ３ｖの相互接続点、ＭＯＳＦＥＴ２ｗとＭＯＳＦＥＴ３ｗの相互接続点に、上記相巻線Ｌｕ，Ｌｖ，Ｌｗのそれぞれ非結線端が接続されている。

また、スイッチング回路１は、誘導性負荷である相巻線Ｌｕ，Ｌｖ，Ｌｗに蓄えられたエネルギによって還流ダイオードＤｕ＋，Ｄｖ＋，Ｄｗ＋に順方向電流（還流電流）が流れた場合に、下流側のＭＯＳＦＥＴ３ｕ，３ｖ，３ｗのオンに伴って還流ダイオードＤｕ＋，Ｄｖ＋，Ｄｗ＋に流れる逆回復電流Ｉｒｒを抑制するため、ＭＯＳＦＥＴ３ｕ，３ｖ，３ｗのそれぞれオンに先立ってＭＯＳＦＥＴ２ｕ，２ｖ，２ｗの還流ダイオードＤｕ＋，Ｄｖ＋，Ｄｗ＋に逆電圧を印加する逆電圧印加回路４ｕ，４ｖ，４ｗを備えている。

同様に、下流側のＭＯＳＦＥＴ３ｕ，３ｖ，３ｗにもそれぞれ逆電圧印加回路５ｕ，５ｖ，５ｗを備えられている。

逆電圧印加回路４ｕは、直流電源４０の電圧（例えば１５Ｖ）を抵抗４１を介して逆電圧印加用コンデンサ４２に印加し、その逆電圧印加用コンデンサ４２の電圧を逆電圧印加用ＭＯＳＦＥＴ４３のドレイン・ソース間、およびダイオード４４を介して、ＭＯＳＦＥＴ２ｕに逆電圧として印加する。また、逆電圧印加回路４ｕは、逆電圧印加用ＭＯＳＦＥＴ４３の駆動用として、パルス生成回路４５およびゲート駆動回路４６を有している。パルス生成回路４５は、制御部１０からの指令に応じて逆電圧印加用のパルス信号を生成する。ゲート駆動回路４６は、パルス生成回路４５で生成されたパルス信号に基づき、逆電圧印加用ＭＯＳＦＥＴ４３をオンするための１ショットパルス信号を出力する。この出力が逆電圧印加用ＭＯＳＦＥＴ４３のゲートに供給される。

他の逆電圧印加回路４ｖ，４ｗおよび逆電圧印加回路５ｕも、逆電圧印加回路４ｕと同じ構成である。よって、その説明は省略する。逆電圧印加回路５ｖ，５ｗについては、逆電圧印加回路５ｕの直流電源４０から直流電圧を取込んでいる点がほかと異なるだけで、残りの構成は逆電圧印加回路４ｕと同じ構成である。

一方、ＭＯＳＦＥＴ２ｕとＭＯＳＦＥＴ３ｕの直列回路におけるＭＯＳＦＥＴ３ｕの下流側に、電流検出用の抵抗１１ｕが挿接されている。ＭＯＳＦＥＴ２ｖとＭＯＳＦＥＴ３ｖの直列回路におけるＭＯＳＦＥＴ３ｖの下流側に、電流検出用の抵抗１１ｖが挿接されている。ＭＯＳＦＥＴ２ｗとＭＯＳＦＥＴ３ｗの直列回路におけるＭＯＳＦＥＴ３ｗの下流側に、電流検出用の抵抗１１ｗが挿接されている。ＭＯＳＦＥＴ３ｕ，３ｖ，３ｗを通して流れる電流に応じたレベルの電圧が、これら抵抗１１ｕ，１１ｖ，１１ｗに生じる。そして、抵抗１１ｕ，１１ｖ，１１ｗに生じる電圧が、制御部１０に供給される。

制御部１０は、抵抗１１ｕ，１１ｖ，１１ｗに生じる電圧からブラシレスＤＣモータＭの各相巻線に流れる電流を検出し、検出した電流からブラシレスＤＣモータＭのロータの回転速度を推定し、推定した回転速度に基づく所定のタイミングでスイッチング回路１の各ＭＯＳＦＥＴおよび各逆電圧印加回路を駆動するもので、主要な機能として、スイッチング回路１における各ＭＯＳＦＥＴの直列回路のうち少なくとも１つの直列回路の上流側のＭＯＳＦＥＴおよび別の少なくとも１つの直列回路の下流側のＭＯＳＦＥＴによる各相巻線への通電を順次に切換える第１制御手段と、スイッチング回路１における各逆電圧印加回路の故障を検出する故障検出手段と、この故障検出手段で故障が検出された場合に各ＭＯＳＦＥＴに逆回復電流が流れる頻度を低減する第２制御手段とを有している。第２制御手段は、逆回復電流が流れる頻度を低減するために、具体的には、各ＭＯＳＦＥＴのスイッチング回数を通常より減らす制御を実行する。この制御部１０の要部を図２に示す。

図２において、５０は基準信号生成部で、三相正弦波信号生成部５１、波形整形部５２、および選択部５３を有している。三相正弦波信号生成部５１は、互いに位相が１２０度異なる三相正弦波信号を生成する。波形整形部５２は、三相正弦波信号生成部５１で生成される三相正弦波信号を基に波形整形することにより、三相正弦波の相間電圧（電圧差）を基準とした二相変調用の信号、すなわち最も電圧の低い相を基準とし、その相が所定期間（位相が１２０度の期間）にわたって零レベルに固定される電圧波形を有する三相波信号を生成する。選択部５３は、三相正弦波信号生成部５１で生成される三相正弦波信号、および波形整形部５２で生成される二相変調用信号のうち、後述の選択制御部７４からの指令に応じたいずれか一方を、基準信号Ｅｕ，Ｅｖ，Ｅｗとして出力する。基準信号ＥｕはＰＷＭ基本信号Ｖｕ生成部５５、基準信号ＥｖはＰＷＭ基本信号Ｖｖ生成部５６、基準信号ＥｗはＰＷＭ基本信号Ｖｗ生成部５７に、それぞれ供給される。

５４は三角波信号生成部で、予め定められた周波数および電圧レベルの三角波信号（キャリア信号ともいう）Ｅｏを生成する。この三角波信号Ｅｏが上記ＰＷＭ基本信号Ｖｕ生成部５５、ＰＷＭ基本信号Ｖｖ生成部５６、ＰＷＭ基本信号Ｖｗ生成部５７に供給される。

ＰＷＭ基本信号Ｖｕ生成部５５、ＰＷＭ基本信号Ｖｖ生成部５６、ＰＷＭ基本信号Ｖｗ生成部５７は、基準信号生成部５０から出力される基準信号Ｅｕ，Ｅｖ，Ｅｗと三角波信号生成部５４から出力される三角波信号Ｅｏとの電圧比較により、各ＭＯＳＦＥＴに対するスイッチング用のＰＷＭ基本信号Ｖｕ，Ｖｖ，Ｖｗを生成する。

三相正弦波信号生成部５１で生成される三相正弦波信号が基準信号Ｅｕとして選択出力される場合の基準信号Ｅｕ、三角波信号Ｅｏ、ＰＷＭ基本信号Ｖｕの波形を一例として図３に示している。波形整形部５２で生成される二相変調用信号が基準信号Ｅｕとして選択出力される場合の基準信号Ｅｕ、三角波信号Ｅｏ、ＰＷＭ基本信号Ｖｕの波形を一例として図４に示している。

ＰＷＭ基本信号Ｖｕ生成部５５で生成されるＰＷＭ基本信号Ｖｕは、遅延部６１を介して上流側のＭＯＳＦＥＴ２ｕおよび逆電圧印加回路４ｕに上素子駆動信号として供給されるとともに、反転回路６２および遅延回路６３を介して下流側のＭＯＳＦＥＴ３ｕおよび逆電圧印加回路５ｕに下素子駆動信号として供給される。

ＰＷＭ基本信号Ｖｖ生成部５６で生成されるＰＷＭ基本信号Ｖｖは、遅延部６４を介して上流側のＭＯＳＦＥＴ２ｖおよび逆電圧印加回路４ｖに上素子駆動信号として供給されるとともに、反転回路６２および遅延回路６３を介して下流側のＭＯＳＦＥＴ３ｖおよび逆電圧印加回路５ｖに下素子駆動信号として供給される。

ＰＷＭ基本信号Ｖｖ生成部５７で生成されるＰＷＭ基本信号Ｖｖは、遅延部６７を介して上流側のＭＯＳＦＥＴ２ｗおよび逆電圧印加回路４ｗに上素子駆動信号として供給されるとともに、反転回路６８および遅延回路６９を介して下流側のＭＯＳＦＥＴ３ｗおよび逆電圧印加回路５ｗに下素子駆動信号として供給される。

基準信号Ｅｕ、三角波信号Ｅｏ、ＰＷＭ基本信号Ｖｕ、上素子駆動信号、下素子駆動信号、反転信号、逆電圧印加回路５ｕで生成されるパルス信号および１ショットパルス信号を一例として図５に示している。なお、図５は低レベル駆動（Low Active）の信号波形を示しており、上素子駆動信号、下素子駆動信号、１ショットパルス信号がそれぞれ低レベルのときにＭＯＳＦＥＴがオンし、高レベルのときにＭＯＳＦＥＴがオフする。

遅延部６１は、ＰＷＭ基本信号Ｖｕの低レベルへの立下りから一定時間ｔ１後に上素子駆動信号を低レベルに立下げる。反転回路６２は、ＰＷＭ基本信号Ｖｕの高レベルと低レベルを反転する。遅延部６３は、ＰＷＭ基本信号Ｖｕの高レベルへの立上りから一定時間ｔ１後に下素子駆動信号を低レベルに立下げる。逆電圧印加回路５ｕのパルス生成回路４５は、ＰＷＭ基本信号Ｖｕの低レベルへの立下り、すなわち下素子（３ｕ）駆動信号の立上がりから一定時間ｔ２遅れて立下がり、下素子（３ｕ）駆動信号の立下がりから一定時間ｔ２遅れて立上がる波形のパルス信号を生成する。さらに、パルス生成回路４５は、上述の生成パルス信号の低レベルへの立下りに同期して低レベルに立下がり、その立下りから一定時間ｔ３後に高レベルに立上がる波形の１ショットパルス信号を出力する。この１ショットパルス信号がゲート駆動回路４６のゲート駆動信号となり、逆電圧印加回路５ｕの逆電圧印加用ＭＯＳＦＥＴ４３をオンする。

一定時間ｔ１，ｔ２，ｔ３には、ｔ１＞ｔ２およびｔ３＞（ｔ１−ｔ２）の条件がある。このうち、一定時間ｔ１は、同じ直列回路における上流側のＭＯＳＦＥＴ２ｕと下流側のＭＯＳＦＥＴ３ｕとが同時にオン（直列回路が短絡）しないようにするためのデッドタイムである。一定時間ｔ２は、下流側のＭＯＳＦＥＴ３ｕがオフしてから上流側のＭＯＳＦＥＴ２ｕがオンするまでの期間における１ショットパルス信号の生成タイミングを設定するためのものである。したがって、一定時間ｔ３は、上流側のＭＯＳＦＥＴ２ｕがオンするタイミングを包含する期間となる。すなわち、各ＭＯＳＦＥＴ２，３の逆電圧印加回路４，５は、対応するＭＯＳＦＥＴがオフした後でオンし、そのＭＯＳＦＥＴと対となるＭＯＳＦＥＴがオンした後にオフするようになっている。

一方、抵抗１１ｕ，１１ｖ，１１ｗに生じる電圧が、電流検出部７０に供給される。電流検出部７０は、抵抗１１ｕ，１１ｖ，１１ｗに生じる電圧から、各ＭＯＳＦＥＴに流れる電流、つまりブラシレスＤＣモータＭの各相巻線に流れる電流を検出する。この検出結果が上記基準信号発生部５０の三相正弦波信号生成部５１に供給されるとともに、故障検出部７１に供給される。三相正弦波信号生成部５１は、電流検出部７０の検出結果からブラシレスＤＣモータＭのロータの回転速度を推定し、推定した回転速度に応じて三相正弦波信号Ｅｕ，Ｅｖ，Ｅｗの周波数を変化させる。故障検出部７１は、スイッチング回路１における逆電圧印加回路４ｕ，５ｕ，４ｖ，５ｖ，４ｗ，５ｗの故障を検出するもので、上記電流検出部７０で検出される各ＭＯＳＦＥＴに流れる電流から過大な逆回復電流Ｉｒｒの発生を検出し、逆電圧印加回路４ｕ，５ｕ，４ｖ，５ｖ，４ｗ，５ｗが不動作の故障であるか否かを判定する。この判定結果が選択制御部５４に供給される。選択制御部５４は、基準信号生成部５０の選択部５３を制御するもので、故障検出部７１の判定結果が故障なしの場合に三相正弦波信号生成部５１からの三相正弦波信号を選択出力させ、故障検出部７１の判定結果が故障ありの場合に波形整形部５２からの二相変調用信号を選択出力させる。なお、逆回復電流Ｉｒｒは、逆方向電圧印加回路が正常に動作している場合には、逆電圧印加回路のオン時に発生し、不動作時には対となるＭＯＳＦＥＴのオン時に発生するので、その発生タイミングが異なっていること、また電流の大きさも異なることから、この２つの条件のいずれかまたは両方の組み合せを用いて検出が可能である。

つぎに、図５および図６を参照しながら作用について説明する。
三相正弦波（図３）の基準信号Ｅｕ，Ｅｖ，Ｅｗと三角波信号Ｅｏとの電圧比較によるいわゆる三相変調が実行される。基準信号Ｅｕ，Ｅｖ，Ｅｗは、ブラシレスＤＣモータMの回転速度に比例して周波数が変化する。この電圧比較により、上流側のＭＯＳＦＥＴ２ｕ，２ｖ，２ｗをそれぞれオン，オフするための上素子駆動信号、および別の直列回路の下流側のＭＯＳＦＥＴ３ｕ，３ｖ，３ｗをオン，オフするための下素子駆動信号が作成される。

この三相変調によって作成される上素子駆動信号および下素子駆動信号により、スイッチング回路１における各直列回路のうち、少なくとも１つの直列回路の上流側ＭＯＳＦＥＴがオン，オフして別の少なくとも１つの直列回路の下流側ＭＯＳＦＥＴがオンする複数相通電が、順次に切換えられる。この複数相通電の切換えにより、３つの相間電圧が生じ、その各相間電圧がブラシレスＤＣモータＭの相巻線Ｌｕ，Ｌｖ，Ｌｗに印加される。これにより、Ｌｕ，Ｌｖ，Ｌｗに正弦波状の電流が流れ、ブラシレスＤＣモータＭが動作する。

ところで、いずれかの相巻線に蓄えられたエネルギに基づく電流が上流側のＭＯＳＦＥＴ２ｕの還流ダイオードＤｕ＋を順方向に流れたとする。この順方向電流いわゆる還流電流が流れている場合、下流側のＭＯＳＦＥＴ３ｕのオンに先立ち、逆電圧印加回路４ｕの逆電圧印加用ＭＯＳＦＥＴ４３がオンし、逆電圧印加用コンデンサ４２に蓄えられている電圧がＭＯＳＦＥＴ２ｕの還流ダイオードＤｕ＋に逆電圧として印加される。この逆電圧の印加期間は、ＭＯＳＦＥＴ３ｕのオフ後から始まり、ＭＯＳＦＥＴ２ｕのオンタイミングを含む一定時間ｔ３である。

還流電流が流れている状態のＭＯＳＦＥＴ２ｕに逆電圧印加回路４ｕから電圧が印加されると、ＭＯＳＦＥＴ２ｕの還流ダイオードＤｕ＋に逆回復電流Ｉｒｒが流れる。この場合、ＭＯＳＦＥＴ２ｕに印加される逆電圧は逆電圧印加回路４ｕ内の直流電源４０に基づく電圧であり、直流電源３０の電圧（例えば直流２８０Ｖ）よりもはるかに電圧が低いことから、ＭＯＳＦＥＴ２ｕの還流ダイオードＤｕ＋に逆回復電流Ｉｒｒが流れても、その逆回復電流Ｉｒｒの値はきわめて小さい。

なお、逆回復電流Ｉｒｒが流れる期間については、直流電源３０の電圧（例えば２８０Ｖ）が加わる場合よりも、長くなる。しかしながら、ＭＯＳＦＥＴ２ｕの還流ダイオードＤｕ＋における電力積算値は、消費電力と時間の積であるから、たとえ逆回復電流Ｉｒｒの期間が長くなっても、逆回復電流Ｉｒｒの値がきわめて小さければ、積算電力は大幅に低くなる。したがって、ＭＯＳＦＥＴ２ｕの還流ダイオードＤｕ＋における電力損失を大幅に低減することができ、効率の向上が図れる。

ここで、各逆電圧印加回路の内部で開放となる不動作の故障が生じると、逆回復電流Ｉｒｒを抑制できなくなり、故障した逆電圧印加回路に対応するＭＯＳＦＥＴの温度が大きく上昇する。この場合、故障検出部７１において、各逆電圧印加回路のいずれかが故障であると判定される。

故障ありが判定されると、図４に示す二相変調用信号が基準信号Ｅｕ，Ｅｖ，Ｅｗとして選択出力される。そして、二相変調用信号の基準信号Ｅｕ，Ｅｖ，Ｅｗと三角波信号Ｅｏとの電圧比較によるいわゆる２相変調が実行されることで、各ＭＯＳＦＥＴのスイッチング回数が通常（三相変調時）のほぼ２／３に減少する。これに伴い、各ＭＯＳＦＥＴに逆回復電流Ｉｒｒが流れる頻度が低減する。各ＭＯＳＦＥＴに逆回復電流Ｉｒｒが流れる頻度が低減することにより、故障した逆電圧印加回路に対応するＭＯＳＦＥＴの温度上昇が抑制され、そのＭＯＳＦＥＴの過熱や破壊を防ぐことができる。この変調方式の変更に伴い、効率低下や波形の歪み等の若干の不具合が生じるが、致命的な問題は生じないため、そのまま運転が継続可能となる。

［２］第２の実施形態について説明する。
制御部１０の要部を図７に示している。すなわち、第１の実施形態の選択制御部７４に代わり、周波数制御部７５が採用されている。周波数制御部７５は、三角波信号生成部５４で生成される三角波信号Ｅｏの周波数を制御するもので、故障検出部７１における判定結果が故障なしの場合に三角波信号Ｅｏの周波数を予め定められている所定周波数ｆｓに設定し、判定結果が故障ありの場合に三角波信号Ｅｏの周波数を上記所定周波数ｆｓよりもΔｆだけ低い周波数に設定する。
他の構成は、第１の実施形態と同じである。作用を図８のフローチャートに示す。
故障ありが判定されると、三角波信号Ｅｏの周波数が通常時の所定周波数ｆｓよりもΔｆだけ低い周波数に設定される。こうして、三角波信号Ｅｏの周波数が低減されることで、各ＭＯＳＦＥＴのスイッチング回数が通常よりも減少する。これに伴い、各ＭＯＳＦＥＴに逆回復電流Ｉｒｒが流れる頻度が低減する。

［３］第３の実施形態について説明する。
制御部１０の要部を図９に示している。すなわち、第１の実施形態の選択制御部７４に代わり、周波数制御部７５が採用されるとともに、電流検出部７０の検出電流からＭＯＳＦＥＴに流れる電流の大きさを推定する電流推定部７２が新たに追加され、周波数制御部７５に電流推定部７２の推定結果が供給される。

周波数制御部７５は、故障検出部７１における判定結果が故障なしの場合に三角波信号Ｅｏの周波数を予め定められている所定周波数ｆｓに設定し、判定結果が故障ありの場合に三角波信号Ｅｏの周波数を上記所定周波数ｆｓよりも低く且つ電流推定部７２の電流推定結果に応じた周波数に設定する。他の構成は、第１の実施形態と同じで、作用を図１０のフローチャートに示す。
故障ありが判定されると、三角波信号Ｅｏの周波数が通常時の所定周波数ｆｓよりも低く、かつ電流推定部７２の電流推定結果に応じた周波数に設定される。すなわち、電流・温度推定部７２で推定される電流が大きいほど、ＭＯＳＦＥＴの温度上昇が大きいとの判断の下に、三角波信号Ｅｏの周波数の低減幅が増大される。

三角波信号Ｅｏの周波数が低減されることで、各ＭＯＳＦＥＴのスイッチング回数が通常よりも減少し、そのＭＯＳＦＥＴの過熱や破壊を防ぐことができる。

［４］第４の実施形態について説明する。この第４の実施形態では、上記した第１、第２、第３の実施形態のいずれかの制御に加え、逆電圧印加回路の故障時に、モータのベクトル制御を調整してＭＯＳＦＥＴに流れる電流を低減する。
制御部１０における基準信号生成部５０の構成を図１１に示し、その動作概要を図１２のフローチャートに示している。基準信号生成部５０は、電流検出部７０で検出される相巻線電流からブラシレスＤＣモータＭのロータの回転速度を推定し、推定した回転速度ωestと外部からの設定回転速度ωrefとの差分を求め、求めた差分に対応する電流制御値ＩqrefをＰＩ制御部で得るとともに、その電流制御値Ｉqrefからもう１つの電流制御値Ｉdrefを得る。そして、基準信号生成部５０は、電流制御値Ｉqref，ＩdrefをＩq制限手段およびＩd制限手段に通し、さらにＰＩ制御部にそれぞれ通すことにより電圧制御値Ｖq，Ｖdを得て、その電圧制御値Ｖq，Ｖdに応じた電圧レベルの三相正弦波信号を基準信号Ｅｕ，Ｅｖ，Ｅｗとして出力する。Ｉq制限手段およびＩd制限手段は、故障検出部７１で故障が検出された場合に、Ｉq制限およびＩd制限をオンする。この制限オンにより、基準信号Ｅｕ，Ｅｖ，Ｅｗの電圧が通常レベルより低いレベルに設定される。これにより、各ＭＯＳＦＥＴのオン，オフデューティが減少し、それに伴い、各ＭＯＳＦＥＴに流れる電流が減少し、それに伴って逆回復電流が低減される。
他の構成は、第１の実施形態と同じである。

なお、変形例として、図１３のフローチャートに示すように、第１の実施形態の制御、第３の実施形態の制御、および第４の実施形態の制御を組み合わせてもよい。故障した逆電圧印加回路に対応するＭＯＳＦＥＴの温度上昇が確実に抑制され、ＭＯＳＦＥＴの過熱や破壊を防ぐことができる。

［５］第５の実施形態について説明する。
上記各実施形態では、故障を電流から検出するとともに、各ＭＯＳＦＥＴの電流に応じてスイッチング回数等の制御量を変更するように構成したが、各ＭＯＳＦＥＴの温度を間接的に検知し、これを故障検出に用いるとともに、制御量の変更を行う構成としてもよい。

すなわち、図１４において、８０はスイッチング回路１が搭載される回路基板である。この回路基板８０上にフレーム８１が立設され、そのフレーム８１に３つの保持部材８２を介してＭＯＳＦＥＴ２ｕ，３ｕ，２ｖ，３ｖ，２ｗ，３ｗが背面のヒートシンク（フィン付き放熱板）８３に密着するように保持されている。これらＭＯＳＦＥＴは、回路基板８０に配線接続されている。そして、ＭＯＳＦＥＴの近傍のヒートシンク８３に、ヒートシンク８３の温度を検出する温度センサ８４が取り付けられている。温度センサ８４は１つであるが、各ＭＯＳＦＥＴの配設位置が近く、かつ熱伝導性の良いヒートシンク８３に密着して取り付けられているため、ＭＯＳＦＥＴのいずれか１つが温度上昇すれば、それを検知することができる。

この構成を第１の実施形態に適用すると、図２の故障検出部７１には電流検出部７０の検出結果の代わりに温度センサ８４の検知温度が入力され、その検知温度が所定値以上であれば、故障と判定され、所定値未満であれば正常と判定される。

また、図９の第３の実施形態に適用すれば、故障検出部７１には電流検出部７０の検出結果の代わりに温度センサ８４の検知温度が入力され、電流推定部７２の代わりに温度推定部が設けられる。この温度推定部は、温度センサ８４が検知してヒートシンク温度からＭＯＳＦＥＴ素子の温度を推定する。そして、故障ありが判定されると、三角波信号Ｅｏの周波数が通常時の所定周波数ｆｓよりも低く、かつ推定される温度が高いほど、三角波信号Ｅｏの周波数の低減幅が増大される。同様に、第２、第５の実施形態についても適用可能である。

さらに、故障検出は電流にて検出し、制御量（スイッチング回路）の変更は、素子の推定温度に基づいて制御したり、逆に故障は温度にて検出し、制御量の変更は、素子に流れる電流推定値に基づいて制御することも可能であり、種々の組み合わせが考えられる。

［６］上記各実施形態では、スイッチング回路１におけるスイッチング素子として全てＭＯＳＦＥＴを用いたが、ＭＯＳＦＥＴはスイッチング回路１における各直列回路の少なくとも一方に用いられていればよく、残りは他のスイッチング素子を用いることが可能である。

この発明の第１の実施形態の構成および冷凍サイクルの構成を示す図。 第１の実施形態における制御部の要部の構成を示すブロック図。 第１の実施形態における三相正弦波信号、三角波信号、ＰＷＭ基本信号の波形を示す図。 第１の実施形態における二相変調用信号、三角波信号、ＰＷＭ基本信号の波形を示す図。 各実施形態における各部の尊号波形を示す図。 第１の実施形態の作用を説明するためのフローチャート。 第２の実施形態における制御部の要部の構成を示すブロック図。 第２の実施形態の作用を説明するためのフローチャート。 第３の実施形態における制御部の要部の構成を示すブロック図。 第３の実施形態の作用を説明するためのフローチャート。 第４の実施形態における制御部の要部の構成を示すブロック図。 第４の実施形態の作用を説明するためのフローチャート。 第４の実施形態の変形例の作用を説明するためのフローチャート。 第５の実施形態における温度センサの取付け状態を示す図。

符号の説明

１…スイッチング回路、２ｕ，２ｖ，２ｗ…上流側のＭＯＳＦＥＴ（スイッチング素子）、３ｕ，３ｖ，３ｗ…下流側のＭＯＳＦＥＴ（スイッチング素子）、４ｕ，４ｖ，４ｗ…逆電圧印加回路、５ｕ，５ｖ，５ｗ…逆電圧印加回路、Ｄｕ＋，Ｄｖ＋，Ｄｗ＋，Ｄｕ−，Ｄｖ−，Ｄｗ−…還流ダイオード、１０…制御部、３０…直流電源、４２…逆電圧印加用コンデンサ、４３…逆電圧印加用ＭＯＳＦＥＴ、５０…基準信号生成部、５１…三相正弦波信号生成部、５２…波形整形部、５３…選択部、５４…三角波信号生成部、５５…ＰＷＭ基本信号Ｖｕ生成部、５６…ＰＷＭ基本信号Ｖｖ生成部、５７…ＰＷＭ基本信号Ｖｗ生成部、７０…電流検出部、７１…故障検出部、７２…電流・温度推定部、７３…故障判定部、７４…選択制御部、７５…周波数制御部、８０…回路基板、８４…温度センサ、Ｍ…ブラシレスＤＣモータ、Ｌｕ，Ｌｖ，Ｌｗ…相巻線

Claims (3)

1. 還流ダイオードを有するＭＯＳＦＥＴを少なくとも一方に用いた２つのスイッチング素子の直列回路を複数備え、これら直列回路の各スイッチング素子の相互接続点が負荷に接続されるスイッチング回路と、
   前記各直列回路のうち少なくとも１つの直列回路の上流側のスイッチング素子および別の少なくとも１つの直列回路の下流側のスイッチング素子による前記負荷への通電を、順次に切換える第１制御手段と、
   前記ＭＯＳＦＥＴと同じ直列回路の他方のスイッチング素子のオンに先立ち、同ＭＯＳＦＥＴに逆電圧を印加する逆電圧印加回路と、
   前記各スイッチング素子に流れる電流または前記各スイッチング素子の温度を推定し、この推定結果に応じて前記逆電圧印加回路が不動作の故障であるか否かを判定する故障検出手段と、
   前記故障検出手段で故障が検出された場合に、前記ＭＯＳＦＥＴのスイッチング回数を通常より減らす第２制御手段と、
   を備えていることを特徴とするインバータ装置。
2. 前記第１制御手段は、三相正弦波信号と二相変調用信号を生成可能で、生成した三相正弦波信号および二相変調用信号のいずれか一方を基準信号として出力する基準信号生成部と、この基準信号生成部から出力される基準信号と三角波信号との電圧比較により前記各スイッチング素子に対するスイッチング用の基本信号を生成する基本信号生成部と、を有し、
   前記第２制御手段は、前記故障検出手段で故障が検出されない場合に前記基準信号生成部から前記三相正弦波信号を出力させ、前記故障検出手段で故障が検出された場合に前記基準信号生成部から前記二相変調用信号を出力させる、
   ことを特徴とする請求項１に記載のインバータ装置。
3. 前記第１制御手段は、三相正弦波信号を生成し、生成した三相正弦波信号を基準信号として出力する基準信号生成部と、この基準信号生成部から出力される基準信号と三角波信号との電圧比較により前記各スイッチング素子に対するスイッチング用の基本信号を生成する基本信号生成部と、を有し、
   前記第２制御手段は、前記故障検出手段で故障が検出されない場合に前記三角波信号の周波数を予め定められている所定周波数に設定し、前記故障検出手段で故障が検出された場合に前記三角波信号の周波数を前記所定周波数よりも低い周波数に設定する、
   ことを特徴とする請求項１に記載のインバータ装置。

Images