JP4759995B2 - 電子機器およびそのための制御方法 - Google Patents

Description

本発明は、複数の入力端子を有する電子機器およびこの電子機器を対象とした制御方法、デジタル信号生成方法および記録媒体に関する。

多くの電子機器は、ファームウェア、すなわち、プログラムや制御用のデータなどが記録されたＲＯＭなどの不揮発性メモリを有しており、この不揮発性メモリに記憶されたプログラムを実行することにより各種の機能を営む。最近は、このファームウェアとして、フラッシュメモリなど書き換え可能な不揮発性メモリが利用されるようになっている。そして、工場出荷後においてこのファームウェアの書き換えを行うことにより機能追加やバージョンアップなどを行うことが可能な電子機器も多く提供されている。このようなファームウェアの書き換えに関する技術文献として、特許文献１がある。この特許文献１には、再生モードとアップグレードモードとを有し、再生モードにおいてはＣＤから読み出されるデジタルデータを音として再生する一方、アップグレードモードにおいては、アップグレード用ＣＤから読み出されるデジタルデータによりファームウェアの書き換えを行い、機能のアップグレードを行うことが可能なオーディオ信号処理装置が開示されている。
特開２００２−１４９４２８号公報

ところで、上述した従来のオーディオ信号処理装置は、ファームウェアの書き換えのような特殊な処理を行わせる際、入力信号がこの特殊な処理に用いられる信号であることを知らせるために何らかの操作を装置に対して行わなければならず不便であった。

この発明は、以上説明した事情に鑑みてなされたものであり、ユーザが特別な操作をすることなく、入力信号を用いた特殊な処理を行わせることができる電子機器を提供することを目的とする。

この発明の好ましい態様において、電子機器は、デジタル信号を入力する入力手段と、前記入力手段を介して入力されるデジタル信号の内容を判定する判定動作を繰り返し、入力されたデジタル信号中に所定の識別子が予め定められた取得個数を超えて含まれていることが確認された場合には、前記識別子に続いて入力される実データの処理を行う制御手段とを具備し、前記制御手段は、前記判定動作を１回行う際に、前記識別子のバイト数と前記取得個数とを乗じた値に、当該バイト数から１を減じた値を加算した値で示されるバイト数以上の前記デジタル信号の内容を判定する。
ユーザは、この電子機器に対し、識別子を複数回繰り返してなる識別子群とこれに続く実データを入力する。入力の形態として、例えばそのような識別子群と実データをディスクなどの記録媒体から再生し、電子機器に与える、という形態がある。
電子機器は、このようにして入力される信号中に識別子が含まれていることを確認した場合、それに続く実データの処理に移行する。
このように、入力信号から識別子を検出することにより実データの処理を行うので、実データを用いた特殊な処理を指示するための操作は不要である。
別の好ましい態様において、電子機器は、複数の入力端子と、前記複数の入力端子における１つの入力端子を介して入力されるデジタル信号の内容を判定する判定動作を、入力端子を切り換えながら繰り返し、ある入力端子を介して入力されるデジタル信号中に所定の識別子が含まれていることが確認された場合、その後、当該入力端子を介して入力されるデジタル信号に含まれる実データの処理を行う制御手段とを有する。
ユーザは、電子機器に何らかのデータを与えて所望の処理を行わせたい場合、識別子群と実データとを例えば記憶媒体から再生し、この電子機器における任意の入力端子に識別子群、実データの順に供給すればよい。電子機器における制御手段は、複数の入力端子における１つの入力端子を介して入力されるデジタル信号の内容を判定する判定動作を、入力端子を切り換えながら繰り返す。この過程において、ある入力端子を介して入力されるデジタル信号中に識別子が含まれていることを確認した場合、制御手段は、その後、当該入力端子を介して入力されるデジタル信号に含まれる実データの処理を行う。このように、本発明によれば、ユーザは、実データを供給する入力端子を指定する必要がなく、実データの処理を電子機器に行わせることができる。

以下、図面を参照し、本発明の実施の形態について説明する。
＜第１実施形態＞
オーディオ信号処理装置の中には、複数の入力端子を有し、これらの入力端子に接続されたＣＤ再生装置、ＤＶＤ再生装置といった複数の機器から信号を受け取って、その処理を行うことが可能な装置がある。上記特許文献１の技術は、この種のオーディオ信号処理装置にも適用可能であるが、仮に適用した場合、ユーザにとって煩わしい問題が発生する。まず、ＣＤ再生装置などの複数の装置がオーディオ信号処理装置に接続されており、ユーザがその中のある再生装置（例えば再生装置Ａとする）にファームウェア書き換え用のデータの記録されたディスクを装填したとする。この場合、ユーザは、オーディオ信号処理装置に設けられた複数の入力端子の中から再生装置Ａの接続された入力端子を見つけ、その入力端子を指定する操作をオーディオ信号処理装置に対して行わなければならない。何故ならば、オーディオ信号処理装置は、複数の入力端子を有しているため、ユーザが入力端子を指定する操作を行わない限り、どの入力端子を介してファームウェア書き換え用のデータが供給されるのか分からないからである。しかし、このような作業は、ユーザにとって煩雑なものである。何故ならば、例えば全く同じ再生装置が３台あった場合などは、ユーザは、入力を１回ずつ切り換えて確かめるか、再生装置Ａの信号出力用のケーブルを辿ることにより、様々な装置が接続された複数の入力端子の中から再生装置Ａが接続された入力端子を見つけなければならないからである。通常、オーディオ信号処理装置および再生装置間のケーブル接続は、各装置の背面側で行われるため、ユーザはこの作業をオーディオ信号処理装置の背面を見ながら行わなければならない。このような作業は、オーディオ信号処理装置と、これに接続された複数の再生装置が１つのラックに収容されているような場合に極めて煩雑なものとなる。本実施形態は、この煩わしさを解消するものである。

図１は、この発明に係る電子機器の第１実施形態であるオーディオ信号処理装置１００の構成を示すブロック図である。オーディオ信号処理装置１００は、ＣＤ、ＤＶＤなどの再生装置からデジタルオーディオ信号を受け取るための複数の入力端子を有している。これらの入力端子には、デジタルオーディオインターフェース規格の１つであるＳＰＤＩＦ（Sony/Philips Digital Interface Format）規格のデジタルオーディオ信号を出力する再生装置が接続される。図１に示す例では、オーディオ信号処理装置１００に３個の入力端子Ｐ１〜Ｐ３が設けられているが、入力端子の数は任意である。また、図１に示す例では、３台の再生装置ＰＤ１〜ＰＤ３が入力端子Ｐ１〜Ｐ３に接続されているが、各入力端子にどのような再生装置を接続するかも任意である。

再生装置ＰＤ１〜ＰＤ３は、ＣＤ、ＤＶＤなどの媒体からデジタルオーディオ信号を再生する装置である。ユーザは、再生装置ＰＤ１〜ＰＤ３に所望の音楽が記録されたディスクを装填し、その再生を行うことができる。本実施形態では、オーディオ信号処理装置１００の機能をアップグレードするためのファームウェア書き換え用データが記録されたディスクが再生装置ＰＤ１〜ＰＤ３のいずれかに装填される場合がある。ここで、ファームウェア書き換え用データは、それがファームウェア書き換え用データであることを示す連続した複数個の識別子と、この識別子群に続く実データとにより構成されている。実データは、ファームウェアの書き換えに実際に使用されるデータである。

本実施形態において、このようなファームウェア書き換え用データの記録されたディスクを装填すべき再生装置は固定されておらず、再生装置ＰＤ１〜ＰＤ３のいずれも、そのようなディスクが装填される可能性を有している。

入力端子Ｐ１〜Ｐ３は、スイッチ部１０１に接続されている。このスイッチ部１０１は、ＣＰＵ１１０からの指令に従い、入力端子Ｐ１〜Ｐ３のうちいずれか１つの入力端子を選択し、選択した入力端子を介して入力されるデジタルオーディオ信号をデジタルインターフェースレシーバ（以下、ＤＩＲと略称する）１０２に出力する回路である。なお、ＤＩＲの中には、複数の入力端子からの入力信号のうち１つを選択するスイッチを内蔵しているものがある。ＤＩＲ１０２がこの種のＤＩＲである場合には、ＣＰＵ１１０が入力端子Ｐ１〜Ｐ３のうちいずれの入力信号からの信号を受け取るかを指定する情報をＤＩＲ１０２に送り、ＤＩＲ１０２がこの情報に従って入力信号を選択を行うように構成すればよい。

ＤＩＲ１０２は、スイッチ部１０１を介して入力されるＳＰＤＩＦ形式のデジタルオーディオ信号からＬ−ｃｈ（左チャネル）およびＲ−ｃｈ（右チャネル）のデータ信号を取り出し、Ｉ２Ｓバス(The Inter-IC Sound Bus)等に適合した形式の信号に変換して出力する回路である。

図２は、ＤＩＲ１０２の出力信号を例示するものである。ＤＩＲ１０２の出力信号は、一定周期のフレームの繰り返しであり、フレームの切り換わりに同期したワードクロックＬＲＣＬＫ、ＳＰＤＩＦ形式のデジタルオーディオ信号から取り出されたデータ信号ＲＤＡＴＡ、データ信号ＲＤＡＴＡを構成する各ビットに同期したビットクロックＢＣＬＫにより構成されている。各フレームのデータ信号ＲＤＡＴＡは、前半がＬ−ｃｈのデータ信号、後半がＲ−ｃｈのデータ信号となっている。ワードクロックＬＲＣＬＫは、フレーム受信を行う回路がＬ−ｃｈ、Ｒ−ｃｈのデータ信号を各々選択して処理することを可能にするため、フレームの前半においてＬレベル、後半においてＨレベルとなる。データ信号ＲＤＡＴＡは、ワードクロックＬＲＣＬＫの立ち下がりからビットクロックＢＣＬＫの１周期相当遅れて開始される。Ｉ２Ｓバス規格においては、１フレームのデータ長は規定されておらず、任意であるが、本実施形態におけるＤＩＲ１０２は、１フレーム分のデータ信号として、Ｌ、Ｒ各々１６ビットのデータ信号を出力する。

既に述べたように、本実施形態では、ファームウェア書き換え用のデータが記録されたディスクが再生装置ＰＤ１〜ＰＤ３のいずれかに装填され、このディスクから読み出されたデータがオーディオ信号処理装置１００に供給される場合がある。このファームウェア書き換え用のデータも、音楽などのデジタルオーディオ信号と同様、ＳＰＤＩＦ形式の信号としてオーディオ信号処理装置１００に供給される。ただし、本実施形態では、ファームウェア書き換え用データの処理がソフトウェアにより行われ、高速処理を期待できないことに鑑み、ファームウェア書き換え用データの構成ビットの時間分解能を音楽などのデジタルオーディオ信号の構成ビットの時間分解能よりも実質的に低下させる措置を採っている。

具体的には、デジタルオーディオ信号における連続した所定個数のビットを使って、ファームウェア書き換えのためのデータの１ビット分の情報を表現している。図３はこの措置を採った場合においてＤＩＲ１０２から出力されるデータ信号ＲＤＡＴＡを例示すものである。この例では、データ信号を構成する連続した４ビットを使って、ファームウェア書き換え用データの１ビット分の情報が表現されている。具体的には、“１１１１００００００００１１１１”なる１６ビットのデータ信号により、４ビットのファームウェア書き換え用データ“１００１”が表現されており、データ信号中の連続した４ビット“１１１１”はファームウェア書き換え用データのビット“１”に、データ信号中の連続した４ビット“００００”はファームウェア書き換え用データのビット“０”に対応している。この措置を採った場合、ビットクロックＢＣＬＫを１／４分周した低速のクロックによりデータ信号をサンプリングし、ファームウェア書き換え用データの構成ビットを取得することができるので、ファームウェア書き換え用データをソフトウェアなどにより処理する際の負担を軽減することができる。

ＣＰＵ１１０は、オーディオ信号処理装置１００の各部を制御する制御中枢である。このＣＰＵ１１０には、操作表示部１１１、ＲＡＭ１１２およびフラッシュメモリ１１３が接続されている。操作表示部１１１は、マンマシンインタフェースとしての役割を有しており、ユーザから各種の指令を受け取るための押しボタンなどの各種操作子と、ユーザにメッセージを提供するＬＣＤなどの各種の表示器を備えている。ＲＡＭ１１２は、ＣＰＵ１１０が各種の制御を行う際のワークエリアとして用いられる。フラッシュメモリ１１３は、ファームウェアとしてオーディオ信号処理装置１００に組み込まれたものであり、ＯＳと各種のアプリケーションプログラムを記憶している。なお、フラッシュメモリ１１３は、ＣＰＵ１１０に内蔵されたものであってもよい。このフラッシュメモリ１１３に書き込まれたアプリケーションプログラムの１つとして、フラッシュメモリ１１３の書き換えを行うためのアップグレードプログラムがある。

オーディオ信号処理装置１００において行われる処理のうち重要なものとして、ＤＩＲ１０２を介して供給されるデジタル信号を音として再生するための処理と、ファームウェアたるフラッシュメモリ１１３の書き換えのための処理がある。

前者の処理を行うため、ＣＰＵ１１０は、ＤＩＲ１０２やその後段のデジタルシグナルプロセッサ（以下、ＤＳＰという）１２０の制御を行う。このＤＳＰ１２０は、ビットクロックＢＣＬＫの立ち上がりに同期して、データ信号ＲＤＡＴＡの構成ビットを読み取り、ワードクロックロックＬＲＣＬＫに基づき、データ信号ＲＤＡＴＡをＬ−ｃｈのデータ信号とＲ−ｃｈのデータ信号に分離し、各チャネルについてデコード処理や音場付与処理などを施して出力する。ＣＰＵ１１０は、操作表示部１１１を介して与えられるユーザからの指示等に従い、このデコード処理や音場付与処理のためのパラメータ設定をＤＳＰ１２０に対して行う。ＤＡＣ１２１は、ＤＳＰ１２０から出力されるＬ、Ｒ２チャネルのデジタルオーディオ信号をアナログオーディオ信号に各々変換する。この各チャネルのアナログオーディオ信号は、アンプ１２２Ｌおよび１２２Ｒによって各々増幅され、左右のスピーカ１２３Ｌおよび１２３Ｒから放音される。

後者の処理を行うため、ＣＰＵ１１０は、入力端子選択モードへの移行指示ＳＴＡＲＴを操作表示部１１１から受け取ったとき、アップグレードプログラムをフラッシュメモリ１１３からＲＡＭ１１２にコピーし、このＲＡＭ１１２内のアップグレードプログラムを実行する。このアップグレードプログラムの実行過程において、ＣＰＵ１１０は、スイッチ部１０１により入力端子Ｐ１〜Ｐ３を一定時間ずつ順次選択しながら、ＤＩＲ１０２からＤＳＰ１２０に送られるデジタル信号を傍受し、その解析を行うことにより、入力端子Ｐ１〜Ｐ３のうちファームウェア書き換え用のデータが入力される端子を判定し、該当する入力端子が定まった以降は、スイッチ部１０１によりその入力端子を継続的に選択し、その入力端子を介して入力されるデジタル信号を用いてフラッシュメモリ１１３の書き換えを行う。なお、このファームウェア書き換えについては、説明の重複を避けるため、本実施形態の動作説明においてその詳細を明らかにする。

次に本実施形態の動作を説明する。まず、ファームウェア書き換え用データの記録されたディスクを入手したユーザが、再生装置ＰＤ１〜ＰＤ３の中の１つ、例えば再生装置ＰＤ１にそのディスクを装填し、操作表示部１１１を操作して入力選択モードへの移行指示ＳＴＡＲＴを与えた後、再生装置ＰＤ１の再生ボタンを押下したとする。このような操作が行われると、本実施形態では次のような動作が行われる。

まず、オーディオ信号処理装置１００では、入力選択モードへの移行指示ＳＴＡＲＴが与えられたことにより、ＣＰＵ１１０がフラッシュメモリ１１３からＲＡＭ１１２にアップグレードプログラムをコピーし、これを実行する。

図４は、このアップグレードプログラムの実行過程におけるＣＰＵ１１０の動作を示すタイムチャートである。アップグレードプログラムの実行を開始すると、ＣＰＵ１１０は、入力端子Ｐ１〜Ｐ３を各々ある時間ずつ順次選択する動作が繰り返されるようスイッチ部１０１の切り換え制御を開始する。

ここで、入力端子Ｐ１が選択されている間は、この入力端子Ｐ１を経由して入力されるデータＩＮ１がスイッチ部１０１を通過し、ＤＩＲ１０２による処理を経てＣＰＵ１１０に出力される。ＣＰＵ１１０は、ＤＩＲ１０２から出力されるデータ信号を例えば上述したようにビットクロックＢＣＬＫを１／４分周したクロックによりサンプリングし、順次サンプリングされるビットを内蔵のバッファに順次格納する読み取り処理を所定時間行った後、バッファに格納されたビット列に識別子を表すビット列が含まれるか否かの判定処理を行う。ここで、再生装置ＰＤ１の再生ボタンが押下される前は、再生装置ＰＤ１から入力端子Ｐ１、スイッチ部１０１を介してＤＩＲ１０２へデータが供給されることはないので、ＤＩＲ１０２からはデータが出力されない。あるいは、このような場合にＤＩＲ１０２からはデータとして０が出力されることもある。いずれにしても、この場合におけるＣＰＵ１１０による判定処理の結果は否定的となる。

図４に示す例では、スイッチ部１０１により最初に入力端子Ｐ１が選択され、ＣＰＵ１１０がデータＩＮ１に対応した読み取り処理を開始した後、再生装置ＰＤ１によるディスクの再生が開始されており、読み取り処理における識別子の読み取りは失敗に終わり、判定処理の結果は否定的となる。その後、スイッチ部１０１の切り換えにより、入力端子Ｐ２、Ｐ３についての読み取り処理と判定処理が行われているが、入力端子Ｐ２、Ｐ３には識別子が供給されないので、判定処理の結果は否定的となる。

その後、図４に示す例では、スイッチ部１０１により入力端子Ｐ１が再び選択され、ＣＰＵ１１０は入力データＩＮ１に対応した処理を行う。このときには、再生装置ＰＤ１によるファームウェア書き換え用データの再生は既に開始されている。従って、このときの入力端子Ｐ１経由の入力データＩＮ１に対応した読み取り処理では、識別子がＤＩＲ１０２の出力信号から抽出されてバッファに格納され、判定処理においてバッファ内のビット列の中から識別子を表すビット列が発見されることとなる。このように識別子が必ずＣＰＵ１１０によって発見されることを保証するため、本実施形態ではファームウェア書き換え用データの先頭部分を識別子の繰り返しにするとともに、この識別子が繰り返される時間長を十分な長さにしている。

ＣＰＵ１１０は、入力端子Ｐ１を経由して識別子が供給されていることを検知すると、その時点以降、スイッチ部１０１の切り換え動作を行わず、入力端子Ｐ１経由のデータを継続して処理する。やがて、識別子群に続いて、ファームウェアの書き換えに用いる実データがＤＩＲ１０２からデータ信号として出力される。ＣＰＵ１１０は、この実データを用いてフラッシュメモリ１１３の書き換えを行う。

次に具体的な設計例を挙げる。この設計例では、識別子として、図５（ａ）に示すように７個の１バイト文字からなる“ＣＯＮＮＥＣＴ”を用いる。そして、図５（ｂ）に示すように、この識別子“ＣＯＮＮＥＣＴ”を所定回数繰り返した識別子群をファームウェア書き換え用データの先頭部分に配置する。この場合、Ａを識別子のバイト数、Ｘを識別子の取得個数とすると、ＣＰＵ１１０は、１回の読み取り処理において、
（Ａ＊Ｘ）＋（Ａ−１） ・・・（１）
なる式により得られるバイト数のバイト列をＤＩＲ１０２から出力されるデータ信号からサンプリングする。例えば図５（ａ）に示すように識別子のバイト数Ａが７である場合において、識別子の取得個数Ｘを１とすると、（Ａ＊Ｘ）＋（Ａ−１）＝７＊１＋７−１＝１３バイトとなる。識別子の取得個数Ｘは１でも構わないが、これを大きな数にすると、識別子でないデジタルオーディオ信号を識別子と誤認識する確率を低くすることができる。

図５（ｃ）は、ＤＩＲ１０２から識別子群の構成ビットを含むデータ信号が出力されている期間、４ビット間隔でデータ信号からサンプリングし、サンプリングしたビットを８ビットずつまとめることにより得られるバイト列を示している。図５（ｄ）は、データ信号から得られるバイト列の中から図５（ｃ）における３種類の区間（１）〜（３）をサンプリングした場合に、読み取り処理においてバッファ内に得られるバイト列を示している。識別子のバイト数が７バイトである場合、読み取り処理において上記式（１）により求めた１３バイトをデータ信号からサンプリングすれば、必ず７バイトからなる識別子“ＣＯＮＮＥＣＴ”がバッファ内に得られることが理解されよう。

識別子群における識別子の繰り返し回数は、識別子が入力される入力端子を判定するための所要時間に合わせて定める必要がある。以下、この所要時間について説明する。ここでは、ＤＩＲ１０２から出力されるデータ信号のサンプリング周波数が４４．１ｋＨｚであり、２サンプル分のデータ信号からファームウェア書き換え用データを構成する１バイト分のデータが得られるものとする。この場合、読み取り処理では、（Ａ＊Ｘ）＋（Ａ−１）バイトのデータをサンプリングするのであるから１回の読み取り処理の所要時間Ｂは、次式により与えられる。
Ｂ＝（２／４４１００）＊｛（Ａ＊Ｘ）＋（Ａ−１）｝ ・・・（２）

この場合において、判定処理や切り換え等の一入力端子当たりの平均的な所要時間をＹ、入力端子の数をＣとすると、読み取り処理において識別子が読み取られることを保証するためには、識別子群における識別子の繰り返し回数Ｎを次のように定めればよい。
Ｎ＝（Ｂ＋Ｙ）＊（Ｃ＋１）／｛（２／４４１００）＊Ａ｝ ・・・（３）

上記式（３）においてＮは、右辺の演算結果の小数以下を繰り上げた整数値である。上記式（３）の分子における（Ｂ＋Ｙ）は、図４における読み取り処理および判定処理の両方の所要時間の平均値Ｔ（図４に示す例ではＴ＝（Ｔ１＋Ｔ２＋Ｔ３）／３）に相当する。従って、分子（Ｂ＋Ｙ）＊（Ｃ＋１）は、全ての入力端子について少なくとも１回読み取り処理および判定処理が行われるための所要時間に相当する。一方、分母は、１個の識別子の読み取りの所要時間である。以上のことから次のことが分かる。すなわち、式（３）に示すＮは、全ての入力端子について少なくとも１回読み取り処理および判定処理が行われる間、識別子の繰り返しを持続させるために必要な識別子群における識別子の最低繰り返し回数を表しているのである。

識別子群における識別子の繰り返し数をこの式（３）に示すＮ回にすれば、読み取り処理において必ず識別子が得られることが保証される。例えば入力端子Ｐ１〜Ｐ３があり、入力端子Ｐ１を介して識別子群が入力される場合に、入力端子Ｐ１を選択した状態での読み取り処理が開始された後に、識別子群の再生が開始され、その際に入力データから識別子を得ることができなかったとする。この場合でも、識別子群における識別子の繰り返し数Ｎが上記式（３）により与えられている場合には、その後、再度、入力端子Ｐ１を選択した状態での読み取り処理が行われるときには、依然として識別子群の構成部分がデータ信号中に残っている。従って、ＣＰＵ１１０は、そのときの読み取り処理によりデータ信号から識別子を得ることができるのである。

識別子群に続く実データの態様として各種のものが考えられる。まず、図６（ａ）に示す態様では、実データは、全てファームェウェアの書き換えに実際に用いられるデータである。この場合、ＣＰＵ１１０は、識別子群の終了を検知すると、直ちにその後に続く実データをフラッシュメモリ１１３に書き込むようにすればよい。

図６（ｂ）に示す態様では、実データにおいて書き換えコマンドと書き換え用実データとからなるブロックが繰り返される。書き換えコマンドは、それに続く書き換え用実データのバイト数を含む。この場合、ＣＰＵ１１０は、識別子が入力される入力端子を判定し、その入力端子からのデータの取得を継続することを決定した後、そのＤＩＲ１０２から出力されるデータ信号を監視し、データ信号中に書き換えコマンドが含まれているかどうかの判断を継続する。そして、書き換えコマンドを発見した場合には、その書き換えコマンドから後続の書き換え用実データのバイト数を抽出し、抽出したバイト数のデータをデータ信号からサンプリングしてフラッシュメモリ１１３に書き込む。このような処理を書き換えコマンドが発見される度に繰り返し、フラッシュメモリ１１３の書き換えを行うのである。ブロックとブロックとの間は、空虚であっても構わないし、音楽などのデジタルオーディオ信号が埋め込まれていてもよい。

以上説明した本実施形態によれば、オーディオ信号処理装置１００は、いずれの入力端子を経由して識別子が入力されるかを判定することにより、ファームウェア書き換え用データの入力される入力端子を判定するので、ユーザは、該当する入力端子を指定する操作をすることなく、手軽にファームウェアの書き換えを行うことができる。この場合において、ファームウェア書き換え用データの入力先である入力端子以外の他の入力端子には再生装置が接続されていても構わないし、さらにその再生装置がデジタルオーディオ信号の再生を行っていても構わない。例えばユーザが再生装置ＰＤ１にファームウェア書き換え用データの記録されたディスクを装填し、ファームウェアの書き換え指示を入力したとき、他の再生装置ＰＤ２においてディスクから音楽のデジタルオーディオ信号が再生されている、ということが起こりうる。このような場合、オーディオ信号処理装置１００では、入力端子Ｐ２が選択されている期間、再生装置ＰＤ２によって再生された音楽のデジタルオーディオ信号に相当するデジタル信号がＤＩＲ１０２から出力され、ＣＰＵ１１０はこれに対する読み取り処理と判定処置を行う。しかしながら、通常の音楽のデジタルオーディオ信号の場合、ＤＩＲ１０２の出力信号からサンプリングされるバイト列はランダムデータとみなせる。従って、上記設計例のように読み取り処理において７バイトの識別子を取得する場合、取得されるビット数は７＊８＝５６ビットとなり、各ビットの“１”／“０”の発生確率は各々１／２なので、ＤＩＲ１０２の出力信号からサンプリングされる７バイトが偶然に“ＣＯＮＮＥＣＴ”と一致する確率は、（１／２）^５６＝１／（７．２＊１０^１６）となる。すなわち、サンプリングされる７バイトが“ＣＯＮＮＥＣＴ”と一致することは殆どあり得ない、ということができる。従って、本実施形態によれば、複数の入力端子に再生装置が接続され、それらによるディスクの再生が行われている状況下でも、ファームウェア書き換え用データの入力先である入力端子が正確に判別し、その入力端子を経由するデータを用いたファームウェアの書き換えを行うことができる。

以上、第１実施形態について説明したが、この第１実施形態には次のような変形例が考えられる。
（１）上記実施形態においては、オーディオ信号処理装置に本発明を適用したが、これに限らず、ＣＤプレーヤ、ＤＶＤプレーヤ、ＭＤプレーヤ、ＨＤＤ（ハードディスク）プレーヤ、メモリプレーヤなど種々のオーディオ機器（電子機器）、あるいはオーディオ機器以外でもファームウェアを使用する種々の電子機器に用いることができる。

（２）上記実施形態は、ＳＰＤＩＦ規格のデジタルオーディオ信号に対する処理を行うものを対象にしたが、本発明の適用においては、これ以外のフォーマットのデジタル信号であっても構わない。要するに、所定のフォーマットの１フレーム内の所定タイミング位置にあるデータを抽出して書き換え処理を行うようにすればよい。

（３）上記実施形態では、識別子群に続く実データは、ファームウェアの書き換えに用いられた。本発明の根本的な思想は、複数の入力端子を有し、これら複数の入力端子における１つの入力端子を介して入力されるデジタル信号の内容を判定する動作を、入力端子を切り換えながら繰り返し、ある入力端子を介して入力されるデジタル信号中に所定の識別子が含まれていることが確認された場合には、その後は入力端子を固定し、その入力端子を介して入力されるデジタル信号に含まれる実データの処理を行う点にある。この場合の実データの処理として各種のものが考えられる。

ある態様において、この実データの処理は、デジタルオーディオ信号を音として再生する処理である。この態様では、識別子群の後に続けて音楽などのデジタルオーディオ信号が記録されたディスクの再生が行われ、ディスクから再生されるデジタル信号がオーディオ信号処理装置における複数の入力端子の１つに入力される。オーディオ信号処理装置では、複数の入力端子に対応した読み取り処理と判定処理が、入力端子を切り換えながら繰り返され、ある入力端子が選択されている期間内の判定処理において識別子が入力信号中に発見された場合、以後、その入力端子に固定した状態で、その入力端子に供給されるデジタルオーディオ信号を音として再生する処理が継続される。

別の好ましい態様において、識別子群の後続の実データは、文字や画像の表示を指示するコマンドである。この態様において、電子機器は、複数の入力端子を切り換えながら、各入力端子に与えられるデジタル信号を監視し、ある入力端子の入力信号中に識別子を発見した場合、その識別子が発見された入力端子に固定し、その入力端子を介して後続の実データを受信し、実データに含まれるコマンドに従い、文字や画像を表示する。

さらに別の態様において、識別子群の後続の実データは、電子機器に何らかの処理（例えば故障診断処理）を行わせるプログラムである。この態様において、電子機器は、複数の入力端子を切り換えながら、各入力端子に与えられるデジタル信号を監視し、ある入力端子の入力信号中に識別子を発見した場合、その識別子が発見された入力端子に固定し、その入力端子を介して後続のプログラムを受信して実行し、例えば故障診断を行う。このように本発明によれば、電子機器に何らかの処理を行わせるための実データを与える際に、そのような実データが与えられる入力端子をユーザが指定しなくても、電子機器側で該当する入力端子が特定されるため、ユーザは入力端子指定のための煩雑な操作から解放される。さらに別の態様として、実データにより、ＲＡＭ１１２内の内部変数の変更または設定を行う態様もあり得る。さらに詳述すると、この態様では、実データに内部変数となるデータが含まれており、ＣＰＵ１１０は、このデータを実データから取り出してＲＡＭ１１２内の内部変数の変更または設定を行う。具体的には、例えば実データが音楽データを含むと共に“ジャンル＝ロック”という内部変数設定のためのデータを含んでいる場合、ＣＰＵ１１０は、この“ジャンル＝ロック”というデータを実データから取り出したとき、ロックに適した音場制御のための内部変数をＲＡＭ１１２内に設定し、ＤＳＰ１２０はこの内部変数に従って音場制御のための信号処理を音楽データに施す、という態様が考えられる。

＜第２実施形態＞
本実施形態に係るオーディオ信号処理装置は、上記第１実施形態（図１）のものと同様な構成を有する。上記第１実施形態と本実施形態との相違点はＣＰＵ１１０が行う動作内容にある。

上記第１実施形態において、ＣＰＵ１１０は、実データの入力が行われる入力端子を確定させるために識別子の検出を行った。これに対し、本実施形態におけるＣＰＵ１１０は、ファームウェアの書き換えという特殊な動作への移行が指示されたことを検知するために識別子の検出を行う。本実施形態においても、ファームウェア書き換え用データは、図６（ａ）に示したように、識別子群とこれに続く実データとにより構成されている。ただし、本実施形態においてＣＰＵ１１０は、識別子群を構成する個々の識別子を、ファームウェア書き換えを行う動作モードへの移行を指示する書き込みモード識別子と解釈する。なお、ファームウェア書き換え用データをディスクに記録する際、図７に示すように、識別子群の前に音楽などのオーディオデータを記録してもよい。

オーディオ信号処理装置１００において行われる処理のうち重要なものとして、ＤＩＲ１０２を介して供給されるデジタル信号を音として再生する通常モードでの処理と、ファームウェアたるフラッシュメモリ１１３の書き換える書き込みモードでの処理がある。

前者の処理を行うため、ＣＰＵ１１０は、スイッチ部１０１やＤＩＲ１０２やその後段のデジタルシグナルプロセッサ（以下、ＤＳＰという）１２０の制御を行う。さらに詳述すると、ＣＰＵ１１０は、操作表示部１１１に対して行われる操作に応じて、入力端子Ｐ１〜Ｐ３のいずれかを選択し、選択した入力端子を介して入力される信号がＤＩＲ１０２に送られるようスイッチ部１０１の切り換え操作を行う。ＤＩＲ１０２の出力信号はＤＳＰ１２０に与えられる。このＤＳＰ１２０以降の各回路の動作を第１実施形態において説明した通りである。

後者の処理を行うため、ＣＰＵ１１０は、通常モードにあるときにＤＩＲ１０２からＤＳＰ１２０に送られるデータ信号ＲＤＡＴＡを傍受し、その解析を行う。この過程においてデータ信号ＲＤＡＴＡに書き込みモード識別子の含まれていることが確認された場合、ＣＰＵ１１０は、ファームウェア書き換え用データの再生が行われているものと判断し、書き込みモードに移行してアップグレードプログラムを実行し、ファームウェアの書き換えを行う。

次に本実施形態の動作を説明する。ＣＰＵ１１０は、通常モードにあるとき、図８に示す通常処理（ステップＳ１）および書き込みモード識別子確認処理（ステップＳ２）からなるメインルーチンを常時繰り返し実行している。なお、通常処理（ステップＳ１）および書き込みモード識別子確認処理（ステップＳ２）は、ステップＳ１→Ｓ２→Ｓ１という具合に順次実行する他、例えばオーディオ信号処理装置１００がリアルタイムＯＳを搭載している場合には、これらの処理を並列に実行してもよい。

通常処理（ステップＳ１）においては、例えば操作表示部１１１に対して行われる操作の検知とこの検知結果に応じた各部の制御などが行われる。例えばユーザが入力端子Ｐ１を選択する操作を行った場合、この通常処理では、この選択操作に応じてスイッチ部１０１に入力端子Ｐ１を選択させる切り換え制御が行われる。この入力端子Ｐ１が選択された状態において、再生装置ＰＤ１によりディスクが再生され、ディスクから読み出されたデジタル信号が入力端子Ｐ１に与えられると、このデジタル信号はスイッチ部１０１を通過し、ＤＩＲ１０２による処理を経てＤＳＰ１２０に出力される。この結果、再生装置ＰＤ１により音楽などのデジタルオーディオ信号が再生されている場合には、これに対応した信号がＤＳＰ１２０に送られ、スピーカ１２３Ｌおよび１２３Ｒから音楽が再生される。

書き込みモード識別子確認処理（ステップＳ２）において、ＣＰＵ１１０は、上記第１実施形態と同様、ＤＩＲ１０２から出力されるデータ信号ＲＤＡＴＡをサンプリングし、順次サンプリングされるビットを内蔵のバッファに順次格納する読み取り処理を所定時間行った後、バッファに格納されたビット列に書き込みモード識別子を表すビット列が含まれるか否かの判定を行う。

ファームウェア書き換え用データの記録されたディスクが再生装置ＰＤ１によって再生された場合、図２または図３に示すようなデジタル信号がオーディオ信号処理装置１００に入力される。その際、書き込みモード識別子確認処理において、識別子群における少なくとも１個の書き込みモード識別子がデータ信号ＲＤＡＴＡから検出されると、ＣＰＵ１１０は、ファームウェア書き換え用データの再生が行われているものと判断し、書き込みモードに移行して書き込み処理（ステップＳ３）を行い、識別子群に続く実データをフラッシュメモリ１１３に書き込む。

この書き込み処理の実行の態様には、２種類が考えられる。第１の態様は、データ信号ＲＤＡＴＡから書き込みモード識別子が検出されたときに、ＣＰＵ１１０がアップグレードプログラムをフラッシュメモリ１１３からＲＡＭ１１２にコピーし、このＲＡＭ１１２内のアップグレードプログラムに従って実データをフラッシュメモリ１１３に書き込むという態様である。この態様は、必要なときのみアップグレードプログラムをＲＡＭ１１２に格納するので、ＲＡＭ１１２を有効利用することができるという利点がある。しかし、アップグレードプログラムをフラッシュメモリ１１３からＲＡＭ１１２にコピーするための時間が掛かるので、この所要時間が長い場合には、アップグレードプログラムの実行が実データの再生に間に合わなくなるおそれがある。しかし、書き込みモード識別子が検出された後、アップグレードプログラムのＲＡＭ１１２へのコピーが完了してから実データの先頭部分がデータ信号ＲＤＡＴＡから取り出されるように、十分な個数の書き込みモード識別子により識別子群を構成すれば、この問題は生じない。あるいは、図９に例示するように、識別子群が終了してから十分な時間を空けて、実データの書き込み開始を指示するコマンドとこれに続く実データが再生されるようにファームウェア書き換え用データを構成してもよい。第２の態様は、アップグレードプログラムをＲＡＭ１１２内に常駐させておく態様である。この態様は、書き込みモード識別子が検出された場合に直ちにアップグレードプログラムの実行を開始することができるという利点がある。

次に具体的な設計例を挙げる。既に第１実施形態において説明したように、１回の読み取り処理において、Ａバイトの書き込みモード識別子をＸ個取得するためには、（Ａ＊Ｘ）＋（Ａ−１）バイトのバイト列をＤＩＲ１０２から出力されるデータ信号からサンプリングすればよい。

また、ＤＩＲ１０２から出力されるデータ信号のサンプリング周波数が４４．１ｋＨｚであり、２サンプル分のデータ信号からファームウェア書き換え用データを構成する１バイト分のデータが得られる場合、（Ａ＊Ｘ）＋（Ａ−１）バイトのデータをサンプリングするのであるから１回の読み取り処理の所要時間Ｂは、前掲式（２）により与えられる。

ここで、通常処理と書き込みモード識別子確認処理における上記読み取り処理以外の処理の最大所要時間をＤとすると、読み取り処理において書き込みモード識別子が読み取られることを保証するためには、識別子群における書き込みモード識別子の繰り返し回数Ｎを次のように定めればよい。
Ｎ＝（２Ｂ＋Ｄ）／｛（２／４４１００）＊Ａ｝ ・・・（４）

このことは図１０から容易に理解されよう。図１０（ａ）には、時間Ｂを要して（Ａ＊Ｘ）＋（Ａ−１）バイトの読み取り処理が行われ、その後、時間Ｄを要して読み取り処理以外の処理が行われ、その後、時間Ｂを要して読み取り処理が行われる様子が示されている。図１０（ｂ）および（ｃ）に示すように、データ信号ＲＤＡＴＡから取り出される識別子群の時間長がＴ＝２Ｂ＋Ｄ以上であれば、いずれかの読み取り処理において、必ず、識別子群内の（Ａ＊Ｘ）＋（Ａ−１）バイトを読み取ることができるのである。

上述したように、書き込みモード識別子が検出されたときアップグレードプログラムをＲＡＭ１１２にコピーして実行するような構成においては、このアップグレードプログラムの実行準備の所要時間Ｅを考慮した設計が必要となる。その場合の設計例として、下記式（４）のように書き込みモード識別子の繰り返し数Ｎを定めることが考えられる。
Ｎ＝（２Ｂ＋Ｄ＋Ｅ）／｛（２／４４１００）＊Ａ｝ ・・・（４）

このように繰り返し数Ｎを定めれば、書き込みモード識別子が検出された後、アップグレードプログラムの実行準備が整ってから識別子群に続く実データが取り出される、という動作が保証される。

以上説明した本実施形態によれば、オーディオ信号処理装置１００は、書き込みモード識別子をデータ信号ＲＤＡＴＡから検出することにより書き込みモードに移行するので、ユーザは、書き込みモードの設定操作をすることなく、手軽にファームウェアの書き換えを行うことができる。また、本実施形態によれば、再生装置によって音楽のデジタルオーディオ信号が再生され、オーディオ信号処理装置１００に入力される場合に、このデジタルオーディオ信号をファームウェア書き換え用データと誤認して書き込みモードに移行する可能性は極めて低い。その理由は、既に第１実施形態において説明した通り、オデジタルオーディオ信号から取り出されるバイト列が書き込みモード識別子と偶然一致する確率は極めて低いからである。

以上、第２実施形態について説明したが、第２実施形態には、上記第１実施形態において述べたと同様な変形例も適用可能である。さらに次のような変形例も考えられる。すなわち、例えば電子機器がチューナによりデジタル信号を受信し、この受信信号に書き込みモード識別子が含まれている場合には、書き込みモードに移行し、続いて受信される実データを用いてファームウェアの書き換えを行う、という実施の態様である。

この発明の第１実施形態であるオーディオ信号処理装置の構成を示すブロック図である。 同実施形態におけるＩ２Ｓバスに含まれる信号を示す波形図である。 同実施形態においてデータ信号とファームウェア書き換え用データとの関係を示すタイムチャートである。 同実施形態におけるＣＰＵの動作を示すタイムチャートである。 同実施形態における識別子の検出原理を示す図である。 同実施形態における実データの構成例を示す図である。 ファームウェア書き換え用データの構成例を示す図である。 この発明の第２実施形態であるオーディオ信号処理装置の動作を示すフローチャートである。 ファームウェア書き換え用データの他の構成例を示す図である。 同実施形態における識別子の検出原理を示す図である。

符号の説明

Ｐ１〜Ｐ３…入力端子、１０１…スイッチ部、１１０…ＣＰＵ（制御手段）、１１３…フラッシュメモリ（ファームウェア）、１１１…操作表示部（操作手段）。

Claims (8)

1. デジタル信号を入力する入力手段と、
   前記入力手段を介して入力されるデジタル信号の内容を判定する判定動作を繰り返し、入力されたデジタル信号中に所定の識別子が予め定められた取得個数を超えて含まれていることが確認された場合には、前記識別子に続いて入力される実データの処理を行う制御手段と
   を具備し、
   前記制御手段は、前記判定動作を１回行う際に、前記識別子のバイト数と前記取得個数とを乗じた値に、当該バイト数から１を減じた値を加算した値で示されるバイト数以上の前記デジタル信号の内容を判定する
   ことを特徴とする電子機器。
2. 前記入力手段として複数の入力端子を具備し、
   前記制御手段は、前記複数の入力端子における１つの入力端子を介して入力されるデジタル信号の内容を判定する前記判定動作を、入力端子を切り換えながら繰り返し、ある入力端子を介して入力されるデジタル信号中に所定の識別子が含まれていることが確認された場合、その後、当該入力端子を介して入力されるデジタル信号に含まれる実データの処理を行うことを特徴とする請求項１に記載の電子機器。
3. ファームウェアを具備し、
   前記制御手段は、前記実データの処理として、前記実データに基づく前記ファームウェアの書き換えを行うことを特徴とする請求項１または２に記載の電子機器。
4. 操作手段を具備し、
   前記制御手段は、前記操作手段に対して所定の操作が行われたのを検知したとき、前記デジタル信号の内容を判定する前記判定動作を開始することを特徴とする請求項２に記載の電子機器。
5. 前記制御手段は、通常モードでの動作中、前記入力手段を介して入力されるデジタル信号の内容を判定する前記判定動作を繰り返し、入力されたデジタル信号中に前記識別子の含まれていることが確認された場合に、特殊モードに移行して前記実データの処理を行うことを特徴とする請求項１に記載の電子機器。
6. 電子機器に対し、識別子を複数回繰り返してなる識別子群と実データとを識別子群、実データの順に供給する過程と、
   前記電子機器が、入力されるデジタル信号の内容を判定する判定動作を繰り返す過程と、
   前記電子機器が、入力されるデジタル信号中に前記識別子が予め定められた取得個数を超えて含まれていることを確認した場合、その後、入力されるデジタル信号に含まれている実データの処理を行う過程と
   を具備し、
   前記電子機器は、前記判定動作を１回行う際に、前記識別子のバイト数と前記取得個数とを乗じた値に、当該バイト数から１を減じた値を加算した値で示されるバイト数以上の前記デジタル信号の内容を判定することを特徴とする電子機器の制御方法。
7. 複数の入力端子を有する電子機器における任意の入力端子に対し、識別子を複数回繰り返してなる識別子群と実データとを識別子群、実データの順に供給する過程と、
   前記電子機器が前記複数の入力端子における１つの入力端子を介して入力されるデジタル信号の内容を判定する判定動作を、入力端子を切り換えながら繰り返す過程と、
   前記電子機器が、ある入力端子を介して入力されるデジタル信号中に前記識別子が予め定められた取得個数を超えて含まれていることを確認した場合、その後、当該入力端子を介して入力されるデジタル信号に含まれている実データの処理を行う過程と
   を具備し、
   前記電子機器は、前記判定動作を１回行う際に、前記識別子のバイト数と前記取得個数とを乗じた値に、当該バイト数から１を減じた値を加算した値で示されるバイト数以上の前記デジタル信号の内容を判定することを特徴とする電子機器の制御方法。
8. 前記電子機器は、ファームウェアを具備し、前記実データの処理として、前記実データに基づく前記ファームウェアの書き換えを行うことを特徴とする請求項６または７に記載の電子機器の制御方法。

Images