JP4749657B2 - Ｄｍａ制御装置 - Google Patents
Ｄｍａ制御装置 Download PDFInfo
- Publication number
- JP4749657B2 JP4749657B2 JP2003078049A JP2003078049A JP4749657B2 JP 4749657 B2 JP4749657 B2 JP 4749657B2 JP 2003078049 A JP2003078049 A JP 2003078049A JP 2003078049 A JP2003078049 A JP 2003078049A JP 4749657 B2 JP4749657 B2 JP 4749657B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- dma
- transfer
- register
- ring buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリと周辺装置との間でＤＭＡ方式によるデータ転送を行うＤＭＡ制御装置に関するものである。
【０００２】
【従来の技術】
メモリと周辺装置との間のデータ転送を高速化するために、ＣＰＵを介さずにメモリと周辺装置との間でデータ転送を行うための専用のハードウエアとしてＤＭＡ制御装置が用いられている。図２から図７は従来のＤＭＡ制御装置を説明するための図であり、図２及び図３は矩形転送における非連続なメモリ領域からのＤＭＡ転送を説明するための図、図４はリングバッファにおけるデータ転送を説明するためのアドレス空間を示す図、図５はリングバッファにおけるデータ転送を説明するためのアドレス空間を示す図、図６は従来のＤＭＡ制御装置におけるアドレス発生回路部の構成例を示すブロック図、図７はＤＭＡ制御装置（ＤＭＡＣ）を使用する一般的なシステムＬＳＩの構成例を示すブロック図である。
【０００３】
図７において、高速バス７１１にバスマスタとなるＣＰＵ７０１とＤＭＡＣ７０２が接続されており、バススレーブとしてＲＯＭ７０３、ＲＡＭ７０４、ＳＤＲＡＭ７０６、バスブリッジ７０５が接続されている。バスブリッジ７０５は、高速バス７１１と低速バス７１２との間に位置し、低速バス７１２には、シリアル装置７０７、蓄積メディア装置７０８、ＵＳＢ装置７０９が接続されている。
【０００４】
図６において、アドレス発生回路部６０１はＤＭＡＣ７０２においてリングバッファ転送及び矩形転送が実現可能な構成となっている。
【０００５】
まず、矩形転送の動作について説明する。図７のＳＤＲＡＭ７０６上に画像データが保存されているような場合に、その画像全体ではなく画像データの一部をＲＡＭ７０４上にＤＭＡ転送して処理したいことがある。これは、例えば、携帯電話における待ち受け画面と、その一部であるアンテナ（待ち受け状態を表示）の画像などである。このように画像データの一部を転送するような場合に矩形転送が使用される。
【０００６】
図２及び図３に示す矩形転送における非連続なメモリ領域からのＤＭＡ転送において、図３は画像領域３０１とその一部の矩形領域３０２と関係を示し、図２はアドレス空間における矩形領域３０２の配置を示している。
【０００７】
図３において矩形領域３０２を転送するためには、連続してＤＭＡ転送すべき領域（連続領域）のデータ長Ｌ１についてのみＤＭＡ転送を行い、ＤＭＡ転送が不要な領域（非連続領域）のデータ長Ｌ２については転送を行わない。これを図２のアドレス空間で示すと、矩形領域３０２を転送するためにはアドレス２０１〜２０２、２０３〜２０４、２０５〜２０６のような領域を転送することになる。
【０００８】
すなわち、２０１をスタートアドレスとしてアドレス２０２までのデータ長Ｌ１のデータを転送後、データ長Ｌ２の領域は転送不要なデータであるので、転送アドレスはアドレス２０２からアドレス２０３へジャンプする。同様に、アドレス２０３からアドレス２０４までデータ長Ｌ１の領域を転送し、転送アドレスをアドレス２０４からアドレス２０５にジャンプさせる。このようにして矩形領域への転送を行う。
【０００９】
上記のような矩形アドレスをアドレス発生回路６０１で発生する動作を説明する。まず、ＣＰＵ７０１からＤＭＡＣ７０２に対してのレジスタ設定によりＤＭＡ転送パラメータが設定される。このとき、レジスタ６０２にスタートアドレスが、レジスタ６０６に連続領域のＤＭＡ転送回数が、レジスタ６０５に非連続領域のアドレス増分がそれぞれ設定される。
【００１０】
次にＤＭＡ転送が開始される。まず、スタートアドレスが設定されたレジスタ６０２の値がマルチプレクサ６１０により選択され、転送アドレス出力を保持するレジスタ６１１及び転送アドレスを内部で参照するために設けられたレジスタ６０３にセットされる。
【００１１】
その後、アドレスインクリメント量を保持するレジスタ６０４の値とマルチプレクサ６０８によって選択された転送アドレスを保持するレジスタ６０３の値が加算器６０９によって加算され、これがマルチプレクサ６１０によって選択され、レジスタ６１１及びレジスタ６０３に再度セットされる。
【００１２】
アドレスインクリメント量は、通常のアドレスを１つずつ増加させて転送する場合は１であり、３２ビットバスで８ビット毎にアドレスが割り振られているような場合には４となる。ここで現在の転送アドレスをＡＤＣ、次回の転送アドレスをＡＤＮとし、インクリメント量をＡＩとすると、「ＡＤＮ＝ＡＤＣ＋ＡＩ」となる。
【００１３】
一方、連続領域のＤＭＡ転送回数が設定されたレジスタ６０６の値はＤＭＡ転送開始時にカウンタ６０７にロードされ、ＤＭＡ転送サイクル毎にカウンタ６０７をカウントダウンしていく。カウンタ６０７のアンダーフロー発生は連続領域のＤＭＡ転送の終了を示す。このとき、マルチプレクサ６０８は非連続領域のアドレス増分を加算するために加算器６１５の出力を選択し、カウンタ６０７にはレジスタ６０６の値を再度ロードする。
【００１４】
加算器６１５は非連続領域のアドレス増分が設定されているレジスタ６０５と現在の転送アドレスが保持されているレジスタ６０３を加算する。ここで非連続領域のアドレス増分をＡＤＲとすると、次回の転送アドレスＡＤＮは、「ＡＤＮ＝ＡＤＣ＋ＡＤＲ＋ＡＩ」となる。
【００１５】
ここで、ＡＤＲとＡＩを加算する理由は、連続領域の最後のアドレスは非連続領域の最初のアドレスよりもＡＩだけ少ないためであり、連続領域の最後のアドレスに非連続領域のアドレス増分を加算すると、非連続領域の最後のアドレスになるからである。
【００１６】
このように、カウンタ６０７のアンダーフロー発生時にマルチプレクサ６０８を切り換えることにより次の連続領域のスタートアドレスにジャンプすることで、図３に示したような矩形領域のＤＭＡ転送を実現している。
【００１７】
次に、リングバッファの動作について説明する。シリアル装置７０７やＵＳＢ装置７０９からのデータは、一般的に、シリアル装置７０７やＵＳＢ装置７０９内部にあるＦＩＦＯ等のメモリに蓄積され、ＤＭＡＣ７０２によってＲＡＭ７０４やＳＤＲＡＭ７０６へ転送される。このような連続的なデータを順次受信する場合は、ＲＡＭ７０４上のある一定の範囲をリングバッファとして構成することがある。
【００１８】
図４及び図５に示すリングバッファにおけるデータ転送を説明するためのアドレス空間において、４０１はリングバッファのスタートアドレスであり、４０２はリングバッファのエンドアドレスである。
【００１９】
ＵＳＢ装置７０９等から受信したデータはスタートアドレス４０１から順次蓄積されていくが、アドレス４０２に到達した時点でアドレス４０１に転送アドレスを戻すこととなる。リングバッファから読み出す場合も同様にスタートアドレス４０１から順次リードしていくが、アドレス４０２に到達した時点でアドレス４０１に転送アドレスを戻すこととなる。
【００２０】
ここでＷＰはメモリにライトする側のＤＭＡ制御装置の転送アドレスであり、ＲＰはメモリからリードする側のＤＭＡ制御装置の転送アドレスである。ＷＰとＲＰとは同時に動作しており、図４において、領域Ｍ１はライトされかつリードされた領域であり、領域Ｍ２は１度ライトされたがリード待ち状態にある領域であり、領域Ｍ３は未だデータがライトされていない領域である。
【００２１】
図５は図４から一定時間が経過しＷＰが４０２で折り返した状態を示している。領域Ｍ４は２度目のライトが行われており、リードは１度行われたが２度目にライトしたデータは未だ読み出されていない領域である。領域Ｍ５は１度ライトされかつ１度リードされた領域である。領域Ｍ６は１度ライトされたが１度目のリード待ち状態にある領域である。
【００２２】
このようなリングバッファのデータ転送を実現するために、従来のＤＭＡ制御装置においては、リングバッファのスタートアドレスを指定するレジスタ６１２と、リングバッファのエンドアドレスを指定するレジスタ６１３と、現在の転送アドレスを保持するレジスタ６０３とレジスタ６１３を比較するための比較器６１４とを設け、比較器６１４の結果によりマルチプレクサ６１０がリングバッファのスタートアドレスを保持するレジスタ６１２を選択するように構成している（例えば、特許文献１参照）。
【００２３】
【特許文献１】
特開平６−４４５８号公報
【００２４】
【発明が解決しようとする課題】
しかしながら上記従来の方法では、リングバッファのＤＭＡ転送を実現するために、リングバッファのスタートアドレスレジスタや、エンドアドレスレジスタと比較器等のリングバッファ専用の回路を追加する必要がある。
【００２５】
また、汎用的に使用されるＤＭＡ制御装置においては、リングバッファ転送だけでなく前述した矩形領域ような非連続領域の転送をもサポートしなくてはならない場合も多い。このような汎用のＤＭＡ制御装置に対する機能追加の要望を全てサポートするには、図６のように回路構成が複雑になるため回路規模が増加してしまうという問題があった。この問題は、特にＤＭＡ転送を行う複数の周辺装置と複数のチャネルを有する場合に顕著となる。
【００２６】
本発明は上記従来の問題点を解決するもので、リングバッファのＤＭＡ転送を実現するために、矩形転送とリングバッファ転送を同一の回路で実現可能にすることにより、リングバッファ専用の回路追加を不要にして回路規模を削減することができるＤＭＡ制御装置を提供することを目的とする。
【００２７】
【課題を解決するための手段】
請求項１のＤＭＡ制御装置は、リングバッファアドレスを発生するＤＭＡ制御装置であって、リングバッファのスタートアドレスを設定する第１のレジスタと、リングバッファのスタートアドレスからエンドアドレスまでのＤＭＡ転送回数を設定する第２のレジスタと、リングバッファのエンドアドレスからスタートアドレスまでの差分を設定する第３のレジスタとを備えるものである。
【００２８】
上記構成によれば、汎用的な第１から第３のレジスタ回路によりリングバッファのＤＭＡ転送を実現することができ、リングバッファ専用の回路追加が不要になり、回路規模を削減することができる。
【００２９】
請求項２のＤＭＡ制御装置は、請求項１記載のＤＭＡ制御装置において、ある領域に含まれる矩形領域のＤＭＡ転送の際に、前記第２のレジスタは矩形領域の連続領域におけるＤＭＡ転送回数を設定するレジスタとして使用するものである。
【００３０】
上記構成によれば、リングバッファのスタートアドレスからエンドアドレスまでのＤＭＡ転送回数を設定する第２のレジスタについて、矩形転送とリングバッファ転送を同一の回路で実現することが可能になり、回路規模を削減することができる。
【００３１】
請求項３のＤＭＡ制御装置は、請求項１または２記載のＤＭＡ制御装置において、ある領域に含まれる矩形領域のＤＭＡ転送の際に、前記第３のレジスタは非連続領域のアドレス増分を設定するレジスタとして使用するものである。
【００３２】
上記構成によれば、リングバッファのエンドアドレスからスタートアドレスまでの差分を設定する第３のレジスタについて、矩形転送とリングバッファ転送を同一の回路で実現することが可能になり、回路規模を削減することがことができる。
【００３３】
請求項４のＤＭＡ制御装置は、請求項１から３のいずれか一項記載ＤＭＡ制御装置において、現在の転送アドレスを保持する第４のレジスタと、前記第２のレジスタに設定されたＤＭＡ転送回数をカウントするカウンタと、前記カウンタが前記第２のレジスタに設定されたＤＭＡ転送回数のカウントを終了したときに前記第３のレジスタ値と前記第４のレジスタ値を加算する加算器とを備えるものである。
【００３４】
上記構成によれば、汎用的な第１から第４のレジスタ回路とＤＭＡ転送回数をカウントするカウンタを用いた回路構成により、リングバッファのＤＭＡ転送と矩形領域のＤＭＡ転送とを同一の回路で実現することができるため、リングバッファ専用の回路追加が不要になり、回路規模を削減することができる。
【００３５】
請求項５のプログラムは、リングバッファのＤＭＡ転送を実行するためのプログラムであって、コンピュータを、リングバッファ転送の場合は、リングバッファのスタートアドレスを第１のレジスタに設定する手段、リングバッファのスタートアドレスからエンドアドレスまでのＤＭＡ転送回数を第２のレジスタに設定する手段、リングバッファのエンドアドレスからスタートアドレスまでの差分を第３のレジスタに設定する手段として機能させ、矩形転送の場合は、転送開始時のスタートアドレスを前記第１のレジスタに設定する手段、矩形領域の連続領域におけるＤＭＡ転送回数を前記第２のレジスタに設定する手段、非連続領域のアドレス増分を前記第３のレジスタに設定する手段として機能させるものである。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。図１は本発明の一実施の形態に係るＤＭＡ制御装置におけるアドレス発生回路部の構成を示すブロック図である。
【００３７】
図１において、アドレス発生回路１０１は、ＣＰＵからアクセス可能なＤＭＡ制御レジスタ１０２、１０５、１０６、ＤＭＡの転送アドレスを保持するレジスタ１１１、内部の制御レジスタ１０３、１０４、カウンタ１０７、マルチプレクサ１０８、１１０、加算器１０９を備える。
【００３８】
まずリングバッファへの転送を実現するための動作について説明する。レジスタ１０２はリングバッファのスタートアドレスを設定するレジスタであり、レジスタ１０６はリングバッファのスタートアドレスからエンドアドレスまでの転送回数を設定するレジスタであり、レジスタ１０５はリングバッファのスタートアドレスからエンドアドレスまでの差分を２の補数で設定するレジスタである。
【００３９】
制御プログラムの実行により、ＤＭＡ転送開始前に各レジスタには、所望のＤＭＡデータ転送を行うための値が設定される。ＤＭＡ転送開始直後は、マルチプレクサ１１０はレジスタ１０２の値をレジスタ１１１及びレジスタ１０３に受け渡し、ＤＭＡ制御装置からはレジスタ１１１の値がリングバッファのスタートアドレスとして出力される。
【００４０】
その後は、マルチプレクサ１１０は加算器１０９からの出力を選択するが、マルチプレクサ１０８は通常、ＤＭＡ転送サイクル毎のアドレスインクリメント量を保持するレジスタ１０４を選択し、レジスタ１０４の値と現在の転送アドレスを保持するレジスタ１０３の値とが加算器１０９に入力されているため、レジスタ１０３の値とレジスタ１０４の加算値がレジスタ１１１にセットされる。
【００４１】
これにより、リングバッファの転送領域においてアドレスが順次インクリメントされていく。一方、リングバッファのサイズ情報を保持するレジスタ１０６の値は転送開始と同時にカウンタ１０７にロードされ、ＤＭＡ転送サイクル毎にカウンタ１０７がデクリメントされる。
【００４２】
ＤＭＡ転送アドレスがリングバッファのエンドアドレスに到達するとカウンタ１０７がアンダーフローする。カウンタ１０７のアンダーフロー発生時には、マルチプレクサ１０８はレジスタ１０５を選択する。これにより、加算器１０９はレジスタ１０３の値とレジスタ１０５の値を加算する。
【００４３】
レジスタ１０５にはリングバッファのエンドアドレスとスタートアドレスの差分が２の補数で設定されているため、レジスタ１０３の値から差分を減算することになり、レジスタ１１１及びレジスタ１０３にはリングバッファのスタートアドレスが設定される。
【００４４】
カウンタ１０７のアンダーフロー発生時のアドレス計算を式で示すならば、レジスタ１０３に保持された現在の転送アドレスをＡＤＣ、次回の転送アドレスをＡＤＮとすれば、レジスタ１０５にはリングバッファのエンドアドレスをＡＲＥとスタートアドレスをＡＲＳの差分ＡＲＳ−ＡＲＥが設定されているため、「ＡＤＮ＝ＡＤＣ＋（ＡＲＳ−ＡＲＥ）」となる。
【００４５】
ここで、カウンタ１０７のアンダーフロー発生時にはＡＤＣはリングバッファのエンドアドレスＡＲＥと等しいので、「ＡＤＮ＝ＡＲＳ」となり、次回転送アドレスはリングバッファのスタートアドレスとなる。上述のような動作を繰り返すことにより、図１の回路構成にてリングバッファへのデータ転送が実現できる。
【００４６】
一方、矩形領域への転送を実現するには、レジスタ１０２にＤＭＡ転送を開始するスタートアドレスを設定し、レジスタ１０６には連続転送領域のＤＭＡ転送回数を設定し、レジスタ１０５は非連続領域のアドレス増分を設定する。
【００４７】
このときの動作は前述したリングバッファと同様であるが、カウンタ１０７のアンダーフロー発生時にマルチプレクサ１０８が選択するレジスタ１０５には非連続領域のアドレス増分が設定されているため、非連続領域のアドレス増分をＡＤＲ、現在の転送アドレスをＡＤＣ、次回の転送アドレスをＡＤＮ、通常の転送アドレスインクリメント量をＡＩとすると、「ＡＤＮ＝ＡＤＣ＋ＡＤＲ＋ＡＩ」となる。
【００４８】
この演算を行うために従来技術では２つの加算器が使用されていた。例えば、３２ビットバスで８ビット毎にアドレスが割り振られているような場合に３２ビット毎のＤＭＡ転送を行うならば、通常のアドレスインクリメント量は４となる。このような場合に対しては、「ＡＤＮ＝ＡＤＣ＋ＡＤＲ＋４」を演算する必要があり、そのままでは１つの演算では対応できない。
【００４９】
これを１つの加算器で実現するには２つの手段がある。一つは、非連続領域のアドレス増分を設定するレジスタ１０５に対して、ＡＤＲの代わりにＡＤＲ＋４を設定する方法である。もう一つの方法は、加算器を制御して４を余計に加算する方法である。
【００５０】
後者については、例えば、転送アドレスが３２ビット毎に整列されている３２ビット毎のＤＭＡ転送であれば、アドレスの下位２ビットは０であるので、アドレス下位２ビットをともに１に固定することにより３を加算するように擬制することができる。これにキャリー操作を加えることにより、「ＡＤＮ＝ＡＤＣ＋ＡＤＲ＋３＋１」（キャリー操作）とすることができる。
【００５１】
ただし、このように加算器回路の制御を固定した場合は、前述のリングバッファ転送の際にもこの制御が有効になってしまうため、リングバッファのスタートアドレスとエンドアドレスの差分を設定するレジスタ５には、「ＡＲＳ−（ＡＲＥ＋４）」を設定しなければならない。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、レジスタとＤＭＡ転送回数をカウントするカウンタを用いた汎用的な回路構成により、リングバッファのＤＭＡ転送と矩形領域のＤＭＡ転送とを同一の回路で実現することができ、リングバッファ専用の回路追加を不要になり、ＤＭＡ制御装置の回路規模を削減することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るＤＭＡ制御装置におけるアドレス発生回路部の構成を示すブロック図。
【図２】矩形転送におけるアドレス空間の矩形領域配置を示す図。
【図３】矩形転送における連続部と非連続部の関係を説明する図。
【図４】リングバッファにおけるデータ転送を説明するためのアドレス空間を示す図。
【図５】リングバッファにおけるデータ転送を説明するためのアドレス空間を示す図。
【図６】従来のＤＭＡ制御装置におけるアドレス発生回路部の構成例を示すブロック図。
【図７】ＤＭＡ制御装置を使用するシステムＬＳＩの構成例を示すブロック図。
【符号の説明】
１０１、６０１ アドレス発生回路
１０２、１０３、１０４、１０５、１０６、１１１、６０２、６０３、６０４、６０５、６０６、６１１、６１２、６１３ レジスタ
１０７、６０７ カウンタ
１０８、１１０、６０８、６１０ マルチプレクサ
１０９、６０９、６１５ 加算器
２０１〜２０６、４０１、４０２ アドレス
３０１ 画像領域
３０２ 画像領域中の矩形領域
６１４ 比較器
７０１ ＣＰＵ
７０２ ＤＭＡ制御装置
７０３ ＲＯＭ
７０４ ＲＡＭ
７０５ バスブリッジ
７０６ ＳＤＲＡＭ
７０７ シリアル装置
７０８ 蓄積メディア装置
７０９ ＵＳＢ装置
７１１ 高速バス
７１２ 低速バス
【発明の属する技術分野】
本発明は、メモリと周辺装置との間でＤＭＡ方式によるデータ転送を行うＤＭＡ制御装置に関するものである。
【０００２】
【従来の技術】
メモリと周辺装置との間のデータ転送を高速化するために、ＣＰＵを介さずにメモリと周辺装置との間でデータ転送を行うための専用のハードウエアとしてＤＭＡ制御装置が用いられている。図２から図７は従来のＤＭＡ制御装置を説明するための図であり、図２及び図３は矩形転送における非連続なメモリ領域からのＤＭＡ転送を説明するための図、図４はリングバッファにおけるデータ転送を説明するためのアドレス空間を示す図、図５はリングバッファにおけるデータ転送を説明するためのアドレス空間を示す図、図６は従来のＤＭＡ制御装置におけるアドレス発生回路部の構成例を示すブロック図、図７はＤＭＡ制御装置（ＤＭＡＣ）を使用する一般的なシステムＬＳＩの構成例を示すブロック図である。
【０００３】
図７において、高速バス７１１にバスマスタとなるＣＰＵ７０１とＤＭＡＣ７０２が接続されており、バススレーブとしてＲＯＭ７０３、ＲＡＭ７０４、ＳＤＲＡＭ７０６、バスブリッジ７０５が接続されている。バスブリッジ７０５は、高速バス７１１と低速バス７１２との間に位置し、低速バス７１２には、シリアル装置７０７、蓄積メディア装置７０８、ＵＳＢ装置７０９が接続されている。
【０００４】
図６において、アドレス発生回路部６０１はＤＭＡＣ７０２においてリングバッファ転送及び矩形転送が実現可能な構成となっている。
【０００５】
まず、矩形転送の動作について説明する。図７のＳＤＲＡＭ７０６上に画像データが保存されているような場合に、その画像全体ではなく画像データの一部をＲＡＭ７０４上にＤＭＡ転送して処理したいことがある。これは、例えば、携帯電話における待ち受け画面と、その一部であるアンテナ（待ち受け状態を表示）の画像などである。このように画像データの一部を転送するような場合に矩形転送が使用される。
【０００６】
図２及び図３に示す矩形転送における非連続なメモリ領域からのＤＭＡ転送において、図３は画像領域３０１とその一部の矩形領域３０２と関係を示し、図２はアドレス空間における矩形領域３０２の配置を示している。
【０００７】
図３において矩形領域３０２を転送するためには、連続してＤＭＡ転送すべき領域（連続領域）のデータ長Ｌ１についてのみＤＭＡ転送を行い、ＤＭＡ転送が不要な領域（非連続領域）のデータ長Ｌ２については転送を行わない。これを図２のアドレス空間で示すと、矩形領域３０２を転送するためにはアドレス２０１〜２０２、２０３〜２０４、２０５〜２０６のような領域を転送することになる。
【０００８】
すなわち、２０１をスタートアドレスとしてアドレス２０２までのデータ長Ｌ１のデータを転送後、データ長Ｌ２の領域は転送不要なデータであるので、転送アドレスはアドレス２０２からアドレス２０３へジャンプする。同様に、アドレス２０３からアドレス２０４までデータ長Ｌ１の領域を転送し、転送アドレスをアドレス２０４からアドレス２０５にジャンプさせる。このようにして矩形領域への転送を行う。
【０００９】
上記のような矩形アドレスをアドレス発生回路６０１で発生する動作を説明する。まず、ＣＰＵ７０１からＤＭＡＣ７０２に対してのレジスタ設定によりＤＭＡ転送パラメータが設定される。このとき、レジスタ６０２にスタートアドレスが、レジスタ６０６に連続領域のＤＭＡ転送回数が、レジスタ６０５に非連続領域のアドレス増分がそれぞれ設定される。
【００１０】
次にＤＭＡ転送が開始される。まず、スタートアドレスが設定されたレジスタ６０２の値がマルチプレクサ６１０により選択され、転送アドレス出力を保持するレジスタ６１１及び転送アドレスを内部で参照するために設けられたレジスタ６０３にセットされる。
【００１１】
その後、アドレスインクリメント量を保持するレジスタ６０４の値とマルチプレクサ６０８によって選択された転送アドレスを保持するレジスタ６０３の値が加算器６０９によって加算され、これがマルチプレクサ６１０によって選択され、レジスタ６１１及びレジスタ６０３に再度セットされる。
【００１２】
アドレスインクリメント量は、通常のアドレスを１つずつ増加させて転送する場合は１であり、３２ビットバスで８ビット毎にアドレスが割り振られているような場合には４となる。ここで現在の転送アドレスをＡＤＣ、次回の転送アドレスをＡＤＮとし、インクリメント量をＡＩとすると、「ＡＤＮ＝ＡＤＣ＋ＡＩ」となる。
【００１３】
一方、連続領域のＤＭＡ転送回数が設定されたレジスタ６０６の値はＤＭＡ転送開始時にカウンタ６０７にロードされ、ＤＭＡ転送サイクル毎にカウンタ６０７をカウントダウンしていく。カウンタ６０７のアンダーフロー発生は連続領域のＤＭＡ転送の終了を示す。このとき、マルチプレクサ６０８は非連続領域のアドレス増分を加算するために加算器６１５の出力を選択し、カウンタ６０７にはレジスタ６０６の値を再度ロードする。
【００１４】
加算器６１５は非連続領域のアドレス増分が設定されているレジスタ６０５と現在の転送アドレスが保持されているレジスタ６０３を加算する。ここで非連続領域のアドレス増分をＡＤＲとすると、次回の転送アドレスＡＤＮは、「ＡＤＮ＝ＡＤＣ＋ＡＤＲ＋ＡＩ」となる。
【００１５】
ここで、ＡＤＲとＡＩを加算する理由は、連続領域の最後のアドレスは非連続領域の最初のアドレスよりもＡＩだけ少ないためであり、連続領域の最後のアドレスに非連続領域のアドレス増分を加算すると、非連続領域の最後のアドレスになるからである。
【００１６】
このように、カウンタ６０７のアンダーフロー発生時にマルチプレクサ６０８を切り換えることにより次の連続領域のスタートアドレスにジャンプすることで、図３に示したような矩形領域のＤＭＡ転送を実現している。
【００１７】
次に、リングバッファの動作について説明する。シリアル装置７０７やＵＳＢ装置７０９からのデータは、一般的に、シリアル装置７０７やＵＳＢ装置７０９内部にあるＦＩＦＯ等のメモリに蓄積され、ＤＭＡＣ７０２によってＲＡＭ７０４やＳＤＲＡＭ７０６へ転送される。このような連続的なデータを順次受信する場合は、ＲＡＭ７０４上のある一定の範囲をリングバッファとして構成することがある。
【００１８】
図４及び図５に示すリングバッファにおけるデータ転送を説明するためのアドレス空間において、４０１はリングバッファのスタートアドレスであり、４０２はリングバッファのエンドアドレスである。
【００１９】
ＵＳＢ装置７０９等から受信したデータはスタートアドレス４０１から順次蓄積されていくが、アドレス４０２に到達した時点でアドレス４０１に転送アドレスを戻すこととなる。リングバッファから読み出す場合も同様にスタートアドレス４０１から順次リードしていくが、アドレス４０２に到達した時点でアドレス４０１に転送アドレスを戻すこととなる。
【００２０】
ここでＷＰはメモリにライトする側のＤＭＡ制御装置の転送アドレスであり、ＲＰはメモリからリードする側のＤＭＡ制御装置の転送アドレスである。ＷＰとＲＰとは同時に動作しており、図４において、領域Ｍ１はライトされかつリードされた領域であり、領域Ｍ２は１度ライトされたがリード待ち状態にある領域であり、領域Ｍ３は未だデータがライトされていない領域である。
【００２１】
図５は図４から一定時間が経過しＷＰが４０２で折り返した状態を示している。領域Ｍ４は２度目のライトが行われており、リードは１度行われたが２度目にライトしたデータは未だ読み出されていない領域である。領域Ｍ５は１度ライトされかつ１度リードされた領域である。領域Ｍ６は１度ライトされたが１度目のリード待ち状態にある領域である。
【００２２】
このようなリングバッファのデータ転送を実現するために、従来のＤＭＡ制御装置においては、リングバッファのスタートアドレスを指定するレジスタ６１２と、リングバッファのエンドアドレスを指定するレジスタ６１３と、現在の転送アドレスを保持するレジスタ６０３とレジスタ６１３を比較するための比較器６１４とを設け、比較器６１４の結果によりマルチプレクサ６１０がリングバッファのスタートアドレスを保持するレジスタ６１２を選択するように構成している（例えば、特許文献１参照）。
【００２３】
【特許文献１】
特開平６−４４５８号公報
【００２４】
【発明が解決しようとする課題】
しかしながら上記従来の方法では、リングバッファのＤＭＡ転送を実現するために、リングバッファのスタートアドレスレジスタや、エンドアドレスレジスタと比較器等のリングバッファ専用の回路を追加する必要がある。
【００２５】
また、汎用的に使用されるＤＭＡ制御装置においては、リングバッファ転送だけでなく前述した矩形領域ような非連続領域の転送をもサポートしなくてはならない場合も多い。このような汎用のＤＭＡ制御装置に対する機能追加の要望を全てサポートするには、図６のように回路構成が複雑になるため回路規模が増加してしまうという問題があった。この問題は、特にＤＭＡ転送を行う複数の周辺装置と複数のチャネルを有する場合に顕著となる。
【００２６】
本発明は上記従来の問題点を解決するもので、リングバッファのＤＭＡ転送を実現するために、矩形転送とリングバッファ転送を同一の回路で実現可能にすることにより、リングバッファ専用の回路追加を不要にして回路規模を削減することができるＤＭＡ制御装置を提供することを目的とする。
【００２７】
【課題を解決するための手段】
請求項１のＤＭＡ制御装置は、リングバッファアドレスを発生するＤＭＡ制御装置であって、リングバッファのスタートアドレスを設定する第１のレジスタと、リングバッファのスタートアドレスからエンドアドレスまでのＤＭＡ転送回数を設定する第２のレジスタと、リングバッファのエンドアドレスからスタートアドレスまでの差分を設定する第３のレジスタとを備えるものである。
【００２８】
上記構成によれば、汎用的な第１から第３のレジスタ回路によりリングバッファのＤＭＡ転送を実現することができ、リングバッファ専用の回路追加が不要になり、回路規模を削減することができる。
【００２９】
請求項２のＤＭＡ制御装置は、請求項１記載のＤＭＡ制御装置において、ある領域に含まれる矩形領域のＤＭＡ転送の際に、前記第２のレジスタは矩形領域の連続領域におけるＤＭＡ転送回数を設定するレジスタとして使用するものである。
【００３０】
上記構成によれば、リングバッファのスタートアドレスからエンドアドレスまでのＤＭＡ転送回数を設定する第２のレジスタについて、矩形転送とリングバッファ転送を同一の回路で実現することが可能になり、回路規模を削減することができる。
【００３１】
請求項３のＤＭＡ制御装置は、請求項１または２記載のＤＭＡ制御装置において、ある領域に含まれる矩形領域のＤＭＡ転送の際に、前記第３のレジスタは非連続領域のアドレス増分を設定するレジスタとして使用するものである。
【００３２】
上記構成によれば、リングバッファのエンドアドレスからスタートアドレスまでの差分を設定する第３のレジスタについて、矩形転送とリングバッファ転送を同一の回路で実現することが可能になり、回路規模を削減することがことができる。
【００３３】
請求項４のＤＭＡ制御装置は、請求項１から３のいずれか一項記載ＤＭＡ制御装置において、現在の転送アドレスを保持する第４のレジスタと、前記第２のレジスタに設定されたＤＭＡ転送回数をカウントするカウンタと、前記カウンタが前記第２のレジスタに設定されたＤＭＡ転送回数のカウントを終了したときに前記第３のレジスタ値と前記第４のレジスタ値を加算する加算器とを備えるものである。
【００３４】
上記構成によれば、汎用的な第１から第４のレジスタ回路とＤＭＡ転送回数をカウントするカウンタを用いた回路構成により、リングバッファのＤＭＡ転送と矩形領域のＤＭＡ転送とを同一の回路で実現することができるため、リングバッファ専用の回路追加が不要になり、回路規模を削減することができる。
【００３５】
請求項５のプログラムは、リングバッファのＤＭＡ転送を実行するためのプログラムであって、コンピュータを、リングバッファ転送の場合は、リングバッファのスタートアドレスを第１のレジスタに設定する手段、リングバッファのスタートアドレスからエンドアドレスまでのＤＭＡ転送回数を第２のレジスタに設定する手段、リングバッファのエンドアドレスからスタートアドレスまでの差分を第３のレジスタに設定する手段として機能させ、矩形転送の場合は、転送開始時のスタートアドレスを前記第１のレジスタに設定する手段、矩形領域の連続領域におけるＤＭＡ転送回数を前記第２のレジスタに設定する手段、非連続領域のアドレス増分を前記第３のレジスタに設定する手段として機能させるものである。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。図１は本発明の一実施の形態に係るＤＭＡ制御装置におけるアドレス発生回路部の構成を示すブロック図である。
【００３７】
図１において、アドレス発生回路１０１は、ＣＰＵからアクセス可能なＤＭＡ制御レジスタ１０２、１０５、１０６、ＤＭＡの転送アドレスを保持するレジスタ１１１、内部の制御レジスタ１０３、１０４、カウンタ１０７、マルチプレクサ１０８、１１０、加算器１０９を備える。
【００３８】
まずリングバッファへの転送を実現するための動作について説明する。レジスタ１０２はリングバッファのスタートアドレスを設定するレジスタであり、レジスタ１０６はリングバッファのスタートアドレスからエンドアドレスまでの転送回数を設定するレジスタであり、レジスタ１０５はリングバッファのスタートアドレスからエンドアドレスまでの差分を２の補数で設定するレジスタである。
【００３９】
制御プログラムの実行により、ＤＭＡ転送開始前に各レジスタには、所望のＤＭＡデータ転送を行うための値が設定される。ＤＭＡ転送開始直後は、マルチプレクサ１１０はレジスタ１０２の値をレジスタ１１１及びレジスタ１０３に受け渡し、ＤＭＡ制御装置からはレジスタ１１１の値がリングバッファのスタートアドレスとして出力される。
【００４０】
その後は、マルチプレクサ１１０は加算器１０９からの出力を選択するが、マルチプレクサ１０８は通常、ＤＭＡ転送サイクル毎のアドレスインクリメント量を保持するレジスタ１０４を選択し、レジスタ１０４の値と現在の転送アドレスを保持するレジスタ１０３の値とが加算器１０９に入力されているため、レジスタ１０３の値とレジスタ１０４の加算値がレジスタ１１１にセットされる。
【００４１】
これにより、リングバッファの転送領域においてアドレスが順次インクリメントされていく。一方、リングバッファのサイズ情報を保持するレジスタ１０６の値は転送開始と同時にカウンタ１０７にロードされ、ＤＭＡ転送サイクル毎にカウンタ１０７がデクリメントされる。
【００４２】
ＤＭＡ転送アドレスがリングバッファのエンドアドレスに到達するとカウンタ１０７がアンダーフローする。カウンタ１０７のアンダーフロー発生時には、マルチプレクサ１０８はレジスタ１０５を選択する。これにより、加算器１０９はレジスタ１０３の値とレジスタ１０５の値を加算する。
【００４３】
レジスタ１０５にはリングバッファのエンドアドレスとスタートアドレスの差分が２の補数で設定されているため、レジスタ１０３の値から差分を減算することになり、レジスタ１１１及びレジスタ１０３にはリングバッファのスタートアドレスが設定される。
【００４４】
カウンタ１０７のアンダーフロー発生時のアドレス計算を式で示すならば、レジスタ１０３に保持された現在の転送アドレスをＡＤＣ、次回の転送アドレスをＡＤＮとすれば、レジスタ１０５にはリングバッファのエンドアドレスをＡＲＥとスタートアドレスをＡＲＳの差分ＡＲＳ−ＡＲＥが設定されているため、「ＡＤＮ＝ＡＤＣ＋（ＡＲＳ−ＡＲＥ）」となる。
【００４５】
ここで、カウンタ１０７のアンダーフロー発生時にはＡＤＣはリングバッファのエンドアドレスＡＲＥと等しいので、「ＡＤＮ＝ＡＲＳ」となり、次回転送アドレスはリングバッファのスタートアドレスとなる。上述のような動作を繰り返すことにより、図１の回路構成にてリングバッファへのデータ転送が実現できる。
【００４６】
一方、矩形領域への転送を実現するには、レジスタ１０２にＤＭＡ転送を開始するスタートアドレスを設定し、レジスタ１０６には連続転送領域のＤＭＡ転送回数を設定し、レジスタ１０５は非連続領域のアドレス増分を設定する。
【００４７】
このときの動作は前述したリングバッファと同様であるが、カウンタ１０７のアンダーフロー発生時にマルチプレクサ１０８が選択するレジスタ１０５には非連続領域のアドレス増分が設定されているため、非連続領域のアドレス増分をＡＤＲ、現在の転送アドレスをＡＤＣ、次回の転送アドレスをＡＤＮ、通常の転送アドレスインクリメント量をＡＩとすると、「ＡＤＮ＝ＡＤＣ＋ＡＤＲ＋ＡＩ」となる。
【００４８】
この演算を行うために従来技術では２つの加算器が使用されていた。例えば、３２ビットバスで８ビット毎にアドレスが割り振られているような場合に３２ビット毎のＤＭＡ転送を行うならば、通常のアドレスインクリメント量は４となる。このような場合に対しては、「ＡＤＮ＝ＡＤＣ＋ＡＤＲ＋４」を演算する必要があり、そのままでは１つの演算では対応できない。
【００４９】
これを１つの加算器で実現するには２つの手段がある。一つは、非連続領域のアドレス増分を設定するレジスタ１０５に対して、ＡＤＲの代わりにＡＤＲ＋４を設定する方法である。もう一つの方法は、加算器を制御して４を余計に加算する方法である。
【００５０】
後者については、例えば、転送アドレスが３２ビット毎に整列されている３２ビット毎のＤＭＡ転送であれば、アドレスの下位２ビットは０であるので、アドレス下位２ビットをともに１に固定することにより３を加算するように擬制することができる。これにキャリー操作を加えることにより、「ＡＤＮ＝ＡＤＣ＋ＡＤＲ＋３＋１」（キャリー操作）とすることができる。
【００５１】
ただし、このように加算器回路の制御を固定した場合は、前述のリングバッファ転送の際にもこの制御が有効になってしまうため、リングバッファのスタートアドレスとエンドアドレスの差分を設定するレジスタ５には、「ＡＲＳ−（ＡＲＥ＋４）」を設定しなければならない。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、レジスタとＤＭＡ転送回数をカウントするカウンタを用いた汎用的な回路構成により、リングバッファのＤＭＡ転送と矩形領域のＤＭＡ転送とを同一の回路で実現することができ、リングバッファ専用の回路追加を不要になり、ＤＭＡ制御装置の回路規模を削減することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るＤＭＡ制御装置におけるアドレス発生回路部の構成を示すブロック図。
【図２】矩形転送におけるアドレス空間の矩形領域配置を示す図。
【図３】矩形転送における連続部と非連続部の関係を説明する図。
【図４】リングバッファにおけるデータ転送を説明するためのアドレス空間を示す図。
【図５】リングバッファにおけるデータ転送を説明するためのアドレス空間を示す図。
【図６】従来のＤＭＡ制御装置におけるアドレス発生回路部の構成例を示すブロック図。
【図７】ＤＭＡ制御装置を使用するシステムＬＳＩの構成例を示すブロック図。
【符号の説明】
１０１、６０１ アドレス発生回路
１０２、１０３、１０４、１０５、１０６、１１１、６０２、６０３、６０４、６０５、６０６、６１１、６１２、６１３ レジスタ
１０７、６０７ カウンタ
１０８、１１０、６０８、６１０ マルチプレクサ
１０９、６０９、６１５ 加算器
２０１〜２０６、４０１、４０２ アドレス
３０１ 画像領域
３０２ 画像領域中の矩形領域
６１４ 比較器
７０１ ＣＰＵ
７０２ ＤＭＡ制御装置
７０３ ＲＯＭ
７０４ ＲＡＭ
７０５ バスブリッジ
７０６ ＳＤＲＡＭ
７０７ シリアル装置
７０８ 蓄積メディア装置
７０９ ＵＳＢ装置
７１１ 高速バス
７１２ 低速バス
Claims (2)
- ＣＰＵからアクセス可能な第１、第２、第３の制御レジスタと、加算器とを有するアドレス発生回路を備えたＤＭＡ制御装置の制御方法であって、
前記ＣＰＵが、メモリ上のリングバッファに対するＤＭＡ転送を行うために、
前記ＣＰＵが、前記第１の制御レジスタに、リングバッファのスタートアドレスを設定するステップと、
前記ＣＰＵが、前記第２の制御レジスタに、リングバッファのスタートアドレスからエンドアドレスまでのＤＭＡ転送回数を設定するステップと、
前記ＣＰＵが、前記第３の制御レジスタに、リングバッファのスタートアドレスからエンドアドレスまでの差分を２の補数で設定するステップと、を有し、
前記ＣＰＵが、メモリ上の矩形領域に対するＤＭＡ転送を行うために、
前記ＣＰＵが、前記第１の制御レジスタに、矩形領域のスタートアドレスを設定するステップと、
前記ＣＰＵが、前記第２の制御レジスタに、矩形領域における連続してＤＭＡ転送すべき連続領域のＤＭＡ転送回数を設定するステップと、
前記ＣＰＵが、前記第３の制御レジスタに、矩形領域におけるＤＭＡ転送が不要な非連続領域のアドレス増分を設定するステップと、を有し、
ＤＭＡ転送開始直後に、前記第１の制御レジスタの値をＤＭＡの転送アドレスとして出力するステップと、
その後に、現在の転送アドレスと、ＤＭＡ転送サイクル毎のアドレスインクリメント量とを、前記加算器により加算した値をＤＭＡの転送アドレスとして出力するステップと、
前記第２の制御レジスタに設定された回数のＤＭＡ転送が終了したときには、現在の転送アドレスと、前記第３の制御レジスタの値とを、前記加算器により加算した値をＤＭＡの転送アドレスとして出力するステップと、を有し、
前記メモリ上のリングバッファに対するＤＭＡ転送、及び、前記メモリ上の矩形領域に対するＤＭＡ転送を同一の前記アドレス発生回路で実現することを特徴とするＤＭＡ制御装置の制御方法。 - 前記ＤＭＡ制御装置は、現在の転送アドレスを保持する第４のレジスタと、
前記第２の制御レジスタに設定されたＤＭＡ転送回数をカウントするカウンタと、を備え、
前記カウンタが前記第２のレジスタに設定されたＤＭＡ転送回数のカウントを終了したとき、前記加算器により、前記第３の制御レジスタの値と前記第４のレジスタの値を加算するステップを有することを特徴とする請求項１記載のＤＭＡ制御装置の制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003078049A JP4749657B2 (ja) | 2003-03-20 | 2003-03-20 | Ｄｍａ制御装置 |
| US10/804,178 US7500028B2 (en) | 2003-03-20 | 2004-03-19 | DMA controller providing for ring buffer and rectangular block transfers |
| CNB2004100714224A CN100552653C (zh) | 2003-03-20 | 2004-03-20 | 直接存储器存取控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003078049A JP4749657B2 (ja) | 2003-03-20 | 2003-03-20 | Ｄｍａ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004287757A JP2004287757A (ja) | 2004-10-14 |
| JP4749657B2 true JP4749657B2 (ja) | 2011-08-17 |
Family
ID=33292648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003078049A Expired - Fee Related JP4749657B2 (ja) | 2003-03-20 | 2003-03-20 | Ｄｍａ制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7500028B2 (ja) |
| JP (1) | JP4749657B2 (ja) |
| CN (1) | CN100552653C (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7660916B2 (en) * | 2005-06-16 | 2010-02-09 | Agere Systems Inc. | Emulation of independent active DMA channels with a single DMA capable bus master hardware and firmware |
| US7650440B2 (en) * | 2006-07-25 | 2010-01-19 | Microchip Technology Incorporated | Peripheral supplied addressing in a simple DMA module |
| JP2008071054A (ja) * | 2006-09-13 | 2008-03-27 | Ricoh Co Ltd | データ転送制御方法、データ処理装置及び画像処理装置 |
| US7433977B2 (en) * | 2006-11-28 | 2008-10-07 | Telefonaktiebolaget Lm Ericsson (Publ) | DMAC to handle transfers of unknown lengths |
| FR2913785B1 (fr) * | 2007-03-13 | 2009-06-12 | St Microelectronics Sa | Gestion de memoire tampon circulaire |
| US7916728B1 (en) | 2007-09-28 | 2011-03-29 | F5 Networks, Inc. | Lockless atomic table update |
| CN100498748C (zh) * | 2007-11-16 | 2009-06-10 | 威盛电子股份有限公司 | 计算机系统及直接内存访问传输方法 |
| KR101227603B1 (ko) * | 2008-03-19 | 2013-01-29 | 삼성전자주식회사 | 복합기와 이동식 저장 장치의 데이터를 송수신하는 방법 및이를 실행하는 화상형성장치 |
| US8306036B1 (en) | 2008-06-20 | 2012-11-06 | F5 Networks, Inc. | Methods and systems for hierarchical resource allocation through bookmark allocation |
| US8769681B1 (en) | 2008-08-11 | 2014-07-01 | F5 Networks, Inc. | Methods and system for DMA based distributed denial of service protection |
| CN101339541B (zh) * | 2008-08-11 | 2012-06-06 | 无锡中星微电子有限公司 | 一种dma数据传输方法及dma控制器 |
| US8447884B1 (en) | 2008-12-01 | 2013-05-21 | F5 Networks, Inc. | Methods for mapping virtual addresses to physical addresses in a network device and systems thereof |
| US8103809B1 (en) | 2009-01-16 | 2012-01-24 | F5 Networks, Inc. | Network devices with multiple direct memory access channels and methods thereof |
| US9152483B2 (en) | 2009-01-16 | 2015-10-06 | F5 Networks, Inc. | Network devices with multiple fully isolated and independently resettable direct memory access channels and methods thereof |
| US8880696B1 (en) | 2009-01-16 | 2014-11-04 | F5 Networks, Inc. | Methods for sharing bandwidth across a packetized bus and systems thereof |
| US8112491B1 (en) | 2009-01-16 | 2012-02-07 | F5 Networks, Inc. | Methods and systems for providing direct DMA |
| US8880632B1 (en) * | 2009-01-16 | 2014-11-04 | F5 Networks, Inc. | Method and apparatus for performing multiple DMA channel based network quality of service |
| US9313047B2 (en) | 2009-11-06 | 2016-04-12 | F5 Networks, Inc. | Handling high throughput and low latency network data packets in a traffic management device |
| US10135831B2 (en) | 2011-01-28 | 2018-11-20 | F5 Networks, Inc. | System and method for combining an access control system with a traffic management system |
| CN102184150B (zh) * | 2011-04-01 | 2013-08-28 | 昆山酷威微电子科技有限公司 | 高功能环形缓冲缓存系统及其控制方法 |
| US9036822B1 (en) | 2012-02-15 | 2015-05-19 | F5 Networks, Inc. | Methods for managing user information and devices thereof |
| US9727504B2 (en) * | 2012-02-29 | 2017-08-08 | Mitsubishi Electric Corporation | Data transfer apparatus, data transfer method, and data transfer program |
| US10033837B1 (en) | 2012-09-29 | 2018-07-24 | F5 Networks, Inc. | System and method for utilizing a data reducing module for dictionary compression of encoded data |
| KR20140085756A (ko) * | 2012-12-27 | 2014-07-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 동작방법 |
| US9270602B1 (en) | 2012-12-31 | 2016-02-23 | F5 Networks, Inc. | Transmit rate pacing of large network traffic bursts to reduce jitter, buffer overrun, wasted bandwidth, and retransmissions |
| US10375155B1 (en) | 2013-02-19 | 2019-08-06 | F5 Networks, Inc. | System and method for achieving hardware acceleration for asymmetric flow connections |
| US9864606B2 (en) | 2013-09-05 | 2018-01-09 | F5 Networks, Inc. | Methods for configurable hardware logic device reloading and devices thereof |
| EP3085051A1 (en) | 2013-12-16 | 2016-10-26 | F5 Networks, Inc | Methods for facilitating improved user authentication using persistent data and devices thereof |
| US10015143B1 (en) | 2014-06-05 | 2018-07-03 | F5 Networks, Inc. | Methods for securing one or more license entitlement grants and devices thereof |
| US11838851B1 (en) | 2014-07-15 | 2023-12-05 | F5, Inc. | Methods for managing L7 traffic classification and devices thereof |
| US10182013B1 (en) | 2014-12-01 | 2019-01-15 | F5 Networks, Inc. | Methods for managing progressive image delivery and devices thereof |
| US11895138B1 (en) | 2015-02-02 | 2024-02-06 | F5, Inc. | Methods for improving web scanner accuracy and devices thereof |
| DE102016211386A1 (de) * | 2016-06-14 | 2017-12-14 | Robert Bosch Gmbh | Verfahren zum Betreiben einer Recheneinheit |
| US10972453B1 (en) | 2017-05-03 | 2021-04-06 | F5 Networks, Inc. | Methods for token refreshment based on single sign-on (SSO) for federated identity environments and devices thereof |
| US11855898B1 (en) | 2018-03-14 | 2023-12-26 | F5, Inc. | Methods for traffic dependent direct memory access optimization and devices thereof |
| US11537716B1 (en) | 2018-11-13 | 2022-12-27 | F5, Inc. | Methods for detecting changes to a firmware and devices thereof |
| CN109933553B (zh) * | 2019-02-28 | 2020-09-29 | 厦门码灵半导体技术有限公司 | 一种控制系统及其设计方法、一组控制系统、电子装置 |
| CN113900974B (zh) * | 2021-12-07 | 2022-04-19 | 睿思芯科(深圳)技术有限公司 | 一种存储装置、数据存储方法及相关设备 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63159961A (ja) | 1986-12-24 | 1988-07-02 | Toshiba Corp | ダイレクトメモリアクセス転送制御装置 |
| JPH02299052A (ja) | 1989-05-12 | 1990-12-11 | Victor Co Of Japan Ltd | Ｄｍａコントローラ |
| US5136582A (en) * | 1990-05-29 | 1992-08-04 | Advanced Micro Devices, Inc. | Memory management system and method for network controller |
| EP0473059B1 (en) * | 1990-08-22 | 2000-05-31 | Sanyo Electric Co., Limited. | Communication control system |
| JPH05173940A (ja) | 1991-12-25 | 1993-07-13 | Seiko Instr Inc | 画像領域ｄｍａ機構 |
| JPH064458A (ja) | 1992-06-18 | 1994-01-14 | Fuji Xerox Co Ltd | Ｄｍａ制御装置 |
| US5708849A (en) * | 1994-01-26 | 1998-01-13 | Intel Corporation | Implementing scatter/gather operations in a direct memory access device on a personal computer |
| JPH07319799A (ja) | 1994-05-24 | 1995-12-08 | Canon Inc | マイクロ・プロセッサー装置 |
| JPH09114969A (ja) | 1995-10-16 | 1997-05-02 | Hitachi Ltd | 画像読み取り装置 |
| JPH1040211A (ja) * | 1996-04-30 | 1998-02-13 | Texas Instr Inc <Ti> | パケット化されたデータ通信インタフェース機器内での直接メモリアクセス優先順位を割り当てるための方法ならびにｄｍａチャンネル回路 |
| JPH10154125A (ja) * | 1996-11-26 | 1998-06-09 | Toshiba Corp | Ｄｍａデータ転送装置および同装置を使用した動画像復号化装置並びにｄｍａデータ転送制御方法 |
| US6202106B1 (en) * | 1998-09-09 | 2001-03-13 | Xilinx, Inc. | Method for providing specific knowledge of a structure of parameter blocks to an intelligent direct memory access controller |
| JP2000315186A (ja) | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 半導体装置 |
| JP2002041445A (ja) * | 2000-05-19 | 2002-02-08 | Matsushita Electric Ind Co Ltd | 高性能ｄｍａコントローラ |
-
2003
- 2003-03-20 JP JP2003078049A patent/JP4749657B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-19 US US10/804,178 patent/US7500028B2/en active Active
- 2004-03-20 CN CNB2004100714224A patent/CN100552653C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1570896A (zh) | 2005-01-26 |
| US7500028B2 (en) | 2009-03-03 |
| CN100552653C (zh) | 2009-10-21 |
| US20040243740A1 (en) | 2004-12-02 |
| JP2004287757A (ja) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4749657B2 (ja) | Ｄｍａ制御装置 | |
| US6341318B1 (en) | DMA data streaming | |
| JP2010027032A (ja) | Ｆｉｆｏ装置及びｆｉｆｏバッファへのデータ格納方法 | |
| JP5449791B2 (ja) | データ処理装置および画像処理装置 | |
| JP2006195714A (ja) | リソース管理装置 | |
| US20100325375A1 (en) | Data-access control device and data-access control method | |
| US9026697B2 (en) | Data processing apparatus | |
| US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
| JP4855864B2 (ja) | ダイレクトメモリアクセスコントローラ | |
| US20060095637A1 (en) | Bus control device, arbitration device, integrated circuit device, bus control method, and arbitration method | |
| JP2005057374A (ja) | Ａ／ｄ変換装置およびマイクロコントローラ | |
| US6691182B2 (en) | DMA controller in which bus access ratio can be set | |
| JP6316593B2 (ja) | 半導体装置 | |
| JP6294732B2 (ja) | データ転送制御装置及びメモリ内蔵装置 | |
| JP2004234280A (ja) | メモリ装置 | |
| US20060047866A1 (en) | Computer system having direct memory access controller | |
| JPH11232214A (ja) | 情報処理装置用プロセッサおよびその制御方法 | |
| JP2008165485A (ja) | 半導体装置及びバッファ制御回路 | |
| JP4151362B2 (ja) | バス調停方式、データ転送装置、及びバス調停方法 | |
| JPWO2008105494A1 (ja) | Ｄｍａ転送装置及び方法 | |
| JP2005250683A (ja) | マイクロコンピュータ | |
| JP4468754B2 (ja) | 画像形成装置及びメモリ制御方法 | |
| JP4150953B2 (ja) | 情報処理装置 | |
| JP2012003636A (ja) | 電子機器及びその制御方法 | |
| JP2004320314A (ja) | 画像読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090715 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110518 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4749657 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |