JP2004234280A - メモリ装置 - Google Patents
メモリ装置 Download PDFInfo
- Publication number
- JP2004234280A JP2004234280A JP2003021381A JP2003021381A JP2004234280A JP 2004234280 A JP2004234280 A JP 2004234280A JP 2003021381 A JP2003021381 A JP 2003021381A JP 2003021381 A JP2003021381 A JP 2003021381A JP 2004234280 A JP2004234280 A JP 2004234280A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- image data
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
- G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Landscapes
- Studio Devices (AREA)
- Memory System (AREA)
- Television Signal Processing For Recording (AREA)
- Image Input (AREA)
Abstract
【目的】バス幅が狭くなった場合でも，データの処理時間が長くならないようにする。
【構成】ＤＲＡＭ２０と第１〜第３のバッファ回路Ａ１〜Ａ３との間がセレクタ２１を介して１２８ビットのビット幅をもつバスによって接続される。第１〜第３のバッファ回路Ａ１〜Ａ３と信号処理回路２等の回路とは，３２ビットのビット幅をもつバスによって接続される。３２ビットのビット幅をもつバスによって一部の回路を接続しているので，配線が比較的容易となる。また，各処理を並行して行うことにより画像データがメモリ・カード６に記録されるまでの時間が長くなってしまうことを未然に防止できる。
【選択図】 図１
【構成】ＤＲＡＭ２０と第１〜第３のバッファ回路Ａ１〜Ａ３との間がセレクタ２１を介して１２８ビットのビット幅をもつバスによって接続される。第１〜第３のバッファ回路Ａ１〜Ａ３と信号処理回路２等の回路とは，３２ビットのビット幅をもつバスによって接続される。３２ビットのビット幅をもつバスによって一部の回路を接続しているので，配線が比較的容易となる。また，各処理を並行して行うことにより画像データがメモリ・カード６に記録されるまでの時間が長くなってしまうことを未然に防止できる。
【選択図】 図１
Description
【０００１】
【技術分野】
この発明は，メモリ装置に関する。
【０００２】
【発明の背景】
メモリへのデータの書き込み時間およびメモリからのデータの読み出し時間を短縮するためには，メモリに接続されるデータ・バスのバス幅を広げれば良い。しかしながら，バス幅を広げると配線が複雑となってしまうことがある。
【０００３】
メモリへのアクセスを効率良くすることにより，データの処理時間を短縮するものもある（例えば，特許文献１参照）。
【０００４】
【特許文献１】
特願平１０−５３０８３号公報
【０００５】
しかしながら，その処理が比較的煩雑となってしまう。
【０００６】
【発明の開示】
この発明は，データの処理時間を短縮することを目的とする。
【０００７】
この発明によるメモリ装置は，データ・メモリ用データ・バスを介してデータが入出力するデータ・メモリ，および上記データ・メモリ用データ・バスのバス幅と同じバス幅をもち，上記データ・メモリ用データ・バスと電気的に接続される第１のデータ・バスを介して，上記データ・メモリとの間でデータの入出力を行い，かつ上記データ・メモリ用データ・バスのバス幅よりも少ないバス幅をもつ第２のデータ・バスを介してデータ処理回路との間でデータの入出力を行う複数のバッファ回路を備えていることを特徴とする。
【０００８】
この発明によると，データ・メモリには，複数のバッファ回路が接続されている。複数のバッファ回路とデータ処理回路との間でデータの入出力が行われることにより，複数の処理を並行して行うことができる。迅速に複数の処理を終了させることができる。
【０００９】
複数のバッファ回路とデータ・メモリとの間は，データ・メモリ用データ・バス（第１のデータ・バスと共通でもよい）によって接続されている。データ・メモリ用データ・バスのバス幅によって規定される速度によってデータの入出力を行うことができるようになる。複数のバッファ回路とデータ処理回路との間は，データ・メモリ用データ・バスのバス幅よりも狭いバス幅をもつ第２のデータ・バスを用いてデータの入出力が行われるので，配線が比較的簡素となる。
【００１０】
上記複数のバッファ回路と上記データ・メモリとの間に接続され，上記複数のバッファ回路の中のいずれか１つのバッファ回路と上記データ・メモリとの間のデータの入出力を許可するセレクタをさらに備えるようにしてもよい。
【００１１】
また，上記第２のデータ・バスのバス幅は，たとえば，上記データ・メモリ用のバス幅の上記複数分の１である。
【００１２】
上記データ・メモリおよび上記複数のバッファ回路に入出力するデータが画像データの場合には，共通の時間帯に異なる駒の画像を表わす画像データが異なるバッファ回路に入出力するように上記複数のバッファ回路を制御する調停回路をさらに設けると良い。異なる画像についての画像データ処理を同時にい行うことができるようになる。
【００１３】
【実施例の説明】
図１は，この発明の実施例を示すもので，ディジタル・スチル・カメラの電気的構成の一部を示すブロック図である。
【００１４】
ディジタル・スチル・カメラには，画像データを一時的に記憶する第１のＤＲＡＭ２０と第２のＤＲＡＭ３０とが含まれている。第１のＤＲＡＭ２０には，セレクタ２１を介して，それぞれが画像データを一時的に記憶する第１のバッファ回路Ａ１，第２のバッファ回路Ａ２および第３のバッファ回路Ａ３がバス（データ・メモリ用データ・バス，第１のデータ・バス）によって接続されている。これらの第１〜第３のバッファ回路Ａ１〜Ａ３には，バス幅３２ビットのバスを介して第１の調停回路２２が接続されている。第１の調停回路２２は，第１〜第３のバッファ回路Ａ１〜Ａ３のうちどのバッファ回路の画像データの読み書きをするかを決定するものである。同様に，第２のＤＲＡＭ３０には，セレクタ３１を介して，それぞれが画像データを一時的に記憶する第１のバッファ回路Ｂ１，第２のバッファ回路Ｂ２および第３のバッファ回路Ｂ３がバス接続されている。第１〜第３のバッファ回路Ｂ１〜Ｂ３には，第２の調停回路３２がバス接続されている。第２の調停回路３２も第１の調停回路２２と同様に，第１〜第３のバッファ回路Ｂ１〜Ｂ３のうち，どのバッファ回路に画像データを読み書きするかを決定するものである。セレクタ２１および３１には，ＣＰＵ（図示略）が接続されている。ＣＰＵによってセレクタ２１および３１が制御される。
【００１５】
第１のＤＲＡＭ２０と第１のセレクタ２１との間に接続されているバスのバス幅は１２８ビットであり，同様に，第１のセレクタ２１と第１のバッファ回路Ａ１，第２のバッファ回路Ａ２および第３のバッファ回路Ａ３との間に接続されているバスのバス幅も１２８ビットである。したがって，第１のＤＲＡＭ２０と第１のバッファ回路Ａ１，第２のバッファ回路Ａ２および第３のバッファ回路Ａ３との間の画像データの転送速度は，１２８ビットのバス幅にもとづくものとなる。
【００１６】
これに対して，第１の調停回路２２と第１〜第３のバッファ回路Ａ１〜Ａ３との間に接続されているバスのバス（第２のデータ・バス）幅は３２ビットである。したがって，第１の調停回路２２と第１〜第３のバッファ回路Ａ１〜Ａ３との間の画像データの転送速度は，３２ビットのバス幅にもとづくものとなる。
【００１７】
第１のＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）２０と第１〜第３のバッファ回路Ａ１〜Ａ３との間のバスは，１２８ビットのバス幅をもっており，第１〜第３のバッファ回路Ａ１〜Ａ３と第１の調停回路２２との間のバスは，３２ビットのバス幅をもっているから，第１のＤＲＡＭ２０への画像データの読み書き（すなわち，第１のＤＲＡＭ２０から読み出された画像データの第１〜第３のバッファ回路Ａ１〜Ａ３への書き込みおよび第１〜第３のバッファ回路Ａ１〜Ａ３から第１のＤＲＡＭ２０への書き込み）に必要な時間は，第１の調停回路２２から第１〜第３のバッファ回路Ａ１〜Ａ３への書き込みおよび第１〜第３のバッファ回路Ａ１〜Ａ３から第１への調停回路２２への読み出しに必要な時間の１／４となる。
【００１８】
同様に，第２のＤＲＡＭ３０と第１〜第３のバッファ回路Ｂ１〜Ｂ３との間の画像データの読み書きに必要な時間は，第２の調停回路３２と第１〜第３のバッファＢ１〜Ｂ３との間の画像データの読み書きに必要な時間に比べて１／４となる。
【００１９】
ディジタル・スチル・カメラには，第１のＤＲＡＭ２０用のバス，第２のＤＲＡＭ３０用のバスおよび外部バス（それぞれ３２ビットのバス幅）が含まれている。第１のＤＲＡＭ２０用のバスは，第１の調停回路２２とバス接続されている。第２のＤＲＡＭ３０用のバスは，第２の調停回路３２とバス接続されている。外部バスには，第３のセレクタ４１が接続されている。この第３のセレクタ４１には，ＳＤＲＡＭ（ｓｙｎｃｈｒｏｎｏｕｓ ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）コントローラ４２およびＩＯ（ｉｎｐｕｔ ｏｕｔｐｕｔ）コントローラ４４が接続されている。ＳＤＲＡＭコントローラ４２には，画像データを一時的に記憶するＳＤＲＡＭ４３が接続され，ＩＯコントローラ４４には，プログラム等の所定のデータが格納されているＲＯＭ４５が接続されている。
【００２０】
ディジタル・スチル・カメラには，第１〜第８のアドレス生成回路１１〜１８が含まれている。これらのアドレス回路１１〜１８は，入力する画像データの格納先のアドレスを生成するものである。第１，第２，第５および第６のアドレス回路１１，１２，１５および１６は，第１のＤＲＡＭ２０用バスに接続されている。第３，第４，第７および第８のアドレス回路１３，１４，１７および１８は，第２のＤＲＡＭ用バスに接続されている。
【００２１】
ディジタル・スチル・カメラには，ＣＣＤ（図示略）から出力された画像データを入力するＣＣＤインターフェイス１が含まれている。このＣＣＤインターフェイス１には，第１のアドレス生成回路１１が接続されている。したがって，ＣＣＤから出力された画像データを第１のＤＲＡＭ用バスを介して第１のＤＲＡＭ２０に書き込むことができる。
【００２２】
第２のアドレス生成回路１２から出力された画像データは，輝度データＹおよび色差データＣを生成する信号処理回路（データ処理回路）２に入力する。信号処理回路２において生成された輝度データＹおよび色差データＣは，第３のアドレス生成回路１３を介して第２のＤＲＡＭ用バスに与えられる。
【００２３】
第４のアドレス生成回路１４から出力された画像データは，画像データによって表される画像の大きさをリサイズする拡大／縮小回路（データ処理回路）３に入力する。拡大／縮小回路３においてリサイズされた画像データは，第５のアドレス生成回路１５を介して第１のＤＲＡＭ用バスに与えられる。
【００２４】
第６のアドレス生成回路１６から出力された画像データは，圧縮／伸張回路（データ処理回路）４において圧縮または伸張される。圧縮または伸張された画像データは，第２のＤＲＡＭ用バスに与えられる。
【００２５】
第８のアドレス生成回路１８から出力された画像データは，カード制御回路（データ処理回路）５に与えられる。カード制御回路５によって，入力した画像データがメモリ・カード６に書き込まれる。
【００２６】
第１のＤＲＡＭ２０と第１〜第３のバッファ回路Ａ１〜Ａ３との間のバスおよび第２のＤＲＡＭ３０と第１〜第３のバッファ回路Ｂ１〜Ｂ３との間のバスは，１２８ビットのバス幅をもち，そのほかのバスは，３２ビットのバス幅をもっている。１２８ビットの比較的広いバス幅をもつバスの割合が少ないので，バス接続などバスの取り扱いが比較的容易となる。バス幅の狭いバスを用いても後述するように，信号処理，拡大／縮小処理，圧縮／伸張処理などの各種処理を同時に行うことができるので，処理時間が長くなってしまうことを未然に防止できる。
【００２７】
図２は，この実施例によるディジタル・スチル・カメラにおける画像データの流れに着目した電気的構成を示すブロック図である。この図において，図１に示すものと同一物については同一符号を付す。
【００２８】
上述したように，ＣＣＤから出力された画像データは，ＣＣＤインターフェイス１に入力する。ＣＣＤインターフェイス１から出力された画像データは，第１〜第３のバッファ回路Ａ１〜Ａ３のうち画像データの書き込みが可能な（空き領域となっている）いずれかのバッファ回路に一時的に記憶される。画像データは，第１〜第３のバッファ回路Ａ１〜Ａ３のいずれかのバッファ回路から読み出され，第１のＤＲＡＭ２０に書き込まれる（ＣＣＤデータという）。ＣＣＤデータは，第１のＤＲＡＭ２０から読み出され，第１〜第３のバッファ回路Ａ１〜Ａ３のいずれかのバッファ回路に再び書き込まれる。
【００２９】
いずれかのバッファ回路に再び書き込まれた画像データは信号処理回路２に与えられ，輝度データＹおよび色差データＣ（ＹＣデータという）が生成される。生成されたＹＣデータは，第１〜第３のバッファ回路Ｂ１〜Ｂ３のうち，いずれかのバッファ回路に書き込まれる。バッファ回路に書き込まれたＹＣデータが読み出され，第２のＤＲＡＭ３０に書き込まれる。
【００３０】
以下，同様にして，ＹＣデータの第１〜第３のバッファ回路Ｂ１〜Ｂ３のうちいずれかのバッファ回路への書き込みおよび読み出しが行われ，拡大／縮小回路３においてリサイズ処理が行われ，リサイズ・データが得られる。リサイズ・データは，第１〜第３のバッファ回路Ａ１〜Ａ３のうちのいずれかのバッファ回路への書き込みおよび読み出しが行われ，第１のＤＲＡＭ２０に書き込まれる。
【００３１】
リサイズ・データの第１〜第３のバッファ回路Ａ１〜Ａ３のうちいずれかのバッファ回路への書き込みおよび読み出しが行われ，圧縮／伸張回路４に入力する。圧縮／伸張回路４においてデータ圧縮処理が行われ，圧縮データが得られる。圧縮データは，第１〜第３のバッファ回路Ｂ１〜Ｂ３のうち，いずれかのバッファ回路への書き込みおよび読み出しが行われ，第２のＤＲＡＭ３０に書き込まれる。圧縮データは，第２のＤＲＡＭ３０から読み出され，第１〜第３のバッファ回路Ｂ１〜Ｂ３のうち，いずれかのバッファ回路への書き込みおよび読み出しが行われ，カード制御回路５に与えられる。カード制御回路５によって，圧縮データがメモリ・カード６に記録される。
【００３２】
上述した処理は，異なるデータについて並行して行われる。バス幅が狭くても比較的迅速にすべての処理を終了することができる。
【００３３】
図３は，画像データの流れを示すタイム・チャートである。タイム・チャートは，多数の駒の画像を表す画像データのうち，一部の画像データがメモリ・カードに記録される部分を示している（時刻ｔ１１〜ｔ５４の間）。またバッファ回路Ａ１〜Ａ３，Ｂ１〜Ｂ３アクセス，ＤＲＡＭ２０，３０アクセスのうち，画像データの書き込みを示すものついてはハッチングが施されている。
【００３４】
一駒の画像を表す画像データがＣＣＤから出力されるが，この実施例においては，一駒の画像を表す画像データがＣＣＤインターフェイス１において３つの画像データに分割される。分割された画像データごとに転送させられる。以下，分割された画像データは，丸で囲まれた算用数字とアルファベットとからなる符号によって表される。算用数字は，画像の駒番号を示し，添え字のアルファベットは，３分割された画像データの識別符号を示している。たとえば，画像データ▲１▼ａであれば，１駒目の画像を表す画像データのうち３分割された画像データの最初の画像データを示している。画像データ▲５▼ｃであれば，５駒目の画像を表す画像データのうち３分割された画像データの最後の画像データを示している。
【００３５】
５駒目の画像データ▲５▼ａがＣＣＤから出力され（すでに１駒目から４駒目の画像データはＣＣＤから出力されている），ＣＣＤインターフェイス１に入力される。画像データ▲５▼ａが時刻ｔ１１においてＣＣＤインターフェイス１から出力され始め，第１のＤＲＡＭ２０にセレクタ２１を介して接続されている第１のバッファ回路Ａ１〜Ａ３のうちのいずれかのバッファ回路に書き込まれる。この実施例においては画像データ▲５▼ａは，時刻ｔ１１からｔ１４までの間に第１のバッファ回路Ａ１に書き込まれる。このとき，第１のバッファ回路Ａ１以外の第２のバッファ回路Ａ２および第３のバッファ回路Ａ３には，以前に撮影により得られた画像データ▲４▼ａおよび▲２▼ａが書き込まれている。空き領域である第１のバッファＡ１に画像データ▲５▼ａが書き込まれることとなる。
【００３６】
第１のバッファ回路Ａ１に書き込まれた画像データ▲５▼ａは，時刻ｔ１４から読み出され始め，時刻ｔ１５までの間に第１のＤＲＡＭ２０に書き込まれる（ＣＣＤデータ）。上述したように，ＣＣＤインターフェイス１から転送されてくる画像データが通るバスのバス幅は，３２ビットであるが，第１〜第３のバッファ回路Ａ１〜Ａ３と第１のＤＲＡＭ２０との間のバスのバス幅は１２８ビットであるので，第１のバッファ回路Ａ１への画像データ▲５▼ａの書き込み時間（ｔ１１からｔ１４までの時間）よりも読み出し時間（ｔ１４からｔ１５までの時間）の方が短くなる。
【００３７】
同様にして，時刻ｔ１７となると５駒目の次の画像データ▲５▼ｂもＣＣＤインターフェイス１から出力され，時刻ｔ１７の時点で空き領域である第３のバッファ回路Ａ３に書き込まれる。時刻ｔ２０となると画像データ▲５▼ｂが第１のＤＲＡＭ２０に書き込まれ始める。画像データ▲５▼ｂが第１のＤＲＡＭ２０に書き込まれるときには，第１のＤＲＡＭ２０は空き領域となっているのはいうまでもない。５駒目のさらに次の画像データ５ｃも同様である。
【００３８】
時刻ｔ３３ となると，第１のＤＲＡＭ２０に書き込まれている５駒目の画像データ▲５▼ａが１２８ビットのビット幅にもとづく速度で読み出され，時刻ｔ３６までの間に第２のバッファ回路Ａ２に書き込まれる。時刻ｔ３４となると，第２のバッファ回路Ａ２に書き込まれた画像データ５ａが読み出され始め，信号処理回路２に入力する。時刻ｔ３４からｔ３７までの間に信号処理回路２において上述したようにＹＣデータの生成処理が行われる。信号処理回路２において生成されたＹＣデータ▲５▼ａは順次，第２のＤＲＡＭ３０に接続されている第２のバッファ回路Ｂ２に書き込まれていく（時刻ｔ３４〜ｔ３７）。ＹＣデータ５ａは，時刻ｔ３７となると第２のバッファ回路Ｂ２から読み出され，時刻ｔ３８までの間に第２のＤＲＡＭ３０に書き込まれる。
【００３９】
以下，同様にして，画像データ▲５▼ａがバッファ回路Ａ１，Ａ２，Ａ３，Ｂ１，Ｂ２，Ｂ３ならびに第１のＤＲＡＭ２０および第２のＤＲＡＭ３０に読み書きされ，圧縮データとしてメモリ・カード６に記録されることとなる。
【００４０】
このように，特定の画像データ（この場合，画像データ▲５▼ａなど）について信号処理，拡大／縮小処理，圧縮／伸張処理，メモリ・カード６への記録処理などが行われている時と並行して，その他の画像データについても信号処理，拡大／縮小処理，圧縮／伸張処理，記録処理などが行われる。
【００４１】
たとえば，画像データ▲５▼ａが第１のバッファ回路Ａ１に書き込まれている時刻ｔ１１からｔ１４と一部重複している時刻ｔ１３からｔ１６の間において，第３のバッファ回路Ａ３に書き込まれている画像データ▲２▼ａが読み出され，圧縮／伸張回路４に与えられる。圧縮／伸張回路４においてデータ圧縮が行われ，時刻ｔ１５からｔ１８の間において第２のＤＲＡＭ３０に接続されている第１のバッファ回路Ｂ１に書き込まれる。時刻ｔ１８からｔ１９の間に第２のＤＲＡＭ３０に圧縮データＤ２ａが記録される。
【００４２】
圧縮データ▲２▼ａは，時刻ｔ３４となると，第２のＤＲＡＭ３０から読み出され，第２のＤＲＡＭ３０に接続されている第３のバッファ回路Ｂ３に書き込まれる。時刻ｔ３５となると，第３のバッファ回路Ｂ３から読み出され，順次カード制御回路５に与えられる。時刻ｔ３８までの間に圧縮データ▲２▼ａがメモリ・カード６に記録されることとなる。
【００４３】
並行処理が行われているので，バス幅を狭くしても画像データをメモリ・カード６に記録するまでの時間が長くなってしまうことを未然に防止できる。
【図面の簡単な説明】
【図１】ディジタル・スチル・カメラの電気的構成の一部を示すブロック図である。
【図２】画像データの流れに着目したディジタル・スチル・カメラの電気的構成の一部を示すブロック図である。
【図３】画像データのタイム・チャートである。
【符号の説明】
２０，３０ ＤＲＡＭ（データ・メモリ）
２１，２２ セレクタ
Ａ１，Ａ２，Ａ３，Ｂ１，Ｂ２，Ｂ３ バッファ回路
【技術分野】
この発明は，メモリ装置に関する。
【０００２】
【発明の背景】
メモリへのデータの書き込み時間およびメモリからのデータの読み出し時間を短縮するためには，メモリに接続されるデータ・バスのバス幅を広げれば良い。しかしながら，バス幅を広げると配線が複雑となってしまうことがある。
【０００３】
メモリへのアクセスを効率良くすることにより，データの処理時間を短縮するものもある（例えば，特許文献１参照）。
【０００４】
【特許文献１】
特願平１０−５３０８３号公報
【０００５】
しかしながら，その処理が比較的煩雑となってしまう。
【０００６】
【発明の開示】
この発明は，データの処理時間を短縮することを目的とする。
【０００７】
この発明によるメモリ装置は，データ・メモリ用データ・バスを介してデータが入出力するデータ・メモリ，および上記データ・メモリ用データ・バスのバス幅と同じバス幅をもち，上記データ・メモリ用データ・バスと電気的に接続される第１のデータ・バスを介して，上記データ・メモリとの間でデータの入出力を行い，かつ上記データ・メモリ用データ・バスのバス幅よりも少ないバス幅をもつ第２のデータ・バスを介してデータ処理回路との間でデータの入出力を行う複数のバッファ回路を備えていることを特徴とする。
【０００８】
この発明によると，データ・メモリには，複数のバッファ回路が接続されている。複数のバッファ回路とデータ処理回路との間でデータの入出力が行われることにより，複数の処理を並行して行うことができる。迅速に複数の処理を終了させることができる。
【０００９】
複数のバッファ回路とデータ・メモリとの間は，データ・メモリ用データ・バス（第１のデータ・バスと共通でもよい）によって接続されている。データ・メモリ用データ・バスのバス幅によって規定される速度によってデータの入出力を行うことができるようになる。複数のバッファ回路とデータ処理回路との間は，データ・メモリ用データ・バスのバス幅よりも狭いバス幅をもつ第２のデータ・バスを用いてデータの入出力が行われるので，配線が比較的簡素となる。
【００１０】
上記複数のバッファ回路と上記データ・メモリとの間に接続され，上記複数のバッファ回路の中のいずれか１つのバッファ回路と上記データ・メモリとの間のデータの入出力を許可するセレクタをさらに備えるようにしてもよい。
【００１１】
また，上記第２のデータ・バスのバス幅は，たとえば，上記データ・メモリ用のバス幅の上記複数分の１である。
【００１２】
上記データ・メモリおよび上記複数のバッファ回路に入出力するデータが画像データの場合には，共通の時間帯に異なる駒の画像を表わす画像データが異なるバッファ回路に入出力するように上記複数のバッファ回路を制御する調停回路をさらに設けると良い。異なる画像についての画像データ処理を同時にい行うことができるようになる。
【００１３】
【実施例の説明】
図１は，この発明の実施例を示すもので，ディジタル・スチル・カメラの電気的構成の一部を示すブロック図である。
【００１４】
ディジタル・スチル・カメラには，画像データを一時的に記憶する第１のＤＲＡＭ２０と第２のＤＲＡＭ３０とが含まれている。第１のＤＲＡＭ２０には，セレクタ２１を介して，それぞれが画像データを一時的に記憶する第１のバッファ回路Ａ１，第２のバッファ回路Ａ２および第３のバッファ回路Ａ３がバス（データ・メモリ用データ・バス，第１のデータ・バス）によって接続されている。これらの第１〜第３のバッファ回路Ａ１〜Ａ３には，バス幅３２ビットのバスを介して第１の調停回路２２が接続されている。第１の調停回路２２は，第１〜第３のバッファ回路Ａ１〜Ａ３のうちどのバッファ回路の画像データの読み書きをするかを決定するものである。同様に，第２のＤＲＡＭ３０には，セレクタ３１を介して，それぞれが画像データを一時的に記憶する第１のバッファ回路Ｂ１，第２のバッファ回路Ｂ２および第３のバッファ回路Ｂ３がバス接続されている。第１〜第３のバッファ回路Ｂ１〜Ｂ３には，第２の調停回路３２がバス接続されている。第２の調停回路３２も第１の調停回路２２と同様に，第１〜第３のバッファ回路Ｂ１〜Ｂ３のうち，どのバッファ回路に画像データを読み書きするかを決定するものである。セレクタ２１および３１には，ＣＰＵ（図示略）が接続されている。ＣＰＵによってセレクタ２１および３１が制御される。
【００１５】
第１のＤＲＡＭ２０と第１のセレクタ２１との間に接続されているバスのバス幅は１２８ビットであり，同様に，第１のセレクタ２１と第１のバッファ回路Ａ１，第２のバッファ回路Ａ２および第３のバッファ回路Ａ３との間に接続されているバスのバス幅も１２８ビットである。したがって，第１のＤＲＡＭ２０と第１のバッファ回路Ａ１，第２のバッファ回路Ａ２および第３のバッファ回路Ａ３との間の画像データの転送速度は，１２８ビットのバス幅にもとづくものとなる。
【００１６】
これに対して，第１の調停回路２２と第１〜第３のバッファ回路Ａ１〜Ａ３との間に接続されているバスのバス（第２のデータ・バス）幅は３２ビットである。したがって，第１の調停回路２２と第１〜第３のバッファ回路Ａ１〜Ａ３との間の画像データの転送速度は，３２ビットのバス幅にもとづくものとなる。
【００１７】
第１のＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）２０と第１〜第３のバッファ回路Ａ１〜Ａ３との間のバスは，１２８ビットのバス幅をもっており，第１〜第３のバッファ回路Ａ１〜Ａ３と第１の調停回路２２との間のバスは，３２ビットのバス幅をもっているから，第１のＤＲＡＭ２０への画像データの読み書き（すなわち，第１のＤＲＡＭ２０から読み出された画像データの第１〜第３のバッファ回路Ａ１〜Ａ３への書き込みおよび第１〜第３のバッファ回路Ａ１〜Ａ３から第１のＤＲＡＭ２０への書き込み）に必要な時間は，第１の調停回路２２から第１〜第３のバッファ回路Ａ１〜Ａ３への書き込みおよび第１〜第３のバッファ回路Ａ１〜Ａ３から第１への調停回路２２への読み出しに必要な時間の１／４となる。
【００１８】
同様に，第２のＤＲＡＭ３０と第１〜第３のバッファ回路Ｂ１〜Ｂ３との間の画像データの読み書きに必要な時間は，第２の調停回路３２と第１〜第３のバッファＢ１〜Ｂ３との間の画像データの読み書きに必要な時間に比べて１／４となる。
【００１９】
ディジタル・スチル・カメラには，第１のＤＲＡＭ２０用のバス，第２のＤＲＡＭ３０用のバスおよび外部バス（それぞれ３２ビットのバス幅）が含まれている。第１のＤＲＡＭ２０用のバスは，第１の調停回路２２とバス接続されている。第２のＤＲＡＭ３０用のバスは，第２の調停回路３２とバス接続されている。外部バスには，第３のセレクタ４１が接続されている。この第３のセレクタ４１には，ＳＤＲＡＭ（ｓｙｎｃｈｒｏｎｏｕｓ ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）コントローラ４２およびＩＯ（ｉｎｐｕｔ ｏｕｔｐｕｔ）コントローラ４４が接続されている。ＳＤＲＡＭコントローラ４２には，画像データを一時的に記憶するＳＤＲＡＭ４３が接続され，ＩＯコントローラ４４には，プログラム等の所定のデータが格納されているＲＯＭ４５が接続されている。
【００２０】
ディジタル・スチル・カメラには，第１〜第８のアドレス生成回路１１〜１８が含まれている。これらのアドレス回路１１〜１８は，入力する画像データの格納先のアドレスを生成するものである。第１，第２，第５および第６のアドレス回路１１，１２，１５および１６は，第１のＤＲＡＭ２０用バスに接続されている。第３，第４，第７および第８のアドレス回路１３，１４，１７および１８は，第２のＤＲＡＭ用バスに接続されている。
【００２１】
ディジタル・スチル・カメラには，ＣＣＤ（図示略）から出力された画像データを入力するＣＣＤインターフェイス１が含まれている。このＣＣＤインターフェイス１には，第１のアドレス生成回路１１が接続されている。したがって，ＣＣＤから出力された画像データを第１のＤＲＡＭ用バスを介して第１のＤＲＡＭ２０に書き込むことができる。
【００２２】
第２のアドレス生成回路１２から出力された画像データは，輝度データＹおよび色差データＣを生成する信号処理回路（データ処理回路）２に入力する。信号処理回路２において生成された輝度データＹおよび色差データＣは，第３のアドレス生成回路１３を介して第２のＤＲＡＭ用バスに与えられる。
【００２３】
第４のアドレス生成回路１４から出力された画像データは，画像データによって表される画像の大きさをリサイズする拡大／縮小回路（データ処理回路）３に入力する。拡大／縮小回路３においてリサイズされた画像データは，第５のアドレス生成回路１５を介して第１のＤＲＡＭ用バスに与えられる。
【００２４】
第６のアドレス生成回路１６から出力された画像データは，圧縮／伸張回路（データ処理回路）４において圧縮または伸張される。圧縮または伸張された画像データは，第２のＤＲＡＭ用バスに与えられる。
【００２５】
第８のアドレス生成回路１８から出力された画像データは，カード制御回路（データ処理回路）５に与えられる。カード制御回路５によって，入力した画像データがメモリ・カード６に書き込まれる。
【００２６】
第１のＤＲＡＭ２０と第１〜第３のバッファ回路Ａ１〜Ａ３との間のバスおよび第２のＤＲＡＭ３０と第１〜第３のバッファ回路Ｂ１〜Ｂ３との間のバスは，１２８ビットのバス幅をもち，そのほかのバスは，３２ビットのバス幅をもっている。１２８ビットの比較的広いバス幅をもつバスの割合が少ないので，バス接続などバスの取り扱いが比較的容易となる。バス幅の狭いバスを用いても後述するように，信号処理，拡大／縮小処理，圧縮／伸張処理などの各種処理を同時に行うことができるので，処理時間が長くなってしまうことを未然に防止できる。
【００２７】
図２は，この実施例によるディジタル・スチル・カメラにおける画像データの流れに着目した電気的構成を示すブロック図である。この図において，図１に示すものと同一物については同一符号を付す。
【００２８】
上述したように，ＣＣＤから出力された画像データは，ＣＣＤインターフェイス１に入力する。ＣＣＤインターフェイス１から出力された画像データは，第１〜第３のバッファ回路Ａ１〜Ａ３のうち画像データの書き込みが可能な（空き領域となっている）いずれかのバッファ回路に一時的に記憶される。画像データは，第１〜第３のバッファ回路Ａ１〜Ａ３のいずれかのバッファ回路から読み出され，第１のＤＲＡＭ２０に書き込まれる（ＣＣＤデータという）。ＣＣＤデータは，第１のＤＲＡＭ２０から読み出され，第１〜第３のバッファ回路Ａ１〜Ａ３のいずれかのバッファ回路に再び書き込まれる。
【００２９】
いずれかのバッファ回路に再び書き込まれた画像データは信号処理回路２に与えられ，輝度データＹおよび色差データＣ（ＹＣデータという）が生成される。生成されたＹＣデータは，第１〜第３のバッファ回路Ｂ１〜Ｂ３のうち，いずれかのバッファ回路に書き込まれる。バッファ回路に書き込まれたＹＣデータが読み出され，第２のＤＲＡＭ３０に書き込まれる。
【００３０】
以下，同様にして，ＹＣデータの第１〜第３のバッファ回路Ｂ１〜Ｂ３のうちいずれかのバッファ回路への書き込みおよび読み出しが行われ，拡大／縮小回路３においてリサイズ処理が行われ，リサイズ・データが得られる。リサイズ・データは，第１〜第３のバッファ回路Ａ１〜Ａ３のうちのいずれかのバッファ回路への書き込みおよび読み出しが行われ，第１のＤＲＡＭ２０に書き込まれる。
【００３１】
リサイズ・データの第１〜第３のバッファ回路Ａ１〜Ａ３のうちいずれかのバッファ回路への書き込みおよび読み出しが行われ，圧縮／伸張回路４に入力する。圧縮／伸張回路４においてデータ圧縮処理が行われ，圧縮データが得られる。圧縮データは，第１〜第３のバッファ回路Ｂ１〜Ｂ３のうち，いずれかのバッファ回路への書き込みおよび読み出しが行われ，第２のＤＲＡＭ３０に書き込まれる。圧縮データは，第２のＤＲＡＭ３０から読み出され，第１〜第３のバッファ回路Ｂ１〜Ｂ３のうち，いずれかのバッファ回路への書き込みおよび読み出しが行われ，カード制御回路５に与えられる。カード制御回路５によって，圧縮データがメモリ・カード６に記録される。
【００３２】
上述した処理は，異なるデータについて並行して行われる。バス幅が狭くても比較的迅速にすべての処理を終了することができる。
【００３３】
図３は，画像データの流れを示すタイム・チャートである。タイム・チャートは，多数の駒の画像を表す画像データのうち，一部の画像データがメモリ・カードに記録される部分を示している（時刻ｔ１１〜ｔ５４の間）。またバッファ回路Ａ１〜Ａ３，Ｂ１〜Ｂ３アクセス，ＤＲＡＭ２０，３０アクセスのうち，画像データの書き込みを示すものついてはハッチングが施されている。
【００３４】
一駒の画像を表す画像データがＣＣＤから出力されるが，この実施例においては，一駒の画像を表す画像データがＣＣＤインターフェイス１において３つの画像データに分割される。分割された画像データごとに転送させられる。以下，分割された画像データは，丸で囲まれた算用数字とアルファベットとからなる符号によって表される。算用数字は，画像の駒番号を示し，添え字のアルファベットは，３分割された画像データの識別符号を示している。たとえば，画像データ▲１▼ａであれば，１駒目の画像を表す画像データのうち３分割された画像データの最初の画像データを示している。画像データ▲５▼ｃであれば，５駒目の画像を表す画像データのうち３分割された画像データの最後の画像データを示している。
【００３５】
５駒目の画像データ▲５▼ａがＣＣＤから出力され（すでに１駒目から４駒目の画像データはＣＣＤから出力されている），ＣＣＤインターフェイス１に入力される。画像データ▲５▼ａが時刻ｔ１１においてＣＣＤインターフェイス１から出力され始め，第１のＤＲＡＭ２０にセレクタ２１を介して接続されている第１のバッファ回路Ａ１〜Ａ３のうちのいずれかのバッファ回路に書き込まれる。この実施例においては画像データ▲５▼ａは，時刻ｔ１１からｔ１４までの間に第１のバッファ回路Ａ１に書き込まれる。このとき，第１のバッファ回路Ａ１以外の第２のバッファ回路Ａ２および第３のバッファ回路Ａ３には，以前に撮影により得られた画像データ▲４▼ａおよび▲２▼ａが書き込まれている。空き領域である第１のバッファＡ１に画像データ▲５▼ａが書き込まれることとなる。
【００３６】
第１のバッファ回路Ａ１に書き込まれた画像データ▲５▼ａは，時刻ｔ１４から読み出され始め，時刻ｔ１５までの間に第１のＤＲＡＭ２０に書き込まれる（ＣＣＤデータ）。上述したように，ＣＣＤインターフェイス１から転送されてくる画像データが通るバスのバス幅は，３２ビットであるが，第１〜第３のバッファ回路Ａ１〜Ａ３と第１のＤＲＡＭ２０との間のバスのバス幅は１２８ビットであるので，第１のバッファ回路Ａ１への画像データ▲５▼ａの書き込み時間（ｔ１１からｔ１４までの時間）よりも読み出し時間（ｔ１４からｔ１５までの時間）の方が短くなる。
【００３７】
同様にして，時刻ｔ１７となると５駒目の次の画像データ▲５▼ｂもＣＣＤインターフェイス１から出力され，時刻ｔ１７の時点で空き領域である第３のバッファ回路Ａ３に書き込まれる。時刻ｔ２０となると画像データ▲５▼ｂが第１のＤＲＡＭ２０に書き込まれ始める。画像データ▲５▼ｂが第１のＤＲＡＭ２０に書き込まれるときには，第１のＤＲＡＭ２０は空き領域となっているのはいうまでもない。５駒目のさらに次の画像データ５ｃも同様である。
【００３８】
時刻ｔ３３ となると，第１のＤＲＡＭ２０に書き込まれている５駒目の画像データ▲５▼ａが１２８ビットのビット幅にもとづく速度で読み出され，時刻ｔ３６までの間に第２のバッファ回路Ａ２に書き込まれる。時刻ｔ３４となると，第２のバッファ回路Ａ２に書き込まれた画像データ５ａが読み出され始め，信号処理回路２に入力する。時刻ｔ３４からｔ３７までの間に信号処理回路２において上述したようにＹＣデータの生成処理が行われる。信号処理回路２において生成されたＹＣデータ▲５▼ａは順次，第２のＤＲＡＭ３０に接続されている第２のバッファ回路Ｂ２に書き込まれていく（時刻ｔ３４〜ｔ３７）。ＹＣデータ５ａは，時刻ｔ３７となると第２のバッファ回路Ｂ２から読み出され，時刻ｔ３８までの間に第２のＤＲＡＭ３０に書き込まれる。
【００３９】
以下，同様にして，画像データ▲５▼ａがバッファ回路Ａ１，Ａ２，Ａ３，Ｂ１，Ｂ２，Ｂ３ならびに第１のＤＲＡＭ２０および第２のＤＲＡＭ３０に読み書きされ，圧縮データとしてメモリ・カード６に記録されることとなる。
【００４０】
このように，特定の画像データ（この場合，画像データ▲５▼ａなど）について信号処理，拡大／縮小処理，圧縮／伸張処理，メモリ・カード６への記録処理などが行われている時と並行して，その他の画像データについても信号処理，拡大／縮小処理，圧縮／伸張処理，記録処理などが行われる。
【００４１】
たとえば，画像データ▲５▼ａが第１のバッファ回路Ａ１に書き込まれている時刻ｔ１１からｔ１４と一部重複している時刻ｔ１３からｔ１６の間において，第３のバッファ回路Ａ３に書き込まれている画像データ▲２▼ａが読み出され，圧縮／伸張回路４に与えられる。圧縮／伸張回路４においてデータ圧縮が行われ，時刻ｔ１５からｔ１８の間において第２のＤＲＡＭ３０に接続されている第１のバッファ回路Ｂ１に書き込まれる。時刻ｔ１８からｔ１９の間に第２のＤＲＡＭ３０に圧縮データＤ２ａが記録される。
【００４２】
圧縮データ▲２▼ａは，時刻ｔ３４となると，第２のＤＲＡＭ３０から読み出され，第２のＤＲＡＭ３０に接続されている第３のバッファ回路Ｂ３に書き込まれる。時刻ｔ３５となると，第３のバッファ回路Ｂ３から読み出され，順次カード制御回路５に与えられる。時刻ｔ３８までの間に圧縮データ▲２▼ａがメモリ・カード６に記録されることとなる。
【００４３】
並行処理が行われているので，バス幅を狭くしても画像データをメモリ・カード６に記録するまでの時間が長くなってしまうことを未然に防止できる。
【図面の簡単な説明】
【図１】ディジタル・スチル・カメラの電気的構成の一部を示すブロック図である。
【図２】画像データの流れに着目したディジタル・スチル・カメラの電気的構成の一部を示すブロック図である。
【図３】画像データのタイム・チャートである。
【符号の説明】
２０，３０ ＤＲＡＭ（データ・メモリ）
２１，２２ セレクタ
Ａ１，Ａ２，Ａ３，Ｂ１，Ｂ２，Ｂ３ バッファ回路
Claims (4)
- データ・メモリ用データ・バスを介してデータが入出力するデータ・メモリ，および
上記データ・メモリ用データ・バスのバス幅と同じバス幅をもち，上記データ・メモリ用データ・バスと電気的に接続される第１のデータ・バスを介して，上記データ・メモリとの間でデータの入出力を行い，かつ上記データ・メモリ用データ・バスのバス幅よりも少ないバス幅をもつ第２のデータ・バスを介してデータ処理回路との間でデータの入出力を行う複数のバッファ回路，
を備えたメモリ装置。 - 上記複数のバッファ回路と上記データ・メモリとの間に接続され，上記複数のバッファ回路の中のいずれか１つのバッファ回路と上記データ・メモリとの間のデータの入出力を許可するセレクタをさらに備えた請求項１に記載のメモリ装置。
- 上記第２のデータ・バスのバス幅が，上記データ・メモリ用のバス幅の上記複数分の１である，請求項１に記載のメモリ装置。
- 上記データ・メモリおよび上記複数のバッファ回路に入出力するデータが画像データであり，共通の時間帯に異なる駒の画像を表わす画像データが異なるバッファ回路に入出力するように上記複数のバッファ回路を制御する調停回路をさらに備えた請求項１に記載のメモリ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021381A JP4031996B2 (ja) | 2003-01-30 | 2003-01-30 | メモリ装置を備えたディジタル・スチル・カメラ |
| US10/765,956 US7103702B2 (en) | 2003-01-30 | 2004-01-29 | Memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021381A JP4031996B2 (ja) | 2003-01-30 | 2003-01-30 | メモリ装置を備えたディジタル・スチル・カメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004234280A true JP2004234280A (ja) | 2004-08-19 |
| JP4031996B2 JP4031996B2 (ja) | 2008-01-09 |
Family
ID=32950728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003021381A Expired - Fee Related JP4031996B2 (ja) | 2003-01-30 | 2003-01-30 | メモリ装置を備えたディジタル・スチル・カメラ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7103702B2 (ja) |
| JP (1) | JP4031996B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7486297B2 (en) * | 2003-09-22 | 2009-02-03 | Ati Technologies, Inc. | Method and apparatus for image processing in a handheld device |
| US7822277B2 (en) | 2005-08-31 | 2010-10-26 | Ati Technologies Ulc | Method and apparatus for communicating compressed video information |
| US8169467B2 (en) | 2006-03-29 | 2012-05-01 | Nvidia Corporation | System, method, and computer program product for increasing an LCD display vertical blanking interval |
| US8872754B2 (en) * | 2006-03-29 | 2014-10-28 | Nvidia Corporation | System, method, and computer program product for controlling stereo glasses shutters |
| US7724211B2 (en) * | 2006-03-29 | 2010-05-25 | Nvidia Corporation | System, method, and computer program product for controlling stereo glasses shutters |
| US7620756B2 (en) * | 2006-08-21 | 2009-11-17 | International Business Machines Corporation | Method and apparatus for updating wide storage array over a narrow bus |
| US9094678B1 (en) | 2010-09-29 | 2015-07-28 | Nvidia Corporation | System, method, and computer program product for inverting a polarity of each cell of a display device |
| US9094676B1 (en) | 2010-09-29 | 2015-07-28 | Nvidia Corporation | System, method, and computer program product for applying a setting based on a determined phase of a frame |
| US9164288B2 (en) | 2012-04-11 | 2015-10-20 | Nvidia Corporation | System, method, and computer program product for presenting stereoscopic display content for viewing with passive stereoscopic glasses |
| CN108804032B (zh) * | 2018-05-16 | 2021-05-18 | 山东华芯半导体有限公司 | 一种自适应磨损均衡垃圾回收加速装置和方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484253A (ja) * | 1990-07-26 | 1992-03-17 | Mitsubishi Electric Corp | バス幅制御回路 |
| JPH07504773A (ja) * | 1992-03-18 | 1995-05-25 | セイコーエプソン株式会社 | マルチ幅のメモリ・サブシステムをサポートするためのシステム並びに方法 |
| JP2611637B2 (ja) * | 1993-11-22 | 1997-05-21 | 日本電気株式会社 | 画像圧縮伸長装置 |
| US5630099A (en) * | 1993-12-10 | 1997-05-13 | Advanced Micro Devices | Non-volatile memory array controller capable of controlling memory banks having variable bit widths |
| US5625386A (en) * | 1994-09-30 | 1997-04-29 | Apple Computer, Inc. | Method and apparatus for interleaving display buffers |
| US5933154A (en) * | 1994-09-30 | 1999-08-03 | Apple Computer, Inc. | Multi-panel video display control addressing of interleaved frame buffers via CPU address conversion |
| US5886701A (en) * | 1995-08-04 | 1999-03-23 | Microsoft Corporation | Graphics rendering device and method for operating same |
| JPH0991197A (ja) * | 1995-09-22 | 1997-04-04 | Sharp Corp | データ転送制御装置 |
| JPH09231130A (ja) * | 1996-02-26 | 1997-09-05 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US5929868A (en) * | 1996-09-27 | 1999-07-27 | Apple Computer, Inc. | Method and apparatus for computer display memory management |
| EP1014270A4 (en) * | 1996-10-24 | 2004-10-06 | Mitsubishi Electric Corp | MICROCOMPUTER WITH MEMORY AND PROCESSOR ON THE SAME CHIP |
| US6065084A (en) * | 1996-12-31 | 2000-05-16 | Silicon Graphics, Inc. | Programmable packer and unpacker with ditherer |
| JP3573614B2 (ja) | 1998-03-05 | 2004-10-06 | 株式会社日立製作所 | 画像処理装置及び画像処理システム |
| JPH11259238A (ja) * | 1998-03-11 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 信号処理装置 |
| US6442676B1 (en) * | 1999-06-30 | 2002-08-27 | Bull Hn Information Systems Inc. | Processor with different width functional units ignoring extra bits of bus wider than instruction width |
| JP2001325148A (ja) * | 2000-05-18 | 2001-11-22 | Denso Corp | アクセス制御方法及び装置 |
| KR100814247B1 (ko) * | 2000-06-27 | 2008-03-17 | 엔엑스피 비 브이 | 집적 회로 |
| WO2002001573A1 (en) * | 2000-06-27 | 2002-01-03 | Koninklijke Philips Electronics N.V. | Integrated circuit with flash memory |
| US6836816B2 (en) * | 2001-03-28 | 2004-12-28 | Intel Corporation | Flash memory low-latency cache |
| US6894692B2 (en) * | 2002-06-11 | 2005-05-17 | Hewlett-Packard Development Company, L.P. | System and method for sychronizing video data streams |
-
2003
- 2003-01-30 JP JP2003021381A patent/JP4031996B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-29 US US10/765,956 patent/US7103702B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040184306A1 (en) | 2004-09-23 |
| US7103702B2 (en) | 2006-09-05 |
| JP4031996B2 (ja) | 2008-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7170553B2 (en) | Image processing apparatus, image processing method and portable imaging apparatus | |
| JP4031996B2 (ja) | メモリ装置を備えたディジタル・スチル・カメラ | |
| US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
| US9026697B2 (en) | Data processing apparatus | |
| US10402946B2 (en) | System and method for performing orthogonal rotation and mirroring operation in a device | |
| US8688947B1 (en) | Aligned data access | |
| JP2007164355A (ja) | 不揮発性記憶装置、そのデータ読出方法及びそのデータ書込み方法 | |
| US7254283B1 (en) | Image processor processing image data in parallel with a plurality of processors | |
| JP2005102168A (ja) | 画像処理装置及び画像処理方法 | |
| JP5675278B2 (ja) | データ処理装置および画像処理装置 | |
| JP6214367B2 (ja) | 画像合成装置及び画像合成プログラム | |
| KR20110073815A (ko) | 촬상 장치 및 이미지 회전 처리 방법 | |
| JP2591514B2 (ja) | １チップメモリデバイス | |
| JP2006121343A (ja) | 画像処理装置 | |
| JPH07327116A (ja) | 画像入出力制御装置 | |
| JP3992269B2 (ja) | 画像処理装置及び方法 | |
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JP3016372B2 (ja) | 画像処理装置 | |
| JP2000029788A (ja) | キャッシュメモリシステム及びそれに用いるキャッシュ制御方法並びにその制御プログラムを記録した記録媒体 | |
| JP3643020B2 (ja) | データ転送方法およびその装置ならびにその装置を用いたデータ処理装置 | |
| JPH08167038A (ja) | パターン描画方式 | |
| JP2002216128A (ja) | 論理フィルタ装置及びその制御方法 | |
| JP2003216488A (ja) | データ処理装置およびこれを備えたデジタルカメラ並びに記録媒体 | |
| JPH0296878A (ja) | 画像処理装置 | |
| JP2010004308A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |