JP4746979B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4746979B2
JP4746979B2 JP2005364456A JP2005364456A JP4746979B2 JP 4746979 B2 JP4746979 B2 JP 4746979B2 JP 2005364456 A JP2005364456 A JP 2005364456A JP 2005364456 A JP2005364456 A JP 2005364456A JP 4746979 B2 JP4746979 B2 JP 4746979B2
Authority
JP
Japan
Prior art keywords
resist film
film
acid
chemical solution
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005364456A
Other languages
English (en)
Other versions
JP2007173274A (ja
Inventor
琢也 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005364456A priority Critical patent/JP4746979B2/ja
Publication of JP2007173274A publication Critical patent/JP2007173274A/ja
Application granted granted Critical
Publication of JP4746979B2 publication Critical patent/JP4746979B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、半導体装置の製造技術に関し、特に、活性光線あるいは放射線を用いてレジスト膜をパターニングするフォトリソグラフィ工程に適用して有効な技術に関するものである。
特開平5−19476号公報(特許文献1)には、レジスト膜上にトップコート膜を設け、このトップコート膜に酸あるいは酸発生剤を含有させることにより、酸の失活などでレジスト膜の表面で不足した酸をトップコート膜に含有される酸により補填する技術が開示されている。
特開2004−212563号公報(特許文献2)には、露光後の加熱処理を酸あるいは酸発生剤を含んだ雰囲気下で実施し、レジスト膜の表面に酸を補填する技術が開示されている。
特開2000−267298号公報(特許文献3)には化学増幅系レジストを露光後にPh4.0〜10.0の水溶液に浸漬してレジストの酸の濃度を調整してTトップ形状あるいはラウンドトップ形状を防止するパターン形成方法の開示がある。
特開平5−343313号公報(特許文献4)には化学増幅系レジストを露光後に酸性雰囲気にレジストを曝してその後にポストベーク、現像を行なうパターン形成方法の開示がある。
特開平6−267838号公報(特許文献5)には化学増幅系レジストを露光後に酸性雰囲気にレジストを曝してその後にポストベーク、現像を行なうパターン形成方法の開示がある。
特開平11−153867号公報(特許文献6)には化学増幅系レジストを露光後に塩基性雰囲気にレジストを曝してその後にポストベーク、現像を行なうパターン形成方法の開示がある。
特開平6−186754号公報(特許文献7)には化学増幅系レジストを露光後に酸性水溶液に浸漬してその後にポストベーク、現像を行なうパターン形成方法の開示がある。
特開平5−53331号公報(特許文献8)には化学増幅系レジストを露光後に純粋処理して中和してからポストベーク、現像を行なうパターン形成方法の開示がある。
特開平5−19476号公報 特開2004−212563号公報 特開2000−267298号公報([0013]〜[0016]) 特開平5−343313号公報([0013]〜[0014]) 特開平6−267838号公報([0010]、[0011]) 特開平11−153867号公報([0006]、[0011]) 特開平6−186754号公報([0022]〜[0023]) 特開平5−53331号公報([0012]〜[0014])
IC(integrated circuit)、LSI(large scale integration)、液晶表示素子などの集積回路は、近年の高性能化および高集積化に伴い、個々の素子における寸法の微細化が進んでいる。このため、各素子を接続する配線の幅やMISFET(Metal Insulator Semiconductor Field Effect Transistor)を構成するゲート電極のゲート幅も微細なものが要求されている。このような微細化を支えている技術がフォトリソグラフィ技術である。
フォトリソグラフィ技術では、シリコン単結晶よりなる半導体ウェハやガラス基板上に被加工膜を形成し、この被加工膜上にレジスト膜を塗布する。そして、塗布したレジスト膜に対し、マスクパターンを介して活性光線あるいは放射線を照射することにより、レジスト膜の所定領域を感光する。その後、現像処理を行ない、レジスト膜をパターニングする。
このようして形成されたレジスト膜のパターン(レジストパターンという)は、これをマスクとしたエッチング技術によりレジスト膜の下層に形成されている被加工膜に転写される。ここで、マスクとなるレジストパターンの形状は、下層の被加工膜にパターンを忠実に再現するため、矩形形状である必要がある。レジストパターンのトップが逆テーパ形になるTトップ形状になったり、レジストパターンのトップが丸くなってしまうラウンド形状になったりすると、エッチング工程による被加工膜の加工の際、これらの形状が転写され、被加工膜の形状不良を引き起こす。したがって、歩留まりが落ちてしまう。
通常、レジストパターンがTトップ形状やラウンド形状になる場合、レジスト膜のフォーミュレーションを改良するか、レジスト膜自体を変更して、矩形形状のレジストパターンが得られるようにする。つまり、レジスト膜を構成する成分の組成比を変更するか、レジスト膜の主成分であるベース樹脂を変更することが行なわれる。
しかし、レジスト膜の選択・改良には、それ相応の評価時間と手間が必要となる。レジスト膜を変更せずにレジストパターンの形状を改良する方法としては、特許文献1に記載された技術や特許文献2に記載された技術がある。ところが、特許文献1に記載された技術では、トップコート膜などの有機膜がレジスト膜とミキシングを起こしてしまい、トップコート膜を塗布するだけでレジスト膜の性質を変えてしまうおそれがある。また、特許文献2に記載された技術では、加熱処理装置の改良が必要で、さらに、酸あるいは酸発生剤を含んだ雰囲気が加熱処理装置を汚染するおそれがある。
本発明の目的は、レジスト膜のパターン形状が、例えばTトップ形状やラウンド形状といった形状不良になる場合に、レジスト膜自体の変更や製造装置の改良をすることなく、容易にレジスト膜のパターン形状を改良できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置の製造方法は、(a)半導体ウェハ上に被加工膜を形成する工程と、(b)前記被加工膜上に酸発生剤を含むレジスト膜を形成する工程と、(c)前記レジスト膜にマスクパターンを介して活性光線あるいは放射線を照射することにより、前記レジスト膜の照射領域において前記酸発生剤から酸を発生させる工程と、(d)前記半導体ウェハを薬液に浸漬することにより、前記レジスト膜の表面における酸の濃度を制御する工程と、(e)前記レジスト膜中の酸を拡散させる加熱処理を行なう工程と、(f)前記レジスト膜に対して現像処理を行なう工程とを備えることを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
フォトリソグラフィ技術において、半導体ウェハを薬液に浸漬することにより、レジスト膜の表面における酸の濃度を制御する工程を備えるように構成したので、レジスト膜自体の変更や製造装置の改良をすることなく、容易にレジスト膜のパターン形状を改良できる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするため、平面図であってもハッチングを付す場合がある。
半導体装置を構成する各素子の微細化に伴って、近年、レジスト膜のパターン(レジストパターン)には高い解像性能が要求されている。このような高い解像性能を満たすレジスト膜として、化学増幅型レジスト膜が多く用いられている。この化学増幅型レジスト膜の仕組みについてポジレジスト膜を例にあげて説明する。
一般的に、化学増幅型レジスト膜(ポジレジスト膜)(以下、レジスト膜という)は、保護基を結合したベース樹脂、酸を発生させる酸発生剤、酸の拡散を抑制するクエンチャーから構成される。ベース樹脂自体は、現像処理に使用する現像液に溶解するが、保護基を結合することによりベース樹脂は現像液に不溶となる。このため、感光前のレジスト膜は現像液に不溶である。活性光線あるいは放射線によってレジスト膜を感光すると(露光処理)、感光した領域の酸発生剤は酸を発生する。そして、露光処理後に加熱処理を行なうと、酸発生剤から発生した酸が拡散し、拡散した酸がベース樹脂に結合している保護基を脱離させる。この状態で現像処理を行なうと、感光されて保護基が脱離したベース樹脂のみ溶解するようになり、レジストパターンが形成される。形成されたレジストパターンは、エッチング工程によって被加工膜に転写され、被加工膜の加工が完成する。フォトリソグラフィ工程とエッチング工程を繰り返すことで半導体装置が形成される。
上述したようにして形成されたレジストパターンは、これをマスクとしたエッチング工程により被加工膜に転写される。ここで、マスクとなるレジストパターンの形状は、下層の被加工膜にパターンを忠実に再現するため、矩形形状である必要がある。レジストパターンのトップが逆テーパ形になるTトップ形状になったり、レジストパターンのトップが丸くなってラウンド形状になったりすると、エッチング工程における被加工膜の加工の際、これらの形状が転写され、被加工膜の形状不良を引き起こす。図1は、レジストパターン103のトップが逆テーパ形になるTトップ形状を示した断面図である。図1に示すように、半導体基板101上には被加工膜102が形成され、この被加工膜102上にレジストパターン103が形成されている。レジストパターン103の形状は、トップが逆テーパ状になっており、Tトップ形状となっている。図2は、レジストパターン104のトップが削れてラウンド形状になる例を示した断面図である。図2において、半導体基板101上には被加工膜102が形成され、この被加工膜102上にレジストパターン104が形成されている。レジストパターン104の形状は、角部が削れたラウンド形状をしている。
レジストパターンの形状がTトップ形状やラウンド形状になるのは、保護基の保護化率が適切でないこと、レジスト膜の表面で大気中のアミンや水分と酸発生剤から発生した酸が反応して酸が失活すること、酸発生剤から発生した酸がレジスト膜の膜厚方向で分布があることなどが原因として考えられる。
通常、レジストパターンがTトップ形状やラウンド形状のように形状不良となる場合、例えば、レジスト膜のフォーミュレーションを改良するか(レジスト膜を構成する成分の組成比の変更)、レジスト膜自体(ベース樹脂)を変更して、矩形形状のレジストパターンが得られるようにする。しかし、レジスト膜の選択・改良にはそれ相応の評価時間と手間が必要となる。
そこで、本実施の形態では、レジスト膜のパターン形状がTトップ形状やラウンド形状となる場合に、レジスト膜自体の改良や製造装置の改良をすることなく、容易にレジスト膜のパターン形状を改良している。以下に、この技術的思想の概要について説明する。
上記に化学増幅型レジスト膜の反応メカニズムを示したが、化学増幅型レジスト膜では、そのパターン形成に酸の挙動が大きな役割を果たしている。つまり、レジスト膜中の酸の濃度を制御できれば、レジストパターンの形状を変えることが可能になる。この点に本発明者は着目した。
例えば、化学増幅型レジスト膜としてポジレジスト膜を使用し、レジストパターンの形状がTトップ形状となる場合、レジスト膜の表面が難溶化しているため、レジスト膜の表面に酸を補填し、レジスト膜の表面での現像液に対する溶解速度を高めればよい。レジストパターンの形状がTトップ形状となるのは以下に示すメカニズムによる。すなわち、光を照射した領域において、酸発生剤から酸が発生するが、レジスト膜の表面で、発生した酸が大気中のアミンなどと反応して失活する。これにより、レジスト膜の表面では酸の濃度が減少する。したがって、レジスト膜の表面で、ベース樹脂に結合している保護基の脱離が充分に行なわれず、現像液に溶けにくくなる。このため、光を照射した領域にもかかわらず、レジスト膜の表面でレジスト膜が残存する。一方、光が照射されたレジスト膜の内部では、酸が充分にあるので、ベース樹脂に結合している保護基の脱離が充分に行なわれ現像液に溶ける。このようにして、光が照射された領域において、レジスト膜の表面にだけレジスト膜が残存することになり、Tトップ形状が形成される。このようなTトップ形状を解消するには、レジスト膜の表面に充分に酸を補填すればよい。
レジスト膜の表面に酸を補填する方法としては、沸点が例えば110℃より低く(揮発性が高く)、レジスト膜を溶解させず、かつ、酸を含有する薬液を用意する。そして、レジスト膜を感光した後の半導体ウェハをこの薬液に浸漬する。これにより、レジスト膜の表面に酸を補填することができるので、レジスト膜の表面での現像液に対する溶解速度が高まることになる。薬液中の酸の濃度と浸漬時間によりレジスト膜の表面における酸の補填効果は変化するので、薬液中の酸の濃度と浸漬時間は、レジストパターンの形状不良の度合いに応じて最適化を行なう必要がある。薬液に浸漬後、半導体ウェハを薬液より取り出し、半導体ウェハを乾燥させる。このとき、乾燥しやすいように薬液は沸点が110℃より低く揮発性が高いことが望ましい。また、レジスト膜を薬液に浸漬するので、レジストパターンがなくならないように、薬液はレジスト膜に溶解しない必要がある。その後、加熱処理(PEB処理)および現像処理を実施すると、レジストパターンの形状を矩形形状に改良することが可能となる。
同様に、化学増幅型レジスト膜としてポジレジスト膜を使用し、レジストパターンの形状がラウンド形状となる場合、レジスト膜の表面が現像液に溶解しやすくなっているので、レジスト膜の表面における酸の濃度を減少させて、レジスト膜の表面の現像液に対する溶解速度を低めてやればよい。レジストパターンの形状がラウンド形状となるのは以下に示すメカニズムによる。すなわち、光を照射した領域において、酸発生剤から酸が発生するが、この発生量がレジスト膜の表面で過度に多くなる。これにより、レジスト膜の表面では、酸の濃度が大きくなる。したがって、レジスト膜の表面で、ベース樹脂に結合している保護基の脱離が進行し、光を照射した領域と光を照射しない領域との境界を越えて光を照射しない領域のベース樹脂に結合している保護基も脱離する。このため、現像処理において、光を照射した領域と光を照射しない領域の境界を越えて光を照射しない領域のレジスト膜の一部が溶解する。このようにして、レジストパターンがラウンド形状になる。この状態を解消するには、レジスト膜の表面における酸の濃度を減少させればよい。
レジスト膜の表面における酸の濃度を減少させる方法としては、沸点が水よりも低いことにより揮発性が高く、レジスト膜を溶解させず、かつ、酸と反応しやすい薬液を用意する。そして、レジスト膜を感光した後の半導体ウェハをこの薬液に浸漬する。ここで、薬液と酸が反応することにより、酸が化学変化し、酸としての機能を失うことになる。これにより、レジスト膜の表面における酸の濃度を減少させることができるので、レジスト膜の表面での現像液に対する溶解速度が低くなる。薬液と酸との反応性および浸漬時間によりレジスト膜の表面における酸の濃度は変化するので、薬液と酸との反応性および浸漬時間は予め事前に観察されたパターン形状に応じて最適化を行なう必要がある。薬液と酸との反応性は、薬液を構成する分子の末端にある官能基の種類に大きく影響を受けるので、酸との反応性を変える方法としては、末端の官能基の種類を変えることが挙げられる。
薬液に浸漬後、半導体ウェハを薬液より取り出し、半導体ウェハを乾燥させる。このとき、乾燥しやすいように薬液は水より沸点が低く揮発性が高いことが望ましい。また、レジスト膜を薬液に浸漬するので、レジストパターンがなくならないように、薬液はレジスト膜に溶解しない必要がある。その後、加熱処理(PEB処理)および現像処理を実施すると、レジストパターンの形状を矩形形状に改良することが可能となる。
化学増幅型レジスト膜としてネガレジスト膜を使用した場合も同様に、レジスト膜を感光した後、レジスト膜中の酸に対して適切な反応性を持つ薬液あるいは酸を含有する薬液に、適切な時間浸漬し、レジスト膜の表面における酸の濃度を制御する。その後、加熱処理および現像処理を行なうことで、容易にレジストパターンの形状を改良することが可能となる。
また、最近、フォトリソグラフィ技術において、レジストパターンの解像性能向上を目的として、投影レンズと半導体ウェハの間に空気より屈折率の高い液浸液で満たした状態で、レジスト膜の露光を行なう液浸露光技術が確立しはじめられている。特に、露光光源にArFエキシマレーザを用いる液浸露光技術は実用化に近いところまできている。液浸液には、通常屈折率が1.44の純水が使用されるが、更なる解像性能の向上を目指して、水より高屈折率の液体を使用することも考えられている。液浸露光技術では、液浸液を半導体ウェハに接触させることになるが、水を液浸液として使用する場合、露光後の半導体ウェハ表面に付着している液浸液を除去することは容易である。これに対し、水以外の高屈折率の液体を液浸液として使用する場合、露光後の半導体ウェハ表面に付着している液浸液を除去することが困難な場合がある。この場合、液浸液と相溶性のあるリンス液を使用して、露光後に半導体ウェハの表面に付着した液浸液を洗い流すことになる(リンス)。
上述した液浸露光技術を用いて形成したレジストパターンに形状不良が発生した場合、このリンス液に、上述したリンス機能の他にさらに、レジスト膜中の酸に対して適切な反応性を持たせるか、あるいは酸を含有させることでレジスト膜の表面における酸の濃度を制御する機能を持たせる。これにより、液浸露光技術においても、レジスト膜自体の改良あるいは製造装置の改良をすることなく、レジストパターンの形状不良を改善することができる。
以下では、半導体装置の一例としてCMISFET(Complementary Metal Insulator Semiconductor Field Effect Transistor)を製造する工程に本発明を適用する例について説明する。
(実施の形態1)
まず、一般的なフォトリソグラフィ技術を用いてCMISFETのゲート電極を形成するためのレジストパターンを形成したところ、レジストパターンの形状が図2に示すようなラウンド形状となった。このようなレジストパターンが図2に示すラウンド形状であると、エッチング工程による被加工膜の加工の際、これらの形状が転写され、被加工膜の形状不良(ゲート電極の形状不良)を引き起こす。そこで、ラウンド形状となるレジストパターンを矩形形状に改良する方法について、本実施の形態1で説明する。
図3に示すように、p型不純物を導入したシリコン単結晶からなる半導体基板(半導体ウェハ)1上に、フォトリソグラフィ技術およびエッチング技術を使用することにより素子分離溝を形成する。そして、素子分離溝を埋め込むように、例えば酸化シリコン膜を半導体基板1上に形成する。酸化シリコン膜は、例えばCVD法を使用して形成することができる。その後、化学的機械的研磨法(CMP;Chemical Mechanical Polishing)により半導体基板1上に形成されている酸化シリコン膜を除去し、図3に示すように、素子分離溝内にだけ酸化シリコン膜が残るようにする。これにより、素子分離溝内に酸化シリコン膜を埋め込んだ素子分離領域2を形成することができる。
続いて、図3に示すように、フォトリソグラフィ技術およびイオン注入法を使用して、n型MISFET(Metal Insulator Semiconductor Field Effect Transistor)形成領域にp型ウェル3を形成する。p型ウェル3は、例えばホウ素(B)などのp型不純物を半導体基板1内に導入することにより形成することができる。同様にして、p型MISFET形成領域にn型ウェル4を形成する。n型ウェル4は、例えばリン(P)や砒素(As)などのn型不純物を半導体基板1内に導入することにより形成することができる。
次に、図4に示すように、例えば熱酸化法を使用することにより、半導体基板1の主面上にゲート絶縁膜5を形成する。ゲート絶縁膜5は、例えば酸化シリコン膜から形成されるが、酸化シリコン膜より誘電率の高い高誘電体膜から形成してもよい。
従来、絶縁耐性が高い、シリコン−酸化シリコン界面の電気的・物性的安定性が優れているとの観点から、ゲート絶縁膜5として酸化シリコン膜が使用されている。
しかし、素子の微細化に伴い、ゲート絶縁膜の膜厚について極薄化が要求されるようになってきている。このように薄い酸化シリコン膜をゲート電極として使用すると、MISFETのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。
そこで、酸化シリコン膜より誘電率の高い材料を使用することにより、容量が同じでも物理的膜厚を増加させることができる高誘電体膜が使用されるようになってきている。高誘電体膜によれば、容量を同じにしても物理的膜厚を増加させることができるので、リーク電流を低減することができる。
例えば、高誘電体膜として、ハフニウム酸化物の一つであるハフニウムアルミネート膜(HfAlON膜)が使用されるが、ハフニウムアルミネート膜に代えて、酸化ハフニウム膜、HfON膜、HfSiO膜、HfSiON膜、HfAlO膜のような他のハフニウム系絶縁膜を使用することもできる。さらに、これらのハフニウム系絶縁膜に酸化タンタル、酸化ニオブ、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化イットリウムなどの酸化物を導入したハフニウム系絶縁膜を使用することもできる。ハフニウム系絶縁膜は、ハフニウムアルミネート膜と同様、酸化シリコン膜や酸窒化シリコン膜より誘電率が高いので、ハフニウムアルミネート膜を用いた場合と同様の効果が得られる。
さらに、高誘電体膜として、La、La−Si−O、La−Si−O−N、Y、Y−Si−O、Y−Si−O−N、Gd、Gd−Si−O、Gd−Si−O−Nのいずれかを主成分とする膜から形成するようにしてもよい。
続いて、ゲート絶縁膜5上にポリシリコン膜6を形成する。このポリシリコン膜6は、例えばCVD法を使用して形成することができる。その後、フォトリソグラフィ技術およびイオン注入法を使用して、ポリシリコン膜6のn型MISFET形成領域にn型不純物を導入する。一方、ポリシリコン膜6のp型MISFET形成領域にp型不純物を導入する。
次に、ポリシリコン膜6を加工してゲート電極を形成するが、ゲート電極を形成するには、フォトリソグラフィ技術によりゲート電極形成用のレジストパターンを形成した後、このレジストパターンをマスクにしたエッチングが行なわれる。以下では、始めにゲート電極用のレジストパターンを形成する工程について説明し、その後、このレジストパターンをマスクにしたエッチング工程について説明する。
図5は、レジストパターンの形成工程を示したフローチャートである。まず、図6に示すように、ポリシリコン膜6上に、例えば有機絶縁膜からなる反射防止膜7を塗布した後、この反射防止膜7上にレジスト膜8を塗布する(図5のS101)。反射防止膜7は、その後行われる露光工程において、レジスト膜8を透過してレジスト膜8とポリシリコン膜6(下地)との境界で反射する反射光を抑制するため、レジスト膜8とポリシリコン膜6との間に設けられる膜である。例えば、反射防止膜7として、ブリューワサイエンス社のDUV30Jを使用することができる。また、レジスト膜8は、例えば化学増幅型のポジレジスト膜が使用され、主に保護基を結合したベース樹脂、酸を発生させる酸発生剤、酸の拡散を抑制するクエンチャーから構成される。レジスト膜8として、例えばフッ素主鎖ポジレジストを使用することができる。
続いて、レジスト膜8を形成した半導体基板1を加熱してレジスト膜8に含まれる溶剤を除去することによりレジスト膜8を半硬化させる(プリベーク処理)(図5のS102)。そして、レジスト膜8の所定領域を感光する(図5のS103)。レジスト膜8の所定領域を感光するには、図7に示すように、半導体基板1上に形成されたレジスト膜8に対し、パターンが形成されたマスク9を介して露光光を照射することにより行なわれる。マスク9は、例えば、透明な石英基板から構成されるブランクスに、例えばクロム膜などによりゲート電極形成用のパターンが形成されている。マスク9において、クロム膜によるパターンが形成された領域では、露光光が遮断され、クロム膜によるパターンが形成されていない領域では、露光光が透過し、レジスト膜8に照射される。さらに、本実施の形態1では、マスク9としてレベンソン型位相シフトマスクが使用されている。レベンソン型位相シフトマスクとは、クロム膜によるパターンがない領域のブランクスの一部を削ることで、透過する光の位相をシフトさせる。これにより、露光光の干渉効果を利用して解像度を上げているマスクである。
マスク9には、クロム膜によりゲート電極形成パターンが形成されており、ポリシリコン膜6のゲート電極形成領域上に塗布されているレジスト膜8には、露光光が照射されない一方、ゲート電極形成領域以外の領域に塗布されているレジスト膜8には、露光光が照射されるようになっている。
図8は本実施の形態1の露光工程で使用する投影露光装置(スキャナ)の構成を示した図である。図8は、スキャナ10の一例を示している。スキャナ10は、例えば縮小比4:1の走査型縮小投影露光装置である。図8において、露光光源10aから発する露光光EXLは、フライアイレンズ10b、アパーチャ10c、コンデンサレンズ10d、10dおよびミラー10eを介してマスク(レチクル)9を照明する。本実施の形態1では、露光光源10aから発する露光光EXLとして、波長が157nmのFレーザを用いているが、その他の活性光線あるいは放射線を用いてもよい。例えば、アルゴンフッ化(ArF)レーザ(波長193nm)を使用してもよい。照明条件としては、レンズ開口数が0.9で、シグマが0.8の通常照明光源を用いている。光学条件のうち、コヒーレントファクタはアパーチャ10fの開口部の大きさを変化させることにより調整した。マスク9上には異物付着によるパターン転写不良などを防止するためのペリクルPEが設けられている。マスク9上に描かれたマスクパターンは、投影レンズ10gを介して試料基板である半導体基板(半導体ウェハ)1の主面上に形成されたレジスト膜に投影される。なお、マスク9は、マスク位置制御手段10hおよびミラー10iで制御されたマスクステージ10i上に配置され、その中心と投影レンズ10gの光軸とは正確に位置合わせがなされている。
半導体基板1は、試料台10j上に真空吸着されている。試料台10jは、投影レンズ10gの光軸方向、すなわち、試料台10jのウェハ配置面に垂直な方向に移動可能なZステージ10k上に配置され、さらにZステージ10kは、試料台10jのウェハ配置面に平行な方向に移動可能なXYステージ10m上に配置されている。
Zステージ10kおよびXYステージ10mは、主制御系10nからの制御命令に応じて、それぞれの駆動手段10p、10qにより駆動されるので、半導体基板1を所望の露光位置に移動することができる。所望の露光位置はZステージ10kに固定されたミラー10rの位置として、レーザ測長機10sで正確にモニタされている。また、半導体基板1の表面位置は、通常の露光装置が有する焦点位置検出手段で計測される。そして、計測結果に応じてZステージ10kを駆動させることにより、半導体基板1の主面は常に投影レンズ10gの結像面と一致させることができる。
マスク9と半導体基板1とは、縮小比に応じて同期して駆動される。そして、露光領域がマスク9の主面を走査することにより、マスクパターンが半導体基板1の主面に形成されたレジスト膜に縮小転写される。このとき、半導体基板1の主面の位置も上述した手段により、半導体基板1の走査に対して動的に駆動制御される。半導体基板1に形成された回路パターンに対してマスク9上のマスクパターンを重ね合わせ露光する場合、半導体基板1上に形成されたマークパターンの位置を、アライメント検出光学系10tを用いて検出し、その検出結果から半導体基板1の位置決めをして重ね合わせ転写をする。なお、主制御系10nはネットワーク装置10uと電気的に接続されており、スキャナ10の状態を遠隔監視することができるようになっている。
図9は、スキャナ10のスキャンニング露光動作を模式的に示した説明図である。
スキャナ10を使用したスキャンニング露光処理では、マスク9と半導体基板1とをそれぞれの主面を平行に保ちながら相対的に逆方向に移動させる。すなわち、マスク9と半導体基板1とは鏡面対称の関係となるので、露光処理に際し、マスク9の走査(スキャン)方向と半導体基板1の走査(スキャン)方向とは、図9の矢印で示すステージスキャン方向G、Hに示すように逆向きになる。駆動距離は縮小比が4:1の場合、マスク9の移動量を4とすると、半導体基板1の移動量は1になる。このとき、露光光EXLをアパーチャ10fの平面長方形状のスリット10fsを通じてマスク9に照射する。すなわち、投影レンズ10gの有効露光領域内に含まれるスリット状の露光領域を実効的な露光領域として使用する。
特に限定されないが、スリット10fsの幅(短方向寸法)は、通常半導体基板1上において、例えば4mm〜7mm程度である。そして、そのスリット状の露光領域をスリット10fsの幅方向(短方向)、すなわち、スリット10fsの長手方向に対して直交または斜めに交差する方向に連続移動(走査)させ、さらに結像光学系(投影レンズ10g)を介して半導体基板1の主面上に露光光を照射する。これにより、マスク9のマスクパターンを半導体基板1上にある複数のチップ領域CAのそれぞれに転写することができる。なお、ここでは、スキャナ10の機能を説明するために必要な部分のみを示したが、その他の通常のスキャナに必要な部分は通常の範囲で同様である。
このようにして露光工程が実施され、図7に示すように、ポリシリコン膜6のゲート電極形成領域上に塗布されているレジスト膜8には、露光光が照射されない一方、ゲート電極形成領域以外の領域に塗布されているレジスト膜8には、露光光が照射される。このとき、レジスト膜8のうち露光光が照射された領域では、レジスト膜8に含まれる酸発生剤から酸が発生する。ここで本実施の形態1では、レジスト膜8の表面における酸の濃度が通常より高くなるとしているため、この後、加熱処理および現像処理を行なうと、レジスト膜8をパターニングして得られるレジストパターンがラウンド形状となってしまう。すなわち、レジスト膜8の表面が現像液に溶解しやすくなっている。
そこで、本実施の形態1では、レジスト膜8の表面における酸の濃度を低減させることにより、レジスト膜8の表面において現像液に対する溶解速度を低めるようにしている。具体的に、レジスト膜8の表面における酸の濃度を低減させる方法としては、図10に示すように、酸と反応する薬液11に感光後の半導体基板1を浸漬する(図5のS104)。これにより、レジスト膜8の表面に存在する酸と薬液11が反応して、酸が化学変化し、酸としての機能を失うことになる。したがって、半導体基板1を薬液11に浸漬することにより、半導体基板1を薬液11に浸漬しない場合に比べて、レジスト膜8の表面における酸の濃度を低減することができる。
薬液11の酸との反応性および浸漬時間により、レジスト膜8の表面における酸の濃度の低減効果は変化するので、薬液11の酸との反応性および浸漬時間は、事前に観察されたレジストパターンのラウンド形状に応じて最適化を行なう必要がある。薬液11と酸との反応性は、薬液11の末端にある官能基の種類に大きく影響を受けるので、薬液11と酸との反応性を変える方法として、末端の官能基の種類を変えることが挙げられる。
ここで、薬液11は、レジスト膜8に浸漬させるので、レジスト膜8を溶解しないものである必要がある。また、薬液11は、例えば水よりも沸点が低く、揮発性が高いことが望ましい。なぜなら、半導体基板1を薬液11に浸漬した後、半導体基板1を乾燥させるからである。
レジスト膜8の表面に存在する酸と反応する薬液11は、例えば、末端に官能基としてエチル基を持つフッ素エーテル(例えば、HFE−7200(住友3M社製))を挙げることができる。分子構造の末端にエチル基を有する溶液は酸との反応性があるからである。末端に官能基としてエチル基を持つフッ素エーテルによれば、レジスト膜8を溶解させない。さらに、沸点が76℃で水よりも沸点が低いので揮発性が高い。なお、薬液11の例として末端に官能基としてエチル基を持つフッ素エーテルを挙げているが、これに限らず、レジスト膜8の表面に存在する酸と反応して酸の濃度を減少できる溶液であれば薬液11として使用することができる。
薬液11として、例えば、末端に官能基としてエチル基を持つフッ素エーテルを使用する場合、この薬液11に感光後の半導体基板1を約30秒間浸漬し、その後、薬液11より半導体基板1を取り出す。そして、半導体基板1を約10秒間、自然乾燥させる(図5のS104)。
次に、図11に示すように、半導体基板1を乾燥した後、露光後加熱処理(PEB(post exposure bake))として、ベーク板の上で110℃の加熱処理を約60秒間行なう(図5のS105)。このPEB処理は、レジスト膜8中の酸を拡散させる機能を有する。この段階で、レジスト膜8の感光領域では、ベース樹脂に結合している保護基が酸によって脱離する。
続いて、半導体基板1を冷却後、2.38%の水酸化テトラメチルアンモニウム(TMAH)現像液を用いて現像処理を60秒間行なうと、図12に示すようなレジストパターン8a、8bを得ることができる(図5のS106)。つまり、レジスト膜8の感光領域では、ベース樹脂に結合している保護基が酸によって脱離しているので、現像液によって感光領域のレジスト膜8が溶解する。一方、レジスト膜8の非感光領域では、酸が発生しないため、ベース樹脂には保護基が結合している。したがって、非感光領域のレジスト膜8は、現像液に溶解せずに残存する。ここで、本実施の形態1では、薬液11に半導体基板1を浸漬して、レジスト膜8の表面に存在する酸の濃度を低減している。このため、現像処理によってレジストパターン8a、8bの角部が過度に溶解することを防止でき、矩形形状のレジストパターン8a、8bを形成することができる。
次に、図13に示すように、矩形形状のレジストパターン8a、8bをマスクにしたエッチングにより、ポリシリコン膜6を加工する。これにより、n型MISFET形成領域にゲート電極6aを形成し、p型MISFET形成領域にゲート電極6bを形成することができる。このとき、レジストパターン8a、8bが矩形形状をしているため、このレジストパターンをマスクにして形成されたゲート電極6a、6bも矩形形状となる。このようにして、ゲート電極6a、6bの形状を改善することができる。
レジストパターン8a、8bがラウンド形状をしている場合、一般的には、レジスト膜8を構成するベース樹脂に結合している保護基の保護化率を上げるなどレジスト膜8自体の改良を必要とする。この改良は、試行錯誤が必要となるため、手間と時間がかかる。これに対し、本実施の形態1では、露光処理後、薬液11に半導体基板1を一定時間浸漬するという工程を1つ追加するだけで、レジスト膜8自体に改良を加えることなく、レジストパターンの形状を改良することができる。この結果、エッチング工程後の被加工膜のパターン(例えば、ゲート電極)の形状を改善することができ、半導体装置の製造歩留まりを向上させることができる。
続いて、図14に示すように、レジストパターン8a、8bおよび反射防止膜7を除去することにより、半導体基板1上にゲート電極6a、6bを露出する。ここで、ゲート電極6aには、n型不純物が導入されており、ゲート電極6bには、p型不純物が導入されているので、両方のMISFETでしきい値電圧を下げることができる(デュアルゲート構造)。
次に、図15に示すように、フォトリソグラフィ技術およびイオン注入法を使用して、低濃度n型不純物拡散領域12を形成する。同様に、フォトリソグラフィ技術およびイオン注入法を使用して低濃度p型不純物拡散領域13を形成する。その後、半導体基板1上に酸化シリコン膜を形成し、形成した酸化シリコン膜に対して異方性エッチングを施すことにより、ゲート電極6a、6bの側壁にサイドウォール14を形成する。
続いて、図16に示すように、フォトリソグラフィ技術およびエッチング技術を使用して高濃度n型不純物拡散領域15および高濃度p型不純物拡散領域16を形成する。高濃度n型不純物拡散領域15には、低濃度n型不純物拡散領域12よりも高濃度にn型不純物が導入されている。同様に、高濃度p型不純物拡散領域16には、低濃度p型不純物拡散領域13よりも高濃度にp型不純物が導入されている。そして、半導体基板1上に、例えばスパッタリング法を使用してコバルト膜を形成した後、このコバルト膜に対して熱処理を施すことにより、コバルトシリサイド膜17を形成する。これにより、ポリシリコン膜6とコバルトシリサイド膜17よりなるゲート電極6a、6bを形成することができる。コバルトシリサイド膜17を形成することにより、ゲート電極6a、6bの低抵抗化を図ることができる。なお、未反応のコバルト膜は除去される。シリサイド膜として、コバルトシリサイド膜17に代えてチタンシリサイド膜などを使用してもよい。
次に、図17に示すように、半導体基板1上に、例えばCVD法を使用して層間絶縁膜となる絶縁膜(酸化シリコン膜)18を形成した後、この絶縁膜18に対してCMP法による研磨を施す。これにより、絶縁膜18の表面を平坦化する。そして、フォトリソグラフィ技術およびエッチング技術を使用して、絶縁膜18を貫通するコンタクトホール19を形成する。続いて、コンタクトホール19の内部を含む半導体基板1上に、例えばスパッタリング法を使用してチタン/窒化チタン膜20aを形成する。その後、コンタクトホール19の内部を埋め込むように、例えばCVD法を使用してタングステン(W)膜20bを形成する。そして、コンタクトホール19の内部以外のチタン/窒化チタン膜20aおよびタングステン膜20bを、例えばCMP法を使用して除去することにより、プラグ21を形成する。
次に、図18に示すように、半導体基板1上に、チタン/窒化チタン膜22a、アルミニウム膜22bおよびチタン/窒化チタン膜22cを順次形成する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、配線23を形成する。この後、さらに多層配線を形成するが、本明細書では省略する。このようにして、半導体装置を形成することができる。
本実施の形態1では、ゲート電極6a、6bを形成するフォトリソグラフィ工程を例にして、レジストパターンを改良する技術的思想を説明したが、その他のフォトリソグラフィ工程にも適用できる。例えば、素子分離領域2を形成する工程、コンタクトホール19を形成する工程、配線23を形成する工程などで使用するレジストパターンの形成にも適用することができる。つまり、これらの工程においても、矩形形状のレジストパターンを容易に実現することができる。
(実施の形態2)
まず、一般的なフォトリソグラフィ技術を用いてCMISFETのゲート電極を形成するためのレジストパターンを形成したところ、レジストパターンの形状が図1に示すようなTトップ形状となった。このようなレジストパターンが図1に示すTトップ形状であると、エッチング工程による被加工膜の加工の際、これらの形状が転写され、被加工膜の形状不良(ゲート電極の形状不良)を引き起こす。そこで、Tトップ形状となるレジストパターンを矩形形状に改良する方法について、本実施の形態2で説明する。
本実施の形態2は、前記実施の形態1とほぼ同様にしてCMISFETを形成するので、CMISFETの製造工程の説明は省略し、異なる部分だけ説明する。異なる点は、従来のフォトリソグラフィ工程において、ゲート電極を形成するためのレジストパターンがラウンド形状ではなく、Tトップ形状となる点であり、本実施の形態2では、レジストパターンをTトップ形状から矩形形状に改良する点について説明する。
図19は、本実施の形態2におけるレジストパターン形成工程を示すフローチャートである。図19に示すように、まず、ゲート電極を形成するための被加工膜であるポリシリコン膜上に、有機絶縁膜からなる反射防止膜を塗布し、この反射防止膜上にレジスト膜を塗布する(S201)。反射防止膜としては、例えばブリューワサイエンス社のDUV30Jを使用し、レジスト膜として、例えばFリソグラフィ用のフッ素主鎖ポジレジスト膜を使用することができる。
続いて、レジスト膜を形成した半導体基板を加熱してレジスト膜に含まれる溶剤を除去することによりレジスト膜を半硬化させる(プリベーク処理)(S202)。そして、レジスト膜の所定領域を感光する(S203)。レジスト膜の所定領域を感光するには、半導体基板上に形成されたレジスト膜に対し、パターンが形成されたマスクを介して露光光を照射することにより行なわれる。マスクは、例えば、透明な石英基板から構成されるブランクスに、例えばクロム膜などによりゲート電極形成用のパターンが形成されている。
つまり、マスクには、クロム膜によりゲート電極形成パターンが形成されており、ポリシリコン膜のゲート電極形成領域上に塗布されているレジスト膜には、露光光が照射されない一方、ゲート電極形成領域以外の領域に塗布されているレジスト膜には、露光光が照射されるようになっている。
レジスト膜の感光処理には、前記実施の形態1で説明した図8に示す投影露光装置(スキャナ)が使用される。露光光源には、例えば波長157nmのFレーザを使用し、照明条件としては、レンズ開口数が0.90で、シグマが0.8の通常照明光源を用いる。マスクは、ゲート電極パターンが描画されているレベンソン型位相シフトマスクが使用される。
このような条件でレジスト膜の感光処理が実施されるが、レジスト膜のうち露光光が照射された領域(感光領域)では、レジスト膜に含まれる酸発生剤から酸が発生する。ここで本実施の形態2では、レジスト膜の表面における酸の濃度が通常より低くなるとしているため、この後、加熱処理および現像処理を行なうと、レジスト膜をパターニングして得られるレジストパターンがTトップ形状となってしまう。すなわち、レジスト膜の表面が現像液に溶解しにくくなっている。感光領域において、レジスト膜から酸が発生するが、レジスト膜の表面では、発生した酸が大気中のアミンや水と反応して酸の濃度が低減する。すると、レジスト膜の表面において、レジスト膜を構成するベース樹脂に結合している保護基の脱離が充分に行なわれない。そのため、現像処理をおこなっても、感光領域のレジスト膜の表面が現像液に溶解せず、残存することになる。一方、感光領域のレジスト膜の内部では、酸が充分にあるため、現像液に溶解する。このことから、レジストパターンがTトップ形状となってしまう。すなわち、感光後、直ちにPEB処理および現像処理を実施する通常処理を行なうとレジスト膜の表面がTトップ形状になる。
そこで、本実施の形態2では、レジスト膜の表面における酸の濃度を増加させることにより、レジスト膜の表面において現像液に対する溶解速度を高めるようにしている。具体的に、レジスト膜の表面における酸の濃度を増加させる方法としては、レジスト膜の表面に酸を補填することが考えられる。レジスト膜の表面に酸を補填する一例として、酸を含有する薬液に感光後の半導体基板を浸漬する(S204)。これにより、レジスト膜の表面の酸の濃度が増加することになる。したがって、半導体基板を薬液に浸漬することにより、半導体基板を薬液に浸漬しない場合に比べて、レジスト膜の表面における酸の濃度を増加することができる。レジスト膜の表面における酸の濃度が増加することにより、感光領域では、ベース樹脂に結合している保護基の脱離が充分に行なわれ、感光したレジスト膜の表面においても、現像液にレジスト膜が充分に溶解する。したがって、レジストパターンをTトップ形状ではなく、矩形形状にすることができる。
薬液に含まれる酸の量および浸漬時間により、レジスト膜の表面における酸の濃度の増加量は変化するので、薬液に含まれる酸の量および浸漬時間は、事前に観察されたレジストパターンのTトップ形状に応じて最適化を行なう必要がある。
ここで、薬液は、レジスト膜に浸漬させるので、レジスト膜を溶解しないものである必要がある。また、薬液は、例えば110℃よりも沸点が低く(水程度の沸点を有する)、揮発性が高いことが望ましい。なぜなら、半導体基板を薬液に浸漬した後、半導体基板を乾燥させるからである。
レジスト膜の表面に酸を補填する薬液は、例えば、2−メチル−1−プロパノールに、N−oxo−N−(2−(tosyloxymethyl)phenyl)hydroxylammoniumを酸として100ppmの濃度で添加したものが挙げられる。この薬液によれば、レジスト膜を溶解させない。さらに、沸点が108℃(110℃以下)で水と同程度の沸点を有するので揮発性が高い。なお、薬液の例として、2−メチル−1−プロパノールに、N−oxo−N−(2−(tosyloxymethyl)phenyl)hydroxylammoniumを酸として添加したものを挙げているが、これに限らず、レジスト膜の表面に酸を補填できる溶液であれば薬液として使用することができる。
薬液として、例えば、2−メチル−1−プロパノールに、N−oxo−N−(2−(tosyloxymethyl)phenyl)hydroxylammoniumを酸として添加したものを使用する場合、この薬液に感光後の半導体基板を約30秒間浸漬し、その後、薬液より半導体基板を取り出す。そして、半導体基板を約60秒間、自然乾燥させる(S204)。
ここでN−oxo−N−(2−(tosyloxymethyl)phenyl)hydroxylammoniumの構造式は図23に示すものである。
次に、半導体基板を乾燥した後、露光後加熱処理(PEB(post exposure bake))として、ベーク板の上で110℃の加熱処理を約60秒間行なう(S205)。このPEB処理は、レジスト膜中の酸を拡散させる機能を有する。この段階で、レジスト膜の感光領域では、ベース樹脂に結合している保護基が酸によって脱離する。本実施の形態2では、感光領域の表面に酸を補填しているので、感光領域の表面においても、ベース樹脂に結合している保護基の脱離が充分に行なわれる。
続いて、半導体基板を冷却後、2.38%の水酸化テトラメチルアンモニウム(TMAH)現像液を用いて現像処理を60秒間行なうと、矩形形状のレジストパターンを得ることができる(S206)。つまり、レジスト膜の感光領域では、ベース樹脂に結合している保護基が酸によって脱離しているので、現像液によって感光領域のレジスト膜が溶解する。一方、レジスト膜の非感光領域では、酸が発生しないため、ベース樹脂には保護基が結合している。したがって、非感光領域のレジスト膜は、現像液に溶解せずに残存する。ここで、本実施の形態2では、薬液に半導体基板を浸漬して、レジスト膜の表面に酸を補填している。このため、現像処理によってレジストパターンのTトップ形状を防止でき、矩形形状のレジストパターンを形成することができる。
次に、矩形形状のレジストパターンをマスクにしたエッチングにより、被加工膜であるポリシリコン膜を加工する。これにより、n型MISFET形成領域にゲート電極を形成し、p型MISFET形成領域にゲート電極を形成することができる。このとき、レジストパターンが矩形形状をしているため、このレジストパターンをマスクにして形成されたゲート電極も矩形形状となる。このようにして、ゲート電極の形状を改善することができる。
レジストパターンがTトップ形状をしている場合、一般的には、レジスト膜を構成するベース樹脂に結合している保護基の保護化率を下げるなどレジスト膜自体の改良を必要とする。この改良は、試行錯誤が必要となるため、手間と時間がかかる。これに対し、本実施の形態2では、露光処理後、薬液に半導体基板を一定時間浸漬するという工程を1つ追加するだけで、レジスト膜自体に改良を加えることなく、レジストパターンの形状を改良することができる。この結果、エッチング工程後の被加工膜のパターン(例えば、ゲート電極)の形状を改善することができ、半導体装置の製造歩留まりを向上させることができる。
本実施の形態2では、ゲート電極を形成するフォトリソグラフィ工程を例にして、レジストパターンを改良する技術的思想を説明したが、その他のフォトリソグラフィ工程にも適用できる。例えば、素子分離領域を形成する工程、コンタクトホールを形成する工程、配線を形成する工程などで使用するレジストパターンの形成にも適用することができる。
(実施の形態3)
前記実施の形態1、2では、通常の投影露光装置を使用する例について説明したが、本実施の形態3では、液浸投影露光装置を使用する例について説明する。
一般に、投影露光装置の解像度Rは、光源波長λと開口度NA(投影レンズの明るさ)を用いて、以下に示す式で与えられる。
R=k×λ/NA ・・・(1)
ここで、kはプロセス係数である。(1)式より、光源の波長λが短いほど、投影レンズの開口度NAが大きいほど高い解像度Rが得られることがわかる。
また、開口度NAは、NA=n×sinθで与えられる。ここで、nは露光光が通過する媒質の屈折率であり、θは露光光が形成する角度である。通常の露光は大気中で行われるためn=1である。これに対して液浸投影露光装置では、投影レンズと半導体ウェハの間に、屈折率 nが1よりも大きな液体を満たすことができるので、開口度NAを1よりも大きくすることができる。したがって、露光を大気中で行うよりも高解像度を得ることができる。
液浸投影露光装置において、通常の投影露光装置と同一の角度θでは、最小解像寸法を1/nに縮小(改善)することができる。一方、通常の投影露光装置と同一の開口度NAの場合、θを小さくできるため、焦点深度をn倍に拡大(改善)することが可能になる。このような観点から液浸投影露光装置の使用が検討されている。
図20は、本実施の形態3における液浸投影露光装置の一部を示した構成図である。図20において、本実施の形態3における液浸投影露光装置は、ウェハステージ30a、投影レンズ30、液浸液31、圧力流量調整部32、圧力計33a、33b、差圧計34および流量計35を有している。
ウェハステージ30aは、半導体基板1を配置できるように構成されており、上下に移動できるような駆動機構を備えている。この駆動機構は、非常に精度良く半導体基板の位置を調整できるようになっている。
投影レンズ30は、投影レンズ30の上部に配置されたマスク(図示せず)のパターンを半導体基板1上に投影するための光学部品であり、例えばFレーザ(波長157nm)よりなる露光光源を使用してマスクのパターンを半導体基板1上に縮小投影できるように構成されている。
半導体基板1と投影レンズ30との間には、液浸液31が充填されている。液浸液31は、空気(n=1)よりも屈折率の大きな液体から構成されている。このように半導体基板1と投影レンズ30との間を空気よりも屈折率の大きい液浸液31で満たすことにより、以下に示す効果が得られる。
投影露光装置の解像度は、露光光の波長に比例するとともに開口度に反比例する。つまり、開口度が大きいほど高解像度を得ることができる。開口度は、屈折率×sinθ(θは露光光が形成する角度)で決定されるが、液浸投影露光装置では、空気に比べて屈折率の大きな液浸液31を使用しているので、同じsinθの値であれば、空気を使用した通常の投影露光装置よりも開口度が大きくなる。このため、液浸投影露光装置では、高解像度を得ることができる。また、空気を使用した投影露光装置と同じ開口度である場合、液浸投影露光装置では、屈折率が大きいため、露光光が形成する角度θを小さくできる。したがって、露光光が形成する角度を小さくすることができるので、投影レンズにおける焦点深度を増加させることができる。つまり、空気を使用した投影露光装置に比べて、半導体基板の位置合わせの精度を緩くしても、正確のマスクのパターンを転写することができる。言い換えれば、半導体基板1の位置が焦点位置から多少ずれていても、焦点深度が大きいので、そのずれをカバーできる。
液浸液31は、供給側から回収側に流れている。すなわち、液浸液31は、半導体基板1と投影レンズ30との間を満たしながら流れている。この液浸液31の流量および圧力は、供給側および回収側に設けられた圧力流量調節部32によって調節されている。また、液浸液31の供給側には、圧力計33aが設けられており、この圧力計33aによって、液浸液31の供給圧力が測定できるようになっている。同様に、液浸液31の回収側には、圧力計33bが設けられており、この圧力計33bによって、液浸液31の回収圧力が測定できるようになっている。また、液浸液31の供給側と回収側の間には、供給圧力と回収圧力との差圧を測定できるように、差圧計34が設けられている。なお、本実施の形態3では、圧力計33a、33bと差圧計34とを両方備えるように構成しているが、必須ではなく、例えば圧力計33a、33bだけを設けてもよいし、差圧計34だけを設けるようにしてもよい。
液浸液31の供給側および回収側には、さらに流量計35が設けられている。この流量計35は、半導体基板1と投影レンズ30との間を流れる液浸液31の流量値を測定できるようになっている。
本実施の形態3における液浸投影露光装置の主要部は上記のように構成されており、その他の部分の構成は、前記実施の形態1で説明した図8とほぼ同様である。
上述した液浸投影露光装置を用いてCMISFETのゲート電極を形成するためのレジストパターンを形成したところ、レジストパターンの形状が図1に示すようなラウンド形状となった。このようなレジストパターンが図2に示すラウンド形状であると、エッチング工程による被加工膜の加工の際、これらの形状が転写され、被加工膜の形状不良(ゲート電極の形状不良)を引き起こす。そこで、ラウンド形状となるレジストパターンを矩形形状に改良する方法について、本実施の形態3で説明する。
液浸投影露光装置として露光光源に波長157nmのFレーザを用い、照明条件としては、レンズ開口数が1.35で、シグマが0.8の通常照明光源を使用する。マスクは、ゲート電極パターンが描画されているレベンソン型位相シフトマスクが使用される。反射防止膜にブリューワサイエンス社のDUV30Jを使用し、レジスト膜としてFリソグラフィ用のフッ素主鎖ポジレジスト膜を使用する。
最初に液浸投影露光装置を使用した通常のフォトリソグラフィ技術でレジストパターンを形成する場合について説明する。
半導体基板上に形成されたポリシリコン膜上に反射防止膜を塗布し、この反射防止膜上にレジスト膜を塗布する。そして、半導体基板に対して加熱処理(プリベーク処理)を施す。その後、レジスト膜を塗布した半導体基板を液浸投影露光装置内に搬送し、露光位置に半導体基板を移動させる。続いて、投影レンズと半導体基板の間を液浸液で満たす。液浸液には、Fレーザに対して比較的透明である直鎖パーフルオロエーテルを使用する。次に、投影レンズと半導体基板との間を液浸液で満たした状態で、Fレーザを照射し、マスク上にあるゲート電極パターンをレジスト膜上に転写する(露光処理)。この露光処理において、レジスト膜の感光領域では、酸発生剤から酸が発生する。ここで、感光領域の表面における酸の濃度は通常より高くなってしまっている。露光終了後、投影レンズと半導体基板の間を満たす液浸液を除去し、半導体基板を液浸投影露光装置から搬出する。半導体基板には液浸液が付着しているため、パーフルオロヘプタンをリンス液に用いて半導体基板を30秒間リンスする。そして、リンス液より半導体基板を取り出してから10秒間自然乾燥させる。ここで、リンス液として用いたパーフルオロヘプタンは、末端の官能基がトリフルオロメチル基であるパーフルオロアルカンで、酸に対して非常に不活性である。したがって、パーフルオロヘプタンよりなるリンス液に半導体基板を浸漬したとしても、レジスト膜の表面に存在する酸と反応することはなく、感光領域の表面における酸の濃度は通常より高くなったままである。すなわち、リンス液であるパーフルオロヘプタンは、レジスト膜の表面にある酸の濃度を低減する効果はない。半導体基板を乾燥させた後、露光後加熱処理(PEB処理)としてベーク板の上で110℃の加熱処理を60秒間行なう。そして、半導体基板を冷却した後、2.38%の水酸化テトラメチルアンモニウム(TMAH)現像液を用いて60秒間現像処理を行なう。このようにして、レジストパターンが形成されるが、形成されるレジストパターンはラウンド形状となる。
そこで、本実施の形態3におけるフォトリソグラフィ工程を実施する。以下に、液浸投影露光装置を用いたフォトリソグラフィ工程について図21を参照しながら説明する。
上述した結果をもとに、本実施の形態3では、末端に官能基としてエチル基を持つフッ素エーテル(例えば、HFE−7200(住友3M社製))をリンス液として使用する。すなわち、従来使用していたパーフルオロヘプタンに変えて、末端に官能基としてエチル基を持つフッ素エーテルをリンス液とする。この末端に官能基としてエチル基を持つフッ素エーテルは、液浸液である直鎖パーフルオロエーテルと相溶性があるため、半導体基板に付着した液浸液を充分に除去することができる。さらに、末端に官能基としてエチル基を持つフッ素エーテルは、酸と反応しやすい性質を持っているので、感光領域の表面に過剰に存在する酸の濃度を低減させることができる。つまり、末端に官能基としてエチル基を持つフッ素エーテルは、液浸液をリンスする機能を有するとともに、レジスト膜の表面に存在する酸の濃度を低減する機能も有することになる。このようにリンス液にレジスト膜の表面に存在する酸の濃度を低減する機能も持たせる点が実施の形態3の1つの特徴である。
まず、半導体基板上に形成されたポリシリコン膜(被加工膜)上に反射防止膜を塗布し、この反射防止膜上にレジスト膜を塗布する(S301)。そして、半導体基板に対して加熱処理(プリベーク処理)を施す(S302)。その後、レジスト膜を塗布した半導体基板を液浸投影露光装置内に搬送し、露光位置に半導体基板を移動させる(S303)。続いて、投影レンズと半導体基板の間を液浸液で満たす(S304)。液浸液には、Fレーザに対して比較的透明である直鎖パーフルオロエーテルを使用する。次に、投影レンズと半導体基板との間を液浸液で満たした状態で、Fレーザを照射し、マスク上にあるゲート電極パターンをレジスト膜上に転写する(露光処理)(S305)。この露光処理において、レジスト膜の感光領域では、酸発生剤から酸が発生する。ここで、感光領域の表面における酸の濃度は通常より高くなってしまっている。露光終了後、投影レンズと半導体基板の間を満たす液浸液を除去し、半導体基板を液浸投影露光装置から搬出する。ここで、半導体基板には液浸液が付着しているため、末端に官能基としてエチル基を持つフッ素エーテルをリンス液に用いて半導体基板を30秒間リンスする(S306)。このリンス液(薬液)は、液浸液と相溶性があるため、半導体基板に付着した液浸液を効果的に洗い流すことができる。また、リンス液の沸点が76℃と低いため、容易に乾燥させることができる。さらに、このリンス液は、レジスト膜の表面に存在する酸と反応するので、レジスト膜の表面に存在する過剰な酸の濃度を低減することができる。したがって、リンス処理後、感光領域の表面における酸の濃度は、リンス処理をする前に比べて低くなる。
その後、半導体基板を乾燥させた後、露光後加熱処理(PEB処理)としてベーク板の上で110℃の加熱処理を60秒間行なう(S307)。そして、半導体基板を冷却した後、2.38%の水酸化テトラメチルアンモニウム(TMAH)現像液を用いて60秒間現像処理を行なう(S308)。リンス処理として酸と反応する性質を持つ薬液を使用しているので、現像処理によってレジストパターンの角部が過度に溶解することを防止でき、矩形形状のレジストパターンを形成することができる。
次に、矩形形状のレジストパターンをマスクにしたエッチングにより、被加工膜であるポリシリコン膜を加工する。これにより、n型MISFET形成領域にゲート電極を形成し、p型MISFET形成領域にゲート電極を形成することができる。このとき、レジストパターンが矩形形状をしているため、このレジストパターンをマスクにして形成されたゲート電極も矩形形状となる。このようにして、ゲート電極の形状を改善することができる。
レジストパターンの形状がラウンド形状となる場合、一般的には、レジスト膜を構成するベース樹脂に結合している保護基の保護化率を上げるなどレジスト膜の改良を必要とする。しかし、本実施の形態3によれば、液浸液の除去に使用するリンス液に、レジスト膜の表面における酸の濃度を低減する効果を含めることで、プロセス工程を変える必要もなく、かつ、レジスト膜自体の変更もせずに、レジストパターンの形状を改良することができる。その結果、エッチング工程後の被加工膜のパターン(例えば、ゲート電極)の形状を改善することができ、半導体装置の製造歩留まりを向上させることができる。
本実施の形態3では、ゲート電極を形成するフォトリソグラフィ工程を例にして、レジストパターンを改良する技術的思想を説明したが、その他のフォトリソグラフィ工程にも適用できる。例えば、素子分離領域を形成する工程、コンタクトホールを形成する工程、配線を形成する工程などで使用するレジストパターンの形成にも適用することができる。
(実施の形態4)
前記実施の形態3では、液浸投影露光装置を使用する場合において、レジストパターンがラウンド形状となることを改良する例について説明したが、本実施の形態4では、液浸投影露光装置を使用する場合において、レジストパターンがTトップ形状となることを改良する例について図22を参照しながら説明する。
まず、半導体基板上に形成されたポリシリコン膜(被加工膜)上に反射防止膜を塗布し、この反射防止膜上にレジスト膜を塗布する(S401)。そして、半導体基板に対して加熱処理(プリベーク処理)を施す(S402)。その後、レジスト膜を塗布した半導体基板を液浸投影露光装置内に搬送し、露光位置に半導体基板を移動させる(S403)。続いて、投影レンズと半導体基板の間を液浸液で満たす(S404)。液浸液には、Fレーザに対して比較的透明である直鎖パーフルオロエーテルを使用する。次に、投影レンズと半導体基板との間を液浸液で満たした状態で、Fレーザを照射し、マスク上にあるゲート電極パターンをレジスト膜上に転写する(露光処理)(S405)。この露光処理において、レジスト膜の感光領域では、酸発生剤から酸が発生する。ここで、感光領域において、レジスト膜から酸が発生するが、レジスト膜の表面では、発生した酸が大気中のアミンや水と反応して酸の濃度が低減する。
露光終了後、投影レンズと半導体基板の間を満たす液浸液を除去し、半導体基板を液浸投影露光装置から搬出する。ここで、半導体基板には液浸液が付着しているため、液浸液に相溶し、かつ、レジスト膜の表面に酸を補填するリンス液に用いて半導体基板をリンスする(S406)。このリンス液(薬液)は、液浸液と相溶性があるため、半導体基板に付着した液浸液を効果的に洗い流すことができる。また、このリンス液は、レジスト膜の表面に酸を補填する機能を有しているので、感光領域の表面における酸の濃度は、リンス液に浸漬する前に比べて増加する。
その後、半導体基板を乾燥させた後、露光後加熱処理(PEB処理)としてベーク板の上で110℃の加熱処理を60秒間行なう(S407)。そして、半導体基板を冷却した後、2.38%の水酸化テトラメチルアンモニウム(TMAH)現像液を用いて現像処理を行なう(S408)。リンス処理として酸を補填する薬液を使用しているので、現像処理によってレジストパターンがTトップ形状になることを防止でき、矩形形状のレジストパターンを形成することができる。
次に、矩形形状のレジストパターンをマスクにしたエッチングにより、被加工膜であるポリシリコン膜を加工する。これにより、n型MISFET形成領域にゲート電極を形成し、p型MISFET形成領域にゲート電極を形成することができる。このとき、レジストパターンが矩形形状をしているため、このレジストパターンをマスクにして形成されたゲート電極も矩形形状となる。このようにして、ゲート電極の形状を改善することができる。
レジストパターンの形状がTトップ形状となる場合、一般的には、レジスト膜を構成するベース樹脂に結合している保護基の保護化率を下げるなどレジスト膜の改良を必要とする。しかし、本実施の形態4によれば、液浸液の除去に使用するリンス液に、レジスト膜の表面における酸を補填する効果を含めることで、プロセス工程を変える必要もなく、かつ、レジスト膜自体の変更もせずに、レジストパターンの形状を改良することができる。その結果、エッチング工程後の被加工膜のパターン(例えば、ゲート電極)の形状を改善することができ、半導体装置の製造歩留まりを向上させることができる。
本実施の形態4では、ゲート電極を形成するフォトリソグラフィ工程を例にして、レジストパターンを改良する技術的思想を説明したが、その他のフォトリソグラフィ工程にも適用できる。例えば、素子分離領域を形成する工程、コンタクトホールを形成する工程、配線を形成する工程などで使用するレジストパターンの形成にも適用することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
レジストパターンの形状がTトップ形状となる例を示す断面図である。 レジストパターンの形状がラウンド形状となる例を示す断面図である。 本発明の実施の形態1における半導体装置の製造工程を示す断面図である。 図3に続く半導体装置の製造工程を示す断面図である。 実施の形態1におけるレジストパターンの形成工程を示すフローチャートである。 図4に続く半導体装置の製造工程を示す断面図である。 図6に続く半導体装置の製造工程を示す断面図である。 投影露光装置の構成を示す図である。 スキャンニング動作を示す図である。 図7に続く半導体装置の製造工程を示す断面図である。 図10に続く半導体装置の製造工程を示す断面図である。 図11に続く半導体装置の製造工程を示す断面図である。 図12に続く半導体装置の製造工程を示す断面図である。 図13に続く半導体装置の製造工程を示す断面図である。 図14に続く半導体装置の製造工程を示す断面図である。 図15に続く半導体装置の製造工程を示す断面図である。 図16に続く半導体装置の製造工程を示す断面図である。 図17に続く半導体装置の製造工程を示す断面図である。 実施の形態2におけるレジストパターンの形成工程を示すフローチャートである。 液浸投影露光装置の主要部の構成を示す図である。 実施の形態3におけるレジストパターンの形成工程を示すフローチャートである。 実施の形態4におけるレジストパターンの形成工程を示すフローチャートである。 N−oxo−N−(2−(tosyloxymethyl)phenyl)hydroxylammoniumの構造式を示す図である。
符号の説明
1 半導体基板
2 素子分離領域
3 p型ウェル
4 n型ウェル
5 ゲート絶縁膜
6 ポリシリコン膜
6a ゲート電極
6b ゲート電極
7 反射防止膜
8 レジスト膜
8a レジストパターン
8b レジストパターン
9 マスク
10 スキャナ
10a 露光光源
10b フライアイレンズ
10c アパーチャ
10d コンデンサレンズ
10d コンデンサレンズ
10e ミラー
10f アパーチャ
10fs スリット
10g 投影レンズ
10h マスク位置制御手段
10i ミラー
10i マスクステージ
10j 試料台
10k Zステージ
10m XYステージ
10n 主制御系
10p 駆動手段
10q 駆動手段
10r ミラー
10s レーザ測長機
10t アライメント検出光学系
10u ネットワーク装置
11 薬液
12 低濃度n型不純物拡散領域
13 低濃度p型不純物拡散領域
14 サイドウォール
15 高濃度n型不純物拡散領域
16 高濃度p型不純物拡散領域
17 コバルトシリサイド膜
18 絶縁膜
19 コンタクトホール
20a チタン/窒化チタン膜
20b タングステン膜
21 プラグ
22a チタン/窒化チタン膜
22b アルミニウム膜
22c チタン/窒化チタン膜
23 配線
30a ウェハステージ
30 投影レンズ
31 液浸液
32 圧力流量調節部
33a 圧力計
33b 圧力計
34 差圧計
35 流量計
101 半導体基板
102 被加工膜
103 レジストパターン
104 レジストパターン

Claims (3)

  1. (a)半導体ウェハ上に被加工膜を形成する工程と、
    (b)前記被加工膜上に酸発生剤を含むレジスト膜を形成する工程と、
    (c)前記レジスト膜にマスクパターンを介して活性光線あるいは放射線を照射することにより、前記レジスト膜の照射領域において前記酸発生剤から酸を発生させる工程と、
    (d)前記半導体ウェハを薬液に浸漬することにより、前記レジスト膜の表面における酸の濃度を制御する工程と、
    (e)前記レジスト膜中の酸を拡散させる加熱処理を行なう工程と、
    (f)前記レジスト膜に対して現像処理を行なう工程とを備え
    前記薬液は、前記レジスト膜の表面に酸を補填し、
    前記薬液は、酸を含有し、
    前記薬液は、2−メチル−1−プロパノールに、N−oxo−N−(2−(tosyloxymethyl)phenyl)hydroxylammoniumを酸として添加したものであることを特徴とする半導体装置の製造方法。
  2. (a)半導体ウェハ上に被加工膜を形成する工程と、
    (b)前記被加工膜上に酸発生剤を含むレジスト膜を形成する工程と、
    (c)前記レジスト膜にマスクパターンを介して活性光線あるいは放射線を照射することにより、前記レジスト膜の照射領域において前記酸発生剤から酸を発生させる工程と、
    (d)前記半導体ウェハを薬液に浸漬することにより、前記レジスト膜の表面における酸の濃度を制御する工程と、
    (e)前記レジスト膜中の酸を拡散させる加熱処理を行なう工程と、
    (f)前記レジスト膜に対して現像処理を行なう工程とを備え、
    前記薬液は、前記半導体ウェハを前記薬液に浸漬しない場合に比べて前記レジスト膜の表面に存在する酸の濃度を減少させるように機能し、
    前記薬液は、前記酸発生剤から発生した酸と反応し、
    前記薬液は、官能基としてエチル基を持つフッ素エーテルであることを特徴とする半導体装置の製造方法。
  3. (a)半導体ウェハ上に被加工膜を形成する工程と、
    (b)前記被加工膜上に酸発生剤を含むレジスト膜を形成する工程と、
    (c)前記レジスト膜にマスクパターンを介して活性光線あるいは放射線を照射することにより、前記レジスト膜の照射領域において前記酸発生剤から酸を発生させる工程と、
    (d)前記半導体ウェハを薬液に浸漬することにより、前記レジスト膜の表面における酸の濃度を制御する工程と、
    (e)前記レジスト膜中の酸を拡散させる加熱処理を行なう工程と、
    (f)前記レジスト膜に対して現像処理を行なう工程とを備え、
    前記(c)工程は、前記半導体ウェハと投影レンズの間に空気より屈折率の高い液浸液を充填した液浸露光装置を使用し、
    前記(d)工程において、前記薬液は、さらに、前記(c)工程を実施することにより前記半導体ウェハの表面に付着した前記液浸液を洗い流す機能も有し、
    前記薬液は、前記液浸液と相溶性があり、
    前記(d)工程において、前記薬液は、前記半導体ウェハを前記薬液に浸漬しない場合に比べて前記レジスト膜の表面に存在する酸の濃度を減少させるように機能し、
    前記(c)工程で使用する前記液浸液は、直鎖パーフルオロエーテルであり、前記(d)工程で使用する前記薬液は、官能基としてエチル基を持つフッ素エーテルであることを特徴とする半導体装置の製造方法。
JP2005364456A 2005-12-19 2005-12-19 半導体装置の製造方法 Expired - Fee Related JP4746979B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005364456A JP4746979B2 (ja) 2005-12-19 2005-12-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005364456A JP4746979B2 (ja) 2005-12-19 2005-12-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007173274A JP2007173274A (ja) 2007-07-05
JP4746979B2 true JP4746979B2 (ja) 2011-08-10

Family

ID=38299478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005364456A Expired - Fee Related JP4746979B2 (ja) 2005-12-19 2005-12-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4746979B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5012393B2 (ja) * 2007-10-11 2012-08-29 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
JP5222111B2 (ja) 2008-11-26 2013-06-26 東京応化工業株式会社 レジスト表面改質液及びこれを利用したレジストパターン形成方法
JP2010128464A (ja) * 2008-12-01 2010-06-10 Az Electronic Materials Kk レジストパターン形成方法
JP5588793B2 (ja) * 2010-08-26 2014-09-10 株式会社アルバック 液滴塗布基板の製造方法
JP5898985B2 (ja) * 2011-05-11 2016-04-06 東京応化工業株式会社 レジストパターン形成方法
KR101913865B1 (ko) 2011-09-22 2018-10-31 도오꾜오까고오교 가부시끼가이샤 레지스트 조성물 및 레지스트 패턴 형성 방법
KR101936435B1 (ko) 2011-09-22 2019-01-08 도오꾜오까고오교 가부시끼가이샤 레지스트 조성물, 레지스트 패턴 형성 방법
JP6081728B2 (ja) * 2012-07-30 2017-02-15 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06186754A (ja) * 1992-12-17 1994-07-08 Mitsubishi Electric Corp 微細レジストパターンの形成方法
JPH09251210A (ja) * 1996-03-15 1997-09-22 Toshiba Corp レジストパターンの形成方法
JPH11119440A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 化学増幅レジストを用いたパターン形成方法および化学増幅レジストの処理装置
JPH11288877A (ja) * 1998-04-03 1999-10-19 Texas Instr Japan Ltd レジストパターンの形成方法及び微細加工方法
JP2000267298A (ja) * 1999-03-12 2000-09-29 Nec Corp 化学増幅系レジストのパターン形成方法
JP2002246290A (ja) * 2001-02-16 2002-08-30 Toshiba Corp パターン形成方法
JP2002343698A (ja) * 2001-05-14 2002-11-29 Toshiba Corp アルカリ液の製造方法,アルカリ液,パターン形成方法,レジスト膜の剥離方法,薬液塗布装置,基板処理方法,及び薬液供給方法
JP2003324063A (ja) * 2002-03-01 2003-11-14 Tokyo Electron Ltd 現像処理方法及び現像処理装置
JP2004029248A (ja) * 2002-06-24 2004-01-29 Tokyo Ohka Kogyo Co Ltd パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
JP2006032605A (ja) * 2004-07-15 2006-02-02 Tokyo Electron Ltd 基板加熱装置及び基板加熱方法
JP2007088256A (ja) * 2005-09-22 2007-04-05 Toshiba Corp パターン形成方法及び半導体装置の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06186754A (ja) * 1992-12-17 1994-07-08 Mitsubishi Electric Corp 微細レジストパターンの形成方法
JPH09251210A (ja) * 1996-03-15 1997-09-22 Toshiba Corp レジストパターンの形成方法
JPH11119440A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 化学増幅レジストを用いたパターン形成方法および化学増幅レジストの処理装置
JPH11288877A (ja) * 1998-04-03 1999-10-19 Texas Instr Japan Ltd レジストパターンの形成方法及び微細加工方法
JP2000267298A (ja) * 1999-03-12 2000-09-29 Nec Corp 化学増幅系レジストのパターン形成方法
JP2002246290A (ja) * 2001-02-16 2002-08-30 Toshiba Corp パターン形成方法
JP2002343698A (ja) * 2001-05-14 2002-11-29 Toshiba Corp アルカリ液の製造方法,アルカリ液,パターン形成方法,レジスト膜の剥離方法,薬液塗布装置,基板処理方法,及び薬液供給方法
JP2003324063A (ja) * 2002-03-01 2003-11-14 Tokyo Electron Ltd 現像処理方法及び現像処理装置
JP2004029248A (ja) * 2002-06-24 2004-01-29 Tokyo Ohka Kogyo Co Ltd パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
JP2006032605A (ja) * 2004-07-15 2006-02-02 Tokyo Electron Ltd 基板加熱装置及び基板加熱方法
JP2007088256A (ja) * 2005-09-22 2007-04-05 Toshiba Corp パターン形成方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007173274A (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
JP4746979B2 (ja) 半導体装置の製造方法
US7579135B2 (en) Lithography apparatus for manufacture of integrated circuits
US6489068B1 (en) Process for observing overlay errors on lithographic masks
US7704850B2 (en) Semiconductor device for measuring an overlay error, method for measuring an overlay error, lithographic apparatus and device manufacturing method
JP2009231766A (ja) マーク形成方法
TWI699821B (zh) 半導體裝置之製造方法
US8394574B2 (en) Metrology systems and methods for lithography processes
JP3210145B2 (ja) 走査型露光装置及び該装置を用いてデバイスを製造する方法
US8198014B2 (en) Resist cover film forming material, resist pattern forming method, and electronic device and method for manufacturing the same
JP2005265876A (ja) 半導体装置の製造方法
KR20000047483A (ko) 노광방법 및 그를 사용한 디바이스제조방법
CN101004554A (zh) 曝光机机差的测量方法
JP3913151B2 (ja) 露光装置のパラメータの値を最適化する方法及びシステム、露光装置及び露光方法
US20050277065A1 (en) Method of manufacturing a semiconductor device
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
JP2970473B2 (ja) アライメント方法およびアライメント誤差検査方法
JP2007057709A (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
JP2000021978A (ja) フォトマスクおよびパターン形成方法
JPH11150054A (ja) ミックスアンドマッチ露光方法
JP2003140320A (ja) マスクの製造方法および半導体集積回路装置の製造方法
KR100559619B1 (ko) 중첩도 측정용 정렬 마크 및 그 제조 방법
JP2004103797A (ja) 半導体装置の製造方法
JP2007173391A (ja) 液浸液、液浸投影露光装置および半導体装置の製造方法
KR20080074043A (ko) 노광장치
JP4314082B2 (ja) アライメント方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110516

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees