JP4741750B2 - メインマイクロプロセッサと、バス送受信ユニットに対するプロセッサインタフェースとを有する制御装置 - Google Patents
メインマイクロプロセッサと、バス送受信ユニットに対するプロセッサインタフェースとを有する制御装置 Download PDFInfo
- Publication number
- JP4741750B2 JP4741750B2 JP2001183696A JP2001183696A JP4741750B2 JP 4741750 B2 JP4741750 B2 JP 4741750B2 JP 2001183696 A JP2001183696 A JP 2001183696A JP 2001183696 A JP2001183696 A JP 2001183696A JP 4741750 B2 JP4741750 B2 JP 4741750B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- transmission
- bus
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/23—Pc programming
- G05B2219/23194—Check validity data by writing in sector control data and check data
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24043—Test memory comparing with known stored valid memory states
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Debugging And Monitoring (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Hardware Redundancy (AREA)
Description
【発明の属する技術分野】
本発明は、特許請求項1の前提部に記載した、メインマイクロプロセッサと、バス送受信ユニットに対するプロセッサインタフェースとを有する制御装置に関する。
【0002】
【従来の技術】
この種の制御装置は、自動車両技術的なデータをデータバス(例えば、CANバス(コントローラ・エリア・ネットワーク・バス)、ドイツ特許出願公開第3506118号明細書(DE3506118A))を介して伝達することと関連して特に自動車両にて使用される。
【0003】
例えば、この種の周知のバスシステムにおいて、バス加入部の形式の制御装置におけるメインマイクロプロセッサは、このメインマイクロプロセッサが定義データを送信メモリに伝達するための命令を前もって行った後に、送信メモリに保管されているデータを出力するために送信依頼をバスコントローラに出力する。この場合、送信メモリに現在保管されているデータ内容を例えばデータの有効性及びデータの更新性の観点で管理することは今まで行われていない。データの更新性を認識するために使用データと共にカウンタの状態または所謂「トグルビット」を送信するバスシステムが確かに知られているが、この場合には追加的なメモリ領域が必要とされてしまう。それに匹敵しうる問題点が受信メモリのデータ内容についても言える。
【0004】
【発明が解決しようとする課題】
本発明の課題は、外見上は有効なデータがデータバスを介して伝達及び受信されることを、簡単で且つ低コストの方式により阻止することである。
【0005】
【課題を解決するための手段】
前記課題は、特許請求項1の特徴により解決される。本発明の他の構成は従属項に記載されている。
【0006】
本発明に従って先ず第一に、メインマイクロプロセッサが新たなデータを出力及び/または読込む以前に、送信メモリのデータ内容及び/または受信メモリのデータ内容が、そこにメモリされているデータの各出力(アウトプット)及び/または各読込み(リードイン)の後に「リセット」の形式の定義状態に戻される。この「リセット」は、例えば、定義された「無効マーキング(無効識別)」を用いてメモリ内容を占有することにより行われる。データ内容のリセットは、有利にはソフトウェアを介してメインマイクロプロセッサによるか、多くの場合は有利にはハードウェアを介して更に簡単なバスコントローラによって行われる。特に「リセット」は、新たな送信依頼または新たな受信依頼がメインマイクロプロセッサから出力される以前に実施されなくてはならない。
【0007】
データが例えば欠陥経路または欠陥メモリが原因で更新されなかった場合には、次の送信依頼ないしは受信依頼において、送信メモリないしは受信メモリの定義状態に対応するデータ内容が自動的に伝達され、その結果として有効データが無いことをデータの受信部が認識するか、または、データの出力ないしは読込みが完全に阻止される。
【0008】
有利には、データ内容が実際に定義状態に対応しているかどうかについて、例えばメインマイクロプロセッサによりリセット後にデータ内容がチェックされる。そのための前提条件は、逆読み経路が基本的に設けられていることである。定義状態が提供されていない場合には、エラーと認識され、有利にはセーブされる。エラーが在る場合に、将来的な送信依頼ないしは受信依頼が禁止されることも可能である。
【0009】
送信メモリからバスにデータを次に出力する以前、及び/または、受信メモリからデータが次に読込まれる以前に、定義状態(「無効マーキング」)が設けられているかどうかがチェックされる。定義状態(「無効マーキング」)が設けられている場合には、データの出力及び/または読込みが阻止される。
【0010】
本発明によりデータの保護のために利用データの領域に追加的なメモリ領域は必要とされない。データのリセットはデータのアプリケーションに依存せずに自動的に行われる。
【0011】
【発明の実施の形態】
本発明の実施形態が図面に示されている。
【0012】
図1において、制御装置2は、バスインターフェース6を介して、バス加入部としてバス1に接続されている。制御装置2は、メインマイクロプロセッサ4と、バス送受信ユニット3に対するプロセッサインタフェース5とを有する。バス送受信ユニット3は、少なくとも、送信メモリ8と、受信メモリ9と、バスコントローラ7とを有する。一方のバスコントローラ7と他方のメインマイクロプロセッサ4との間における、送信メモリ8並びに受信メモリ9に対するそれぞれのデータ経路は、一方向性(連続線の矢印)か、または双方向性(追加的に、一点鎖線の矢印)であり得る。双方向性データ経路では、逆読み経路が存在する。
【0013】
図2により、送信メモリ8からのデータ出力の例を用いて、本発明の機能技術的な特徴を説明する。定義データを送信メモリ8に伝達するための命令をメインマイクロプロセッサ4が前もって行った後に、ロジック図のブロック11にて、メインマイクロプロセッサ4からの送信依頼が開始する。この送信依頼はブロック12により、結果により制御されるか、または周期的に出力される。
【0014】
送信メモリ8からメインマイクロプロセッサ4への逆読み経路が設けられている場合にオプションとして設けられているブロック13により、データ内容が送信メモリ8からバス1に出力される以前に、このデータ内容が定義状態に対応して「無効マーキング」を有しているかどうかの点でチェックされる。「無効マーキング」を有する場合にはデータの出力が阻止され、送信エラーが生成される。「無効マーキング」ではない場合にはブロック14にてデータが送信される。
【0015】
ブロック15にて、送信が成功して実施されたと確認される場合、ブロック16により、送信メモリ8のデータ内容が、例えば送信メモリ8の各バイトにおけるFF(hex)である「無効マーキング」を得ることにより定義状態にリセットされる。「無効マーキング」は有利にはメインマイクロプロセッサ4により行われ、また、バスコントローラ7によっても行われ得る。
【0016】
特に逆読み経路が設けられている場合に限って、データ内容は、オプションとしてブロック17にて、リセットの後に「無効マーキング」が送信メモリ8内にも実際に存在するかどうかの点でチェックされる。存在しない場合には、エラーと認識され、セーブされ、このエラーにより、欠陥経路及び/または欠陥メモリ(即ち、欠陥経路、または欠陥メモリ、または欠陥経路及び欠陥メモリ)が閉鎖され得る。
【0017】
これにより、例えば古くなってしまった外見上は有効なデータをバスを介して伝達することを阻止する簡単な装置及び効果的な方法が達成される。
【図面の簡単な説明】
【図1】本発明のための回路技術に関する本質的な特徴を示すブロック図である。
【図2】本発明のためのプログラム技術に関する本質的な特徴を示すロジック図である。
【符号の説明】
1 バス
2 制御装置
3 バス送受信ユニット
4 メインマイクロプロセッサ
5 プロセッサインタフェース
6 バスインターフェース
7 バスコントローラ
8 送信メモリ
9 受信メモリ
11 ブロック(送信依頼開始)
12 ブロック(送信依頼)
13 ブロック(送信メモリ内のデータ内容の有効性チェック)
14 ブロック(送信メモリ内のデータの送信)
15 ブロック(送信の成功の確認)
16 ブロック(リセット:無効マーキングを用いた送信メモリの占有)
17 ブロック(送信メモリのデータと無効マーキングとの比較)
Claims (6)
- メインマイクロプロセッサ(4)と、バス送受信ユニット(3)に対するプロセッサインタフェース(5)とを有する制御装置であって、バス送受信ユニット(3)が、少なくとも、送信メモリ(8)と、受信メモリ(9)と、バスコントローラ(7)とを有する前記制御装置において、
メインマイクロプロセッサ(4)が新たなデータを出力及び/または読込む以前に、送信メモリ(8)のデータ内容及び/または受信メモリ(9)のデータ内容を、データ内容が無効マーキングを得ることにより、そこにメモリされているデータの各出力及び/または各読込みの後に定義状態にリセットする手段(16)が設けられていること、及び
定義データを送信メモリ(8)に伝達するための命令をメインマイクロプロセッサ(4)が前もって行った後に、メインマイクロプロセッサ(4)からの送信依頼が開始すること
を特徴とする制御装置。 - メインマイクロプロセッサ(4)が、手段(16)としても機能し、そして、データ内容をソフトウェアを介してリセットすることを特徴とする、請求項1に記載の制御装置。
- バスコントローラ(7)が、手段(16)としても機能し、そして、データ内容をハードウェアを介してリセットすることを特徴とする、請求項1に記載の制御装置。
- データ内容をリセット後にチェックする手段(17)が設けられていること、及び、定義状態とされていない場合にエラーが認識されることを特徴とする、請求項1〜3のいずれか一項に記載の制御装置。
- 送信メモリ(8)からバス(1)にデータを次に出力する以前、及び/または、受信メモリ(9)からデータを次に読み込む以前に、データ内容をチェックする手段(13)が設けられていること、及び、定義状態とされている場合に、データの出力及び/または読込みが阻止されることを特徴とする、請求項1〜4のいずれか一項に記載の制御装置。
- 請求項1〜5のいずれか一項に記載の制御装置を用いて、外見上は有効なデータをバスを介して伝達することを阻止するための方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10030158A DE10030158A1 (de) | 2000-06-20 | 2000-06-20 | Steuergerät mit einem Hauptmikroprozessor und mit einer Prozessorschnittstelle zu einer Bus-Sende-Empfangseinheit |
DE10030158:4 | 2000-06-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002082842A JP2002082842A (ja) | 2002-03-22 |
JP4741750B2 true JP4741750B2 (ja) | 2011-08-10 |
Family
ID=7646249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001183696A Expired - Fee Related JP4741750B2 (ja) | 2000-06-20 | 2001-06-18 | メインマイクロプロセッサと、バス送受信ユニットに対するプロセッサインタフェースとを有する制御装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6813727B2 (ja) |
EP (1) | EP1168119B1 (ja) |
JP (1) | JP4741750B2 (ja) |
DE (2) | DE10030158A1 (ja) |
ES (1) | ES2307558T3 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10236747A1 (de) * | 2002-08-10 | 2004-02-19 | Adam Opel Ag | Vorrichtung zur Sicherung der Signalübertragung in einem Kraftfahrzeug |
US7219267B2 (en) * | 2004-01-07 | 2007-05-15 | International Business Machines Corporation | Method, system, and program for data corruption detection and fault isolation |
US8707133B2 (en) * | 2011-12-05 | 2014-04-22 | Lsi Corporation | Method and apparatus to reduce a quantity of error detection/correction bits in memory coupled to a data-protected processor port |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5837736B2 (ja) * | 1979-09-04 | 1983-08-18 | ファナック株式会社 | 直列デ−タ伝送方式 |
JPS59111561A (ja) * | 1982-12-17 | 1984-06-27 | Hitachi Ltd | 複合プロセツサ・システムのアクセス制御方式 |
DE3546662C3 (de) * | 1985-02-22 | 1997-04-03 | Bosch Gmbh Robert | Verfahren zum Betreiben einer Datenverarbeitungsanlage |
JPH0752423B2 (ja) * | 1986-11-13 | 1995-06-05 | 富士通株式会社 | デ−タ転送制御方式 |
US4862409A (en) * | 1988-06-13 | 1989-08-29 | Advanced Micro Devices, Inc. | Asynchronous interrupt status bit circuit |
JP2963696B2 (ja) * | 1989-06-08 | 1999-10-18 | 株式会社日立製作所 | データ転送制御システム |
JP2892429B2 (ja) * | 1990-03-19 | 1999-05-17 | 株式会社日立製作所 | 入出力制御装置 |
US5271020A (en) * | 1990-12-21 | 1993-12-14 | Intel Corporation | Bus stretching protocol for handling invalid data |
WO1994003901A1 (en) * | 1992-08-10 | 1994-02-17 | Monolithic System Technology, Inc. | Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration |
JPH0721103A (ja) * | 1993-06-30 | 1995-01-24 | Mitsubishi Electric Corp | データ転送装置 |
US5630056A (en) * | 1994-09-20 | 1997-05-13 | Stratus Computer, Inc. | Digital data processing methods and apparatus for fault detection and fault tolerance |
DE59511044D1 (de) * | 1995-06-07 | 2006-06-01 | Ibm | Vorrichtung und verfahren zur steuerung eines datenbusses |
DE19638424C1 (de) * | 1996-09-19 | 1998-01-22 | Siemens Ag | Verfahren zur getakteten seriellen Datenübertragung von Datenblöcken gleicher Blocklänge |
US5771346A (en) * | 1996-10-24 | 1998-06-23 | Micron Quantum Devices, Inc. | Apparatus and method for detecting over-programming condition in multistate memory device |
US6115761A (en) * | 1997-05-30 | 2000-09-05 | Lsi Logic Corporation | First-In-First-Out (FIFO) memories having dual descriptors and credit passing for efficient access in a multi-processor system environment |
US6154796A (en) * | 1998-09-03 | 2000-11-28 | Advanced Micro Devices, Inc. | Apparatus and method in a network interface device for storing receiving frame status in a holding register |
JP4112717B2 (ja) * | 1998-12-10 | 2008-07-02 | 日本テキサス・インスツルメンツ株式会社 | データ処理装置 |
-
2000
- 2000-06-20 DE DE10030158A patent/DE10030158A1/de not_active Ceased
-
2001
- 2001-06-02 ES ES01113478T patent/ES2307558T3/es not_active Expired - Lifetime
- 2001-06-02 EP EP01113478A patent/EP1168119B1/de not_active Expired - Lifetime
- 2001-06-02 DE DE50114235T patent/DE50114235D1/de not_active Expired - Lifetime
- 2001-06-18 JP JP2001183696A patent/JP4741750B2/ja not_active Expired - Fee Related
- 2001-06-20 US US09/884,480 patent/US6813727B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002082842A (ja) | 2002-03-22 |
US20020019915A1 (en) | 2002-02-14 |
US6813727B2 (en) | 2004-11-02 |
EP1168119B1 (de) | 2008-08-20 |
EP1168119A2 (de) | 2002-01-02 |
EP1168119A3 (de) | 2006-01-18 |
DE50114235D1 (de) | 2008-10-02 |
ES2307558T3 (es) | 2008-12-01 |
DE10030158A1 (de) | 2002-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107306185B (zh) | 用于避免对数据传输的操纵的方法和装置 | |
JP2009027270A (ja) | 通信システム、中継装置及び通信方法 | |
JP4741750B2 (ja) | メインマイクロプロセッサと、バス送受信ユニットに対するプロセッサインタフェースとを有する制御装置 | |
EP0525736B1 (en) | Data storing system for a communication control circuit | |
JP3401160B2 (ja) | 分散共有メモリネットワーク装置 | |
CN116055583A (zh) | 可兼容多协议的通信系统及其控制方法、电子设备 | |
AU673756B2 (en) | Communication bus system with mitigation of slave station locking problem | |
US5249182A (en) | Communication bus system with lock/unlock capability | |
JPH05122226A (ja) | 多重伝送方法 | |
JPH0697983A (ja) | ネットワークシステム | |
JP2863127B2 (ja) | 通信装置 | |
JP3175202B2 (ja) | 通信制御回路の受信データ格納方法 | |
JPH06290130A (ja) | データ通信制御装置 | |
JPH02228842A (ja) | ホームコントロールシステムの通信方式 | |
JP2829550B2 (ja) | 通信制御用lsi | |
KR19990070284A (ko) | 이중화 운용 시스템에서 중앙처리장치 절체시 데이터 안정화방법 | |
JP3474899B2 (ja) | Lanの通信方法 | |
JP2980550B2 (ja) | 通信装置 | |
JP2639248B2 (ja) | 通信インターフェイス装置 | |
JPH04111561A (ja) | 通信方式 | |
KR0168919B1 (ko) | 광전송 장치용 통신 채널 제어 장치 및 그 방법 | |
JPH0218623B2 (ja) | ||
JPH0556084A (ja) | 通信制御装置のデータ送信方法 | |
KR910000700B1 (ko) | 데이터전송방법 및 그 데이터전송장치 | |
JP2004186782A (ja) | データ書き込み制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101213 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101216 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110113 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110118 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110210 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110311 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |