KR910000700B1

KR910000700B1 - 데이터전송방법 및 그 데이터전송장치

Info

Publication number: KR910000700B1
Application number: KR1019860008906A
Authority: KR
Inventors: 고지 고바야시
Original assignee: 야마다케 하니웰 가부시키가이샤; 오키노부 하루오
Priority date: 1985-10-25
Filing date: 1986-10-24
Publication date: 1991-01-31
Also published as: KR870004592A

Abstract

내용 없음.

Description

데이터전송방법 및 그 데이터전송장치

제1도는 본 발명이 적용된 데이터통신시스템의 전체구성도.

제2도는 본 발명에 따른 통신시스템이 적용된 통신장치에서 그에 접속되는 주장치와 인터페이스에 대한 회로구성도.

제3도는 제2도에 도시된 구성도의 상세회로도.

제4a도는 본 발명에 적용된 송신권 요구신호의 구성도.

제4b도와 제4c도는 본 발명에 적용된 클리어신호와 제어신호 및 프리셋신호의 타이밍차트.

제5도는 제3도에 도시된 각 회로부의 신호에 대한 타이밍차트.

제6도와 제6a도는 각각 통신장치간의 자 송수신신호에 대한 타이밍차트.

제7도는 본 발명에 따른 데이터송신시스템의 모든 작용을 나타낸 플로우차트.

제8도 내지 제10도는 각가 제7도에 도시된 서브루틴의 작용을 나타낸 플로우차트이다.

* 도면의 주요부분에 대한 부호의 설명

CE, CE_A∼CE_D: STA (데이터단말국, 통신장치 )

1a : 주장치 1b : 1/F(인 터페이스)

1c : 능동/수동스위치회로 2₁∼2₄: 전송선로

11 : FFC(D형 플립플롭회로) 21 : CPU(프로세서)

22 : RAM(가변메모리) 23 : ROM(고정메모리 )

24 : BCT(버스제어부) 31 : SPC(직렬병렬변환기)

32 : ZEL ("0"비트소거회로) 33 : CRC(순회여유도검사)검출기

34 : AAD(무효/유효검출기) 35 : CRG(CRC신호발생기)

36 : ASG (무효신호발생기) 37 : PSC(병렬직렬변환기)

38 : ZIS("0"비트삽입회로) 39 : 내부커스

40 : SSC(출력제어회로) 41,44 : 앤드게이트

42 : 오아게이트 43₁,43₃: 플립플롭회로

45 : 인버터 46 : 지연회로

47 : EXOR게이트(배타적오아게이트) 48 : 앤드게이트

51 : 시작플래그 52 : 광역코드

53 : 송신권요구코드 54 : 우선도코드

55 : 송신원코드 56 : CRC신호

ST : 종료플래그 Rl : 수신입력단

2S₁,2R₁: 전송선로 SW : 스위치

[산업상의 이용분야]

본 발명은 루프형으로 접속된 복수의 통신장치들간에 송신권요구신호를 전송하고 중계하는데 이용되는 데이터전송방법 및 그 데이터전송장치에 관한 것이다.

[종래의 기술 및 그 문제점]

일반적으로, 1aN(근거리지역통신망)이나 각종 사설제어설비에서는 다음에 설명하는 바와 같이 본 발명의 출원인에 의하여 출원된 별개의 발명(일본국 특허출원 제260800/84호)을 이용하고 있었는 바, 이러한 송신시스템에 따르면, 데이터를 송수신하는 복수의 통신장치가 루프형의 전송선로에 의해 상호 접속되어 있기 때문에 데이터신호의 송신방향을 미리 설정해 주고, 송신권을 획득했거나 소유하고 있는 소정 통신장치에 의해 송신이 이루어지고 있는 동안 다른 통신장치들은 한쪽의 전송선로에서 수신된 신호를 다른쪽의 전송선로로 중계하게 되며, 송신이 종료됨에 따라 새롭게 송신권을 소유하게 되는 경우에는 송신권을 요구하는 통신장치가 송신권요구신호에다가 일반적으로 "토큰"이라고 불리워지는 송신권의 우선도를 나타내는 코드를 부여해서 송신하도록 되어 있다. 이 때문에 모든 통신장치들 가운데 최고 우선도를 갖고 있는 통신장치가 송신권을 획득하게 된다.

그런데, 이와 같은 종래의 기술에서는 통신장치가 수신신호를 중계 전송해야 될 것인지 또는 자기가 수신해야 될 것인지에 대한 결정 및 송신권요구신호를 수신하고 있는 경우 자기가 송신권을 획득해야 되는지 또는 송신권을 획득하지 않고서 중계전송해야 될 것인지에 대한 결정을 모든 신호를 수신한 다음에 설정해 주도록 되어 있다.

따라서 수신된 신호가 중계전송되어져야 하는 경우 각각의 통신장치에 대해 상기한 결정을 내릴 때까지 요구되는 사전에 설정된 만큼의 시간을 추가로 필요로 하게 됨으로써 특히 송신권요구신호가 전송되어지는 경우 상기 결정을 하는데 필요한 지연시간이 증가된다고 하는 문제가 있다.

[발명의 목적]

본 발명은 상기한 점을 감안해서 발명된 것으로, 루프형 전송선로를 통해 송신권요구신호를 이용하는 고속 및 고신뢰의 데이터전송방법 및 그 데이터전송장치를 제공하고자 함에 그 목적이 있다.

또한, 본 발명은 데이터신호를 중계하는데 필요한 시간과 우선권요구신호를 절환송신하는데 필요한 시간을 크게 감소시킴과 더불어 모든 송신속도를 증가시킬 수 있는 송신권요구신호전송시스템과, 송신권을 인계하거나 최소신호의 송수신에 의해 송신권의 취득을 확인할 수 있고, 또 그 두가지 동작을 모두 실행함으로써 데이터전송에 요구되는 제어동작을 실행함에 있어 고속데이터송신기능과 고속응답능력을 갖출 뿐만 아니라 송신권을 포기 및 취득할 수 있으며, 또 최소신호의 송수신에 의해 송신권의 포기 및 취득을 확인할 수 있도록 된 송신권인계시스템을 제공할 수 있는 데이터전송방법 및 그 데이터전송장치를 제공하자고 함에 그 목적이 있다.

[발명의 구성 및 작용]

상기 목적을 달성하기 위한 본 발명은, 복수의 통신장치(CE_A∼CE_D)가 단방향루프전송선로(2₁-2₄)에 접속되면서 상기 각 송신장치(CE_A∼CE_D)가 상기 전송선로(2₁-2₄)를 통해 업스트림위치에 있는 다른 통신장치로부터 수신된 데이터신호가 포함된 신호를 다운스트림위치에 있는 통신장치로 중계전송하고, 임의 통신장치가 송신권요구신호(CT)를 통해 송신권을 요구함과 더불어 상기 송신권요구신호(CT)에 상기 송신권의 우선 도레벨을 나타내는 코드(54)를 부여하도록 동작하는 데이터 전송방법에 있어서, 상기 각 통신장치(CE_A∼CE_D)는 송신권요구신호(CT)를 수신함과 더불어 상기 송신권오구신호(CT)의 마지막 비트의 수신이 완료되기 전에 상기 송신권요구신호(CT)의 재송신을 시작하는 회로수단(1a, 1b, 1c)을 포함하고, 상기 각 임의 통신장치는 상기 통신장치(CE_A∼CE_D) 자체의 코드(54)의 우선도레벨의 상기 수신된 신호의 코드보다 더 높을 경우 상기 수신된 우선도레벨코드를 포함하는 송신권요구신호 대신 상기 임의 통신장치 자체의 상기 우선도레벨코드를 송출하도록 된 것을 특징으로 한다.

또한 본 발명은, 단방향루프 전송선로(2₁-2₄)와, 이 전송선로(2₁-2₄)에 접속된 복수의 통신장치(CE_A∼CE_D), 송신제어용 프로세서가 구비된 주장치(1a)와, 이 주장치(1a)와 상기 전송선로(2₁-2₄)간에 연결된 인터페이스(1b) 및, 이 인터페이스(1b)의 출력에 응답해서 상기 주장치(1a)에 설치되면서 송신권요구에 응답해서 송신권의 우선도레벨을 나타내는 코드(54)가 구비된 송신권요구를 상기 인터페이스(1b)에 설정하는 기능을 갖춘 프로세서(21)의 감시하에 송신동작을 제어함으로써 업스트림위치에 있는 다른 통신장치로부터 수신된 신호를 상기 전송선로(2₁-2₄)를 통해 다운스트림위치에 있는 또 다른 통신장치로 중계전송하는 출력제어회로(40)를 구비하여 구성되고, 상기 출력제어회로(40)는 송신권요구신호(CT)를 제공함과 더불어 상기 송신권요구신호(CT)의 마지막비트의 수신이 완료되기 전에 상기 송신권요구신호(CT)의 재송신을 시작하고, 상기 수신된 신호의 코드보다 상기 통신장치 자체의 코드의 우선도레벨이 더 높을 경우 상기 수신된 우선도레벨코드(54)를 포함한 상기 송신권요구신호 대신 상기 통신장치자체의 상기 우선도레벨코드를 포함한 상기 우선도레벨코드를 송신하도록 통신장치 자체의 우선도레벨코드와 상기 다른 통신장치로부터 수신된 우선도레벨코드를 비교해서 송신권에 대한 요구에 응답하는 회로수단(11,SW)을 포함하여 구성된 것을 특징으로 한다.

[실시예]

이하, 예시도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.

제1도는 본 발명이 적용된 데이터통신시스템의 전체구조를 나타낸 것으로, 여기서 복수의 통신장치 또는 데이터단말국(이하, STA라 칭함)(CE_A∼CE_D)들은 루프형으로 이루어진 전송선로(2₁-2₄)에 의해 서로 연결되어 있는데, 본 예에서 신호는 화살표방향으로 송신된다. 예컨대, STA(CE_A)가 송신권을 획득하여 STA(CE_D)로 신호를 송신하고 있는 경우 중간단말국인 STA(CE_B)(CE_D)가 각각 수신신호를 STA(CE_D)로 중계전송하게 된다.

제2도는 제1도에 도시된 각 STA(CE)의 내부회로구조를 나타낸것으로, STA( CE)는 주장치(1a)와 인터페이스(1b : 이하, 1/F라 칭함) 및 능동/수동스위치회로(1c)를 구비하고 있는 바, 1/F(1b)의 수신입력단(Rl)에는 하나의 전송선로(2R₁)가 연결되어 있고, 전송선로(2R₁)와 다른 전송 선로(2S₁) 사이에는 상기 능동/수동스위치회로(1c)가 능동모우드를 선택할 경우 연결되게 되어 지연소자로서 동작되는 D형 플립플롭회로(11 : 이는 제3도에 도시되어 있고, 이하 FFC라 칭함)가 연결되어 있다.

여기서 수신신호(S_R)에 동기되는 클럭펄스(CLK)에 따라 1/F(1b)에서 상기 클럭펄스(CLK)가 FFC(11)의 클럭단자(CK)로 송출됨으로써 FFC(11)가 그 데이터단자로 입력되는 수신신호(S_R)를 보존하게 됨과 더불어 그 신호를 출력단자(Q)로 출력시킨다. 따라서 수신신호(S_R)는 1비트 지연된 다음 송신신호(S_S)로서 전송선로(2S)를 통해 송신된다(제3도 참조).

이에 대해 예컨대, 상기 설명에서는 1비트만큼만 지연시키기 위해 D형 플립플롭이 사용되었으나 1/2비트 지연과 8비트지연을 위해서는 레지스터회로를 채용하여 사용하는 것이 바람직하다. 그러나 본 발명에서는 그의 동작원리라는 관점에서 지연동작이 1프레임길이 이하이면 충분하다는 것이 이후의 설명에서 명백해지게 된다.

여기서 FFC(11)의 출력 (Q)은 스위치(SW)를 통해 전송선로(2S)에 접속되어 있는데, 1/F(1b)에서 제어신호(S_C)가 발생되었을 때 상기 스위치(SW)는 이러한 제어신호(S_C)에 응답해서 FFC(11)의 출력 (Q)을 1/F(1b)의 송신출력 (S_S)으로 절환시켜 주기 위해 그 송신출력 (S_S)을 전송선로(2S)에 접속시켜 준다. 이에 따라 1/F(1b)에터 출력되는 신호가 전송선로(2S)로 송신되어진다.

여기서 제3도를 상세히 설명하면 다음과 같다. 제3도는 주장치(1a)와 1/F(b)의 상세한 내부회로구성을 나타낸 것으로, 주장치(1a)는 마이크로프로세서와 같은 프로세서(21 : 이하, CPU라고 약칭함)와, 가변메모리(22 : 이하, RAM이라 약칭함), 고정메모리(23 : 이하, ROM이라 약칭함) 및 버스제어부(24 : 이하, BCT라 약칭함)를 구비하고 있고, 1/F(b)는 시프트레지스터와 같은 직렬병렬변환기(31 : 이하, SPC라 칭함)와, "0"비트소거회로(32 : 이하, ZEL이라 칭함), CRD(33 : 순회여유도 검사) 검출기, ADD(34 : 무효/유휴검출기, Abort./idle detector), CRC신호발생기(35 : 이하, CRG라 칭함), 무효신호발생기(36 : 이하, ASG라 칭함), 병렬직렬변환기(37 : 이하, PSC라 칭함) 및 "0"비트삽입회로(38 : 이하, ZIS라 칠함)를 구비하고 있는 것이다.

한편, 제1도에 도시된 통신창치에는 FFC(11)와 스위치(SW)를 구비하고 있는 출력제어회로(40 : 이하, SSC라 칭함)가 설치되어 있다. 제3도에 도시된 바와 같이 스위치(SW)는 2개의 앤드게이트(41)(44)와 오아게이트(42) 및 인버터(45)로 구성되어 있고, 상기 SSC(40)는 지연회로(46)와 2개의 플립플롭회로(43₁,43₂: FFC), 배타적오아게이트(47 : 이하, EXOR게이트라 칭함) 및 앤드게이트(48)로 구성되어 있는데, 이러한 구성요소들의 기능은 다음에 상세히 설명된다. 이와 더불어, 주장치(1a)와 1/F(1b) 및 SSC(40)는 내부버스(39)에 의해 연결되어 있다.

이와 같은 구조로 된 통신장치에서 ZEL(32)은 JIS(일본공업규격) C6363과 같이 HDLC프레임포맷에 따라 전송선로(2R)에서 송신되는 수신신호(S_R)로부터 "0"비트를 소거한다. 이와 같이 "0"비트가 소거된 수신신호 (S_R)는 SPC(31)에서 병렬데이터로 변환된 다음 내부버르(39)를 통해 CPU(21)로 전달된다. 이에 따라 CPU(21)는 ROM(23)에 저장되어 있는 명령을 BCT(24)를 통해 실행해서 RAM(22)으로 소정의 데이터를 억세스 하는 동안 수신데이터의 판단과 제어상의 판단을 하고, 이러한 판단에 의거 필요에 따라 CPU(21)는 CRG(35)와 ASG(36)를 제어함과 더불어 종전데이터를 PSC(37)에다 병렬형태로 전달한다.

그 결과, PSC(37)에서는 송신데이터가 직렬데이터로 변환됨과 더불어 CRC신호가 부가되고, CRC신호가 부가된 직력데이터는 SSC(40)를 통해 ZIS(38)로 전달되며, Z1S(38)에서는 상기한 HDLC프레임포맷에 따라 "0"비트가 삽입됨과 더불어, 필요에 따라 송신을 중단하고자 할때에는 ASG(36)에서 출력되는 무효신호가 삽입되어 송신신호(Ss)로서 전송선로(2S)를 통해 송신된다.

또한, 수신신호(S_R)는 AAD(34)로도 전달되는데, 상기 AAD(34)의 검출출력과 CRD(33)의 체크결과를 나타내는 출력에 따라 CPU(21)가 소정의 제어를 실행함과 더불어 그 제어조건에 의거 SPC(31)로부터의 소정데이터를 DMA(Direct Memory Access)제어 방법을 사용하여 BCT(24)를 통해 RAM (22)에다 직접 저장하여 놓거나, RAM(22)에 저장되어 있는 내용을 PSC(37)로 직접 출력시키도록 되어 있다.

ZEL(32)의 출력은 SSC(40)에 설치되어 있는 FFC(11)의 데이터단자(D)로 전달되고, 이에 따라 FFC(11)의 출력은 앤드게이트(41)와 오아게이트(42)를 통해 ZIS(38)에 입력된다. 평상시, 즉 수신모우드인 경우에는 CPU(21)에 의해 클리어신호(CLF)가 FFC(43₁)(43₂)의 클리어단자(CL)로 전달됨으로써 상기 FFC(43₁)(43₂)가 리셋트상태로 된다.

따라서 FFC(43₂)의 출력이 논리"0"을 나타내게 되고, 그 결과 앤드게이트(44)가 오프되며, 인버터 (45)가 논리 "1"을 갖게 된다. 이때 앤드게이트(41)는 온상태로 되기 때문에 FPC(11)의 출력단(Q)에서 출력되는 신호는 제2도에서와 같은 방법으로 ZIS(38)에 전달되어 송신신호(S_S)로서 송신된다.

이와는 달리, 제3도에 도시된 통신장치자체가 송신권을 획득한 경우 CPU(21)에서는 FFC(43₂)의 프리셋 단자(PR)로 프리셋신호(PSE)를 송출하게 되고, 이에 따라 FFC(43₂)가 셋트됨으로써 그 출력이 "0"으로 된다. 이와 더불어 앤드게이트(44)가 온되고 인버터(45)의 출력이 "0"으로 되는 한편, 앤드게이트(41)가 오프됨으로써 지연회로(46)의 출력신호가 앤드게이트(44)와 오아게이트(42)를 통해 FFC(11)의 출력단자(Q) 대신에 915(38)의 입력단으로 전달된다. 따라서 작용모우드가 전송선로(25)로 신호를 전송하기 위한 송신모우드로 시프트된다.

한편, CPU(21)가 송신권을 요구해야 될 때라고 판단한 경우, 송신권의 우선도를 나타내는 코드로서 "1"과 "0"으로 조합된 코드가 포함된 송신권요구신호를 PSC(37)에 셋트시킨다. 따라서 이와 같이 셋트된 송신권요구신호의 내용이 클럭펄스(CLK)에 따라 순차적으로 직렬데이터로 송출된 다음 EXOR게이트(47)로 전달된다.

즉, CPU(21)가 송신권요구신호의 수신시작이라고 판단한 경우, 다른 통신장치의 우선도를 나타내는 코드가 수신되기 전에 그 통신장치의 우선도를 나타내는 코드가 포함된 송신데이터를 PSC(37)에 셋트시키도록 되어 있다. 따라서 ZEL(32)의 출력이 수신된 우선도를 나타내는 유사코드를 포함하고 있을 때 이러한 코드는 EXOR게이트(47)의 다른 입력단으로 전달된다.

그리고 ZEL(32)의 출력이 "0"을 나타내고 PSC(37)의 출력이 "1"을 나타내는 상대가 유지될 때 EXOR게이트(47)에서는 "1" 신호가 출력되어 앤드게이트(48)를 통해 FFC(43₁)의 데이터단자(D)로 전달됨으로써 FPC(43₁)가 클럭펄스(CLK)에 따라 셋트된다. 이러한 동작때문에 FFC(43₂)도 셋트되어 그 출력(Q)이 "1"로된다. 이와 같은 방법으로 앤드게이트(44)가 온되고, 지연회로(46)에 의해 지연되는 PSC (37)의 출력이 송신신호(Ss)로서 출력된다.

이러한 작용에 대해서는 다음에 보다 상세하게 설명될 것이다. 그리고 FFC(43₂)의 출력(Q)과 오아게이트(42)의 출력은 버스(39)를 통해 CPU(21)로 전달됨으로써 CPU(21)에 의해 셋트되어져 있는 통신장치자체에 할당된 송신데이터가 송신되어지는지의 여부를 CPU(21)가 판단할 수 있게 된다.

제4a도는 상기한 바와 같은 작용모우드에서 송신권요구신호의 내용에 대한 일례를 나타낸 것으로, 이러한 신호의 포맷은 8비트의 시작플래그(51)와, 모든 STA에서 수신해야 되는 것을 나타내는 8비트의 광역코드(52), 8비트의 송신권요구신호(53), 8비트의 우선도코드(54), 송신 STA의 어드레스를 나타내는 8비트의 송신원코드(55), CRC신호(56) 및 8비트의 종료플래그(ST)로 구성되어 있다. 여기서 수신신호(S_R)가 도시된 바와 같은 상태로 이루어져 있을 때 우선도코드(54)는 2진수의 형태로서 "2"를 나타내고, "10"로 표시된송신원의 STA에서 부여된 우선도는 II로 되어 있다.

한편, 각 STA자체에서 송신신호로서 송신해야 될 송신권요구신호는 시작플래그(51)와, 광역코드(52), 송신권요구코드(53) 및 종료플래그(ST)가 수신신호(S_R)와 동일하고, 오직 우선도코드(54)와 송신원코드(55) 및 CRC신호(56)만이 다른데, 이에 대한 예로서는 우선도가 2진수의 "4"를 나타내고 있기 때문에 자기의 우선도 IV가 수신신호의 우선도 II보다 높게되어 자기가 우선적으로 코드(51-ST)로 조합된 송신권을 요구하도록 되어 있다.

상기한 바와 같이, 수신신호(S_R)는 제3도에 도시된 FFC(11)에 의해 1비트만큼 지연됨과 더불어 수신신호(S_R)와 PSC(37)의 출력신호가 EXOR게이트(47)에서 비교되는데, 이에 대한 예로서는 수신신호(S_R)와 PSC(37)의 출력신호가 시작플래그(51)의 첫번째 비트부터 우선도코드(54)의 다섯번째 비트까지 동일하게 되어 있기 때문에 EXOR게이트(47)의 출력은 "0"으로 보존되어 있게 된다.

이와는 달리 우선코드(54)의 여섯번째 비트가 도달될 때 수신신호(S_R)는 "0"을 나타내고, PSC(37)의 출력은 "1"을 나타내게 됨으로써 자기의 우선도가 높다는 판단조건이 성립하게 됨에 따라 EXOR게이트(47)의 출력이 상기한 바와 같이 "1"로 시프트된다. 따라서 자체 STA의 우선도코드가 수신신호의 우선도코드 대신 송신된다. 그 이후에는 PSC(37)의 출력이 상기와 동일한 방법으로 송신된다.

한편, 지연회로(46)는 PSC(37)의 출력과 FFC(11)의 출력간의 타이밍을 서로 일치시켜 주기 위한 것인데, 이때의 지연시간은 상기 실시예에서 1비트만큼 지연시켜 주는 시간으로 설정해 주는 것이 좋다.

제4b도는 클리어신호

와 FFC(43₂)의 출력단(Q)에서 출련되는 제어신호(S_C) 및 프리셋신호

의 변화를 나타내는 타이밍차트로서, 여기서 CPU(21)가 수신신호(S_R)와 송신권요구신호의 우선도(54)가 동일한 것으로 판단하고, 해당 STA자체에서도 송신권을 요구하고 있는 것으로 판단했을 때, 이러한 판단에 의거하여 CPU(21)는 클리어신호

를 "0"에서 "1"로 시프트시켜 FFC(43₁)(43₂)의 리셋트상태를 해제시킴과 더불어 프리셋신호

를 "1"의 무신호상태가 되게 한다.

상기한 바와 같이 제어신호(S_C)가 우선도코드(54)의 여섯번째 비트로부터 "1"로 시프트됨으로써 앤드게이트(44)가 온상태로 되어지게 된다. 그리고 해당 STA자체의 송신권요구신호가 다른 STA들을 매개하여 모든 전송선로(2₁-2₂)를 1회전한 후, 본래의 STA에서 수신되었을 때는 그 STA자체가 송신권을 획득할 수 있을 것으로 판단하여 프리셋신호

를 "0"으로 시프트시켜 FFC(43₂)를 강제로 셋트시키도록 되어 있다.

한편, 제4c도는 수신신호(S_R)를 송신중인 STA에 관해 제4b도의 신호와 동일한 신호에 대한 타이밍차트로서, 여기서 클리어신호

는 "1"인 무신호상태로 되어 있고, 프리셋신호

는 "0"인 프리셋상태로 되어 있다. 이에 따라 제어신호(S_C)가 "1"로 시프트되어 앤드게이트(44)를 온상태로 유지하고 있게 됨으로써 송신신호(S_S)로서의 PSC(37)의 출력을 송신할 수 있도록 되어 있다.

제 5도는 제3도에 도시된 STA의 각 회로부에서의 신호상태를 나타낸 타이밍차트로서, 제3도의 경우 제5도의(a)와 제5도의(g)간의 지연시간은 1/2비트시간이다. 여기서 수신신호(S_R)에 동기되어진 클럭(i)이 "0"에서 "1"로 변화될 때 FFC(11)는 이러한 펄스상승점에서 응답하게 됨에 따라 ZEL(32)의 출력(a)이 클럭펄스의 1/2주기에 해당하는 만큼 지연되어 FFC(11)의 출력(b)으로서 작용을 하게 되는 한편, PSC(37)의 출력(c)이 지연회로(46)에 의해 동일하게 지연되어 지연출력(d)이 상기 두 종류의 출력(a)(c)이 불일치됨에 따라 EXOR게이트(47)의 출력(e)이 "1"로 시프트되면, 앤드게이트(48)의 출력(f)이 "1"로 되고, 그때 FFC(43₁)가 리셋트상태로 되어 FFC(43₁)의 출력(Q)이 "1"로 유지된다.

이어, 클럭펄스(i)의 상승에 따라 FFC(43₁)가 시점(t_c)에서 셋트됨으로써 그 출력(Q ; (g))과 출력(Q)이 각각 "1"과 "0"으로 시프트된다. 따라서 앤드게이트(48)가 곧바로 오프되어 그 출력(f)이 "0"으로 되돌아가게 되고, FFC(43₁)가 차기 클럭펄스(i)의 펄스상승점에서 리셋트되어 그 출력(g)이 "0"으로 된다.

그런데 FFC(43₂)의 클럭단자(CK)로 전달되는 출력(9)이 "0"에서 "1"로 시프트되면, FFC(43₂)는 데이터단자(D)로 전달되는 "1"의 출력(c)에 따라 셋트된다. 그 결과 시점(h)이후에도 FFC(43₂)의 출력(h)이 "1"상태를 유지하고 있게 된다. 이러한 출력은 제어신호(S_C,)로서 앤드게이트(44)와 인버터(45)로 출력된다. 따라서 제4a도와 제4b도를 참조해서 설명한 바와 같이 수신된 우선도보다 자체통신장치의 우선도가 높다고 판단되어 그에 따라 스위치(SW)를 제어하게 된다.

제6도와 제6a도는 일본 특허출원 제59-260800호(1984년 출원)에 기재된 방법에다 본 시스템을 적용시킨 경우에 각 STA간의 송수신신호를 나타낸 타이밍차트인데, 제6a도에 도시된 바와 같이 제2도에 도시된 능동/수동스위치회로(1c)는 수동단자가 메세지송신절차에 따라 선택되어진다.

그런데 토큰통과절차에서는 현재 토큰이 전달되고 있음을 나타내는 PASS신호와 그의 인식신호인 OK신호를 수신할 수 있도록 보조단말국의 스위치회로(1c)가 수동단자로 선택되어 있고, PASS신호의 수신시에는 오직 송신신호를 요구하는 보조단말국의 스위치회로만이 능동단자쪽을 선택하도록 하여 그에 설치된 지연회로(46)가 요구신호를 지연시키도록 되어 있다. 먼저, 이미 송신권을 갖고 있는 STA(CE_A)가 계속 송신권을 점유하기 위해서는 송신(S)에 의해 송신권의 요구를 나타내는 요구신호(CT_A)에다 그 자체에 할당된 우선도(Ⅲ) 를 부여한 다음 우선도가 부여된 요구신호(CT_A)를 송신하게 되면, 우선도가 부여된 신호(CT_A)가 수신(R)에 의해 STA(CE_B)에서 수신되는데, 이때 STA(CE_B)가 수동모우드로 되어 있기 때문에 우선권이 이 부여된 요구신호는 그냥 통과됨으로써 어떠한 지연도 없게 된다.

이러한 요구신호는 STA(CEc)에 의해 수신되는데, 이러한 STA(CE_c)에서는 그 자체에 부여된 우선도가 STA(CE_A)의 우선도(Ⅲ)보다 높다고 판단하게 되면, 요구신호(CTc)에 우선도(V)가 부여된다. 이와 같이 하여 우선도가 부여된 요구신호(CTc)가 거의 1비트에 해당하는 시간만큼 지연된 다음 송신된다. 이러한 요구신호(CTc)는 STA(CE_D)에서 1비트지연된 채로 거의 그대로 중계전송되고, 다음에 STA(CE_A)애 수신된다.

그러면 STA(CE_A)에서는 수신된 요구신호가 자기가 출력시켰던 요구신호(CT_A) (Ⅲ)가 아니기 때문에 STA (CE_A)에서는 지금까지 점유하고 있던 송신권을 포기할 것인지를 판단한 다음 그 판단에 따라 STA(CE_A)는 수신된 요구신호(CTc) (V)를 한번 저장한 다음 상기 요구신호(CTc) (V)와는 다른 요구신호(CTc) (V)를 인계 지정신호로서 송신한다. 이러한 요구신호(CTc)(V)가 순차로 중계되어 STA(CE1c,)에 수신된 경우 STA(CEc)는 이를 송신함과 더불어 송신권을 획득한 것으로 판단하여 유효화신호(OK)를 송신하게 된다.

이어, 상기 유효화신호(OK)는 순차로 중계되어 그 루프의 전송선로로 순환된 다음 그 유효화신호(OK)가 상기 STA(CEc)에 수신될 수 있게 되면, STA(CEc)는 다른 STA(CE_A)(CE_B)(CE_D)에 있어서도 STA(CE_C)가 송신권을 점유한 것을 확인한 것으로 판단되어 송신상태로 들어가도록 되어 있다.

또, STA(CE_A)는 요구신호(CTc)(V)가 다시 수신된 다음 유효화신호(OK)의 수신에 따라 송신권을 포기하게 됨과 더불어 요구신호(CTc)(V)를 다시 중계하지 않도록 되어 있다. 또한 STA(CE_B)(CE_D)는 유효화신호(OK)의 수신에 따라 STA(CEc)가 송신권을 획득하고 있음을 확인할 수 있도록 되어 있다.

상기한 설명에 따라, "0"레벨 우선도신호가 아닌 Ⅲ레벨의 우선도신호(CTA)(Ⅲ)를 송신할 수 있는 송신권을 갖고 있는 STA(CE_A)는 다른 단말국이 동일한 우선도메세지를 갖고 있는 경우 그 단말국에 송신권을 부여할 수 있게 하여도 된다.

따라서 수신신호의 중계 및 송신이 약 1비트만큼만 지연되게 됨으로써 중계하는데 필요한 시간을 크게 줄일 수 있을 뿐만 아니라 송신권요구신호의 중계와 그 자체에 할당된 송신권요구신호를 절환송신하는데 필요한 시간을 크게 줄일 수 있다. 여기서 FFC(11)를 채택하는 것은 파형정형이라는 점에서 바람직하지만, 다른 소자나 회로를 사용하여도 되고, 또한 본 발명은 다음과 같이 여러가지로 변형시킬 수도 있다. 즉, 실용상 지장이 없는 범위내에서 지연시간을 1비트이상 또는 그 이하로 하여도 동일한 효과를 얻을 수도 있고, 제4a도에서는 우선도코드(54)이 외의 각 비트의 순서를 반전시켜 송신하여도 된다.

또한, 요구신호와 인계지정신호 및 확인신호가 그 루프의 모든 전송선로를 통해 순환되기 때문에 송신권을 확실하게 인계할 수 있음과 더불어 그 인계에 필요한 시간이 감소될 수 있도록 되어 있다. 이와 더불어, 소위 말하는 자유토큰과 번잡토큰등이 요구신호와 인계지정신호로서 사용될 수 있는데, 실질적으로 유효화신호(OK)는 주로 모든 STA에서 수신된 광역신호(이하, GLS라 약칭함)가 유효하게 되도록 작용하게 됨에 따라 유효화신호(OK)를 똑같이 사용하지 않더라도 다른 신호가 확인신호로서 사용될 수 있는 경우 동일한 효과를 얻을 수 있다.

또한 확인신호의 송수신을 생략하여도 좋은데, 그러한 경우 인계신호의 송수신에 따라 STA(CE_A)가 송신권을 포기함과 더불어 각각의 STA(CE_B)(CE_D)가 송신권을 STA(CE_C)에서 취득한 것을 확인하도록 하여도 된다.

제7도는 CPU(21)에 의한 전반적인 제어를 나타낸 것으로, 여기서 CPU(21)는 ROM(23)에 저장되는 있는 명령에 따라 필요한 데이터를 억세스하는 각각의 스템의 처리를 집행하도록 되어 있다.

먼저, 초기화 단계(101)에서 각각의 STA(CE_A-CE_D)가 송신권을 갖고 있는 1차측 또는 송신권을 갖고 있지 않는 2차측에 속해 있는지의 여부를 판단하고, 그 판단결과에 따라 "1차측인가?"의 결정이 스텝(102)에서 이루어짐과 더불어 각각의 필요한 부분들이 클리어된다.

스텝(101)의 처리는 전원투입시 또는 전원의 정전회복시 실행되고, "1차측인가? "의 판단은 예컨대 각 STA(CE_A-CE_D)의 어드레스에 따라 각각 설정된 대기시간을 설정해 놓고 그 대기시간에 신호가 수신되지 않으면, 해당 STA자체가 송신권을 갖고 있는 것으로 판단하지만, 대기시간동안 다른 STA로부터 신호가 수신되지 않으면 송신권이 없는 것으로 판단한다.

스텝(102)의 판단결과가 Y(에)이면 프리셋신호

가 "0"으로 셋트되어 스위치(SW)를 제어하고, 스텝(111)에서 "송신모우드설정"을 실행한 다음, 자기가 보유하고 있는 송신데이터중 우선도가 가장 높은 송신데이터를 선택해서 그 우선도를 나타내는 코드가 부여된 요구신호를 "자기CT송신"(스텝121)에 의해 송신하며, 이것이 모든 전송선로를 통해 수신되는지의 여부를 "CT수신"(스텝122)에 의해 모니터하고, 그 모니터결과가 N(아니오)이면, CPU(21)에 설치된 타이머에 의해 설정된 일정시간(TRI)이 경과되었는지의 여부를 묻는 "TR1경과? "(스텝123)의 판단결과를 N인 동안은 스텝122 이후의 동작을 반복실행하게 된다.

이후 스텝123에서의 판단결과가 타이머의 타이밍만료에 의해 Y로 되면, CPU(21)내의 카운터에 의해 설정된 최대반복송신횟수 M에 도달될 때까지는 "송신횟수=M?"(스텝125)으로 옮겨가서 경보를 울림과 더불어 이를 디스플레이시키게 된다.

스텝123,124에서의 판단결과가 N인 동안에 스텝122에서의 판단결과가 Y인 경우, 수신된 요구신호가 자기 STA에서 송신되었던 요구신호와 동일한지의 여부를 묻는 "자기CT?"(스텝131)의 판단이 실행된 다음 그 판단결과가 N이면, 수신된 요구신호는 자기STA를 제외한 다른 STA로부터의 요구신호인 것으로 간주한다. 따라서 그 수신된 요구신호를 "BFM←CT"(스텝132)와 같이 RAM(22)속의 메모리에 정의되어진 버퍼메모리(BFM)속에 일단 저장한 다음 "수신CT전송"이라는 스텝133에 의해 버퍼 메모리(BFM)속의 내용을 인계지정신호(CT)로서 송신하여 클리어신호(CLR)를 0으로 셋트리킴으로써 "수신모우드설정"이라는 스텝134를 실행시킨다.

이어, 확인신호로서의 유효화신호(OK)가 수신되었는지의 여부(스텝135)에 대한 판단결과가 Y인 경우 후술되는 바와같이 "수신모우드설정"이라는 스텝183으로 옮겨가도록 송신권이 포기된다. 이와는 달리 스텝135의 판단결과가 N인 경우 스텝123,124에서와 같이 "TR1경과? "를 판단하는 스텝136에 의해 일정시간이 경과되었는지를 모니터하고, 그 결과가 Y이면 스텝111에서와 같이 "송신모우드설정"의 스텝137에서 송신모우드를 설정하며, 이어 상기한 바와 같이 "송신횟수=M?"(스텝138)을 통해 스텝133 이후를 반복수행하다가 스텝136의 결과가 Y로 되면, 실행은 스텝121로 되돌아간다.

스텝131에서의 판단결과가 Y인 경우 자기가 송신권을 갖고 있는 것으로 판단하기 때문에 확인신호로서의 유효화신호(OK)를 "OK송신"의 스텝141에서 송신하게 되고, 스텝122내지 스텝124에서와 마찬가지로 "OK수신"의 스텝141에서 유효화신호(OK)가 수신되었는지의 결과가 N이면, 일정시간이 경과되었는가("TRI경과?")를 판단하는 스텝143과 최대 반복송신횟수 M이 도달되었는가 ("송신횟수=M?")를 판단하는 스텝 144를 통해 스텝141 이후를 반복실행하여 그 판단결과가 Y로 되었을때 그 스텝은 스텝125로 이동된다.

스텝144에서의 결과가 N인 동안 만일 스텝122에서의 판단결과가 Y이면, 신규송신데이터가 발생된 경우 이 데이터의 우선도가 스텝121에 의해 송신된 우선도보다 높은지의 여부를 판단하기 위해 "발생측우선도＞송신측우선도?"의 스텝151을 먼저 실행하고, 다음에 동일한 우선도를 갖는 데이터를 연속적으로 송신하기 위해 송신해야 될 다른 데이터와 스텝121에서 송신된 우선도를 비교하여 "다른 최고우선도=이미 송신된 우선도?"의 스텝152를 실행한 다음 스텝152의 판단결과가 N이면, 스텝121 이후의 스텝을 반복실행하여 다른 STA에서도 송신권을 통보해 주게 된다.

스텝151에서의 판단결과가 N이고 스텝152에서의 판단결과가 Y이면 "데이터송신처리"의 스텝153을 실행하고, 스텝151 이후를 반복실행하게 되는데, 이러한 예에서 스텝(131)에서의 판단결과가 N이 될 때까지 자기의 송신데이터를 우선도순서로 송신하게 되지만, 다른 STA로부터 최고우선도를 갖는 요구신호(CT)가 송신되어지면, 스텝131에서의 판단결과가 N이 되고, 스텝135에서의 판단결자가 Y로 되면 후술되는 바와 같이 수신모우드를 설정해 주기 위해 스텝183으로 스텝을 이동시켜 주게 된다.

이와는 달리, 스텝(102)에서의 판단결과가 N인 경우에는 클리어신호(CLR)가 "0"으로 설정되어 스위치(SW)를 제어하게 됨으로써 "수신모우드설정"의 스텝161을 실행한 다음 "수신데이터존재?"에 대한 스텝162을 실행하고, 그 결과 Y이면 제4a도에 도시된 자기STA의 우선도코드이후의 코드를 PSC(37)로 전달하여 "SPC에 데이터셋트"의 스텝163을 실행한다.

다른 STA로부터의 요구신호가 수신되었는지("CT수신?")를 판단하는 스텝(171)의 판단결과가 Y인 경우 제4b도에 도시된 방법으로 클리어신호

를 "1"로 설정

="1")해주는 스텝 172를 실행하여 FFC(43₂)의 출력(Q)과 오아게이트(42)의 출력에 따라 자기의 우선도코드(54) 이후의 코드가 송신되었는지의 여부를 모니터하고, 스텝181에서 "자기우선도＜수신우선도?"인가를 판단해서 그 결과가 N인 경우 자기의 송신우선도가 다른 STA의 종전우선도보다 높은 것으로 판단하여 자기한테 송신권이 있는 것으로 판단하지만, 스텝181의 판단결과가 Y인 경우에는 자기에게 송신권이 없는 것으로 판단하여 스텝16에서와 마찬가지로 수신모우드를 설정 ("수신모우드설정")해 주는 스텝183을 실행한 다음 "수신데이터처리"를 하는 스텝184와 "모니터처리"를 하는 스텝185를 차례로 실행하고 나서 스텝162 이후의 스텝들을 반복해서 실행하게 된다. 또한 스텝181에서의 판단결과가 Y인 경우, 수신된 요구신호(CT)가 FPC(11)와 앤드게이트(41) 및 오아게이트(42)를 통해 단지 1비트정도만 지연된 채로 중계전송된다.

한편, 스텝181에서의 판단결과가 N인 경우 클리어신호(CLR)를 "0"으로 설정("CLR=0")해 주는 스텝191이 실행되어 FFC(43₁)(43₂)가 리셋트된 다음 인계지정신호(CT")가 수신되었는지("CT수신?")를 스텝192에서 모니터하여 그 판단결과가 Y로 되면, 그 수신신호가 스텝172 내지 스텝181 기간동안에 송신된 자기의 요구신호에 일치하는가("자기CT"?")를 판단하는 스텝193을 실행하게 된다. 상기 스텝193에서의 판단결과가 Y이면 자기가 송신권을 점유할 수 있는 것으로 판단하여 스텝111에서와 같은 방법으로 스텝196에서 "송신모우드설정"을 실행한 다음 스텝141로 이동하게 된다.

이와는 달리 스텝193에서의 판정결과가 N이면 송신권의 획득이 불가능한 것으로 판단하게 됨에 따라 스텝132에서와 마찬가지로 인계지정신호의 내용을 BFM내에 저장("BFM←CT")하는 스텝194를 실행한 다음 스텝183으로 이동한다. 또한 스텝192에서의 판단결과가 N인 동안에는 스텝123에서와 마찬가지로 TRI＜＜TR2로 설정된 소정시간(TR2)이 경과되었는지 ("TR2경과?")를 모니터하여 그 결과가 N인 경우 스텝192 이후를 반복실행하다가 모니터결과가 Y로 되면 스텝125로 이동하게 된다.

제8도는 스텝153의 상세한 플로우차트를 나타낸 것으로, 스텝201에서 송신데이터가 GLS인가를 판단하고나서 그 판단결과가 N이면 오직 "데이터송신"이라는 스텝202만을 실행하게 되고, 이와는 달리 스텝201에서의 판단결과가 Y이면 "GLS송신"이라는 스텝211을 실행한 다음 스텝211에서 상기 GLS가 모든 전송선로를 통해 수신되었는가를 모니터("송신GLS의 수신?")해서 그 모니터결과가 N인 경우에는 상기한 스텝123과 스텝124와 마찬가지 방법으로 일정시간(TR1)이 경과되었는가("TR1경과")를 판단하는 스텝213과 최대방복송신횟수가 M인가("송신횟수=M")를 판단하는 스텝124를 통해 스텝211 이후의 스텝을 반복실행한다. 그러다가 스텝 214에서의 판단결과가 Y인 경우 스텝125에서와 같이 "비정상처리"를 실행하는 스텝215를 실행한다.

스텝214에서의 판단결과가 N인 동안, 스텝212에서의 판단결과 Y인 경우, 유효화신호(OK)가 수신되었는지의 여부를 판단("OK수신?")하는 스텝222를 통해 일정시간(TR1)이 경과되었는지의 여부를 판단("TR1경과?")하는 스텝223을 실행하고, 상기 스텝223에서의 판단결과가 Y로 되면, 스텝224에서 최대반복송신횟수(M)에 도달하였는가를 판단("송신횟수=M?")하게 된다.

상기 스텝224에서의 판단결과가 Y로 될때까지 상기한 스텝221 이후의 스텝들을 반복실행하게 된다. 그러나 평상시 스텝224에서의 판단결과가 Y로 되면, 그 실행은 스텝215로 이동하게 된다. 스텝224에서의 판단결과가 N인 동안에 유효화신호(OK)가 수신될 수 있다면 스텝222에서의 판단결과는 Y가 된다.

제9도는 스텝184의 상세한 플로우차트를 나타낸 것으로, 스텝300("수신된 데이터존재?")에서 수신된 데이터가 존재하는가의 여부를 판단하고, 그 판단결과가 Y이면 스텝301 ("수신데이터가 GLS?")에서 수신된 데이터가 GLS인지의 여부를 판단한다.

상기 스텝301에서의 판단결과가 N이면, 스텝302("BFM←클리어")에서 GLS응의 BFM의 내용을 클리어시킨 다음 스텝303("자기주소?")에서 수신데이터에 부여된 자기주소의 어드레스에 따라 수신데이터가 자기주소인가를 체크하고, 상기 스텝303에서의 체크결과가 Y인 경우 수신데이터의 내용을 스텝304("내용해독")에서 해독하게 된다.

한편, 상기 스텝301에서의 판단결과가 Y인 경우, TM텝311("OK?")에서 GLS의 내용이 유효신호인지의 여부를 판단하고, 상기 스텝311에서의 판단결과가 N이면, 스텝312("BFM←GLS")에서 GLS를 BFM에 저장한 다음 제7도에 도시된 스텝162 이하의 스텝을 반복실행하게 된다. 또한 스텝 300과 스텝301에서의 Y 판단결과를 거쳐 스텝311에서의 판단결과가 Y인 경우에는 스텝321("BFM내용존재?")에서 BFM의 내용이 존재하는가를 체크하고 나서 또 체크결과가 Y인 경우에는 스텝322("BPM내용독출")에서 버퍼메모리인 BFM의 내용을 독출한 다음 스텝304로 그 실행을 이동하게 된다.

제10도는 스텝185의 상세한 플로우차트를 나타낸 것으로, RAM(22)에는 다음 표와 같은 주테이블과 부테이블이 각각 특정영역에 설정되어 있는데, 이러한 테이블들은 스텝185를 실행하는데 채용된다.

즉, 주테이블(이하, MT라 약칭함)과 부테이블(이하, ST라 약칭함)은 각각의 STA(CE_A-CE_B)에 대응하는 것으로, 각 STA의 동작이 일정모니터 기간동안에 정상인 것으로 판단되면, 0으로 표시된 코드가 대응되어 저장되고, 이와는 달리 비정상인 것으로 판단되면, X표시한 코드가 대응되어 저장됨으로써 등록이 이루어지도록 되어 있다.

[표 1]

[표 2]

[표 3]

또한, 지난번 모니터기간동안의 판단결과가 표 1의 MT에 있는 그대로 등록되어지고, 표 3의 NT는 다음번 모니터기간동안 표 1의 MT로서 채용되어진다.

제10도는 먼저 스텝401("전원투입?")에서 전원이 투입되었는지의 여부를 판단하고, 그 판단결과가 Y이면 스텝402 ("MT에 모두 X표를 등록")에서 초기화를 실행한 다음 스텝411 ("타이머스타트")에서 일정모니터기간을 규정하기 위해 CPU(21)에 설치해 놓은 타이머를 동작시키며, 이어 스텝421("ST에 모두 X표를 등록")에서 표 1에서 도시된 바와 같이 ST속에다 모두 X표를 등록시킨다.

스텝(304)의 판단결과에 따라 스텝421 ("CEi가 송신권취득?")에서 어떤 STA(CEi)가 송신권을 소유하고 있는지를 판단하고, 상기 스텝421에서의 판단결과가 Y인 경우에는 스텝422("MT의 CEi=X?")에서 MT의 CEi가 비정상상태인가를 체크한 다음 그 체크결과가 Y이면 스텝431("MT와 ST의 CEi속에 0표를 등록")에서 MT와 ST의 CEi속에 0표를 등록시키는데, 이러한 예로서 CEi가 CE_A인 경우 표 2에 도시된 바와 같은 상태가 된다.

이어 스텝432("CEi의 회복통지")에 의해 CEi가 비정상상태에서 정상상태로 회복되었음을 나타냄과 더불어 STA(CEi)가 통신목적으로서 선택될 수 있는 메세지를 RAM(22)속에 저장하는 등의 처리를 한다.

한편, 스텝422에서의 판단결과가 N이라면 스텝433("ST의 CEi속에 X표를 등록")에서 ST의 CEi속에다 X표를 등록하게 되는데, 이에 대한 예로 CEi가 CE_B인 경우 표 2와 같이 등록된다. 이때 스텝441("타이머시간종료?")에서의 판단결과가 N인 기간동안에는 상기한 바와 같은 스텝421 이후의 스텝들이 반복실행된다. 그러다가 스텝441에서의 판단결과가 Y인 경우에는 스텝422("판단처리")에서의 판단처리를 실행한 다음, 스텝162 이후의 상기한 바와 같은 스텝들이 반복실행된다.

따라서, 예컨대 STA(CE_A)(CE_c)가 순차로 송신권을 취득하고 STA(CE_B) (CE_D)가 송신권을 취득하지 못한 경우에는 표 2에 도시한 바와 같은 상태로 되어 스텝442가 실행됨으로써 표 1에 도시된 나와 같은 지난번의 결과가 나타내고 있었던 MT의 내용이 마지막으로 갱신되어 표 3에 도시한 바와 같이된다. 즉, 스텝442에서는 다음 표와 같은 내용이 실행된다.

[표 4]

또한, 비정상상태의 발생은 스텝432에서와 같은 방법으로 통지함과 더불어 이러한 STA가 통신목적으로 선택될 수 없다는 메세지를 저장하는 등의 처리를 실행하게 된다.

따라서 모든 STA(CEA-CED) 또는 적어도 복수개의 STA가 위와 같은 동작을 실행하게 되면, 표 4에서 "X등록"일 때에 대한 비교에 의해 비정상상태로 판단됨으로써 이에 따른 통지가 이루어짐과 더불어 정상상태로 회복됨을 통지하게 되는데, 이러한 동작이 각각의 STA에서 수행되기 때문에 어떠한 STA가 모니터기능을 끊어버릴지라도 전체적인 모니터기능은 손실되지 않게 됨에 따라 전시스템으로서의 신뢰성이 향상된다. 이와는 달리 스텝431의 처리를 ST에서만으로 제한하여 MT의 0등록을 스텝442에 포함시켜도 동일한 효과를 얻을 수 있다.

상기한 바와 같이 본 발명에 따른 송신권인계시스템을 각 신호의 중계와 더불어 우선권요구신호의 절환송신에 필요한 시간을 대폭 줄일 수 있으며, 전반적인 전송속도가 향상될 뿐만 아니라 필요한 최저한도의 송수신에 의해 송신권의 인계와 취득상황의 확인을 확실하게 실행하게 할 수 있으며, 또 각 STA와 동작을 정확하게 모니터할 수 있기 때문에 고속응답과 고신뢰성으로 데이터의 송신과 제어를 실행할 수 있다.

또, 우선도는 각 송신데이터마다 중요도를 나타내는 코드틀 부여해서 설정하여도 되고, 우선도를 본 실시예에서와 같이 (I)-(V)로 제한하지 않고 상황에 따라 임의로 설정해 주어도 되며, 송신권을 갖고 있는 STA를 제외한 모든 STA에다 데이터신호의 자기번지 어드레스코드에 의해 동시에 지정하는 경우에는 지정된 각STA가 수신모우드를 유지하도록 하여도 된다.

또한, 확인신호로서의 유효화신호(OK)가 생략된 경우에는 유효화신호(OK)에 관한 제7도 내지 제10도의 각 스텝 대신 인계신호로서의 요구신호(CT)를 사용하여도 된다.

[발명의 효과]

상기한 바와 같이 본 발명에 의하면, 다음과 같이 송신권인계시스템을 구현시키는데 장점을 갖고 있다. 즉 수신된 송신권요구신호가 이미 송신권을 소유하고 있는 통신장치자체의 송신권요구신호와 다른 경우 이러한 통신장치는 송신권요구신호에 따라 다음에 송신권을 획득하게 될 통신장치를 나타내는 인계지정신호를 송출하고, 다른 통신장치가 그 인계지정신호를 중계전송하여 다음 송신권을 획득하게 될 통신장치가 인계지정호의 수신에 응답함으로써 송신권을 획득하도록 되어 있다. 따라서 이러한 송신권인계시스템에서는 송신권을 고속으로 인계할 수 있게 된다.

또한, 송신권인계시스템의 다른 장점은 수신권 송신권요구신호가 이미 송신권을 소유하고 있는 통신장치자체의 송신권요구신호와 다른 경우 이러한 통신장치는 상기 인계지정신호와 다른 경우 이러한 통신장치는 상기 인계지정신호를 송출할 뿐만 아니라 인계지정신호가 송출된 후 송신권을 포기하기도 한다. 이에 따라 다른 통신장치들은 상기 인계지정신호를 중계전송하여 다음에 송신권을 소유하게 될 종신장치가 상기 인계지정신호의 수신에 응답하게 됨으로써 실질적으로 송신권을 획득하게 된다. 이와 같이 변형된 송신권인계시스템은 고속으로 송신권의 인계를 안전하게 확인함과 더불어 그 송신권을 획득할 수 있다.

또한, 송신권인계시스템의 또 다른 장점은 자체에 대해 할당되지 않은 송신권을 수신하고 있는 통신장치는 상기한 변형시스템에서와 같은 방법으로 인계지정신호가 송출된 다음에 그 송신권을 포기하게 된다. 이에 따라 다른 통신장치들은 그 인계지정신호를 중계송신하고, 차기송신권을 소유하게 될 통신장치가 인계지정신호의 수신에 응답해서 확인신호를 송출하게 됨으로써 상기 다른 통신장치들은 상기 확인신호를 중계송신하여 그 송신권을 소유하고 있는 통신장치를 확인하게 된다.

이와 같은 송신권인계시스템은 확인신호를 사용함으로써 상기한 바와 같이 송신권이 획득되었음을 확인할 수 있게 된다.

Claims

복수의 통신장치(CE_A-CE_D)가 단방향루프전송선로(2₁∼2₄)에 접속되면서 상기 각 통신장치(CE_A-CE_D)가 상기 전송선로(2₁∼2₄)를 통해 업스트림위치에 있는 다른 통신장치로부터 수신된 데이터신호가 포함된 신호를 다운스트림위치에 있는 통신장치로 중계전송하고, 임의 통신장치가 송신권요구신호(CT)를 통해 송신권을 요구함과 더불어 상기 송신권요구신호(CT)에 상기 송신권의 우선도레벨을 나타내는 코드(54)를 부여하도록 동작하는 데이터전송방법에 있어서, 상기 각 통신장치(CE_A- CE_D)는 송신권요구신호(CT)를 수신함과 더불어 상기 송신권요구신호(CT)의 마지막 비트의 수신이 완료되기 전에 상기 송신권요구신호(CT)의 재송신을 시작하는 회로수단(1a,1b,1c)을 포함하고, 상기 각 임의 통인장치는 상기 통신장치(CE_A-CE_D)자체의 코드(54)의 우선도레벨이 상기 수신된 신호의 코드보다 더 높을 경우 상기 수신된 우선도레벨코드를 포함하는 송신권요구신호 대신 상기 임의 통신장치 자체의 상기 우선도레벨코드를 송출하도록 된 것을 특징으로 하는 데이터전송방법.
제1항에 있어서, 상기 회로수단(1a,1b,1c)은 어드레스데이터를 송출함과 더불어 상기 임의 통신장치 자체의 우선도코드(54)에 부가해서 다른 데이터를 송출하도록 된 것을 특징으로 하는 데이터전송방법.
제1항에 있어서, 상기 회로수단(1a,1b,1c)은 지연기능을 수행하는 지연소자(11)를 포함함과 더불어 이 지연소자(11)의 출력이 다운스트림위치에 있는 통신장치로 송출되는 전송선로(S_C)에 접속되고, 상기 임의 통신장치 자체의 우선도가 수신신호(S_R)에 부여된 코드의 우선도보다 높게 될 경우 제어신호(S_C)에 응답해서 절환회로(SW)에 의해 상기 지연소자(11)의 출력을 임의 통신장치자체의 송신출력으로 절환시켜 그 송신출력을 다운스트릴위치에 있는 통신장치로 송출되는 전송선로(2S)에 접속시켜 주도록 된 것을 특징으로 하는 데이터전송방법.
제3항에 있어서, 상기 임의 통신장치 자체의 우선도코드(54)의 송신이 상기 절환회로(SW)의 제어에 의해 실행되도록 된 것을 특징으로 하는 데이터전송방법.
제1항에 있어서, 차기 송신동작이 우선도코드의 송신이 종료된 임의 통신장치에서부터 실행되도록 된 것을 특징으로 하는 데이터전송방법.
제1항에 있어서, 상기 수신된 송신권요구신호(CT)가 이미 송신권을 소유하고 있는 통신장치 자체의 송신권요구신호와 다른 경우 상기 송신권요구신호(CT)에 따라 차기 송신을 획득하게 될 통신장치를 나타내는 인계지정신호(CT")를 송출하고, 다른 통신장치는 그 인계지정신호(CT")를 중계전송하는 한편 차기 송신권을 획득하게 될 통신장치가 상기 인계지정신호(CT")의 수신에 응답하여 송신권을 획득하도록 된 것을 특징으로 하는 데이터전송방법.
제1항에 있어서, 상기 수신된 송신권요구신호(CT)가 이미 송신권을 소유하고 있는 통신장치 자체의 송신권요구신호와 다른 경우 상기 통신장치는 상기 송신권요구신호(CT)에 따라 차기 송신권을 획득하게 될 통신장치를 나타내는 인계지정신호(CT")를 송출함과 더불어 상기 인계지정신호(CT")가 송출된 후 송신권을 포기하고, 다른 통신장치는 상기 인계지정신호(CT")를 중계송신함과 더불어 차기 송신권을 소유하게 될 통신장치를 확인하며, 차기 송신권을 소유하게 될 상기 통신장치는 인계지정신호(CT")의 수신에 응답하여 상기 송신권을 소유하도록 된 것을 특징으로 하는 데이터전송방법.
제1항에 있어서, 상기 수신된 송신권요구신호(CT)가 이미 송신권을 소유하고 있는 통신장치 자체의 송신권요구신호와 다른 경우 상기 통신장치는 상기 송신권요구신호(CT)에 따라 차기 송신권을 획득하게 될 통신장치를 나타내는 인계지정신호(CT")를 송출함과 더불어 상기 인계지정신호(CT")가 송출된 후에 송신권을 포기하고, 다른 통신장치는 상기 인계지정신호(CT")를 중계전송하며, 차기 송신권을 소유하게 될 상기 통신장치는 상기 인계지정신호(CT")의 수신에 응답하여 확인신호를 송출하고, 상기 다른 통신장치는 상기 확인신호를 중계전송함과 더불어 송신권을 점유한 통신장치를 확인하도록 된 것을 특징으로 하는 데이터전송방법.
단방향루프전송선로(2₁∼2₄)와, 이 전송선로(2₁∼2₄)에 접속된 복수의 통신장치(CE_A-CE_D), 송신제어용 프로세서가 구비된 주장치(1a)와, 이 주장치(1a)와 상기 전송선로(2₁∼2₄)간에 연결된 인터페이스(1b) 및, 이 인터페이스(1b)의 출력에 응답해서 상기 주장치(1a)에 설치되면서 송신권요구에 응답해서 송신권의 우선도레벨을 나타내는 코드(54)가 구비된 송신권요구를 상기 인터페이스(1b)에 설정하는 기능을 갖춘 프로세서(21)의 감시하에 송신 동작을 제어함으로써 업스트림위치에 있는 다른 통신장치로부터 수신된 신호를 상기 전송선로(2₁∼2₄)를 통해 다운스트림위치에 있는 또 다른 통신장치로 중계전송하는 출력제어회로(40)를 구비하여 구성되고, 상기 출력제어회로(40)는 송신권요구신호(CT)를 제공함과 더불어 상기 송신권요구신호(CT)의 마지막비트의 수신이 완료되기 전에 상기 송신권요구신호(CT)의 재송신을 시작하고, 상기 수신된 신호의 코드보다 상기 통신장치 자체의 코드의 우선도레벨이 더 높을 경우 상기 수산된 우선도레벨코드(54)를 포함한 상기 송신권요구신호 대신 상기 통신장치자체의 상기 우선도레벨코드를 포함한 상기 우선도레벨코드를 송신하도록 통신장치 자체의 우선도레벨코드와 상기 다른 통신장치로부터 수신된 우선도레벨코드를 비교해서 송신권에 대한 요구에 응답하는 회로수단(11,SW)을 포함하여 구성된 것을 특징으로 하는 데이터전송장치.
제9항에 있어서, 상기 회로수단(11,SW)은 자체의 지연기능을 수행함과 더불어 그 출력이 다운스트림위치에 있는 통신장치로 송출되는 전송선로(2S)에 접속되는 지연소자(11)와, 임의 통신장치 자체의 우선도가 수신신호(S_R)에 부여된 코드의 우선도보다 높을 경우 제어신호(S_C)에 응답해서 상기 지연소자(11)의 출력을 임의 통신장치 자체의 송신출력으로 절환시켜 그 송신출력을 다운스트림위치에 있는 통신장치로 송출되는 전송선로(2S)에 접속시켜 주도록 된 전환회로(SW)로 구성된 것을 특징으로 하는 데이터전송장치.
제9항에 있어서, 상기 주장치(1a)는 송신제어용 명령이 저장된 고정메모리(23)와 가변메모리(22)를 구비하고 있고, 상기 프로세서(21)는 필요한 명령을 상기 고정메모리(23)에서 상기 가변메모리(22)로 독출할 수 있도록 함으로써 송신을 위해 요구되는 동작을 처리하도록 된 것을 특징으로 하는 데이터전송장치.
제10항에 있어서, 상기 인터페이스(1b)는 수신신호(S_R)로부터 "0"비트를 소거한 다음 그 "0"비트소거 신호를 직렬병렬변환기(31)를 통해 상기 프로세서(21)에 전달함과 더불어 그 "0"비트소거신호를 상기 출력제어회로(40)에 직접 전달하도록 된 "0"비트소거회로(32)와, 상기 프로세서(21)에 의해 송신권의 우선도코드를 부여해 준 다음 그 우선도코드를 상기 출력제어회로(40)로 전달해 주도록 된 병렬직렬변환기(37) 및, 상기 출력제어회로(40)에서 출력되는 송신신호(5_S)에다 "0"비트를 삽입시켜 주도록 된 "0"비트삽입회로(38)를 구비하여 구성된 것을 특징으로 하는 데이터전송장치.
제12항에 있어서, 상기 출력제어회로(40)는 상기 병렬직렬변환기(37)의 출력을 1비트에 상당하는 시간만큼 지연시켜 주도록 된 지연회로(46)와, 상기 병렬직렬변환기 (37)에서 출력되는 우선도코드와 "0"비트소거회로(32)에서 출력되는 수신신호의 우선도코드를 비교하도록 된 불일치검출기 (47)를 더 구비하여 구성된 것을 특징으로 하는 데이터전송장치.
제13항에 있어서, 상기 출력제어회로(40)는 상기 불일치검출기(47)의 출력을 지연시킨 다음 그 지연출력을 절환회로(SW)에 전달해 주도록 된 다른 지연회로(43₁,43₂)를 더 구비하여 구성된 것을 특징으로 하는 데이터전송장치.
제10항에 있어서, 상기 지연소자(11)는 플립플롭으로 구성된 것을 특징으로 하는 데이터전송장치.