JPS58151744A - 通信制御装置 - Google Patents

通信制御装置

Info

Publication number
JPS58151744A
JPS58151744A JP57034051A JP3405182A JPS58151744A JP S58151744 A JPS58151744 A JP S58151744A JP 57034051 A JP57034051 A JP 57034051A JP 3405182 A JP3405182 A JP 3405182A JP S58151744 A JPS58151744 A JP S58151744A
Authority
JP
Japan
Prior art keywords
frame
transmission
transmitted
unit
polling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57034051A
Other languages
English (en)
Other versions
JPS647528B2 (ja
Inventor
Shuichi Okazaki
修一 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP57034051A priority Critical patent/JPS58151744A/ja
Publication of JPS58151744A publication Critical patent/JPS58151744A/ja
Publication of JPS647528B2 publication Critical patent/JPS647528B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/50Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
    • H04L12/52Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
    • H04L12/525Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques involving a stored program control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明はループ状の伝送路を用いた伝送システムにおい
て、1次局からループ状の伝送路に送信されたグループ
ポーリングに応答して送信された2次局からの電文を、
1次局が受信する通信制御装置に関する。
(背景技術) 従来から実施されているループ状の伝送路を用いた伝送
システムを第1図に示す。第1図において、この伝送シ
ステムは1次局Pと複数の2次局a、b、c、dとが順
次接続され、ここではいわゆるハイレベル・データ・リ
ンク・コン) 0−#回i(HDLC回線という)を構
成しているものとする。
第2図(イ)、(ロ)は、それぞれこのHDLC回線上
に送信される電文フレームIn(nは2次局のアドレス
a、b、c、dのいずれか1つを示す)、ポーリングフ
レームUPの一例を示す。第2図において、Fハ同期ハ
ターン、Aはアドレスパート、Cはコントロールパート
、■は電文パート、Fe2はフレームチェックシーケン
ス、Bはグローバルアドレス、UPはポーリングコマン
ドである。第3図は第1図に示す伝送システムにおいて
、1次局Pが2次局a、c、d宛の電文フレームL +
 Ic + Idに続けてグループポーリングUP、を
一括してHDLC回線に送信し、一方送信要求のある2
次局a、cがこのポーリングUP、に続げて電文■al
 + ■clを送信し、1次局Pが受信を行なう様子を
示したタイムチャートである。第3図に示すように、1
次局Pは自局が送信した電文フレームIa、↓b 、I
cやポーリングフレームUP1及び2次局a、cから送
信された電文フレーム■al、■clを順次受信する。
1次局Pは、何らかの手段により自局が送信した電文工
、、Ib、IOと2次局から送信された電文■al l
 ■CIとを区別しなげればならない。従来このための
種々の方法が考えられてきた。
第4図は、中央処理装置CPUに接続された処理部CT
Lとループ伝送路LOOPに接続された回線接続部LC
Tとを備えた通信制御装@CCEを示す。第4図におい
て、回線接続部LCTは、伝送路LOOPとの間で信号
を授受する送信部1及び受信部2と、受信判定部3とか
ら構成される。受信部2は、送信部1から送信された電
文、ポーリングフレーム及び2次局から送信された電文
を受信する。受信判定部3は、受信した電文が自局から
送信された電文か否かを判断し、自局から送信された電
文、ポーリングフレームは処Q 部CT Lに送らず、
2次局から送信された電文のみを処理部CTLに送る。
しかしながら、一般に1次局の通信制御装置CCEは、
受信部2に対応して受信判定部3もその数だけ設けるこ
とになり、回線数の増加に伴ない装置に占めるスペース
の増大、組立、調整工数の増大、ひいては価格の上昇が
避けられない。
第5図は他の通信制御装置CCEを示し、送信部1から
送信されたti’1−IJソングレーム及び2次局から
送信された電文フレームを全部受信部2で受信して処理
部CTLに送り、処理部CTLのソフトウェアに従って
自局から送信された電文か否かを判断し、2次局からの
電文のみを有効として処理する。しかしながら、伝送路
LOOPは々−プ状となっているので、1次局Pは自局
の送信中にも自局の送信した2次局宛の電文を受信する
ことになり、従って通信制御装置CCEは送信と受信を
同時に制御しなければならず、通信制御装置CCEにと
ってみれば全二重通信となって不要な負荷がかかり、ト
ータルスループットの低下を招く。
(発明の目的) 本発明の目的はこれらの欠点を除去するため、回線接続
部の送信部と伝送路ループとの間に遅延回路部を従属接
続し、該遅延回路部は送信部から送信された電文フレー
ム、ポーリングフレームをある時間だけ遅延させて前記
伝送路LOOPに送信し、かつ前記回線接続部の受信部
は前記送信部が前記ポーリングフレームを送信完了後に
受信を開始して、前記ポーリングフレーム以後に受信し
た電文は2次局からのものとして処理することにより、
半二重通信を達成することにある。
(発明の構成及び作用) 第6図は本発明の一実施例を示すブロック図である。遅
延回路部4は、回線接続部LCTの送信部1に従属接続
され、その先に伝送路LOOPが接続されている。第7
図に遅延回路部4の詳細を示す。5は送信回路で、第6
図に示す送信部1の一部分であり、例えば市販のLSI
等で構成され、拳。
6はシフトレジスタ書込み回路、7はシフトレジスタ、
8はシフトレジスタ読出し回路である。
次に動作を説明する。
第3図において、1次局PはポーリングフレームUP、
を送信完了後直ちに受信を開始したとすれば、自局の送
信したポーリングフレームUP、の一部を受信すること
ができず、受信不能区間T。が生ずる。そこで第6図に
示すように遅延回路部4を設け、送信部1からの信号を
ある時間だけ遅延させて伝送路LOOPに送信し、一方
ポーリングフレームUP、を送信部1が遅延回路部4に
送信完了後、直ちに受信部2が受信を開始するようにし
、ポーリングフレームUP、を失うことなく受信できる
ようにする。
ここで本発明に基づく一実施例として、遅延回路部4が
ポーリングフレームUP、が送信される時間に相当する
長さの遅延時間を与える場合について説明する。第6図
において、送信部1から電文フレームI、 、 I、 
、 Id及びポーリングフレームUP、が遅延回路部4
に送られて来た場合、遅延回路部、4は、ポーリングフ
レームUP、が送信される時間に相当する長さの遅延時
間を与えるように設計されているので、遅延回路部4か
ら伝送路LOOPに送信される電文フレームI。等はそ
の分だけ遅延して出力される。すなわち第8図において
、1次局は受信を開始した時点tRにおいて、ポーリン
グフレームUP、が未だ遅延回路部4にあることになり
(B点)、自局の送信したポーリングフレームUP、を
完全に受信することができる(6点)。従って、ポーリ
ングフレームUP、以後の電文は、送信要求のある2次
局からの電文フレームI、1. Ic。
であるとして処理部CTLに渡される。一方、送信はt
Rの時点で完了しているので、処理部CTLには負荷が
かからない。かくして半二重通信が達成される。
送信部1からの情報を遅延させるための作用は、第7図
に示すシフトレジスタ7が行なう。通常ボーりングフレ
ームUP、は48ビツトで構成されているので、上記実
施例の場合では、シフトレジスタ7により48ビツト分
シフトすればよい。すなわち、ポーリングフレームUP
、の48ビツトが送信される時間に相当する長さの遅延
時間を得ることができる。
(発明の効果) 以上説明したように本発明では、送信部に遅延回路部を
従属接続することにより、伝送効率を落さずに1次局の
負荷を軽減すべく半二重通信を達成し、通信制御装置の
トータルスルーブツトを有効に利用できる。
【図面の簡単な説明】
第1図はループ状の伝送路により1次局と2次局が接続
された状態を示す模式図、第2図は)IDLC回線にお
ける電文フレーム、ポーリングフレームの例を示すパタ
ーン図、第3図は送信、受信を示すタイムチャート、第
4図、第5図は従来の通信制御装置を示すブロック図、
第6図は本発明の一実施例を示す通信制御装置のブロッ
ク図、第7図は遅延回路部4の詳細なブロック図、第8
図は本発明の一実施例による送信、受信を示すタイムチ
ャートである。 P 、、、、、、 1次局、   a 、 b 、 c
 、 d−2次局、A・・・・・・ループ状の伝送路、 LCT・・6回線接続部、  CCE・・・通信制御装
置、CTL・・、処理部、    1・・・・・・送信
部、2・・・・・・受信部、    3・・・・・・受
信判定部、4・・・・・・遅延回路部、  5・・・・
・・送信回路、6・・・・・・シフトレジスタ書込み回
路、7・・・・・・シフトレジスタ、 8・・・・・・シフトレジスタ読出し回路特許出願人 
沖電気工業株式会社 特許出願代理人  弁理士  山 本 恵 −1¥ 1
 N 第 2 図 第 3 図

Claims (2)

    【特許請求の範囲】
  1. (1)1次局と複数の2次局とをループ状の伝送路で接
    続し、1次局から2次局にグループポーリングを行ない
    、送信要求のある2次局はこのポーリングに続けて電文
    を送信するようにした1次局の通信制御装置において、
    通信制御装置が伝送路に結合する送信部と受信部を具備
    する回線接続部を有し、回線接続部の送信部と伝送路と
    の間に遅延回路部を従属接続し、該遅延回路部は送信部
    から送信された電文フレーム、ポーリングフレームをあ
    る時間だけ遅延させて前記伝送路に送信し、かつ前記回
    線接続部の受信部は、前記送信部が前記ポーリングフレ
    ームを送信完了後受信を開始して、前記ポーリングフレ
    ーム以後に受信した電文は2次局からのものとして処理
    することを特徴とする通信制御装置。
  2. (2)遅延回路部はポーリングフレームが送信される時
    間に相当する長さの遅延時間を有することを特徴とする
    特許請求の範囲第1項に記載の装置。
JP57034051A 1982-03-05 1982-03-05 通信制御装置 Granted JPS58151744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57034051A JPS58151744A (ja) 1982-03-05 1982-03-05 通信制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57034051A JPS58151744A (ja) 1982-03-05 1982-03-05 通信制御装置

Publications (2)

Publication Number Publication Date
JPS58151744A true JPS58151744A (ja) 1983-09-09
JPS647528B2 JPS647528B2 (ja) 1989-02-09

Family

ID=12403492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57034051A Granted JPS58151744A (ja) 1982-03-05 1982-03-05 通信制御装置

Country Status (1)

Country Link
JP (1) JPS58151744A (ja)

Also Published As

Publication number Publication date
JPS647528B2 (ja) 1989-02-09

Similar Documents

Publication Publication Date Title
JPS59188256A (ja) ル−プ伝送システムの伝送方法
US5226173A (en) Integrated data processor having mode control register for controlling operation mode of serial communication unit
JPS58151744A (ja) 通信制御装置
US20100216506A1 (en) System and Methods for Supporting Multiple Communications Protocols on a Mobile Phone Device
JP2949118B1 (ja) バス通信型エンコーダ装置のエンコーダデータ出力方法
JPS59117353A (ja) バス構成の通信システム
KR910000700B1 (ko) 데이터전송방법 및 그 데이터전송장치
JPH0319742B2 (ja)
JP2590719B2 (ja) 衛星通信方式
JP2672630B2 (ja) ネットワークシステムの時刻合わせ方法
JPH03136431A (ja) データ通信方法
JPH0365702B2 (ja)
JPS6059837A (ja) 送達確認方式
JP2004140447A (ja) 通信装置および通信方法
JPS60124146A (ja) デ−タ伝送システム
JPH09181750A (ja) データ処理システム
JPH0477940B2 (ja)
JPH02222247A (ja) 通信制御方式
JPS58201136A (ja) 通信制御装置
JPH0226160A (ja) データ伝送システム
JPS62160835A (ja) デ−タ伝送方式
JPS61120544A (ja) 情報通信方式
JPS62164345A (ja) 通信制御装置
JPS63227148A (ja) 同報通信方式
JPS59110247A (ja) 通信ステ−シヨン