JPS62290232A

JPS62290232A - 送信権引継方式

Info

Publication number: JPS62290232A
Application number: JP13262786A
Authority: JP
Inventors: Koji Kobayashi; 孝次小林
Original assignee: Azbil Corp
Current assignee: Azbil Corp
Priority date: 1986-06-10
Filing date: 1986-06-10
Publication date: 1987-12-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明〔産業上の利用分野〕本発明は、ループ状に接続された複数の通信装置間にお
いて、送信権の引継ぎを行なう方式に関するものである
。

〔従来の技術〕

ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎ＠ｔｖｒｏｒｋ、　
）、各種の構内制御設備等においては、本出願人の別途
出願による特願昭５９−２６０８００号によシ提案され
ているとおシ、データの送受信を行なう複数の通信装置
間を伝送路によシループ状として接続のうえ、データ信
号の伝送方向を定めておき、いずれかの通信装置が送信
権を取得して送信中は、他の通信装置が一方の伝送路か
ら受信した信号を中継し、他方の伝送路へ送信を行ない
、送信の終了に応じて新たに送便槽を取得する際には、
送信権を要求する通信装置が一般にトークン（Ｔｏｋｅ
ｎ）と称される送信権要求信号へ送信権の優先度を示す
コードを付加して送信し、各通信装置生鰻も高い優先度
を有するものが送信権を取得するものとなっている。

〔発明が解決しようとする問題点〕

しかし、従来においては、送信権引継の確実化を図るた
め、送信権要求信号のほかに引継信号等の送受信を行な
っており、これに余剰な伝送時間を要すると共に、各通
信装置が受信信号を中継して送信すべきか、自己が受信
すべきかの判断、および、送信権要求信号の受信に際し
、自己が送信権を取得すべきか、これを取得せずに中継
して送信すべきかの判断を全信号の受信後に行なってお
シ、中継送信すべき場合には判断までの所要時間が各通
信装置毎に加算され、特に送信権要求信号の伝送上判断
による遅延時間が増大する問題を生じている。

〔問題点を解決するだめの手段〕

前述の問題を解決するため、不発明はつぎの手段によシ
構成するものとなっている。

すなわち、上述の方式において、受信した信号を少くと
もほぼ１ビツト分の時間遅延して送信すると共に自己が
送信権を要求する際には受信した優先度コードと自己の
優先度コードとを比較し自己の優先度が高いとき受信し
た優先度コードに代えて自己の優先度コードを送信する
回路を各通信装置毎に設け、すでに送信権を有する通信
装置は受信した送信権要求信号が自己のものと異なると
きこの送信権要求信号に応じつぎに送信権を取得する通
信装置を示す引継指定信号を送信し、かつ、この引継指
定信号の送信後に送信権を放棄し、他の各通信装置にお
いては引継指定信号を中継して送信すると共につぎに送
信権を取得する通信装置を確認し、つぎに送信権を取得
する通信装置では引継指定信号の受信にしたがい送信権
の取得を行なうものとしている。

〔作用〕

したがって、各通信装置毎に設けたハードウェアの回路
により、受信信号はほぼ１ビツトの遅延を受けるのみに
より中継して送信され、中継による遅延時間が減少する
と共に、自己が送信権を要求する際には、受信した優先
度よシ自己の優先度が高ければ、自己の優先度コード以
降が送信され、送信権要求信号の伝送も高速化される一
方、受信した送信権要求信号が自己のものと異なれば、
これに応じて引継指定信号を送信した後に送信権の放棄
がなされると共に１引継指定信号にしたがって送信権の
取得、および、送信権取得状況の確認が行表われ、送信
権の引継ぎ、および、これの確認が高速かつ確実となる
。

〔実施例〕

以下、実施例を示す図によって本発明の詳細な説明する
。

第２図は全構成を示すブロック図であシ、複数の通信装
置（以下、５ＴＡ）ＣＩＡ−ＣＥＤが伝送路２１〜２４
によシループ状として接続され、この例では、矢印によ
り示す方向へ信号の伝送が行なわれるものとなっておシ
、例えば、ＳＴＡ　−ＣＥＡが送信権を取得し、ＳＴＡ
　−ＣＥＤに対して送信中のときには、ＳＴＡ　−ＣＥ
Ｂ　、　ＣＥｃが各々受信した信号を中継して送信する
ものとなっている。

第３図は、各５ＴＡ−ＣＥの詳細を示すブロック図であ
夛、ＳＴＡ　−ＣＩの主装置１ａに対しインターフェイ
ス（以下、Ｉ／Ｆ）１ｂが設けてあシ、これの受信人力
ＲＩへ一方の伝送路２Ｒが接続され、伝送路２Ｒと他方
の伝送路２Ｓとの間には、遅延素子としてＤ形の７リツ
プ７０ツブ回路（以下、ＦＦＣ）１１が介在し、これの
クロック端子ＣＫへ工、々１ｂから与えられる受信信号
ｓＲと同期したクロックパルスＣＬＫに応じ、データ端
子りへ与えられる受信信号ｓＲを順次に保持して出力Ｑ
から送出するものとなっておシ、これによって受信信号
へほぼ１ビツト分の遅延を与え、伝送路２Ｓへ送信信号
Ｓｓとして送信するものとなっている。

また、ＦＦＣ１１の出力Ｑは、切替器ＳＷを介して伝送
路２Ｓへ接続されておυ、Ｉ／Ｆ′１ｂが制御信号Ｓｏ
を生ずると、切替器ＳＷが応動してＦＦＣ１１の出力Ｑ
からＩ／Ｆ　１　ｂの送信出力ＳＯへ切替えを行ない、
伝送路２Ｓへ接続するため、ｒ／Ｆｌｂからの信号が伝
送路２Ｓへ送信されるものとなる。

第４図は、主装置１ａ　、　Ｉ／Ｆ１ｂ　、ＦＦＣ１１
および切替器ＳＷの具体的構成を示すブロック図であシ
、マイクロプロセッサ停のプロセッサ（以下、ＣＰＵ）
２１、可変メモリ（以下、ＲＡＭ　）　２２、固定メモ
リ（以下、ＲＯＭ　）　２３、パスコントローラ（以下
、ＢＣＴ）２４、シフトレジスタ等の直並列変換器（以
下、５ＰＣ）３１　、＠０’ピット削除回路（以下、Ｚ
ＥＬ）３２、ＣＲＣ（Ｃｙｅｌｌｅ　Ｒ＠ｄｕｎｄａｎ
ｃｙ　Ｃｈｅｃｋ、　）検出回路（以下、ＣＨＤ）３３
、アボート（Ａｂｏｒｔ、）　ａアイドル検出回路（以
下、ＡＡＤ）３４、ＣＲＣ信号発生回路（以下、ＣＲＧ
　）　３５、アボート信号発生回路（以下、ＡｓＧ）３
６、シフトレジスタ等の並直列変換器（以下、ＰＳＣ）
３７、“０＃ピット挿入回路（以下、ＺＩＳ）３８等が
設けてあシ、伝送路２Ｒよシの受信信号ｓＲからＺＥＬ
３２においテＪＩｓｃ６３６３尋のＨＤＬＣ手順によシ
“０″ピツトを削除のうえ、５ＰＣ３１において並列デ
ータとし、母線３９を介してＣＰＵ２１へ与えるものと
なっており、ＣＰＵ２１は、ＢＣＴ２４を介するＲＯＭ
２３中の命令を実行し、ＲＡＭ２２へ所定のデータをア
クセスし表から受信データの判断および制御上の判断を
行ない゛、必要に応じてＣＲＣ３５、ＡｓＧ３Ｂを制御
すると共に並列データの送信データをＰＳＣ３Ｆ　へ与
える。

すると、送信データがＰＳＣ３７において直列データと
なシ、かつ、ＣＲＣ３５からのＣＲＣ信号が挿入された
うえ、送出回路（以下、８８Ｃ）４Ｇを介してＺＩＳ３
８へ与えられ、ＺＩＳ３８において前述のＨＤＬＣ手順
によ＃）＠Ｏｍビットの挿入が行表われると共に、必要
に応じて送信を中断するときはＡＳＧ３６からのアボー
ト信号が挿入された後、伝送路２Ｓへ送信信号Ｓ８とし
て送信される。

なお、受信信号ＳＲはＡＡＤ３４にも与えられてオシ、
これの検出出力、および、ＣＲＤ３３のチェック結果を
示す出力に応じてＣＰＵ２１が所定の制御を行なう一方
、条件によっては、ＤＭＡ（ＤｌｒｅｃｔＭ＠ｎｏｓｒ
ｙ　Ａｃｃ＠ｍｓ、）制御によ、り　５ＰＣ３１からの
受信データがＢＣＴ２４を介し、ＲＡＭ２２へ直接格納
され、あるいは、ＲＡＭ　２２の内容が直接ＰＳＣ３７
へ送出されるものとなっている。

また、ＺＥＬ３２　ｆ）出力は、５ｓｃ４Ｇ　Ｋ含ルり
ＦＦＣ１１のデータ端子りへ与えられ、これの出力Ｑ２
＞！ＡＮＤケ−）　４１　、　ＯＲゲート４２を介しＺ
ＸＳ３８の入力へ与えられておシ、受信モードのときは
、制御用のＦＦＣ４３１，４３！　Ｋ対し、これのクリ
ア端子ＣＬへＣＰＵ２１がクリア信号ＣＬＲを与え、Ｆ
ＦＣ４３ｓ、４３ｔをリセット状態としているため、こ
れの出力Ｑが論理値の″０＃であシ、駒ゲート４４がオ
フとなる一方、インバータ４５の出力が論理値の１１ｍ
となっておシ、にΦゲート４１はオン状態となっている
ととＫよシ、第３図と同様にＦＦＣ１１の出力Ｑからの
信号がＺＩＳ３Ｂへ与えられ、これが送信信号ＳＳとし
て送信される。

以上に対し、自己が送信権を取得したときは、ＦＦＣ４
３２のプリセット端子ＰＲに対し、ＣＰＵ２１がプリセ
ット信号ＰＳＥを与えるため、ＦＦＣ４３２がセットさ
れて出力Ｑを＠１”とし、にΦゲート４４をオンとする
一方、インバータ４５の出力を＠ＯｍとしてＡＮＤゲー
ト４１をオフとし、ＦＦＣ１１の出力Ｑに代えて遅延回
路４６からの信号を后のゲート４４およびＯＲゲート４
２を介してＺＩＳ３８の入力へ与え、これを送信信号Ｓ
８として伝送路２Ｓへ送信する送信モードとなる。

一方、ＰＳＣ３７Ｋ対しては、ＣＰＵ　２１　が送信権
要求を行なうべきと判断した際、送信権の優先度を示す
“１”、Ｏ”の組み合せによるコードを含む送信権要求
信号をセットするため、この内容がクロックパルスＣＬ
Ｋに応じ順次に直列データとして送出され、排他的論理
和（以下、ＥＸＯＲ）ゲート４７へ与えられる。

すなわち、ＣＰＵ２１は、送信権要求信号の受信開始と
判断すれば、優先度を示すコードの受信前に自己の送信
権要求優先度を示すコードを含む送信データをＰＳＣ３
７ヘセツトするものとなっているＯしたがって、ＺＥＬ３２の出力が受信した優先度を示す
同様なコードを含むものであるとき、これがＥＸＯＲゲ
ート４７の他方の入力へ与えられるものとなつ”ｃお、
６、ＺＥＬ３２　（７）出力が＠Ｏ’　、ＰＳＣ３７の
出力が＠１′の条件となれば、ＥＸＯＲゲー）４７の出
力は１１＃となシ、これがＡＮＤゲート４８を介してＦ
ＦＣ４３＋のデータ端子りへ与えられ、クロックパルス
ＣＬＫに応じてＦＦＣ４３ｔがセットされ、これに応じ
てＦＦＣ４３２もセットされて出力Ｑを＠１＃とするた
め、前述と同じ（ＡＮＤゲート４４がオンへ転じ、遅延
回路４６によシ遅延されたＰＳＣ３７の出力が送信信号
Ｓｓとして送出される。

なお、これらの動作状況は詳細を後に述べるとおシであ
ると共に、ＦＦＣ４３ｔの出力ＱおよびＯＲゲート４２
の出力が母線３９を介しＣＰＵ２１へ与えられており、
これらによｊ５ｃＰＵ２１がＰＳＣ３７ヘセツトした自
己の送信データが送信されたか否かを判断するものとな
っている。

第５図（４）は、以上の状況を示す送信権要求信号の内
容例であシ、同信号は、この場合各８ビットのスタート
フラグ５１、全ＳＴＡにおいて受信すべきことを示すグ
ローバルコード５２、送信権要求コード５３、優先度コ
ード５４、送信ＳＴＡのアドレスを示す送信元コード５
５　、ＣＲＣ信号５６、および、エンドフラグ５７によ
シ構成され、受信信号ｓＲが図示の状態では、優先度コ
ード５４が２進数によシ「２」を示しておシ、送信元コ
ード５５のｒｏｏｏｏｏｏｏｌＪ　Ｋよシ示される送信
元のＳＴＡにおいて付加された優先度は■となっている
。

これに対し、自己のＳＴＡが送信信号Ｓｓとして送信す
べき送信権要求信号は、スタートフラグ５１、グローバ
ルコード５２、送信権要求コード５３、および、エンド
７ラグ５７が受信信号ＳＲと同一であシ、優先度コード
５４、送信元コード５５およびＣＲＣ信号５６のみが異
っており、この例では優先度が２進数の「４」となって
いるため、受信信号の優先度■よシ自己の優先度■が高
く、自己が優先的に送信権要求を行なってよいものとな
っている。

したがって、第４図のＦＦＣＩＩによシ、受信信号ｓＲ
をほぼ１ビツトずつ遅延し、送信信号Ｓｓとして送信す
ると共に、受信信号ｓＲとＰＳＣ３７からの信号とがＥ
ＸＯＲゲート４７によシ比較されておυ、スタートフラ
グ５１〜優先度コード５４の第５ビツトまでは同一のた
め、ＥＸＯＲゲート４７の出力が＠０”を保つのに対し
、優先度コード５４の第６ビツトへ至ると、受信信号ｓ
Ｒは１０”、５ｒｃＧ４７の出力は１″であシ、自己の
優先度が高いとの判断条件が成立し、上述のとおりＥＸ
ＯＲゲート４７の出力が＠１”へ転じ、受信信号ｓＲの
優先度コードに代え、自己の優先度コードが送信され、
これ以降はＰＳＣ３７の出力が同様に送信される。

なお、遅延回路４６は、ＰＳＣ３７の出力とＦＦＣ１１
の出力とのタイミングを一致させるためのものであり、
この場合はほぼ１ビツト分の遅延時間に設定すればよい
。

第５図中）は、クリア信号ｄ１、ＦＦＣ４３２の出力Ｑ
から送出される制御信号Ｓｏ、および、プリセット信号
ＰＳＥの変化状況を示すタイミングチャートであり、Ｃ
ＰＵ２１は、受信信号ｓＲが送信権要求信号の優先度コ
ード５４となったことを判断し、かつ、自己も送信４ｆ
＋を要求を行なうべきことを判断したとき、これに応じ
てクリア信号ＣＬＲを“０″から１１“とし、ＦＦＣ４
３＋　、　４３２のリセット状態を解除すると共に、プ
リセット信号ＰＳＥを“１″の無信号状態としており、
前述のとおシ、優先度コード５４の第６ピツトから制御
信号Ｓｏが”１′となり、ＡＮＤゲート４４をオンへ転
するものとなっている。

なお、ＣＰＵ２１は、自己の送信権要求信号が他のＳＴ
Ａを介して全伝送路２１〜２４を一巡し自己により受信
されたとき、自己が送信権を取得できると判断し、プリ
セット信号隔を“０＃としてＦＦＣ４３！を強制的にセ
ットするものとなっている。

一方、第５図Ｃ）は、受信信号ｓＲを送信中のＳＴＡに
おけるＣＢ）と同様なタイミングチャートであシ、クリ
ア信号ＣＬＲが１１＃の無信号状態、プリセット信号隔
が”０＃のプリセット状態となっておシ、これに応じて
制御信号Ｓｏが１”となシ、ＡＮＤゲート４４をオンに
保ち、ＰＳＣ３γの出力を送信信号Ｓｓとして送信して
いる。

第６図は、第４図の各部における信号の状況を示すタイ
ミングチャートであ）、受信信号ｓＲと同期したクロッ
クパルスＣＬＫ　（１）が”０＃から”１＃へ変化する
立上シによ、９ＦＦＣ１１が応Ｚ＋、するため、ＺＥＬ
３２の出力（ａ）がクロックパルス（１）のほぼ１／２
周期分遅延してＦＦＣ１１の出力（ｂ）となる一方、ｐ
ｓＣ３７の出力（Ｃ）が遅延回路４６により同等の遅延
を受は遅延出力（ｄ）となっておシ、再出力（ａ）　、
　（ｅ）の不一致に応じてＥＸＯＲゲー）４７の出力（
・）が＠１＃へ転すると、当初はリセットされＦＦＣ４
３□の出力ｑが１１１となっているため、にΦゲート４
８の出力（ｆ）が＠１ｍとなシ、これにつぐクロックパ
ルス（ｉ）の立上シにしたがい、時点ｉ、ＩｃおいてＦ
ＦＣ４３ｔがセットされ、出力Ｑ（ｇ）を＠１”へ転す
ると共に、出力Ｑを１０ｍへ転する。

このため、ＭΦゲート４８は直ちにオフとなシ、出力（
ｆ）を＠Ｏ”へ復し、つぎのクロックパルス（１）の立
上シによ１ＦＦｃ４３ｔはリセットし、出力（ｇ）を＠
０＃とするが、出力□□□）はＦＦＣ４３２のクロック
端子ＣＫへ与えられており、出力値）が“Ｏ＃から“１
＃へ転じたときに、ＦＦＣ４３２はデータ端子りへ与え
られている出力（ｅ）の“１″によりセットされ、時点
ｔｅ以降においてＦＦＣ４３２の出力（ｈ）が＠１″を
維持し、これが制御信号ＳｃとしてにΦゲート４４およ
びインバータ４５へ送出される。

したがって、第５図（４）およびの）のとおシ、受信し
た優先度よシも自己の優先度が高いとの判断がなされ、
これに応じて切替器ＳＷの制御が行なわれる。

第１図は、上述の特願昭５９−２６０８００号による手
法へ本方式を適用した場合の各ＳＴＡ間における信号の
送受信状況を示すタイミングチャートであシ、まず、す
でに送信権を有するＳＴＡ　−ＣＥＡが更に送信権の占
有を要求するため、送信ＳＫよシ送便槽の要求を示す要
求信号ＣＴムへ自己の優先度■を付加して送信すると、
これがＳＴＡ　−ｃＥｅ　において受信Ｒによシ受信さ
れるが、前述の動作によシ自己の高い優先度■の判断が
なされ、これが付加されてほぼ１ビツトの遅延によシ要
求信号ＣＴＢとして送信される。

この送信は、ＳＴＡ　＠ＣＥｃ　Ｉｃよシ受信されるが
、ここにおいても自己の高い優先度Ｖの判断によシ、こ
れが付加されてほぼ１ビツトの遅延によシ要求償号ｃ’
ｒｏとして送信され、ＳＴＡ　−ＣＥＤ　Ｉｃおいては
、これがそのまま＃１ぼ１ビツトの遅延によ多中継され
て送信され、ＳＴＡ　ａ　ＣＥＡにおいて受信される。

すると、ＳＴＡ　−ＣＥＡは、自己の送信した要求信号
ＣＴム（ｍ）が受信されないため、今まで占有した送信
権を放棄すべきものと判断し、受信した要求信号ＣＴ（
１（Ｖ）を一旦蓄積してから引継指定信号としてｃ’ｒ
ｃ（ｖ）と異なるＣＴａ’（Ｖ）を送信するものとなシ
、これが１４次に中継されてＳＴＡ　−ＣＥａ　Ｋよシ
受信されると、ＳＴＡ　−ＣＥａは、これを更に送信す
ると共に、送信権を取得したものと判断し、確認信号と
して有効化信号ＯＫを送信のうえ、これがＩＡ次に中継
されて一巡し、自己において受信できれば、他のＳＴＡ
　−ＣＥＡ、　ＣＥＢ　、　ＣＨＤにおいてもＳ’ｒＡ
　−ｃｇｃ　が送信権を取得した旨の確認を行なったも
のと判断し、送信状態に入るものとなっている。

なお、ＳＴＡ　−ＣＩＡは、要求信号ＣＴｃ’　（Ｖ）
の再受信後に有効化信号ＯＫを受信するのに応じて送信
権を放棄すると共に、要求信号ＣＴａ’（Ｖ）の再中継
を行なわない一方、ＳＴＡ・ＣＥａ　＋　ＣＥＤにおい
ては、有効化信号ＯＫの受信に応じＳＴＡ　＠ｃＥｃが
送信権を取得したことの確認を後述のとおシ行なう。

したがって、はぼ１ビツトの遅延のみによシ受信信号の
中継送信がなされ、中継に要する時間が大幅に短縮され
ると共に、送信権要求信号の中継および自己の送信権要
求信号への切替送信に要する時間も同様となり、全般的
な伝送速度が向上し、各種データの伝送および制御応答
性の高速化が実現する。

また、要求信号、引継指定信号および確認信号の一巡に
よシ、送信権の引継ぎが確実になされ、引継ぎ所要時間
が短縮される。

ただし、要求信号および引継指定信号としては、いわゆ
る７リートークンおよびビジトークン等を用いてもよく
、有効化信号ＯＫは、本来、全ＳＴＡにおいて受信すべ
きグローバル信号（以下、ＧＬＳ）を有効とするための
ものであシ、これを確認信号として用いず、別途の信号
を確認信号として用いても同様である。

なお、確認信号の送受信を省略してもよく、この場合は
、引継信号の送受信に応じてＳＴＡ　−ＣＥＡが送信権
を放棄すると共に、各ＥＴＡ　”　ＣＥＢ　、　ＣＥＤ
が送信権をＣＴＡφＣＥｃにおいて取得した旨の確認を
行なうものとすればよい。

第７図は、ＣＰＵ２１　Ｋよる制御状況の全般的なフロ
ーチャートであシ、ＲＯＭ２３中の命令に応じ、必要と
するデータをＲＡＭ２２に対してアクセスしながら実行
するものとなっている。

す々わち、′イニシャライズ〃１０１によシ、各ＳＴＡ
　−ＣＥＡ　−ＣＥＤが送信権を有する１次側または送
信権を有しない２次側となるかの判断がなされ、これの
結果に応じて１１次側？’１０２の決定が行なわれると
共に、必要とする各部のクリアが行なわれる。

なお、ステップ１０１は、電源投入または電源の停電回
復等に応じてなされ、１１次側？Ｉの判断は、例えば、
ＳＴＡ　−ＣＥＡ　−ｗ　ＣＥＤのアドレス番号に応じ
て各個に定めた待機時間を設け、この間に信号が受信さ
れなければ自己に送信権あシと判断し、他からの信号が
受信されれば送信権なしと判断する。

ステップ１０２がＹ（ＹＥＳ）となれば、プリセット信
号は泪を”０″として切替器ＳＷを制御し１送信モード
設定＃１１１を行なってから、自己の保有する送信デー
タ中、最も優先度の高いものを選択し、この優先度を示
すコードを付加した要求信号を１自己ＣＴ送信１１２１
によシ送信し、これが全伝送路を介して受信されるか否
かを同信号’　ＣＴ受信？’１２２によシ監視し、これ
がＮ　（ＮＯ）、かつ、ＣＰＵ２１中のタイマーによる
一定時間１Ｔ旧経過’１１１２３がＮの間はステップ１
２２以降を反復のうえ、タイマーのタイムアツプによシ
ステップ１２３がＹとなれば、ＣＰＵ２１　中のカウン
タによシ設定した最大反復送信回数ＭＫ達するまでは１
送信回数＝Ｍ？’１２４のＮを介し、ステップ１２１以
降を反復し、ステップ１２４がＹとなるのに応じ、１異
常処理１１２５へ移行し、警報送出およびこれの表示等
を行なう。

ステップ１２３　、１２４がＮの間にステップ１２２が
Ｙとなれば、これが自己の送信したものか否かを１自己
ＣＴ？’１３１によシ判断し、これがＮの場合は、自己
以外からの要求信号ＣＴの受信であシ、ＲＡＭ２２中の
一部を用いたバッファメモＩＪ　ＢＦＭへ％ＢＦＭ４−
ＣＴ’　１３２によシ、受信した要求信号を格納して一
旦蓄積し、この内容を１受信ＣＴ転送１１３３によシ引
継指定信号ＣＴ’として送信し、クリア信号ＣＬＲｉプ
θ′として１受信モード設定１１３４を行なってから、
確認信号としての有効化信号’　ＯＫ受信？’１３５が
Ｙとなれば、送信権を放棄して後述の１受信モード設定
１１８３へ移行するのに対し、ステップ１３５がＮの間
は、ステップ１２３゜１２４と同じく一部時間’ＴＦＩ
Ｉ経過？’１３６を監視し、これがＹと々るのに応じス
テップ１１１と同じく１送信モード設定〃１３７を行な
い１送信回数＝Ｍ？’１３８を介してステップ１３３以
降を反復し、ステップ１３６がＹとなるのにしたがい、
ステップ１２１へ戻る。

また、ステップ１３１がＹとなれば、自己が送信権を取
得したものとなるため、確認信号として有効化信号％Ｏ
Ｋ送信１１４１を行ない、ステップ１２２〜１２４と同
じく、同信号％　ＯＫ受信？’１４２がＮの間は、一定
時間’ＴＲＩ経過？’１４３のＹおよびへ送信回数＝Ｍ
？’１４４のＮを介し、ステップ１４１以降を反復のう
え、ステップ１４４がＹとなるのにしたがいステップ１
２５へ移行する。

ステップ１４４がＮの間にステップ１４２がＹとなれば
、新らたに送信データが発生した場合、これの優先度が
ステップ１２１によシ送信した優先度よシも高いか否か
をチェックするため、１発生優先度〉送信法優先度？’
１５１の判断、および、同一優先度のデータを連続的に
送信する目的上、他の送信すべきデータ中の高段優先度
とステップ１２１によシ送信した優先度との対比によシ
、１他の最高優先度＝送信法優先度？’１５２の判断を
行ない、ステップ１５２がＮのときはステップ１２１以
降を反復して他のＳＴＡにも送信権取得の機会を与える
一方、ステップ１５１のＹに応じてもステップ１２１以
降を反復し、前回よシも高い髪先度の送信データがある
ととを他のＳＴＡへ報知する。

ステップ１５１がＮ１かつ、ステップ１５２がＹのとき
は、′データ送信処理１１５３を行ない、ステップ１５
１以降を反復し、ステップ１３１がＮとなるまでは、自
己の送信データを濠先度の高いものから順次に送信する
が、他のＳＴＡからよシ高い優先度の要求信号ＣＴが送
信され、ステップ１３１がＮとなシ、かつ、ステップ１
３４がＹとなれば、後に述べる１受信モード設定１１８
３へ移行する。

以上に対し、ステップ１０２がＮのときは、クリア信号
ＣＬＲを１０ｍとして切替器ＳＷを制御し、１受信屯−
ド設定１１６１を行なってから、自己に１送信データあ
ｌ’１８２をチェックし、これがＹであれば、第５図（
Ａ）Ｋ示す自己の優先度コード５４以降をＰＳＣ３７へ
与え’　ｐｓｃヘデータセット１１６３を行ない、他の
ＳＴＡからの要求信号’　ＣＴ受信？’１７１がＹとな
るのに応じ、第５図俤）のとおシ、クリア信号１賀１＝
“１”１１７２を行ない、ＦＦＣ４３＊の出力Ｑおよび
ＯＲゲート４２の出力に応じて自己の優先度コード５４
以降が送信されたか否かを監視し、１自己優先度く受信
優先度？１１８１を判断のうえ、これがＮのときは自己
の送信優先度が他の送信優先度よシも高く、自己に送信
権ｓｂと判断するが、ステップ１８１のＹＩＣ応じては
自己に送信権が与えられないものと押断し、ステップ１
６１と同じく１受信モード設定１１８３を行ない、′受
信データ処理１１８４および１監祝処理１１８５を行な
った後、ステップ１６２以降を反復する。

なお、ステップ１８１がＹの場合は、受信した要求信号
ＣＴが第４図のＦＦＣｌ　１　、にΦゲート４１および
ＯＲゲート４２を介し、はぼ１ビット分の遅延を受ける
のみＫよシ、そのまま中継されて送信される。

一方、ステップ１８１がＮであれば、クリア信号％苺１
＝１０”’１９１によシＦＦＣ４３ｔ　、４３ｇのリセ
ットを行なってから％ＣＴ’受信？＃１９２を監視し、
これのＹＫ応じて受信した要求信号がステップ１７２乃
至１８１の間において送信した自己の要求信号に応する
１自己ＣＴ’？　’　１９３を判断し、これがＹであれ
は送信権を取得できた場合であシ、嘔送信モード設定１
１９６をステップ１１１と同じく行なってから、ステッ
プ１４１へ移行するのに対し、ステップ１９３がＮのと
きは送信権の取得が不可能なため、ステップ１３２と同
様に％ＢＦＭ＋−ＣＴ”　１９４を行なってから、ステ
ップ１８３へ移行する。

また、ステップ１１１２がＮ０間は、ステップ１２３と
同様Ｋ　ＴＲｓ　＜＜　ＴＨ２として定めた所定時間％
ＴＲＹ経過？＃１９５を監視し、これがＮの間はステッ
プ１９２以降を反復のうえ、これのＹＫしたがいステッ
プ１２５へ移行する。

第８図は、ステップ１５３の詳細を示すフローチャート
であシ、′送信データはＧＬＳ　？　’　２０１を判断
し、これがＮであれば１データ送信’　２０２のみを行
なうが、ステップ２０１がＹのときは％ＧＬＳ送信１２
１１を行なったうえ、これが全伝送路を介して受信され
るか否かを１送信ＧＬＳ受信１２１２によって監視し、
これがＮの間は、ステップ１２３゜°１２４と同じく一
部時間’ＴＲＩ経過？’２１３のＹおよび１送信回数＝
Ｍ？’２１４のＮを介してステップ２１１以降を反復し
、ステップ２１４がＹとなるのに応じてステップ１２５
と同じく１異常処理Ｉ２１５を行なう。

ステップ２１４がＮの間にステップ２１２がＹとなれば
、ステップ１４１〜１４４と同じく、有効化信号’　Ｏ
Ｋ送侶Ｉ２２１、および、同信号’　ＯＫ受信？Ｉ２２
２のＮを介する一部時間％　ＴＲ１経過Ｔｌ２２３の判
別、これのＹに応する亀送信回数＝Ｍ？＃２２４ＯＮを
介するステップ２２１以降の反復を行ない、ステップ２
２４がＹとなるのにしたがいステップ２１５へ移行する
一方、ステップ２２４がＮの間にＯＫ倍信号受信できれ
ばステップ２２２がＹとなる。

第９図は、ステップ１８４の詳細を示すフローチャート
であシ、′受信データあシ？＃３００のＹに応じて１受
信データはＧＬＳ　？　’　３０１を判断し、これがＮ
であればＧＬＳ用の％ＢＦＭ←クリアｌ３０２を行なっ
てから、受信データへ付加された宛先のアドレスコード
に基づき１自己宛？’３０３をチェックし、これのＹに
応じて１内容解読ｌ３０４を行なう。

また、ステップ３０１がＹのときは、内容が有効化信号
’ＯＫ？’３１１を判断し、これの結果がＮであれば％
ＢＦＭ４−ＧＬＳ　’　３１２によりバックアメモリＢ
ＦＭへＧＬＳを格納し、第７図のステップ１６２以降の
反復によシ、ステップ３００および３０１のＹを介して
ステップ３１１がＹとなるのに応じ、％ＩＩＦＭ内容あ
、９　？　Ｉ　３２１をチェックし、これのＹＫしたが
い’　ＢＦＭの内容読み出し１３２２を行ない、ステッ
プ３０４へ移行する。

第１０図は、ステップ１８５の詳細を示すフローチャー
トでｓｂ、ＲＡＭ２２中へ下表の主テーブルおよび副テ
ーブルが特定のエリアとして設けられ、これらが用いら
れるものとなっている。

す々わち、主テーブル（以下、ＭＴ）および副テーブル
（以下、ＳＴ）は、各ＳＴＡ　−ＣＥＡ−ＣＥＤと対応
するものとなっておシ、一定の監視期間中に各ＳＴＡの
動作状況を正常と判別すればＯ印によシ示すコード、同
様に異常と判別すればＸ印によシ示すコードが各々対応
して格納され、これによって登録が行なわれるものとな
っている。

第　２　灰ＭＴ　　　　　　　　　　　　　　　　　　ＳＴなお、
第１表のＭＴは、前回の監視期間中における判断結果が
そのまま登録されておシ、第３表のＭＴが次回の監視期
間において第１表のＭＴとして用いられる。

第１０図においては、嘔電源ＯＮ？”４０１　を判断し
、これがＹであれば’ＭＴへ全×登録Ｉ４０２によシイ
ニシャライズを行ない、一定の監視期間を規正するため
にＣＰＵ２１中へ設けた１タイマ−スタートＩ４１１を
行なってから、第１表のとおり’　ＳＴへ全×登録Ｉ４
１２を行彦い、ステップ３０４の結果に応じていずれか
のＳＴＡ％ＣＥ１が送信イ】取得？＃４２１を判別し、
これがＹとなれば、気ＭＴのＣＥｉ　＝Ｘ　？　’　４
２２をチェックのうえ、これがＹのときは、’　ＭＴ　
−ＳＴのＣＥｉへ○登録Ｉ４３１を行ない、例えばＣＥ
ｉ＝ＣＩＡでは、第２表の状態とし、’　ＣＥｉの回復
報知Ｉ４３２によシ、ＳＴＡ・ＣＥｉが異常から正常へ
回復した旨を光示すると共に、通信の相手として選定で
きる旨をＲＡＭ２２中へ格納する等の処理を行なう。

また、ステップ４２２がＮでちれば、’ＳＴのＣＥｉへ
×登録Ｉ４３３を行ない、例えばＣＥｉ　＝　ＣＥＢで
は第２表のとおシとし、１タイマー・タイムアツプ？’
４４１がＮの間はステップ４２１以降を反復し、ステッ
プ４４１のＹに応じて１判断処ＩＥＬ”４４２を行なっ
てから、第７図のステップ１６２以降を介して以上の動
作を反復する。

しだがって、例えばＳＴＡ　＊　ＣＥＡ、　ＣＥｃが順
次に送信権を取得し、ＳＴＡ　幸ＣＥＢ　、　ＣＥＤが
取得を行なわないときは、第２表の状態となシ、ステッ
プ４４２によシ、第１表に示すとおシ前回の結果を示し
ていたＭＴの内容が最終的に更新され、第３表のものと
なる。

すなわち、ステップ４４２においては、次表の内容が実
行される。

なお、′異常発生報知ｌは、ステップ４３２と同様の表
示、および、通信相手として選定できない旨をＲＡＭ２
２へ格納する等の処理が実行される。

したがって、以上の動作を各ＳＴＡ　−ＣＥＡ−ＣＥＯ
のすべて、！たけ、少くとも複数台が行なえば、第４表
の１×登録１時における対比によυ異常が判断され、こ
れに応じた報知が行なわれると共に、ステップ４３２に
よシ正常への回復も報知され、これらが各々のＳＴＡに
おいてなされるため、いずれかのＳＴＡが監視機能を失
っても、全般的な監視機能は失なわれず、全システムと
しての信頼性が向上する。

ただし、ステップ４３１をＳＴのみのものとし、ＭＴの
○登録をステップ４４２へ含めても同等の結果が得られ
る。

以上のとおシ、ループ状接続の各ＳＴＡ間において、各
信号の中継および優先権要求信号の切替送信に要する時
間が大幅に短縮され、全般的な伝送速度が向上すると共
に、必要最低限の信号送受信により送信権の引継ぎおよ
び取得状況の確認が確実に行なわれ、かつ、各ＳＴＡの
動作状況監視も正確に行なわれるため、データ伝送およ
び制御の高応答性ならびに高信頼性が実現する。

ただし、遅延素子としては、ＦＦＣ１１を用いるとき波
形整形作用も呈し好適であるが、他の素子または回路を
用いてもよく、実用上支障のない範凹であれば遅延時間
を１ピツトよシ大または小としても同様であシ、第４図
の構成は条件にしたがった選定が任意であると共に、第
５図囚においては、優先度コード５４以外を各ビットの
順位を反転のうえ送信してもよい。

また、優先度は、各送信データ毎に重要度を示すコード
を付与するものとすればよく、とれの等級は（Ｉ）〜（
ｖ）のみならず、条件に応じて定めればよく、データ信
号の宛先アドレスコードによ）、送信権を有するＳＴＡ
以外のすべてが同時に指定されたときは、指定された各
ＳＴＡが受信モードを維持するものとしてもよい等、種
々の変形が自在である。

このほか、確認信号としての有効化信号ＯＫを省略する
場合は、これに関する第７図乃至第１０図の各ステップ
に代え、引継信号としての要求信号ＣＴを用いればよい
。

〔発明の効果〕

以上の説明により明らかなとおシ本発明によれプ、ルー
プ状接続の各ＳＴＡ間において、申付および優先権要求
信号の切替送信に要する時間が大幅に短縮され、全般的
な伝送速度が向上すると共に、必要最低限の信号送受信
により、送信権の放棄ならびに取得、この状況の確認が
なされ、データ伝送の高速化および制御状況の高応答性
が得られ、かつ、全般的な高信頼性が実現し、各種のデ
ータ伝送および制御において顕著な効果を呈する。

【図面の簡単な説明】

図は本発明の実施例を示し、第１図は各ＳＴＡ間におけ
る信号の送受信状況を示すタイミングチャート、第２図
は全体の構成を示すブロック図、第３図はＳＴＡの構成
を示すブロック図、第４図はＳ７人の具体的構成を示す
ブロック図、第５図（４）は送信権要求信号の構成を示
す図、第５図ω）および（Ｃ）はクリア信号、制御信号
、プリセット信号の変化状況を示すタイミングチャート
、第６図は第４図の各部における信号の状況を示すタイ
ミングチャート、第７図は全般的なフローチャート、第
８図乃至第”１０図は第７図の下位ルーチンを示すフロ
ーチャートである。２１〜２．．２Ｒ，２Ｓ・・・・伝送路、１１，４３１
゜４３２・・・・ＦＦＣ（フリップフロップ回路）、２
ｌ−−−−ＣＰＵ（プロセッサ）、２２Φ・・・ＲＡＭ
（可変メモリ）、２３・・・・ＲＯＭ　（固定メモリ）
、３１・・・・ｓｐｃ　（直並列変換器）、３７・・・
・ｐｓｃ　（並直列変換器）、４０・・・・ＳＳＣ（送
出回路）、４１，４４．４８・・・・にΦゲート、４２
φ−・・ＯＲゲート、４５・−・・インバータ、４６・
・・・遅延回路、４７・・・・ＥＸＯＲ（排他的論理和
）ゲート、５３・・・・送信権要求コード、５４・・・
・優先度コード、ＣＥＡ−ＣＥＤ・・・・ＳＴＡ　（通
信装置）、ｓＲ・・・・受信信号、Ｓｓ　　φ・・φ送
信信号、ＳＯ・・・・送信出力、ＲＩ−・番・受信入力
、ＳＷ・・・・切替器、ＣＴ・・・・送信権要求信号。

Claims

【特許請求の範囲】

ループ状に接続された複数の通信装置からなり、一方の
伝送路から受信した信号を他方の伝送路へ中継して送信
し、かつ、送信権を要求する通信装置が送信権要求信号
へ前記送信権の優先度を示すコードを付加して送信する
方式において、前記受信した信号を少くともほぼ１ビッ
ト分の時間遅延して送信すると共に自己が前記送信権を
要求する際には受信した優先度コードと自己の優先度コ
ードとを比較し該自己の優先度が高いとき前記受信した
優先度コードに代えて自己の優先度コードを送信する回
路を前記各通信装置毎に設け、すでに送信権を有する通
信装置は受信した前記送信権要求信号が自己のものと異
なるとき該送信権要求信号に応じつぎに送信権を取得す
る通信装置を示す引継指定信号を送信し、かつ、該引継
指定信号の送信後に送信権を放棄し、他の各通信装置に
おいては前記引継指定信号を中継して送信すると共に前
記つぎに送信権を取得する通信装置を確認し、該つぎに
送信権を取得する通信装置では前記引継指定信号の受信
にしたがい送信権の取得を行なうことを特徴とする送信
権引継方式。