JP4730678B2

JP4730678B2 - 光起電力素子の製造方法

Info

Publication number: JP4730678B2
Application number: JP2000103540A
Authority: JP
Inventors: 達二佐野; 久雄師岡; 和夫西
Original assignee: Semiconductor Energy Laboratory Co Ltd; TDK Corp
Current assignee: Semiconductor Energy Laboratory Co Ltd; TDK Corp
Priority date: 2000-04-05
Filing date: 2000-04-05
Publication date: 2011-07-20
Anticipated expiration: 2020-04-05
Also published as: JP2001291883A

Description

【０００１】
【発明の属する技術分野】
本発明は、光起電力素子の製造方法に関し、さらに詳しくは太陽電池などを構成する半導体素子として好適に用いることのできる光起電力素子の製造方法に関する。
【０００２】
【従来の技術】
気相法を用いた薄膜太陽電池は低コスト太陽電池として期待されさまざまな研究がなされている。そして、この薄膜太陽電池には、透明基板上に透明導電膜と、第１の導電型半導体層と、真性層と、第２の導電型半導体層とが順次積層されてなる光起電力素子が用いられていた。
【０００３】
図１は、このような光起電力素子の従来例を示す図である。
図１に示す光起電力素子１０は、透明基板１上に透明導電膜２、Ｐ型半導体層３、真性層４、Ｎ型半導体層５、及び背面電極６が順次積層されることによって構成されている。
【０００４】
透明基板１は、通常、ガラス、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリエチレンテレフタレート（ＰＥＴ）などの樹脂フィルムが使用されている。
透明導電膜２は、酸化スズ、ＩＴＯ、ＺｎＯなどからなり、スパッタリングや焼成などによって厚さ約１μｍ以下に形成する。
Ｐ型半導体層３、真性層４、及びＮ型半導体層５は、プラズマＣＶＤ法などにより、厚さ約１μｍ以下に形成する。これら半導体層はシリコン半導体材料を母材とし、Ｐ型半導体層においては、ボロンなどがドーパントとして用いられ、Ｎ型半導体層においては、リンなどがドーパントとして用いられている。
背面電極６は、アルミニウム、銀、チタンなどの金属からスパッタリング法及び蒸着法などによって厚さ約１００μｍ以下に形成する。
【０００５】
【発明が解決しようとする課題】
しかしながら、図１に示す光起電力素子１０は、透明導電膜上に光起電力素子を形成してなるものであり、金属電極上に光起電力素子を形成してなる光起電力素子と比較して、開放端電圧（Ｖ_ＯＣ）が低くなってしまう場合があった。
【０００６】
本発明は、基板と、透明導電膜と、第１の導電型半導体と、真性層と、第１の導電型と異なる導電型の第２の導電型半導体とを具える光起電力素子の製造方法において、前記開放端電圧の低下を抑制することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成すべく、本発明は、基板上に透明導電膜を形成する工程と、前記透明導電膜上にアモルファス状態の中間層を形成する工程と、前記中間層の表面を水素含有還元性雰囲気中においてプラズマ処理する工程と、前記中間層上に微結晶状態である第１の導電型半導体層、真性層、及び前記第１の導電型半導体層と導電型の異なる第２の導電型半導体層とを順次形成する工程と、を含むことを特徴とする、光起電力素子の製造方法に関する。
【０００８】
本発明者らは、図１に示すように、透明導電膜上に半導体層を形成してなる光起電力素子からなる太陽電池の開放端電圧が、金属電極上に半導体層を形成してなる光起電力素子からなる太陽電池の開放端電圧と比較して低くなる原因を探るべく鋭意検討を行った。
その結果、本発明者らは以下の事実を推定するに至った。
【０００９】
Ｓｐｅａｒらによって半ば偶然に水素を含むアモルファスシリコンがリンやボロンの微量添加による構造敏感性を持つことが発見され、種々の特性の半導体が得られることが見出された。それ以来、シリコン半導体を製造するに際しては、シランなどの原料ガスと水素ガスとを用いたプラズマＣＶＤが主として用いられるようになってきている。さらには、成膜雰囲気中にアモルファス薄膜を形成するために必要とされるよりも多量の水素を供給することによって微結晶化したシリコン半導体を形成することも行われている。
【００１０】
このような水素ガスを用いた半導体形成においては、比較的多量の水素を供給し、この水素をプラズマ化してなる水素プラズマによりシラン（ＳｉＨ _４）などの原料ガスを分解し、堆積していく必要がある。このため、水素プラズマ中の水素ラジカルが主に酸化物からなる透明導電膜が還元され、これによって、酸化物中のインジウムや亜鉛などの金属元素が金属状態で析出する。そして、この析出した金属元素が透明導電膜とＰ型半導体層との間に介在することによって、これらの界面状態が劣化し、上記開放端電圧に悪影響を及ぼしているものと推定した。
【００１１】
この推定原因に基づき、本発明者らは、透明導電膜として耐プラズマ性の高い酸化亜鉛を主成分とする酸化物を用いたり、比抵抗の小さい透明導電膜を耐プラズマ性の高い透明導電膜で覆うという手段を試みた。例えば、酸化亜鉛は酸化スズやＩＴＯに比べ、電導度は低いが比較的還元雰囲気の影響を受け難く、透明導電膜の還元防止策として酸化スズやＩＴＯの成膜後、酸化亜鉛を薄く成膜し、その後半導体を成膜するという手段を試みた。
【００１２】
しかし、このような方法では透明導電膜の還元を十分に押さえることはできなかった。そして、特に、高温でのスパッタリングは装置が高価になるため酸化亜鉛のスパッタリングは常温で行われ、それゆえ酸化亜鉛はアモルファス状態であることから、結晶化した酸化亜鉛より、さらに還元に対して弱くなっていた。
さらに、基板としては可撓性フィルムが量産性に優れているが、高分子フィルムは一般的に加熱に弱く、透光性導電膜は低温で成膜する必要がある。この点からも、透明導電膜は通常アモルファス状態として形成される。
【００１３】
さらに、本発明者らは、透明導電膜の還元を防止すべく、シリコンなどからなる半導体を成膜するときに多量の水素を使わずに、アルゴンなどの不活性ガスを用いたプラズマで成膜することも検討した。しかしながら、この場合においても、低い開放端電圧しか得ることができなかった。理由は明確でないが、この透明導電膜上に形成されるＰ型半導体層中のダングリングボンドが増加するためと考えられる。
【００１４】
そこで、本発明者らは、光起電力素子における半導体層の形成方法ではなく、光起電力素子自体の層構成を操作することに着目した。
そして、驚くべくことに、本発明にしたがって透明導電膜とＰ型半導体層との間に、水素濃度が１５体積％以下の雰囲気中において形成した中間層を、前記透明導電膜を覆うように設けることにより、開放端電圧の劣化が防止できることを見出した。すなわち、上記中間層を設けることにより、透明導電膜の還元が防止されたものと考えられる。
【００１５】
【発明の実施の形態】
以下、本発明を、図面と関連させながら発明の実施の形態に基づいて詳細に説明する。
図２は、本発明の光起電力素子の一例を示す図である。
図２に示す光起電力素子２０は、透明基板１１上に、第１の透明導電膜１２−１、第２の透明導電膜１２−２、Ｐ型半導体層１３、真性層１４、Ｎ型半導体層１５、及び背面電極１６がこの順に積層されている。そして、第２の透明導電膜１２−２とＰ型半導体層１３との間には、中間層１７が第１及び第２の透明導電膜１２−１及び１２−２を覆うようにして形成されている。
【００１６】
中間層１７は、前述したように水素濃度１５体積％以下で形成することが必要であり、好ましくは６体積％以下で形成する。これによって、中間層１７の下側に位置する第１及び第２の透明導電膜１２−１及び１２−２の還元が防止されると推定され、開放端電圧を向上させることができる。したがって、透明導電膜と背面電極とを入れ替えてなる構成の光起電力素子と同等の開放端電圧を具えることができる。
【００１７】
また、本発明における中間層の形成に際しては、水素の存在を全く排除するものではない。したがって、少なくとも１体積％、好ましくは２体積％の水素を含むこともできる。
【００１８】
中間層１７は、このような水素濃度雰囲気中において、好ましくはＣＶＤ法を用いて形成する。ＣＶＤ法のなかでも良好な特性の膜を容易に得ることができるという理由から、特にプラズマＣＶＤ法を用いることが好ましい。
【００１９】
中間層１７は、プラズマＣＶＤ法などによって形成し、そのままの状態で使用することもできるが、好ましくはその表面１７Ａを水素含有還元性雰囲気中においてプラズマ処理することが好ましい。これによって、たとえ中間層１７がアモルファスであっても、その上に形成されるＰ型半導体層１３を微結晶化することができ、光起電力素子２０の短絡電流（Ｉ_ＳＣ）を向上させることができる。
【００２０】
上記水素還元性雰囲気は、好ましくは５０〜１００体積％の水素を含有し、さらに好ましくは８０〜１００体積％の水素を含有する。そして、好ましくは１．３３３〜１３３３Ｐａの圧力下において、好ましくは３０〜６００ｍＷ／ｃｍ^３の電力を投入してプラズマを発生させ、このプラズマにより中間層１７を処理する。なお、前記電力は、例えば、１３．５６ＭＨｚの高周波として投入する。
【００２１】
Ｐ型半導体層１３、真性層１４、及びＮ型半導体層１５は、これら半導体層中に水素を含有させ、微結晶化させて短絡電流を増大させるなどの目的で、好ましくは水素濃度が７０〜９９．８体積％の雰囲気中において形成する。実際の作製においては、プラズマＣＶＤ法などの公知の成膜技術を用いることができる。
【００２２】
また、上記半導体層を構成する半導体材料は特には限定されないが、安価であるという理由からシリコンを用いることが好ましい。そして、Ｐ型半導体層１３は、シリコン中にボロンなどをドーパントとして添加する。また、Ｎ型半導体１５は、シリコン中にリンなどをドーパントとして添加する。
【００２３】
中間層１７を構成する材料は特に限定されないが、少なくとも上記半導体層のいずれか一つの半導体層と同じ材料から構成されることが好ましい。これによって、光起電力素子２０の製造工程を全体として簡略化できる。上述のように、統べての半導体層をシリコン半導体材料から形成する場合、中間層１７もシリコン半導体材料から構成する。
【００２４】
そして、中間層１７をシリコン半導体材料から形成する場合、中簡層１７の厚さは、０．５〜１５ｎｍであることが好ましく、さらには１〜８ｎｍであることが好ましい。中間層１７の厚さが０．５ｎｍより小さいと本発明の効果を十分に発揮できない場合がある。また、中間層１７の厚さが１５ｎｍよりも大きいと、光起電力素子２０の直列抵抗が増大して素子を流れる電流値が減少してしまう場合がある。
【００２５】
透明基板１１は、本発明の目的を達成することができれば特には限定されないが、量産性の観点からガラス転移温度（Ｔｇ）が１５０℃以下の高分子フィルムから構成されることが好ましい。
このような材料としては、上述したような、ＰＥＮ、ＰＥＳ、及びＰＥＴを例示することができる。
【００２６】
また、第１及び第２の透明導電膜１２−１及び１２−２は、アモルファス状態であることが好ましい。上述したような材料から透明基板１１を構成すると、これら材料の耐熱性の問題から、第１及び第２の透明導電膜は、一般にアモルファス状態となる。そして、本発明による中間層１７の効果は、このようなアモルファスの透明導電膜に対してその効果をより発揮することができる。
このようなアモルファス透明導電膜は、透明基板を１００℃以下に保った状態において、この基板上にスパッタリングなど公知の方法で成膜することにより容易に得ることができる。
【００２７】
なお、図２に示す光起電力素子２０においては、透明導電膜を第１及び第２の透明導電膜から構成しているが、これに限定されるものではない。通常のように、単一の透明導電膜から構成することもできる。
しかしながら、図２に示すように透明導電膜を２層化し、基板側の第１の透明導電膜１２−１を電導度の高いＩＴＯや酸化スズから構成し、中間層側の第２の透明導電膜１２−２を耐プラズマ性の高い酸化亜鉛などから構成することにより、光起電力素子としての特性を劣化させることなく、開放端電圧をさらに向上させることができる。
【００２８】
背面電極１６は、アルミニウム、銀、チタンなどの金属材料からスパッタリング法や蒸着法など公知の成膜技術を用いて形成することができる。さらには、これら金属材料からなる金属ペーストをスクリーン印刷などによって塗布することによっても形成することができる。
【００２９】
また、上述したように、Ｐ型半導体１３などの各半導体層や中間層１７をシリコン半導体材料から構成する場合、各層中における酸素濃度が８×１０^１８／ｃｍ^３以上、又は炭素濃度が４×１０^１８／ｃｍ^３以上であるか、窒素濃度が８×１０^１７／ｃｍ^３以上である場合において、これら各層を形成する際に第１及び第２の透明導電膜１２−１及び１２−２の少なくとも一方を接地して、グランド電位に落としておく、すなわちアースしておくことが好ましい。
【００３０】
これにより、シリコン半導体材料からなる各層中に、酸素や炭素などの不純物が上記のように多量に存在する場合においても、開放端電圧や曲線因子が劣化しない光起電力素子を提供することができる。
この理由は明確ではないが、透明導電膜に対してアースの有無により半導体層などにおける不純物量への影響はないことから、不純物元素のシリコンネットワーク中での状態に違いが生じているか、プラズマ中でイオン化あるいは励起した不純物元素が成膜面のチャージの程度に影響を与え、これによってダングリングボンドの発生に違いが生じているためではないかと考えられる。
【００３１】
なお、上記不純物は、透明基板として使用する高分子材料中のガスや水分、並びにこの高分子材料からなるシート状の透明基板を半導体層を成膜するに当たって、前記透明基板を支持体に固定する際の接着剤や接着テープに起因するものと考えている。
【００３２】
【実施例】
以下、本発明を実施例に基づいて具体的に説明する。
（実施例１）
透明基板としてＰＥＮフィルムを用いた。このＰＥＮフィルム上に、ＤＣマグネトロンスパッタ装置を用いて、ＩＴＯをＡｒ圧０．４Ｐａ、酸素圧０．０８Ｐａ、投入電力０．３Ｗ／ｃｍ^２で、厚さ５０ｎｍに成膜した。なお、同一条件で成膜したＩＴＯのシート抵抗は１５０Ω／□であった。さらに大気にさらすことなく連続的に、酸化亜鉛をＡｒ圧０．５３Ｐａ、投入電力０．７９Ｗ／ｃｍ^２で、厚さ２５ｎｍに成膜した。同一条件で単独で成膜した酸化亜鉛のシート抵抗は１ｋΩ／□であった。
【００３３】
次に、ＰＥＣＶＤ法で、基板温度１２０℃、Ａｒ／ＳｉＨ_４＝３００ｓｃｃｍ／３ｓｃｃｍ及び圧力５６．６５Ｐａ、投入電力９０ｍＷ／ｃｍ^２の条件で中間層を厚さ４ｎｍに成膜した。
次に、ＰＥＣＶＤ法で、基板温度１２０℃、Ｂ_２Ｈ_６／Ｈ_２／ＳｉＨ_４＝０.０２ｓｃｃｍ／８００ｓｃｃｍ／４ｓｃｃｍ及び圧力２６６．６Ｐａ、投入電力１８０ｍＷ／ｃｍ^２の条件でＰ型半導体層を厚さ６ｎｍに形成した。
次に、ＰＥＣＶＤ法で、基板温度１６０℃、Ｈ_２／ＳｉＨ_４＝５００ｓｃｃｍ／５０ｓｃｃｍ及び圧力１３３．３Ｐａ、投入電力５０ｍＷ／ｃｍ^２の条件で真性層を厚さ６００ｎｍに形成した。
【００３４】
次に、ＰＥＣＶＤ法で、基板温度１６０℃、ＰＨ_３／Ｈ_２／ＳｉＨ_４＝０．０６ｓｃｃｍ／５００ｓｃｃｍ／５ｓｃｃｍ及び圧力１３３．３Ｐａ、投入電力６０ｍＷ／ｃｍ^２の条件でＮ型半導体層を厚さ３０ｎｍに成膜した。
次に、アルミニウムを蒸着法で成膜し背面電極とし、光起電力素子を作製した。
上記の光起電力素子に透明基板側から、蛍光燈で２１０Ｌｘの光を照射しながら、電気特性を測定した。結果を表１に示す。
【００３５】
（実施例２）
中間層を、基板温度１６０℃、Ａｒ／ＳｉＨ_４＝３００ｓｃｃｍ／３ｓｃｃｍ及び圧力２００Ｐａ、投入電力９０ｍＷ／ｃｍ^２の条件で厚さ６ｎｍに形成した以外は実施例１と同じ条件で素子を作製し、同じ条件で電気特性を測定した。結果を表１に示す。
【００３６】
（実施例３）
中間層を、基板温度１４０℃、Ｈ_２／Ａｒ／ＳｉＨ_４＝３０ｓｃｃｍ／３００ｓｃｃｍ／３ｓｃｃｍ及び圧力２００Ｐａ、投入電力９０ｍＷ／ｃｍ^２の条件で厚さ４ｎｍに形成した以外は実施例１と同じ条件で素子を作製し、同じ条件で電気特性を測定した。結果を表１に示す。
【００３７】
（実施例４）
中間層を、基板温度１４０℃、Ｂ_２Ｈ_６／Ｈ_２／Ａｒ／ＳｉＨ_４＝０．０２ｓｃｃｍ／１０ｓｃｃｍ／３００ｓｃｃｍ／３ｓｃｃｍ及び圧力６６．６５Ｐａ、投入電力９０ｍＷ／ｃｍ^２の条件で厚さ７ｎｍに形成した以外は実施例１と同じ条件で素子を作製し、同じ条件で電気特性を測定した。結果を表１に示す。
【００３８】
（実施例５）
中間層を、基板温度１３０℃、Ａｒ／ＳｉＨ_４＝９００ｓｃｃｍ／３ｓｃｃｍ及び圧力６６．６５Ｐａ、投入電力９０ｍＷ／ｃｍ^２の条件で厚さ５ｎｍに形成した以外は実施例１と同じ条件で素子を作製し、同じ条件で電気特性を測定した。結果を表１に示す。
【００３９】
（実施例６）
中間層を、基板温度１３０℃、Ａｒ／ＳｉＨ_４＝３００ｓｃｃｍ／３ｓｃｃｍ及び圧力６６．６５Ｐａ、投入電力４３ｍＷ／ｃｍ^２の条件で厚さ６ｎｍに形成した以外は実施例１と同じ条件で素子を作製し、同じ条件で電気特性を測定した。結果を表１に示す。
【００４０】
（比較例１）
中間層を形成することなく、Ｐ型半導体層を厚さ１０ｎｍに形成した以外は実施例１と同様にして同じ条件で素子を作製し、同じ条件で電気特性を測定した。結果を表１に示す。
【００４１】
（比較例２）
中間層を形成することなく、Ｐ型半導体層を基板温度１４０℃、Ｂ_２Ｈ_６／Ｈ_２／Ａｒ／ＳｉＨ_４＝０．０２ｓｃｃｍ／１０ｓｃｃｍ／３００ｓｃｃｍ／３ｓｃｃｍ及び圧力６６．６５Ｐａ、投入電力９０ｍＷ／ｃｍ^２の条件で厚さ１０ｎｍに形成した以外は実施例１と同じ条件で素子を作製し、同じ条件で電気特性を測定した。結果を表１に示す。
【００４２】
（比較例３）
中間層を、基板温度１６０℃、Ｈ_２／Ａｒ／ＳｉＨ_４＝１００ｓｃｃｍ／３００ｓｃｃｍ／３ｓｃｃｍ及び圧力２００Ｐａ、投入電力９０ｍＷ／ｃｍ^２の条件で厚さ６ｎｍに形成した以外は実施例１と同じ条件で素子を作製し、同じ条件で電気特性を測定した。結果を表１に示す。
【００４３】
（比較例４）
本発明の光起電力素子の結晶性を評価すべく、比較サンプルとして以下のような素子を形成した。
ＰＥＮフィルム上に、Ａｌをターゲットに用いて、ＤＣスパッタ法でＡｒ圧０．５Ｐａ、スパッタ電力６．７Ｗ／ｃｍ^２で厚さ５００ｎｍに成膜し、連続的にＳＵＳ３０４をターゲットにしてＤＣスパッタ法でＡｒ圧０．５Ｐａ、スパッタ電力０．３５Ｗ／ｃｍ^２で５ｎｍの厚みで成膜した。次いで、この上に、実施例１と同じ条件で中間層、Ｐ型半導体層、真性層、及びＮ型半導体層をこの順番で形成した。
【００４４】
【表１】

【００４５】
以上、実施例１〜６並びに比較例１及び２から明らかなように、本発明にしたがって透明導電膜とＰ型半導体層との間に中間層を形成した場合は、光起電力素子における開放端電圧が増大していることが分かる。また、開放端電圧の増大に伴って短絡電流及び曲線因子などの電気特性も増大していることが分かる。
さらに、実施例１〜６並びに比較例３から明らかなように、中間層を形成した場合においても、形成時の水素濃度が本発明の範囲外である場合は、開放端電圧が劣化するとともに、短絡電流及び曲線因子などの電気特性も劣化することが分かる。
【００４６】
次いで、実施例４によって得られた光起電力素子の結晶性を、ラマン分光分析によって調べた。結果を図３及び４に示す。なお、測定はＮ型半導体層側から実施した。
図３及び４から明らかなように、Ｎ型半導体層には２０００ｃｍ^−１付近の水素とシリコンとの結合に起因するピークは存在しない。また、５００ｃｍ^−１付近にはアモルファスシリコンに起因するピークは存在せず、結晶性シリコンに起因するピークのみが存在している。
【００４７】
次いで、比較例４において得られた素子の結晶性を同じくラマン分光分析によって調べた。結果を図５及び６に示す。
図５及び６から明らかなように、２０００ｃｍ^−１付近には水素とシリコンの結合に起因するピークが存在し、また、５００ｃｍ^−１付近にはアモルファスシリコンの結合に起因するピークが主に存在している。したがって、図３及び４と図５及び６との比較から、本発明の光起電力素子におけるＮ型半導体層は、完全に結晶化し、優れた半導体層であることが分かる。
【００４８】
（実施例７）
Ｐ型半導体層を形成する前において、水素ガス１０００ｓｃｃｍ及び圧力６６．６５Ｐａの１００％水素含有還元性雰囲気中に、投入電力６０ｍＷ／ｃｍ^２で１３．５６ＭＨｚの高周波を導入して、水素プラズマをたて、基板温度１２０℃で３分間水素プラズマ処理を行なった以外は、実施例１と同様にして光起電力素子を作製した。また、実施例１と同じ条件で電気特性を測定した。結果を表２に示す。
【００４９】
（実施例８）
Ｐ型半導体層を形成する前において、水素ガス１０００ｓｃｃｍ及び圧力２６６．６Ｐａの１００％水素含有還元性雰囲気中に、投入電力１００ｍＷ／ｃｍ^２で１３．５６ＭＨｚの高周波を導入して、水素プラズマをたて、基板温度１４０℃で６分間水素プラズマ処理を行なった以外は、実施例３と同様にして光起電力素子を作製した。また、実施例１と同じ条件で電気特性を測定した。結果を表２に示す。
【００５０】
【表２】

【００５１】
表１及び表２における、実施例１〜６と実施例７及び８との比較から、本発明の好ましい態様にしたがって、中間層の表面を水素プラズマ処理した場合においては、短絡電流が増加していることが分かる。
【００５２】
（実施例９）
中間層以降を作製する前に、形成した透明導電膜を接地（アース）してグランド電位に落とした以外は、実施例１と同様にして実施した。また、実施例１と同じ条件で電気特性を測定した。結果を表３に示す。
なお、作製した光起電力素子における中間層からＮ型半導体層までの各層中に存在する不純物及びその量をＳＩＭＳによって測定し、平均量をも併せて掲載した。
また、比較のために実施例１において作製した光起電力素子の電気特性及び各層中の平均不純物量についても併せて掲載した。
【００５３】
【表３】

【００５４】
表３から明らかなように、中間層及び各半導体層中の不純物濃度は同一であるにもかかわらず、中間層以降の作製を透明導電膜をアースして形成した実施例９においては、開放端電圧及び曲線因子の電気特性が向上していることが分かる。
【００５５】
以上、具体例を挙げながら発明の実施の形態に即して本発明を説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
例えば、上記においては、第１の導電型半導体層をＰ型、第２の導電型半導体層をＮ型としているが、両者を逆にすることもできる。
【００５６】
【発明の効果】
以上から明らかなように、本発明によれば、背面電極の対向電極を酸化物などからなる透明導電膜から構成した場合においても、かかる対向電極を金属電極から構成した場合と同様の開放端電圧を得ることができる。
【図面の簡単な説明】
【図１】従来の光起電力素子の構成を示す図である。
【図２】本発明の光起電力素子の一例を示す図である。
【図３】本発明の光起電力素子の一例におけるラマン分光分析スペクトルである。
【図４】本発明の光起電力素子の一例におけるラマン分光分析スペクトルである。
【図５】本発明の光起電力素子の一例におけるラマン分光分析スペクトルを評価するための、比較ラマン分光分析スペクトルである。
【図６】本発明の光起電力素子の一例におけるラマン分光分析スペクトルを評価するための、比較ラマン分光分析スペクトルである。
【符号の説明】
１、１１透明基板
２透明導電膜
３、１３Ｐ型半導体層
４、１４真性層
５、１５Ｎ型半導体層
６、１６背面電極
１０、２０光起電力素子
１２−１第１の透明導電膜
１２−２第２の透明導電膜
１７中間層

Claims

高分子フィルムである基板上に透明導電膜を形成する工程と、
前記透明導電膜上にアモルファス状態の中間層を形成する工程と、
前記中間層の表面を水素含有還元性雰囲気中においてプラズマ処理する工程と、
前記中間層上に微結晶状態である第１の導電型半導体層、真性層、及び前記第１の導電型半導体層と導電型の異なる第２の導電型半導体層とを順次形成する工程とを含み、
前記中間層は、成膜ガスとしてアルゴンを用いてプラズマＣＶＤ法で形成したシリコン半導体であり、
前記第１の導電型半導体層は成膜ガスとしてアルゴンを用いないでプラズマＣＶＤ法で形成したシリコン半導体であり、
前記中間層、前記第１の導電型半導体層、前記真性層、及び前記第２の導電型半導体層各層中における酸素濃度が８×１０ ^１８／ｃｍ ^３以上であるか、炭素濃度が４×１０ ^１８／ｃｍ ^３以上であるか、または、窒素濃度が８×１０ ^１７／ｃｍ ^３以上である場合において、前記中間層、前記第１の導電型半導体層、前記真性層、及び前記第２の導電型半導体層の形成は、前記透明電極層をアースした状態において行うことを特徴とする、光起電力素子の製造方法。
前記中間層はドーパントを含まないシリコン半導体からなることを特徴とする、請求項１に記載の光起電力素子の製造方法。
前記透明導電膜はアモルファス状態であることを特徴とする、請求項１又は２に記載の光起電力素子の製造方法。
前記中間層は前記透明導電膜を覆うようにして形成することを特徴とする請求項１〜３のいずれか一に記載の光起電力素子の製造方法。