JP4680752B2 - 白金薄膜の形成方法 - Google Patents

白金薄膜の形成方法 Download PDF

Info

Publication number
JP4680752B2
JP4680752B2 JP2005327115A JP2005327115A JP4680752B2 JP 4680752 B2 JP4680752 B2 JP 4680752B2 JP 2005327115 A JP2005327115 A JP 2005327115A JP 2005327115 A JP2005327115 A JP 2005327115A JP 4680752 B2 JP4680752 B2 JP 4680752B2
Authority
JP
Japan
Prior art keywords
thin film
platinum
platinum thin
plasma
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005327115A
Other languages
English (en)
Other versions
JP2007131924A (ja
Inventor
方省 赤澤
英明 酒井
好人 神
勝 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005327115A priority Critical patent/JP4680752B2/ja
Publication of JP2007131924A publication Critical patent/JP2007131924A/ja
Application granted granted Critical
Publication of JP4680752B2 publication Critical patent/JP4680752B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、金属酸化物薄膜を利用した不揮発メモリ,圧電素子,及び熱電変換素子などの機能デバイスにおいて電極材料として用いられる白金薄膜の形成方法に関する。
金属酸化物には、圧電性,強誘電性,焦電性,金属−絶縁体相転移などの機能を有するものが多く、これらの物性は,圧電素子、強誘電体メモリ、熱電変換素子など数々の機能デバイスに応用されている。また、これらの金属酸化物の機能は、結晶化されている状態で発現される場合が多い。このような特徴を備える金属酸化物は、電圧を印加して素子を駆動し、また、電流や電圧を測定するなどの目的で、電極部材の上に薄膜として形成して用いられている。
ところが、上記金属酸化物は、薄膜を形成した段階ではあまり結晶化されていない場合が多く、前述した上記機能を発現させるために、形成した金属酸化物の薄膜を高温で焼きを入れて結晶化させることが必要である。例えば、不揮発強誘電体メモリの実用的な強誘電体材料として、Pb(Zr,Ti)O3(PZT)、Bi4Ti312(BiT)、SrBi2Ta29(SBT)などが知られている。これらの材料の薄膜は、有機金属化合物分解法,スパッタ法,レーザーアブレーション法,有機金属化合物気相成長法などの成膜手法により形成可能であるが、形成された段階では結晶性を有さないため、強誘電性を有する結晶形態にするためには、高温でアニール(焼き入れ)する必要がある。
従って、これらのような金属酸化物の薄膜が形成される電極部材に対しては、高融点であること、耐酸化性に優れていることなどが要求され、また抵抗が低いことが要求される。これらの条件を唯一満足する電極材料としては、白金があり、実際に白金よりなる電極部材が広く用いられている。白金以外の金属では、結晶化された金属酸化物薄膜形成の過程で、酸素などの雰囲気で加熱されると酸化してしまうため、金属酸化物薄膜を利用した素子には、白金電極は必須の存在となっている。なお、このように利用される白金電極は、必要十分な抵抗値を確保する観点から、通常150〜200mm程度の膜厚に形成されて用いられている。また、白金電極薄膜の形成には、これまでイオンビームスパッタ法やDCマグネトロンスパッタ法が標準的に用いられてきた。
ところで、上記金属酸化物を用いた素子を形成する場合、他の素子と集積して用いるなどの点から、シリコン基板が汎用的に用いられている。ただし、シリコンに接して白金の薄膜を形成すると、シリコンとの間でシリサイドが形成される。また、白金結晶とシリコン結晶との格子不整合により、形成される白金薄膜に格子ひずみの応力が働き、白金薄膜が剥離し、また、白金薄膜にひび割れが入るなどの問題が生じる。このため、一般には、シリコン基板の上に酸化シリコンの層が形成された状態とし、この酸化シリコンの層の上に白金薄膜が形成されるようにしている。例えば、熱酸化法などによりシリコン基板の表面を酸化することで酸化シリコン層が形成可能であり、また、CVD(学的気相成長法)法により、シリコン基板の上に酸化シリコン層が形成可能である。白金と酸化シリコンとは反応しないため、シリサイドが形成されるなどの白金薄膜とシリコンとの界面における問題は、酸化シリコンの層を形成しておくことで解消されるようになる。
しかしながら、白金膜とSiO2の間の密着性は極めて悪い(非特許文献1参照)。たとえ成膜した段階で白金膜が剥離しなくても、この後のプロセスで白金膜の上に金属酸化物薄膜が形成され、またアニールなどが行われると、白金とSiO2の界面で容易に剥離が生じる。この問題の一般的な解決策として、接着層としての役目を果たすチタンあるいは酸化チタン(TiO2)の層を、通常10〜20mm程度の厚さでSiO2上に形成した上に、白金薄膜が形成されるようにしている。
H.N.Al-Shareef, et al., "ELECTROFES FOR FERROELECTRIC THIN FILMES", Integrated Ferroelectrics, Vol.3, pp.321-332, 1993. K.Sreenivas, et al., "Investigation of Pt/Ti bilayer metallization on sillicon for ferroelectric thin film integration", J. Appl. Phys. ,Vol.75, No.1, pp.232-239, 1994. S.H.Kim, et al., "Influence of Pt heterostructure bottom electrodes on SrBi2Ta2O9 thin film properties", Appl. Phys. Lett., Vol.76, No.4, pp.496-498, 2000.
しかしながら、チタンを含む層を用いた場合、前述した結晶化のアニールの際に、白金薄膜の下層にあるTi原子が容易に白金薄膜中を拡散し、白金薄膜と金属酸化物薄膜の界面に析出することが知られている(非特許文献2,3参照)。このように界面に析出したTiは、強く酸素原子と結びつこうとするため、強誘電体薄膜の中に取り込まれるべき酸素原子を奪う。この結果として、強誘電体薄膜の結晶化に要する温度が高くなる。プロセス温度の低温化が重要な課題である材料、とりわけSBTなどにとっては、チタンの存在はプロセスの妨害要因として働くことになる。また強誘電体薄膜と白金電極の間に形成されるTiOx層は、強誘電性を持たない誘電体として振る舞うため、メモリとしての特性に悪影響を与える。
本発明は、以上のような問題点を解消するためになされたものであり、酸化シリコンの上に剥離しにくい状態で白金の薄膜が形成できるようにすることを目的とする。
本発明に係る白金薄膜の形成方法は、基板の上に酸化シリコン層が形成された状態とする第1工程と、不活性ガスからなるプラズマを生成し、白金から構成されたターゲットに負のバイスを印加してプラズマより発生した粒子をターゲットに衝突させてスパッタ現象を起こし、ターゲットを構成する白金を酸化シリコン層の上に堆積することで、白金薄膜が酸化シリコン層の上に形成された状態とする第2工程とを備え、プラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられて酸化シリコン層の表面に照射される電子サイクロトロン共鳴プラズマであるようにしたものである。
上記白金薄膜の形成方法において、第2工程において、基板が300℃に加熱された状態とする。
以上説明したように、本発明によれば、電子サイクロトロン共鳴により生成された電子サイクロトロン共鳴プラズマが照射された状態で、このプラズマによる白金ターゲットのスパッタで、白金薄膜が酸化シリコン層の上に形成された状態とするようにしたので、酸化シリコンの上に剥離しにくい状態で白金の薄膜が形成できるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。図1(a),図1(b),及び図1(c)は、本発明の実施の形態における白金薄膜の形成方法例を説明するための工程図である。まず、図1(a)に示すように、例えば主表面が(100)面とされた単結晶シリコンからなるシリコン基板101を用意し、図1(b)に示すように、シリコン基板101の主表面に酸化シリコン層102が形成された状態とする。例えば、熱酸化法により酸化シリコン層102のが形成可能である。また、CVD(学的気相成長法)により、酸化シリコン層102のが形成可能である。次に、図1(b)に示すように、白金ターゲットを用いたECRスパッタ法により、酸化シリコン層102の上に、膜厚200nm程度の白金薄膜103が形成された状態とする。
以下、白金薄膜103の形成についてより詳細に説明する。白金薄膜103の形成には、図2に例示するECRスパッタ装置を用いればよい。図2は、ECRスパッタ装置の構成例を示す構成図であり、概略的な断面を示している。はじめに、図2に示すECRスパッタ装置について説明すると、まず、処理室201とこれに連通するプラズマ生成室202とを備えている。処理室201は、図示していない真空排気装置(例えばターボ分子ポンプ)に連通し、真空排気装置によりプラズマ生成室202とともに内部が真空排気される。
処理室201には、膜形成対象のシリコン基板101が固定される基板ホルダ204が設けられている。基板ホルダ204は、図示しない回転機構により所望の角度(例えば25°)に傾斜し、かつ回転可能とされている。基板ホルダ204を傾斜して回転させることで、堆積させる材料による膜の面内均一性と段差被覆性とを向上させることが可能となる。また、処理室201内のプラズマ生成室202からのプラズマが導入される開口領域において、開口領域を取り巻くようにリング状の白金からなるターゲット205が備えられている。
ターゲット205は、絶縁体からなる容器205a内に載置され、内側の面が処理室201内に露出している。また、ターゲット205には、マッチングユニット221を介して高周波電源222が接続され、例えば、13.56MHzの高周波が印加可能とされている。ターゲット205が導電性材料の場合、直流を印加するようにしても良い。なお、ターゲット205は、上面から見た状態で、円形状だけでなく、多角形状態であっても良い。
プラズマ生成室202は、真空導波管206に連通し、真空導波管206は、石英窓207を介して導波管208に接続されている。導波管208は、図示していないマイクロ波発生部に連通している。また、プラズマ生成室202の周囲及びプラズマ生成室202の上部には、磁気コイル(磁場形成手段)210が備えられている。これら、マイクロ波発生部、導波管208,石英窓207,真空導波管206により、マイクロ波供給手段が構成されている。なお、導波管208の途中に、モード変換器を設けるようにする構成もある。
図2のECRスパッタ装置の動作例について説明すると、まず、処理室201及びプラズマ生成室202内を真空排気した後、不活性ガス導入部211より不活性ガスであるアルゴンガスを導入し、プラズマ生成室202内を例えば10-5〜10-4Pa程度の圧力にする。この状態で、磁気コイル210よりプラズマ生成室202内に0.0875Tの磁場を発生させた後、導波管208,石英窓207を介してプラズマ生成室202内に2.45GHzのマイクロ波を導入し、電子サイクロトロン共鳴(ECR)プラズマを発生させる。
ECRプラズマは、磁気コイル210からの発散磁場により、基板ホルダ204の方向にプラズマ流を形成する。生成されたECRプラズマのうち、電子は磁気コイル210で形成される発散磁場によりターゲット205の中を貫通してシリコン基板101の側に引き出され、シリコン基板101の表面に照射される。このとき同時に、ECRプラズマ中のプラスイオンが、電子による負電荷を中和するように、すなわち、電界を弱めるようにシリコン基板101側に引き出され、形成されている層の表面に照射される。このように各粒子が照射される間に、プラスイオンの一部は電子と結合して中性粒子となる。また、このようにプラズマが照射されることで、加熱機構による加熱をしなくても、シリコン基板101の温度は、100℃程度に上昇する。
なお、図2の薄膜形成装置では、図示していないマイクロ波発生部より供給されたマイクロ波電力を、導波管208において一旦分岐し、プラズマ生成室202上部の真空導波管206に、プラズマ生成室202の側方から石英窓207を介して結合させている。このようにすることで、石英窓207に対するターゲット205からの飛散粒子の付着が、防げるようになり、ランニングタイムを大幅に改善できるようになる。また、処理対象のシリコン基板101とターゲット205との間にシャッターなどを設け、シリコン基板101に対する原料の到達を制御するようにしてもよい。
白金薄膜103の形成では、図2に示すECRスパッタ法において、まず、プラズマ生成室202内を10-5Pa台の高真空状態に真空排気した後、プラズマ生成室202内に、不活性ガス導入部211より、例えば希ガスであるArガスを流量20sccm程度で導入し、プラズマ生成室202の内部を例えば10-2〜10-3Pa台の圧力に設定する。また、プラズマ生成室202には、磁気コイル210にコイル電流を例えば28Aを供給することで電子サイクロトロン共鳴条件の磁場を与える。例えば、プラズマ生成室202内の磁束密度が87.5mT(テスラ)程度の状態とする。
また、図示していないマイクロ波発生部より、例えば2.45GHzのマイクロ波(例えば500W)を供給し、これを導波管208、石英窓207、真空導波管206を介してプラズマ生成室202の内部に導入し、プラズマ生成室202にArのプラズマが生成された状態とする。なお、sccmは流量の単位あり、0℃・1気圧の流体が1分間に1cm3流れることを示す。
上述したことにより生成されたプラズマは、磁気コイル210の発散磁場によりプラズマ生成室202より処理室201の側に放出される。
これらのようにプラズマが生成されている状態で、プラズマ生成室202の出口に配置されたターゲット205に、高周波電源222より高周波電力(例えば500W)を供給する。このことにより、ターゲット205にAr粒子が衝突してスパッタリング現象が起こり、Pt粒子がターゲット205より飛び出す。この状態とされた後、ターゲット205とシリコン基板101との間の図示しないシャッターを開放すると、ターゲット205より飛び出したPt粒子は、プラズマ生成室202より放出されたプラズマと共にシリコン基板101の表面に到達し、白金の層を形成する。これらの結果、酸化シリコン層102の上に白金薄膜103が形成された状態となる。
上述したように、ECRスパッタ法により形成された白金薄膜103によれば、従来より用いられているイオンビームスパッタ法やDCマグネトロンスパッタ法により形成された白金薄膜に比較して、酸化シリコン層102に対してより高い密着力を備えている。ECRスパッタ法では、酸化シリコン層102にプラズマが照射されるため、酸化シリコン層102に到達する白金のスパッタ粒子の酸化が促進され、数原子層程度の酸化白金(PtOx)遷移層が、酸化シリコン層102と白金薄膜103との間に形成されるものと推察される。このために、酸化シリコン層102に対してより高い密着力の状態で、白金薄膜103が形成されるものと考えられる。
次に、ECRスパッタ法により酸化シリコン層の上に形成される白金薄膜について、より詳細に説明する。まず、前述したように基板加熱を行わずに形成した白金薄膜103(第1試料)のエックス線回折による測定結果について図3に示す。図3に示すように、強い<111>(2θ=39.68°)と<222>(2θ=85.44°)との回折ピークが観察され、白金薄膜103が<111>方向へ優先配向していることがわかる。このことは、表面エネルギーが最も低い白金(111)面が出現するように、結晶が配向されていることに起因している。なお、図4に、<111>回折ピークのロッキングカーブを示す。図4に示すロッキングカーブにおいて、半値幅(FWHM)が、白金薄膜の構造に関しての情報を与える。
次に、前述同様にECRスパッタ法により基板温度条件を300℃として酸化シリコン層の上に形成した白金薄膜(第2試料)及びDCマグネトロンスパッタ法を用いて酸化シリコン層の上に形成した白金薄膜(第3試料)と、白金薄膜103(第1試料)との比較について説明する。なお、第2試料は、ECRスパッタ法による薄膜の形成時に、基板の裏面側より赤外線加熱を行うことで、基板温度条件を300℃とした。また、第3試料の白金薄膜は、膜厚150nmとした。また、各第1試料〜第3試料において、後処理として、膜を形成したのみの状態と、膜を形成した後に、800℃3分間のアニールをした状態と、膜を形成した後に、800℃3時間のアニールをした状態とについて比較した。
まず、各第1試料〜第3試料の、各後処理状態における、<111>回折ピークの2θ角について、以下の表1に示す。従来より、スパッタ法により低温で形成した金属薄膜には、圧縮応力が働くことが知られている。この応力ひずみにより、薄膜の表面垂直方向に結晶が伸びるため、格子面間隔が大きくなり、回折角が小さく観察されるようになる。バルクの白金結晶では、<111>回折ピークは、40.0°に出現することから、800℃のアニール処理をすることで、各第1試料〜第3試料のいずれにおいても、形成された白金薄膜は完全に結晶ひずみが緩和していることが分かる。
薄膜を形成した後に高温のアニールを行うと、膜の結晶が構造変化を起こし、白金薄膜中に蓄積されていた圧縮応力が緩和するため、表1に示すように、回折角(2θ角)は、バルクの結晶に近い値となる。これに対し、アニール処理をせずに膜を形成しただけの状態では、各第1試料〜第3試料のいずれにおいても、2θ角が小さく、結晶ひずみが残っていることを示している。また、ECRスパッタにより形成した第1試料及び第2試料の方が、DCマグネトロンスパッタ法による第3試料に比較して、膜のひずみが大きいことが示されている。
表1:Pt<111>2θ(deg)
第1試料 第2試料 第3試料
成膜処理のみ 39.68 39.99 39.92
+800℃・3min 40.00 40.04 40.04
+800℃・3hour 40.04 40.04 40.04
次に、各第1試料〜第3試料の、各後処理状態における、<111>回折ピークの強度を以下の表2に示し、ロッキングカーブの半値幅を表3に示す。一般に、白金薄膜を構成する結晶粒が大きくなるほど、観察される回折ピークの強度は大きくなり、ロッキングカーブの半値幅は小さくなる。表2,3からは、DCマグネトロンスパッタ法による第3試料の方が、ECRスパッタにより形成した第1試料及び第2試料に比較して、結晶粒の翁状態に薄膜が形成されていることが分かる。第3試料については、成膜直後の段階で圧縮ひずみがかなり緩和されており、結晶粒同時が合体して大きな結晶粒に成長していることを示している。また、表2,表3より、薄膜を形成した後にアニール処理をすることで、結晶粒が大きくなることも確認できる。なお、今回調べた全ての試料について、X線回折パタンには<111>と<222>のピークしか観測されなかった。
表2:Pt<111>強度(kcount)
第1試料 第2試料 第3試料
成膜処理のみ 76 140 226
+800℃・3min 115 187 314
+800℃・3hour 119 182 325
表3:Pt<111>FWHM(deg)
第1試料 第2試料 第3試料
成膜処理のみ 8.6 6.3 4.1
+800℃・3min 7.9 6.2 3.2
+800℃・3hour 7.9 6.2 3.2
上述した表2,表3による結晶粒の大きさに関しては、図5に示す走査型原子間力顕微鏡(AFM)による観察結果と整合している。図5(b)に示す用に、DCスパッタ法により形成した白金薄膜表面の観察像には、1辺が100nm程度の三角形の粒子が確認される。これは、(111)方向へ配向した六角柱の結晶粒の形状が反映されているものである。また、図5(a)に示すように、室温状態でECRスパッタ法により形成した白金薄膜についても、三角形の粒子が確認されるが、各粒子(結晶粒)の大きさは20nmと小さい。この薄膜を800℃で3分間アニールすると、微細な結晶粒同士が合体して径の大きな構造に変化し、図5(c)に示すように、三角形の形状は確認されなくなる。同様に、300℃に加熱した状態でECRスパッタ法により形成した白金薄膜は、図5(d)に示すように、結晶粒の大きさは150nm程度に増大している。
次に、AFMにより1μm角の領域を操作して得られたAFM像から求めたRMS(root-mean-square)表面荒さの値について表4に示す。表4に示す値より、ECRスパッタ法により薄膜を形成する場合、DCスパッタ法に比較して、表面平坦性が優れた状態が得られることが明らかである。また、アニールをすることにより、表面の形状が鉛より平坦になることも分かる。
表4:RMS表面荒さ(nm)
第1試料 第2試料 第3試料
成膜処理のみ 1.53 1.41 2.38
+800℃・3min 1.09
+800℃・3hour 1.05
次に、形成した白金薄膜の抵抗率を4端子法により測定した結果を表5に示す。表5に示すように、室温状態でECRスパッタ法により形成した白金薄膜(第1試料)の抵抗率が26μΩcmと最も大きく、DCスパッタ法による白金薄膜(第3試料)の抵抗率が最も小さいが、両者の差は2倍程度にすぎない。第1試料の抵抗率26μΩcmは、電極として用いるためには十分に小さな値である。抵抗率は、結晶粒の大きさに依存する。電気抵抗を増大させることになる結晶粒界の面積が、結晶粒が大きくなると減少するために、結晶粒が大きい状態では抵抗率が減少する。
表5:抵抗率(μΩcm)
第1試料 第2試料 第3試料
成膜処理のみ 26.0 14.3 12.8
+800℃・3min 20.0 12.8 13.2
+800℃・3hour 18.3 13.1 13.1
次に、スクラッチ試験による密着性の調査結果を表6に示す。この測定では、「CSM Instruments」社の「Nano−Scratch−Tester」を用い、先端の直径が2μmの円錐状ダイヤモンド探針を、薄膜に当接させながら、一方向へ2mm/分の定速度で走査する。この走査において、探針から薄膜にかかる荷重を20mN/mmの割合で、走査距離に比例させて増加させていく。このように走査する中で、薄膜が剥離した点における荷重を密着力(abhesion strength)とする。なお、すべての試料に対して同一の条件で試験を行った。
第2試料の密着性調査の過程について例示すると、図6に示すように、薄膜の垂直方向に対して荷重を増加させるに従い、探針の薄膜内への進入深さと摩擦力とが変化する。初期の段階では、探針の当接により白金薄膜の下地の酸化シリコン層がたわんだ状態で、白金薄膜がへこみながら探針が走査していく。この過程で、ある臨界点において、白金薄膜が酸化シリコン層より剥離する。この剥離点は、図6において、進入深さと摩擦力との変化の中で、不連続点として現れる。このような測定を1つの試料につき3回行い、剥離点の荷重の平均値を以下の表6における密着力とした。
表6:密着力(mN)
第1試料 第2試料 第3試料
成膜処理のみ 5.9 8.7 3.3
+800℃・3min 8.6
+800℃・3hour 9.7
表6に示されているように、DCスパッタ法による第3試料の密着力は、3.3mN程度であるが、ECRスパッタ法により形成した第1試料,第2試料では、最小値で5.9mNと大きな密着力が得られている。密着力が大きいほど、白金を電極とする素子を製造するときの、白金薄膜を形成した後のプロセスにおいて、温度や雰囲気に関してより過酷な条件が可能になり、白金薄膜の上に形成する金属酸化物に関しては、より膜厚の厚いものまで許容できる。これらの観点から、密着力3.3mNと密着力5.9mNの違いは、白金薄膜の利用価値の観点からは非常に大きな差である。
ECRスパッタの場合、プラズマ照射により白金スパッタ粒子のSiO2界面における酸化が促進され、数原子層程度ではあるが、白金Ox遷移層が界面に形成されるものと推察される。これに対し、DCスパッタでは、単に白金薄膜がSiO2上に乗っているだけで、SiO2と白金との界面に化学結合が存在しない状況にあるものと思われる。表6の結果によると、加熱しながらのECRスパッタあるいは成膜後のアニールにより密着力はさらに高まっている。これは薄膜内の圧縮応力が解放され、圧縮応力の存在が薄膜の剥離を早める効果が消失するためと考えられる。
以上に述べた実験結果から、DCスパッタ法とECRスパッタ法とでは明らかに結晶粒の大きさと格子歪みなどの構造パラメータの異なる白金薄膜が得られることが分かる。薄膜の特性に関しては、ECRスパッタ法による白金薄膜の抵抗率はDCスパッタ法よりも高いが、電極としての使用には差し障らない。電極として用いる場合に、薄膜形成後のプロセスに影響を与える表面荒さと密着性に関しては、DCスパッタ法よりも優れている。
表6に示すように、加熱しながらECRスパッタ法により白金薄膜を形成すると、薄膜形成時の基板温度が300℃と比較的低温であっても、薄膜形成後に800℃でアニールするのと同等以上の効果があることが分かる。これが、基板表面へのECRプラズマの照射効果によるものと考えられる。特性の良い白金薄膜を得るためには、300℃以上に基板温度を上げて成膜することが望ましい。
これに対し、装置上の制約などから基板温度を上げられない場合は、室温でECRスパッタ法により形成した白金薄膜に対し、真空(10-5Pa程度)中で300〜900℃の範囲でアニール処理を行えばよい。この温度範囲について以下に説明する。室温状態のECRスパッタ法により白金薄膜を形成した後、形成した白金薄膜に対し、200℃から1000℃の範囲で所定の温度間隔で3分間の真空(10-5Pa程度)中アニールを行い、<111>回折ピークの強度,2θ角,ロッキングカーブの半値幅,抵抗率を調査した結果を図7に示す。
前述したように、アニールに伴って結晶粒径が増大するため、アニール温度が高いほど<111>回折ピークは鋭くなり、抵抗率は低くなり、格子歪みが緩和して2θ角が大きくなる傾向が、図7より観察される。図7によると、アニールの効果が現れるのは、300℃以上の温度の場合で、700℃のアニールでは十分に平衡状態に達している。1000℃でアニールした場合には、ロッキングカーブは広がり、回折ピークの強度は減少した。明らかにアニール温度が高すぎて膜質が劣化していることを示している。以上の結果から、室温においてECRスパッタ法により形成した白金薄膜の膜質を向上させるためには、ECRスパッタ法により薄膜を形成した後に、300℃〜900℃の加熱(アニール処理)を行うことで、良質な白金薄膜が得られることが分かる。
ECRスパッタ法による白金薄膜の有用性を確かめるために、基板温度300℃でECRスパッタ法により白金薄膜を成膜し、その上に膜厚1μmのSBT膜を形成し、形成したSBT薄膜が十分に結晶化する800℃もしくはそれ以下の温度で、真空中、酸素ガス中、あるいはアルゴンガス中において3時間のアニールを行った。全ての条件について薄膜の剥離は生じなかった。このことは、強誘電体メモリ材料の中でも結晶化に際して最も高温が必要とされるSBTの場合であっても、ECRスパッタ法により形成された白金薄膜であれば、TiあるいはTiO2などの接着層を省略した構造でも、使用に耐えることを示している。
本発明の実施の形態における白金薄膜形成方法例を説明するための工程図である。 ECRスパッタ装置の構成例を示す構成図である。 ECRスパッタ法により形成した白金薄膜のエックス線回折による測定結果を示す特性図である。 白金薄膜のエックス線回折による<111>回折ピークのロッキングカーブである。 白金薄膜の走査型原子間力顕微鏡(AFM)による観察結果(写真)である。 酸化シリコン層の上に形成された白金薄膜の密着性調査の結果を示す特性図である。 白金薄膜に対し、200℃から1000℃の範囲で所定の温度間隔で3分間の真空中アニールを行い、<111>回折ピークの強度,2θ角,ロッキングカーブの半値幅,抵抗率を調査した結果を示す特性調査である。
符号の説明
101…シリコン基板、102…酸化シリコン層、103…白金薄膜。

Claims (1)

  1. 基板の上に酸化シリコン層が形成された状態とする第1工程と、
    不活性ガスからなるプラズマを生成し、白金から構成されたターゲットに負のバイスを印加して前記プラズマより発生した粒子を前記ターゲットに衝突させてスパッタ現象を起こし、前記ターゲットを構成する白金を前記酸化シリコン層の上に堆積することで、白金薄膜が前記酸化シリコン層の上に形成された状態とする第2工程と
    を備え、
    前記プラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられて前記酸化シリコン層の表面に照射される電子サイクロトロン共鳴プラズマであり、
    前記第2工程において、前記基板が300℃に加熱された状態とする
    ことを特徴とする白金薄膜の形成方法。
JP2005327115A 2005-11-11 2005-11-11 白金薄膜の形成方法 Expired - Fee Related JP4680752B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005327115A JP4680752B2 (ja) 2005-11-11 2005-11-11 白金薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005327115A JP4680752B2 (ja) 2005-11-11 2005-11-11 白金薄膜の形成方法

Publications (2)

Publication Number Publication Date
JP2007131924A JP2007131924A (ja) 2007-05-31
JP4680752B2 true JP4680752B2 (ja) 2011-05-11

Family

ID=38153818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005327115A Expired - Fee Related JP4680752B2 (ja) 2005-11-11 2005-11-11 白金薄膜の形成方法

Country Status (1)

Country Link
JP (1) JP4680752B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007169671A (ja) * 2005-12-19 2007-07-05 Nippon Telegr & Teleph Corp <Ntt> 白金薄膜の形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613520A (zh) * 2020-04-29 2020-09-01 苏州美法光电科技有限公司 一种晶片涂层金属氧化薄膜制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186647A (ja) * 2002-12-06 2004-07-02 Matsushita Electric Ind Co Ltd 圧電薄膜素子の製造方法
JP2005255468A (ja) * 2004-03-11 2005-09-22 Tokyo Ohka Kogyo Co Ltd 常誘電性あるいは強誘電性のBi系誘電体薄膜形成用塗布液、およびBi系誘電体薄膜

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304366A (ja) * 1991-03-29 1992-10-27 Nippon Telegr & Teleph Corp <Ntt> 膜形成装置
JPH06158275A (ja) * 1992-11-19 1994-06-07 Sanyo Electric Co Ltd 光磁気記録媒体の製造方法
KR0174594B1 (ko) * 1994-11-26 1999-04-01 이재복 실리콘 웨이퍼상에 백금 박막을 형성하는 방법, 그 방법에 의하여 제조된 실리콘 기판 및 그 기판을 이용한 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186647A (ja) * 2002-12-06 2004-07-02 Matsushita Electric Ind Co Ltd 圧電薄膜素子の製造方法
JP2005255468A (ja) * 2004-03-11 2005-09-22 Tokyo Ohka Kogyo Co Ltd 常誘電性あるいは強誘電性のBi系誘電体薄膜形成用塗布液、およびBi系誘電体薄膜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007169671A (ja) * 2005-12-19 2007-07-05 Nippon Telegr & Teleph Corp <Ntt> 白金薄膜の形成方法

Also Published As

Publication number Publication date
JP2007131924A (ja) 2007-05-31

Similar Documents

Publication Publication Date Title
TWI485776B (zh) Nonvolatile memory element and manufacturing method thereof
JP2015519471A (ja) 原子層堆積法
Liu et al. Low-temperature integration of lead-based ferroelectric capacitors on Si with diffusion barrier layer
US10854808B2 (en) Ferroelectric ceramics, electronic component and manufacturing method of ferroelectric ceramics
TWI755922B (zh) 具有pmnpt層的壓電裝置之製造
CN103547700B (zh) 制备由锆钛酸铅制成的薄膜的方法
Bharadwaja et al. Highly textured laser annealed Pb (Zr0. 52Ti0. 48) O3 thin films
JP2010007121A (ja) BiFeO3膜形成方法
JP4913401B2 (ja) 白金薄膜の形成方法
JP4680752B2 (ja) 白金薄膜の形成方法
JP2012102382A (ja) 圧電薄膜素子、圧電薄膜の製造方法、及び圧電薄膜デバイス
JP2008274368A (ja) BiFeO3膜形成方法
WO2022151472A1 (en) Deposition of piezoelectric films
US20230320223A1 (en) Deposition methods and apparatus for piezoelectric applications
JP6282735B2 (ja) Pzt薄膜積層体の製造方法
JP4586956B2 (ja) 電極膜の製造方法
EP2166547B1 (fr) Procédé de préparation d&#39;un matériau oxyde céramique a structure pyrochlore présentant une constante diélectrique élevée et mise en oeuvre de ce procédé pour des applications de microélectronique
Okuwada et al. Epitaxial growth at PZT/Ir interface
JP2001332514A (ja) 配向性金属薄膜の成膜方法及び配向性金属薄膜を有する機能素子
CN112853286A (zh) 压电膜的物理气相沉积
CN115835768B (zh) 一种超导量子芯片制备用保护层及超导量子芯片
Bui-Thi et al. Phase optimisation of PMN-PT thin films deposited by Pulsed Laser Deposition on MgO substrates and Pt-coated silicon
Zhang et al. Pulsed laser deposited lead zirconate titanate thin films for micro actuators
Wang et al. Low-temperature processing of ferroelectric thin films on Si substrates
Panomsuwan et al. Controlled crystalline orientation of SrTiO3 thin films grown on Pt (1 1 1)/Ti/α-Al2O3 (0 0 0 1) substrates: effect of growth temperature and Ti layer thickness

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees