JP2004186647A - 圧電薄膜素子の製造方法 - Google Patents
圧電薄膜素子の製造方法 Download PDFInfo
- Publication number
- JP2004186647A JP2004186647A JP2002355161A JP2002355161A JP2004186647A JP 2004186647 A JP2004186647 A JP 2004186647A JP 2002355161 A JP2002355161 A JP 2002355161A JP 2002355161 A JP2002355161 A JP 2002355161A JP 2004186647 A JP2004186647 A JP 2004186647A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- piezoelectric thin
- film
- electrode
- oxidation treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 239000010408 film Substances 0.000 claims description 29
- 230000003647 oxidation Effects 0.000 claims description 22
- 238000007254 oxidation reaction Methods 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000006641 stabilisation Effects 0.000 abstract description 2
- 238000011105 stabilization Methods 0.000 abstract description 2
- 230000007547 defect Effects 0.000 description 8
- 230000015654 memory Effects 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】絶縁性の高い圧電薄膜素子の製造方法を提供する。
【解決手段】基板加熱により得られる結晶性圧電薄膜に対し、酸化処理を行い、その後安定化のための熱処理を行う。
【選択図】 図１
【解決手段】基板加熱により得られる結晶性圧電薄膜に対し、酸化処理を行い、その後安定化のための熱処理を行う。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、アクチュエータ、加速度センサ、角速度センサなどの圧電薄膜素子の製造方法に関する。
【０００２】
【従来の技術】
優れた圧電特性を持つことで知られるＰＺＴなどの強誘電体材料は、その分極特性を利用した不揮発性メモリとしても実用化されている。
【０００３】
このような強誘電体メモリに用いる強誘電体薄膜はゾルゲル法あるいはスパッタ法によりアモルファス状態で形成し、次いで酸素雰囲気中で５００〜８００℃にて熱処理して結晶化し、分極反転が可能な多結晶状のペロブスカイト構造を実現する。
【０００４】
強誘電体メモリの高集積化および３Ｖ以下の低電圧動作が要求されるため、その膜厚は通常１５０ｎｍ以下に設定される。
【０００５】
このような強誘電体メモリ用の強誘電体薄膜は、膜中の欠陥（例えばＰＺＴ膜の場合、酸素欠陥、Ｐｂ欠陥等）に起因する不純物準位や可動イオンにより、リーク電流が発生し、その素子性能に影響を及ぼす。
【０００６】
このような欠陥を低減させる方法として、例えば、熱処理して結晶化する前にアモルファス状態の強誘電体膜に対し、酸化処理を施すことでリーク電流の原因となる、結晶化による欠陥の発生を防止し膜質を向上化させる方法がとられている（特許文献１ 参照）。
【０００７】
【特許文献１】
特開２０００−２７７７０５号公報
【０００８】
【発明が解決しようとする課題】
一方、ＰＺＴなどの強誘電体材料を圧電素子として用いる場合、電圧印加に伴う変位（歪み）に対し、機械的強度を保持するために最低１μｍ程度の膜厚を必要とする。
【０００９】
このようなμｍオーダーの膜厚を有するアモルファス状態で形成した膜に対し、熱処理して結晶化させるとマイクロクラックの発生が起きやすいため、それを避けるべく、通常４５０〜６００℃程度の基板温度にて最初から結晶性を有する膜をスパッタ法により形成する。
【００１０】
しかしながら、基板加熱により形成した強誘電体膜は柱状成長による結晶粒界に組成ずれに伴う欠陥や異常成長部に結晶欠陥を生じ、それらに基づくリーク電流発生といった絶縁信頼性の課題があった。
【００１１】
そこで本発明は上記課題を鑑みて、圧電薄膜素子の絶縁信頼性を確保する製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の圧電薄膜素子の製造方法は、基体上に、第１の電極を形成する工程、前記第１の電極上に圧電薄膜を結晶成長させる工程、前記圧電薄膜に対し酸化処理をほどこす工程、前記圧電薄膜を熱処理する工程、前記圧電薄膜上に第２の電極を形成する工程よりなる。
【００１３】
ここで、酸化処理として過酸化水素溶液に浸すもしくは過酸化水素ガスに晒すことが望ましい。
【００１４】
また、圧電薄膜を結晶成長後、同一真空槽内にて酸化処理を施すことが望ましい。
【００１５】
この際、酸化処理として真空槽内にて酸素プラズマ処理をほどこすことが望ましい。
【００１６】
さらに、酸化処理後の安定化のための熱処理として、酸素の存在する雰囲気中にて５００〜６５０℃で行うことが望ましい。
【００１７】
また、圧電薄膜を結晶成長させる方法としてスパッタリング法により膜形成を行うことが望ましい。
【００１８】
【発明の実施の形態】
以下、図面を用いて本発明を説明する。
【００１９】
（実施の形態１）
図１は圧電薄膜素子１０の構成を示す。基体１１上に、第１の電極１２、圧電薄膜１３、第２の電極１４が順次形成されている。例えば、基体１１として（１００）面ＭｇＯ単結晶基板を用い、第１の電極１２としてＰｔ膜をスパッタリング法により、ガス圧１．０ＰａのＡｒガス雰囲気、基板温度６００℃にて膜厚０．２μｍ形成する。
【００２０】
次に圧電薄膜１３としてＰＺＴ膜を（ＰｂＺｒ０．５３Ｔｉ０．４７Ｏ３）０．８（ＰｂＯ）０．２組成のターゲットを用いて、ｒｆマグネトロンスパッタ法により基板温度５５０℃、ガス圧０．５Ｐａ、Ａｒ／Ｏ２＝９／１の条件で膜厚３μｍ形成する。
【００２１】
スパッタ真空槽より上記構成の試料を取り出し、Ｘ線回折法により膜の結晶性を評価したところ、ＰＺＴ膜１３は（００１）軸配向の結晶性を示した。
【００２２】
このＰＺＴ膜１３に対し、酸化処理として約７０℃に加熱した濃度３０容量％の過酸化水素水に１０秒程度浸し、その後、窒素ブローにより、過酸化水素水を除去する。
【００２３】
次いで酸化処理を施した上記構成の試料を５５０℃の大気圧酸素雰囲気中にて３０分間熱処理を行うことにより、安定化させる。
【００２４】
その後、第２の電極１４としてＩｒ膜を５×７ｍｍサイズの開口を有するメタルマスクを用いてスパッタリング法により、ガス圧１．０ＰａのＡｒガス雰囲気、基板加熱せずに膜厚０．１μｍ形成し、圧電薄膜素子１０を得る。（表１）に室温２５℃、相対湿度５０％の環境下にて、圧電薄膜素子１０に対してＤＣ電圧３５Ｖ印加後２０秒経過時のリーク電流値を示す。
【００２５】
なお、比較のために、（表１）に、酸化処理、熱処理がともに未処理の素子、酸化処理のみの素子についても記す。
【００２６】
（表１）から明らかのように、酸化処理・熱処理を施した素子は、他の素子に比べ、リーク電流値は小さい。
【００２７】
また、熱処理を省略した酸化処理のみの素子は、かえってリーク電流が大きくなっているのが分かる。
【００２８】
酸化処理方法として、約７０℃に加熱した濃度３０容量％の過酸化水素水からの蒸発ガスに１０秒程度さらした場合も同様に、未処理の場合と比較してリーク電流特性は改善された。
【００２９】
【表１】
【００３０】
また、酸化処理後に引き続き行う大気圧酸素雰囲気中での熱処理温度として５００〜６５０℃の範囲であれば、全く未処理の素子と比較してリーク電流特性は向上する。
【００３１】
（実施の形態２）
次に実施の形態１と同様に図１の素子構成にて、酸素プラズマを用いた酸化処理を施す場合について説明する。
【００３２】
実施の形態１と同様にして、基体１１として（１００）面ＭｇＯ単結晶基板を用い、第１の電極１２としてＰｔ膜を形成し、圧電薄膜１３として（００１）軸配向の結晶性をもつＰＺＴ膜を３μｍ形成する。
【００３３】
スパッタ真空槽より上記構成の試料を取り出し、プラズマ処理装置内に試料を設置し、例えば、酸素ガス圧４０Ｐａ、処理温度３５０℃、ＲＦ電力密度０．５６Ｗ／ｃｍ２、１０分間の酸素プラズマ処理を行う。
【００３４】
次いで酸化処理を施した前記構成の試料を５００℃の大気圧酸素雰囲気中にて３０分間熱処理を行うことにより、安定化させる。
【００３５】
その後、第２の電極１４としてＩｒ膜を実施の形態１と同様に膜厚０．１μｍ形成し、圧電薄膜素子１０を得る。（表２）に室温２５℃、相対湿度５０％の環境下にて、圧電薄膜素子１０に対してＤＣ電圧３５Ｖ印加後２０秒経過時のリーク電流値を示す。なお、比較のために、（表２）に、酸化処理、熱処理がともに未処理の素子、酸化処理のみの素子についても記す。（表２）から明らかのように、酸化処理・熱処理を施した素子は、他の素子に比べ、リーク電流値は小さい。また、熱処理を省略した酸化処理のみの素子についてもリーク電流は未処理のものと比較した場合は小さい値を示す。
【００３６】
【表２】
【００３７】
酸素プラズマ処理方法として、スパッタ成膜装置と同チャンバーもしくはロードロック機構で隣接する別チャンバーにて、ＥＣＲプラズマ源あるいは、ＲＦプラズマ源が搭載されている場合は、同様の効果を示す酸化処理を真空を破らずに行うことができる。
【００３８】
また、酸化処理後に引き続き行う大気圧酸素雰囲気中での熱処理温度として５００〜６５０℃の範囲であれば、全く未処理の素子と比較してリーク電流特性は向上する。
【００３９】
【発明の効果】
本発明によれば、圧電性能を損なうことなく、絶縁信頼性の高い特性を持つ圧電薄膜素子が得られ、高信頼性のアクチュエータ、加速度センサ、角速度センサなどのデバイスを実現することができる。
【図面の簡単な説明】
【図１】代表的な圧電薄膜素子の構成を示す断面図
【符号の説明】
１０ 圧電薄膜素子
１１ 基体（ＭｇＯ単結晶基板）
１２ 第１の電極（Ｐｔ膜）
１３ 圧電薄膜（ＰＺＴ膜）
１４ 第２の電極（Ｉｒ膜）
【発明の属する技術分野】
本発明は、アクチュエータ、加速度センサ、角速度センサなどの圧電薄膜素子の製造方法に関する。
【０００２】
【従来の技術】
優れた圧電特性を持つことで知られるＰＺＴなどの強誘電体材料は、その分極特性を利用した不揮発性メモリとしても実用化されている。
【０００３】
このような強誘電体メモリに用いる強誘電体薄膜はゾルゲル法あるいはスパッタ法によりアモルファス状態で形成し、次いで酸素雰囲気中で５００〜８００℃にて熱処理して結晶化し、分極反転が可能な多結晶状のペロブスカイト構造を実現する。
【０００４】
強誘電体メモリの高集積化および３Ｖ以下の低電圧動作が要求されるため、その膜厚は通常１５０ｎｍ以下に設定される。
【０００５】
このような強誘電体メモリ用の強誘電体薄膜は、膜中の欠陥（例えばＰＺＴ膜の場合、酸素欠陥、Ｐｂ欠陥等）に起因する不純物準位や可動イオンにより、リーク電流が発生し、その素子性能に影響を及ぼす。
【０００６】
このような欠陥を低減させる方法として、例えば、熱処理して結晶化する前にアモルファス状態の強誘電体膜に対し、酸化処理を施すことでリーク電流の原因となる、結晶化による欠陥の発生を防止し膜質を向上化させる方法がとられている（特許文献１ 参照）。
【０００７】
【特許文献１】
特開２０００−２７７７０５号公報
【０００８】
【発明が解決しようとする課題】
一方、ＰＺＴなどの強誘電体材料を圧電素子として用いる場合、電圧印加に伴う変位（歪み）に対し、機械的強度を保持するために最低１μｍ程度の膜厚を必要とする。
【０００９】
このようなμｍオーダーの膜厚を有するアモルファス状態で形成した膜に対し、熱処理して結晶化させるとマイクロクラックの発生が起きやすいため、それを避けるべく、通常４５０〜６００℃程度の基板温度にて最初から結晶性を有する膜をスパッタ法により形成する。
【００１０】
しかしながら、基板加熱により形成した強誘電体膜は柱状成長による結晶粒界に組成ずれに伴う欠陥や異常成長部に結晶欠陥を生じ、それらに基づくリーク電流発生といった絶縁信頼性の課題があった。
【００１１】
そこで本発明は上記課題を鑑みて、圧電薄膜素子の絶縁信頼性を確保する製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の圧電薄膜素子の製造方法は、基体上に、第１の電極を形成する工程、前記第１の電極上に圧電薄膜を結晶成長させる工程、前記圧電薄膜に対し酸化処理をほどこす工程、前記圧電薄膜を熱処理する工程、前記圧電薄膜上に第２の電極を形成する工程よりなる。
【００１３】
ここで、酸化処理として過酸化水素溶液に浸すもしくは過酸化水素ガスに晒すことが望ましい。
【００１４】
また、圧電薄膜を結晶成長後、同一真空槽内にて酸化処理を施すことが望ましい。
【００１５】
この際、酸化処理として真空槽内にて酸素プラズマ処理をほどこすことが望ましい。
【００１６】
さらに、酸化処理後の安定化のための熱処理として、酸素の存在する雰囲気中にて５００〜６５０℃で行うことが望ましい。
【００１７】
また、圧電薄膜を結晶成長させる方法としてスパッタリング法により膜形成を行うことが望ましい。
【００１８】
【発明の実施の形態】
以下、図面を用いて本発明を説明する。
【００１９】
（実施の形態１）
図１は圧電薄膜素子１０の構成を示す。基体１１上に、第１の電極１２、圧電薄膜１３、第２の電極１４が順次形成されている。例えば、基体１１として（１００）面ＭｇＯ単結晶基板を用い、第１の電極１２としてＰｔ膜をスパッタリング法により、ガス圧１．０ＰａのＡｒガス雰囲気、基板温度６００℃にて膜厚０．２μｍ形成する。
【００２０】
次に圧電薄膜１３としてＰＺＴ膜を（ＰｂＺｒ０．５３Ｔｉ０．４７Ｏ３）０．８（ＰｂＯ）０．２組成のターゲットを用いて、ｒｆマグネトロンスパッタ法により基板温度５５０℃、ガス圧０．５Ｐａ、Ａｒ／Ｏ２＝９／１の条件で膜厚３μｍ形成する。
【００２１】
スパッタ真空槽より上記構成の試料を取り出し、Ｘ線回折法により膜の結晶性を評価したところ、ＰＺＴ膜１３は（００１）軸配向の結晶性を示した。
【００２２】
このＰＺＴ膜１３に対し、酸化処理として約７０℃に加熱した濃度３０容量％の過酸化水素水に１０秒程度浸し、その後、窒素ブローにより、過酸化水素水を除去する。
【００２３】
次いで酸化処理を施した上記構成の試料を５５０℃の大気圧酸素雰囲気中にて３０分間熱処理を行うことにより、安定化させる。
【００２４】
その後、第２の電極１４としてＩｒ膜を５×７ｍｍサイズの開口を有するメタルマスクを用いてスパッタリング法により、ガス圧１．０ＰａのＡｒガス雰囲気、基板加熱せずに膜厚０．１μｍ形成し、圧電薄膜素子１０を得る。（表１）に室温２５℃、相対湿度５０％の環境下にて、圧電薄膜素子１０に対してＤＣ電圧３５Ｖ印加後２０秒経過時のリーク電流値を示す。
【００２５】
なお、比較のために、（表１）に、酸化処理、熱処理がともに未処理の素子、酸化処理のみの素子についても記す。
【００２６】
（表１）から明らかのように、酸化処理・熱処理を施した素子は、他の素子に比べ、リーク電流値は小さい。
【００２７】
また、熱処理を省略した酸化処理のみの素子は、かえってリーク電流が大きくなっているのが分かる。
【００２８】
酸化処理方法として、約７０℃に加熱した濃度３０容量％の過酸化水素水からの蒸発ガスに１０秒程度さらした場合も同様に、未処理の場合と比較してリーク電流特性は改善された。
【００２９】
【表１】
また、酸化処理後に引き続き行う大気圧酸素雰囲気中での熱処理温度として５００〜６５０℃の範囲であれば、全く未処理の素子と比較してリーク電流特性は向上する。
【００３１】
（実施の形態２）
次に実施の形態１と同様に図１の素子構成にて、酸素プラズマを用いた酸化処理を施す場合について説明する。
【００３２】
実施の形態１と同様にして、基体１１として（１００）面ＭｇＯ単結晶基板を用い、第１の電極１２としてＰｔ膜を形成し、圧電薄膜１３として（００１）軸配向の結晶性をもつＰＺＴ膜を３μｍ形成する。
【００３３】
スパッタ真空槽より上記構成の試料を取り出し、プラズマ処理装置内に試料を設置し、例えば、酸素ガス圧４０Ｐａ、処理温度３５０℃、ＲＦ電力密度０．５６Ｗ／ｃｍ２、１０分間の酸素プラズマ処理を行う。
【００３４】
次いで酸化処理を施した前記構成の試料を５００℃の大気圧酸素雰囲気中にて３０分間熱処理を行うことにより、安定化させる。
【００３５】
その後、第２の電極１４としてＩｒ膜を実施の形態１と同様に膜厚０．１μｍ形成し、圧電薄膜素子１０を得る。（表２）に室温２５℃、相対湿度５０％の環境下にて、圧電薄膜素子１０に対してＤＣ電圧３５Ｖ印加後２０秒経過時のリーク電流値を示す。なお、比較のために、（表２）に、酸化処理、熱処理がともに未処理の素子、酸化処理のみの素子についても記す。（表２）から明らかのように、酸化処理・熱処理を施した素子は、他の素子に比べ、リーク電流値は小さい。また、熱処理を省略した酸化処理のみの素子についてもリーク電流は未処理のものと比較した場合は小さい値を示す。
【００３６】
【表２】
酸素プラズマ処理方法として、スパッタ成膜装置と同チャンバーもしくはロードロック機構で隣接する別チャンバーにて、ＥＣＲプラズマ源あるいは、ＲＦプラズマ源が搭載されている場合は、同様の効果を示す酸化処理を真空を破らずに行うことができる。
【００３８】
また、酸化処理後に引き続き行う大気圧酸素雰囲気中での熱処理温度として５００〜６５０℃の範囲であれば、全く未処理の素子と比較してリーク電流特性は向上する。
【００３９】
【発明の効果】
本発明によれば、圧電性能を損なうことなく、絶縁信頼性の高い特性を持つ圧電薄膜素子が得られ、高信頼性のアクチュエータ、加速度センサ、角速度センサなどのデバイスを実現することができる。
【図面の簡単な説明】
【図１】代表的な圧電薄膜素子の構成を示す断面図
【符号の説明】
１０ 圧電薄膜素子
１１ 基体（ＭｇＯ単結晶基板）
１２ 第１の電極（Ｐｔ膜）
１３ 圧電薄膜（ＰＺＴ膜）
１４ 第２の電極（Ｉｒ膜）
Claims (6)
- 基体上に、第１の電極を形成する工程、前記第１の電極上に圧電薄膜を結晶成長させる工程、前記圧電薄膜に対し酸化処理をほどこす工程、前記圧電薄膜を熱処理する工程、前記圧電薄膜上に第２の電極を形成する工程よりなる圧電薄膜素子の製造方法。
- 酸化処理として、過酸化水素溶液に浸す、または過酸化水素ガスにさらすことを特徴とする請求項１に記載の圧電薄膜素子の製造方法。
- 圧電薄膜を結晶成長後、同一真空槽内にて酸化処理を施すことを特徴とする請求項１に記載の圧電薄膜素子の製造方法。
- 酸化処理として真空槽内にて酸素プラズマ処理をほどこすことを特徴とする請求項１または３に記載の圧電薄膜素子の製造方法。
- 熱処理は酸素の存在する雰囲気中にて５００〜６５０℃で行うことを特徴とする請求項１に記載の圧電薄膜素子の製造方法。
- 圧電薄膜を結晶成長させる方法としてスパッタリング法により膜形成を行うことを特徴とする請求項１に記載の圧電薄膜素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002355161A JP2004186647A (ja) | 2002-12-06 | 2002-12-06 | 圧電薄膜素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002355161A JP2004186647A (ja) | 2002-12-06 | 2002-12-06 | 圧電薄膜素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004186647A true JP2004186647A (ja) | 2004-07-02 |
Family
ID=32755931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002355161A Pending JP2004186647A (ja) | 2002-12-06 | 2002-12-06 | 圧電薄膜素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004186647A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007131924A (ja) * | 2005-11-11 | 2007-05-31 | Nippon Telegr & Teleph Corp <Ntt> | 白金薄膜の形成方法 |
| JP2009088290A (ja) * | 2007-09-28 | 2009-04-23 | Fujifilm Corp | 圧電アクチュエータの製造方法、液体吐出ヘッド、及び画像形成装置 |
-
2002
- 2002-12-06 JP JP2002355161A patent/JP2004186647A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007131924A (ja) * | 2005-11-11 | 2007-05-31 | Nippon Telegr & Teleph Corp <Ntt> | 白金薄膜の形成方法 |
| JP4680752B2 (ja) * | 2005-11-11 | 2011-05-11 | 日本電信電話株式会社 | 白金薄膜の形成方法 |
| JP2009088290A (ja) * | 2007-09-28 | 2009-04-23 | Fujifilm Corp | 圧電アクチュエータの製造方法、液体吐出ヘッド、及び画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6639267B2 (en) | Capacitor dielectric having perovskite-type crystalline structure | |
| US6887716B2 (en) | Process for producing high quality PZT films for ferroelectric memory integrated circuits | |
| US6498097B1 (en) | Apparatus and method of forming preferred orientation-controlled platinum film using oxygen | |
| US20020117701A1 (en) | Process and structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits | |
| JP2005011931A (ja) | 強誘電体メモリ素子 | |
| JPH10189885A (ja) | 強誘電体メモリ素子及びその製造方法 | |
| US6630702B2 (en) | Method of using titanium doped aluminum oxide for passivation of ferroelectric materials and devices including the same | |
| JP3684709B2 (ja) | 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法 | |
| WO1999036353A1 (fr) | Procede de formation d'une couche mince ceramique d'oxyde | |
| JP3806127B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004186647A (ja) | 圧電薄膜素子の製造方法 | |
| JP3159561B2 (ja) | 結晶性薄膜用電極 | |
| KR100214765B1 (ko) | 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자 | |
| JP4940494B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2003179212A5 (ja) | ||
| JPH09213819A (ja) | 強誘電体ゲートメモリ、これに用いる強誘電体薄膜の形成方法およびこの形成方法に用いる前駆体溶液 | |
| US6797645B2 (en) | Method of fabricating gate dielectric for use in semiconductor device having nitridation by ion implantation | |
| JPH08316342A (ja) | 不揮発性半導体記憶装置 | |
| JP3386339B2 (ja) | Ｂｉ層状強誘電体薄膜を有する電極構造、その形成方法および強誘電体薄膜メモリ素子 | |
| JPH06168879A (ja) | 誘電体薄膜の製造方法 | |
| JP3681196B2 (ja) | 強誘電体薄膜の製造方法 | |
| JPH05347229A (ja) | 強誘電体の処理方法 | |
| JPH07111107A (ja) | 強誘電体薄膜製造方法 | |
| US6440751B1 (en) | Method of manufacturing thin film and thin film capacitor | |
| JP2003282872A (ja) | プラズマ処理を含む基板材料及び半導体デバイスの製造方法 |