JP4633090B2 - 位相検出を用いた復調方法およびその装置 - Google Patents

位相検出を用いた復調方法およびその装置 Download PDF

Info

Publication number
JP4633090B2
JP4633090B2 JP2007168822A JP2007168822A JP4633090B2 JP 4633090 B2 JP4633090 B2 JP 4633090B2 JP 2007168822 A JP2007168822 A JP 2007168822A JP 2007168822 A JP2007168822 A JP 2007168822A JP 4633090 B2 JP4633090 B2 JP 4633090B2
Authority
JP
Japan
Prior art keywords
clock
received signal
signal
demodulator
synchronized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007168822A
Other languages
English (en)
Other versions
JP2008131638A (ja
Inventor
賢 鎭 金
佑 榮 崔
榮 光 徐
杜 鎬 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008131638A publication Critical patent/JP2008131638A/ja
Application granted granted Critical
Publication of JP4633090B2 publication Critical patent/JP4633090B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/233Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2338Demodulator circuits; Receiver circuits using non-coherent demodulation using sampling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0024Carrier regulation at the receiver end
    • H04L2027/0026Correction of carrier offset
    • H04L2027/0036Correction of carrier offset using a recovered symbol clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0053Closed loops
    • H04L2027/0057Closed loops quadrature phase
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0063Elements of loops
    • H04L2027/0069Loop filters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0083Signalling arrangements
    • H04L2027/0085Signalling arrangements with no special signals for synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、信号の復調方法に関し、詳細には位相検出を用いて信号を復調する方法およびそれを適用した装置に関する。
位相偏移方式(Phase Shift Keying:PSK)は、高周波数の搬送波にデータを載せて伝送する方式の1つであって、搬送波の位相、振幅、周波数のいずれか1つ、またはこれらの組み合わせを0、1のデジタルデータに変化させて信号伝送を行う方式である。
位相偏移方式は、伝送しようとする2つの値(0または1)のデジタル信号を搬送波の0位相とπ位相に対応させ伝送する2進位相偏移方式(BPSK:binary PSK)と、2つのデジタル信号である0と1の2ビットを集めて搬送波の4位相上に対応させ伝送する直交位相偏移方式(QPSK)とがある。
さらに、BPSKのような周波数帯域でBPSKの3倍の情報を伝送することのできる8位相偏移方式(8PSK)、BPSKの4倍情報を伝送できる16位相偏移方式(16PSK)もある。
一方、伝送されたデータを復元する方法として、フィードバックループを用いて受信端の正弦波が送信端の搬送波と同じ位相を有するべく調整し、これを信号に乗算してデータの復元を行なう方法がある。
係る方式で最も多く使用されているのが、コスタスループ(COSTAS−loop)である。コスタスループの構造は図1に示す通りである。同図に示すコスタスループは3つのミキサー110,130,160、2つの低域通過フィルタ(Low Pass Filter:LPF)120、170、ループフィルタ140、および電圧制御発振部(Voltage Controlled Oscillator:VCO)150から構成されている。
第1ミキサー110は、外部から入力された変調信号(m(t)cos(ωt))と電圧制御発振部150で出力される発振信号である正弦波信号(cos(ωt+θ))をミキシングして第1低域通過フィルタ120に印加する。第2ミキサー160は、外部から入力された変調信号(m(t)cos(ωt))と電圧制御発振部150で出力される発振信号である正弦波信号(cos(ωt+θ))とをミキシングして第2低域通過フィルタ170に印加する。それで、受信端が送信端の搬送波に対してθだけでの位相差を有していれば、第1ミキサー110および第2ミキサー170から出力される信号は次の通りである。
m(t)cos(ωt)cos(ωt+θ)=m(t){cosθ+cos(2ωt+θ)}/2
m(t)cos(ωt)sin(ωt+θ)=m(t){sinθ+sin(2ωt+θ)}/2
低域通過フィルタ120,170は、入力された信号から高周波帯域のジッタ信号をろ過して低周波帯域の必要な信号のみを通過させる装置であって、第1低域通過フィルタ120および第2低域通過フィルタ170で出力される信号は、それぞれm(t)cosθ、m(t)sinθである。θは0として収斂されるので、位相差が0であるときm(t)を復元できるようになる。
一方、第3ミキサーは、第1低域通過フィルタ120および第2低域通過フィルタ170で出力される信号をミキシングしてループフィルタ140へ印加する。ミキシングされた信号はループフィルタ140を経て電圧制御発振部150へ印加される。電圧制御発振部150はループフィルタ140で出力された信号に基づいて電圧制御信号に応じて発振信号を生成し、90度の位相差がある発振信号をそれぞれ第1ミキサー110、第2ミキサー120に印加する。
日本公開特許第2001−186052号公報 日本公開特許第2001−186440号公報 韓国公開特許第1999−082417号公報
しかし、従来技術における高周波数の搬送波を復元するため前述のコスタスループ(COSRAS loop)を用いることにおいて、LPFの具現が難しくなる問題を抱えている。特に、アナログフィルタであるLPFの具現において、簡単な構造のRCフィルタを使用するとしても高周波で周波数応答の平坦度はよくないだけでなく、コンデンサが占めている面積が大きいことから小型フィルタを生産することが難しい。
従って、本発明は前述した問題点を解決するために案出されたもので、本発明の目的は、位相検出を用いて変調信号をサンプリングし、このサンプリングされた結果を用いて変調された信号を復調することにより低域通過フィルタを利用しない復調方法およびその装置を提供することにある。
さらに、復調された信号のジッタを除去するためのフィルタとしてデジタルフィルタを適用することによって小型化された復調装置を提供することにある。
前述した目的を達成するための本発明に係る復調方法は、受信された信号をサンプリングして位相情報を検出するステップと、前記検出された位相情報を用いてクロックを同期させるステップと、前記同期されたクロックで前記受信された信号をオーバーサンプリングするステップと、前記オーバーサンプリング結果に基づいて前記受信された信号を復調するステップと、を含む。
また、前記オーバーサンプリングステップは、前記同期されたクロックの上昇エッジおよび下降エッジで前記受信された信号のレベルを測定することが好ましい。
また、前記復調方法は、前記同期されたクロックの上昇エッジで測定された前記レベルを非反転させ、前記同期されたクロックの下降エッジで測定された前記レベルを反転させるステップを含むことが好ましい。
ここで、前記同期されたクロックの個数は少なくとも2つ以上であることが好ましく、前記オーバーサンプリングするステップで用いられる前記同期されたクロックは、前記受信された信号に含まれた搬送波と所定の位相差を有することが好ましい。
また、前記所定の位相差は、πを前記同期されたクロックの個数で割った値の整数倍であることが好ましい。
また、前記オーバーサンプリングステップは、1つのクロック周期で少なくとも2回以上のサンプリングを行うことが好ましく、前記復調された信号からジッタを除去するステップを含むことが好ましい。
一方、前述した目的を達成するための本発明に係る復調装置は、受信された信号をサンプリングして位相情報を検出する位相検出部と、前記検出された位相情報を用いてクロックを同期させるクロック制御部と、前記受信された信号を前記同期されたクロックでオーバーサンプリングし、前記オーバーサンプリングされた結果を用いて前記受信された信号を復調する復調部と、を含む。
また、前記復調部は、前記同期されたクロックの上昇エッジおよび下降エッジにて前記受信された信号のレベルを測定することが好ましい。
また、前記復調部は、前記同期されたクロックの上昇エッジで測定された前記レベルを非反転させ、前記同期されたクロックの下降エッジで測定された前記レベルを反転させることが好ましい。
ここで、前記同期されたクロックの個数は、少なくとも2つ以上であることが好ましく、前記復調部で用いられる同期クロックは、前記受信された信号に含まれた搬送波と所定の位相差を有することが好ましい。
そして、前記所定の位相差はπを前記同期されたクロックの個数で割った値の整数倍であることが好ましい。
また、前記オーバーサンプリングステップは、1つのクロック周期で少なくとも2回以上のサンプリングを行うことが好ましく、前記復調された信号からジッタを除去するフィルタを含むことが好ましい。ここで、前記フィルタはデジタルフィルタであることが好ましい。
本発明の一形態による復調方法は、
受信された信号をサンプリングして位相情報を検出するステップと、
前記検出された位相情報を用いてクロックを同期させるステップと、
同期させた前記クロックで前記受信された信号をオーバーサンプリングするステップと、
前記オーバーサンプリング結果に基づいて、前記同期させたクロックの上昇エッジおよび下降エッジにおける前記受信された信号のレベルを測定し、前記上昇エッジで測定された前記レベルを非反転させ、前記下降エッジで測定された前記レベルを反転させることで、前記受信された信号を復調するステップと
を含むことを特徴とする復調方法である。
本発明によると、位相検出を用いて受信された信号をサンプリングし、サンプリングされた結果に基づいて受信された信号の復調を行なうことができる。さらに、復調された信号のジッタ除去のためのフィルタとして、低域通過フィルタではないデジタルフィルタが用いられるので、復調装置を小型化に形成することができる。
以下、添付の図面に基づいて本発明の好適な実施形態を詳述する。
(実施形態)
図2は本発明に係る、受信された信号を復調する復調装置のブロック図である。同図を参照すると、復調装置は、位相検出部210、クロック制御部220、クロック生成部230、復調部240、フィルタ250、CDR部260を含んでなる。
位相検出部210は、受信された信号をクロックでサンプリングし受信された信号の位相情報を検出する。受信された信号は搬送波にデータを載せた変調信号であることが一般的である。クロック制御部220は位相検出部210から印加された位相情報に基づいて後述するクロック生成部230で印加されたクロックを搬送波と所定の位相差を有するように同期させ、同期されたクロックを位相検出部210および復調部240へ印加する。この際に受信された信号がBPSKである場合、クロック制御部220は搬送波と位相が同じクロックと、搬送波とπ/2だけの位相差があるクロックである2つのクロックとを同期させることが好ましい。
クロック生成部230は、クロックを生成してクロック制御部220に印加する。なお、クロック生成部230で生成されるクロックの周波数は搬送波の周波数と同一であることが好ましく、クロック生成部230はクロック制御部220内に含まれることもできる。
復調部240は信号を受信し、同期されたクロックを用いて信号をオーバーサンプリングし、オーバーサンプリングされた結果に基づいて信号を復調し、この復調された信号をフィルタ250へ印加する。オーバーサンプリングとは1つのクロック周期で2回以上サンプリングされることを意味する。オーバーサンプリングされた結果を用いて受信された信号を復調する方法については後述する。
一方、フィルタ250は、復調部240で出力される信号に存在するジッタ(jitter)を除去し、ジッタの除去された復調信号をCDR(Clock Data Recovery)260へ印加する。CDR260はフィルタ250で印加された復調信号にてクロックとデータを復元する。フィルタ250およびCDR260は復調装置に選択的に適用される。
以下、図2に示す復調装置が受信された信号を復調する方法について、図3に基づいて詳説する。図3は本発明の一実施の形態に係る、復調装置が位相検出を用いて信号を復調する方法を説明するためのフローチャートである。説明の便宜のために受信された信号はBPSKであると仮定する。
図3に示すように、まず、位相検出部210は、受信された信号をサンプリングして受信された信号の位相情報を検出する(S310)。なお、クロックはクロック制御部220から印加されたクロックである。
クロック制御部220は、位相検出部210から印加された位相情報を用いて受信された信号の搬送波と所定の位相差を有するようにクロックを同期させ、同期されたクロックを位相検出部210および復調部240に印加する(S320)。なお、クロック制御部220で同期されたクロックは2つであることが好ましいが、1つのクロックは搬送波と同じ位相を有し、別の1つのクロックはπ/2だけの位相差を有する。
復調部240は、同期された2つのクロックのうち搬送波とπ/2だけの位相差を有するクロックに受信された信号をオーバーサンプリングする(S330)。
さらに、復調部240はオーバーサンプリングされた結果を用いて受信された信号を復調するが、クロックの上昇エッジで測定されたレベルは非反転し、クロックの下降エッジで測定されたレベルは反転させる方法で信号の復調を行なう(S340)。
フィルタ250は、復調部240で印加された復調信号からジッタ(jitter)を除去する(S350)。さらに、フィルタ250に入力される信号はオーバーサンプリングされたデジタル信号であるため、フィルタ250は既存のアナログフィルタとは相違にデジタルフィルタを利用する。デジタルフィルタはアナログフィルタより新たな工程に合わせて再設計することが容易であり、小さい体積を有するといった利点があるので、復調装置の小型化が図れる。
最後に、CDR260はフィルタ250で印加された復調信号にてクロックとデータを復元する(S360)。
図4は、位相検出を用いて信号を復調する復調部240を説明するためのタイミング図である。説明の便宜を図るために受信された信号はBPSK信号であり、本来の信号を搬送波に乗せて変調する方法と、復調部240で受信された信号を復調する方法とを共に説明する。さらに、クロック制御部220で出力されるクロックは予め受信された信号に同期された状態である。
(a)は本来の信号であって、デジタルであることが好ましい。(b)は本来の信号を乗せる搬送波である。本来の信号に搬送波を乗算して変調された信号を生成する。
詳細には、搬送波が論理レベル「ハイ」である場合、本来の信号が論理レベル「ハイ」である場合には変調された信号の論理レベルは「ハイ」である。そして、搬送波の論理レベルが「ハイ」であるが、本来信号の論理レベルが「ロー」である場合には変調された信号の論理レベルは「ロー」である。
一方、搬送波の論理レベルが「ロー」であり本来信号の論理レベルが「ハイ」である場合には変調された信号の論理レベルは「ロー」であり、搬送波の論理レベルが「ロー」であり本来信号の論理レベルが「ロー」である場合には変調された信号の論理レベルは「ハイ」である。かかる方式で変調された信号は(c)に示した通りである。
(c)に示す変調信号が受信機の復調部240に印加されると、復調部240は受信された信号とクロックを用いてオーバーサンプリングを行う。この際に、クロックはクロック制御部220で同期されたクロックであって、受信された信号と一定の位相差がある。(d)には搬送波と位相差が同一クロックと搬送波とπ/2だけの位相差があるクロックが図示されている。一方、搬送波と位相差が同一なクロックを用いてオーバーサンプリングを行うとしても信号の復調に寄与しないことから、以下では搬送波とπ/2だけの位相差があるクロックのみを用いて復調する方法について説明する。
オーバーサンプリングはクロックの上昇エッジとクロックの下降エッジで受信された信号のレベルを測定する方式により行われるが、測定されたレベルは(e)に示す通りである。
次に、復調部240は、オーバーサンプリングされた結果を用いて受信された信号の復調を行うが、クロックの上昇エッジで測定されたレベルは非反転させ、クロックの下降エッジで測定されたレベルは反転させる。その結果から獲得したレベルは(f)に示した通りであり、復調された信号は(g)に示す通りである。
結局、本来信号である(a)と復調された信号である(g)は同一であり、位相検出を介して受信された信号を復調できることが分かる。図4に示す復調された信号はオーバーサンプリングされた過程でジッタが発生しない理想的な場合を想定したものであるが、オーバーサンプリング過程でジッタが発生し得る。
図4は受信された信号がBPSKであるため同期されたクロックは2つであり、復調過程のいずれか1つのレベル周期で2回オーバーサンプリングを行った。受信された信号がBPSKであっても、位相差のある3つ以上のクロックを用いて復調することができるので、受信された信号がBPSKである場合に復調のため搬送波と同じ位相を有するクロックを含み2つ以上のクロックが求められる。
さらに、図4には受信された信号がBPSKであると仮定したが、必ずこれに限定されず多重位相を有する変調信号においても本願の復調装置が適用されることは言うまでもない。例えば、変調信号がQPSKである場合には搬送波とそれぞれ0、π/4、π/2、3π/4だけの位相差を有するクロックを用いてそれぞれのクロックごとにクロックの上昇エッジおよび下降エッジでオーバーサンプリングを行なう方式により受信された信号を復調すればよい。同様に、受信された信号がN−PSKである場合には搬送波とそれぞれ0、π/N、2π/N、3π/N、、(N−1)π/Nだけの位相差を有するN個のクロックを用いて信号を復調することができる。
従って、受信された信号がM−PSKである場合、これを復調するために少なくともM個のクロックが求められ、M個のクロックのうち搬送波と同じ位相を有するクロックを除いた残りクロックは搬送波とπ/Mの整数倍だけの位相差を有する。さらに、クロックそれぞれの上昇エッジおよび下降エッジでサンプリングを行なうので、1つのクロック周期でサンプリングする回数を2で割った値と同一個数のクロックが信号復調のために用いられることが好ましい。
そして、クロック制御部で復調部240および位相検出部210に印加されるクロックは同期されたクロックであって、同期されたクロックが2つである場合に2つのクロック全てそれぞれが復調部240および位相検出部210に印加されることもあるが、2つのクロック全てが位相検出部210に印加され、2つのいずれか1つのクロック、特に搬送波とは異なる位相を有する同期されたクロックのみが復調部240に印加される方式で、クロックが復調部240および位相検出部210に印加されることもある。また、搬送波のような位相を有するクロックは位相検出部210に印加され、搬送波と異なる位相を有する同期されたクロックは復調部240に印加されることもある。
図5は本発明の一実施の形態に係る位相検出部210と復調部240の回路図である。図5に示す回路は、6つのフリップフロップと5つのマルチプレクサ(MUX)から構成されている。フリップフロップは外部から入力された受信信号を一時格納してビット単位でマルチプレクサに出力させる格納素子である。マルチプレクサは複数のフリップフロップで入力されたビット単位の信号のうちいずれか1つの信号をクロックを用いて選択的に出力する。
特に、第1マルチプレクサ550および第4マルチプレクサ565は入力される受信信号をフリップフロップ510、515、520,525を用いてサンプリングし、クロックの下降エッジで測定されたレベルを反転させることにより、復調された信号をフィルタ250、230に出力する。また、第5ミキサー570とフリップフロップ530,535は、第2ミキサー555および第3ミキサー560で出力された信号を用いて位相情報を生成し、この生成された位相情報をクロック制御部220に出力する。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
従来のコスタスループの構造を示す図である。 本発明の一実施の形態に係る位相検出を用いて受信された信号を復調する復調装置のブロック図である。 本発明の一実施の形態に係る復調装置が位相検出を用いて信号復調を行なう方法を説明するためのフローチャートである。 位相検出を用いて信号復調が行なわれる復調部を説明するためのタイミング図である。 本発明の一実施の形態に係る位相検出部と復調部の回路図である。
符号の説明
210 位相検出部
220 クロック制御部
230 クロック生成部
240 復調部
250 フィルタ
260 CDR
510〜535 フリップフロップ
550〜570 マルチプレクサ

Claims (13)

  1. 受信された信号をサンプリングして位相情報を検出するステップと、
    前記検出された位相情報を用いてクロックを同期させるステップと、
    同期さ前記クロックで前記受信された信号をオーバーサンプリングするステップと、
    前記オーバーサンプリング結果に基づいて、前記同期させたクロックの上昇エッジおよび下降エッジにおける前記受信された信号のレベルを測定し、前記上昇エッジで測定された前記レベルを非反転させ、前記下降エッジで測定された前記レベルを反転させることで、前記受信された信号を復調するステップと
    を含むことを特徴とする復調方法。
  2. 前記同期さたクロックの個数は少なくとも2つ以上であることを特徴とする請求項1に記載の復調方法。
  3. 前記オーバーサンプリングするステップで用いられる前記同期さたクロックは、前記受信された信号に含まれた搬送波と所定の位相差を有することを特徴とする請求項に記載の復調方法。
  4. 前記所定の位相差は、πを前記同期さたクロックの個数で割った値の整数倍であることを特徴とする請求項に記載の復調方法。
  5. 前記オーバーサンプリングステップは、1つのクロック周期で少なくとも2回以上のサンプリングを行うことを特徴とする請求項1に記載の復調方法。
  6. 前記復調された信号からジッタを除去するステップを含むことを特徴とする請求項1に記載の復調方法。
  7. 受信された信号をサンプリングして位相情報を検出する位相検出部と、
    前記検出された位相情報を用いてクロックを同期させるクロック制御部と、
    前記受信された信号を同期さ前記クロックでオーバーサンプリングし、前記オーバーサンプリングされた結果を用いて前記受信された信号を復調する復調部と
    を含み、前記復調部は、前記同期させたクロックの上昇エッジおよび下降エッジにおける前記受信された信号のレベルを測定し、前記上昇エッジで測定された前記レベルを非反転させ、前記下降エッジで測定された前記レベルを反転させることで、前記受信された信号を復調することを特徴とする復調装置。
  8. 前記同期さたクロックの個数は、少なくとも2つ以上であることを特徴とする請求項に記載の復調装置。
  9. 前記復調部で用いられる前記同期させたクロックは、前記受信された信号に含まれた搬送波と所定の位相差を有することを特徴とする請求項に記載の復調装置。
  10. 前記所定の位相差はπを前記同期さたクロックの個数で割った値の整数倍であることを特徴とする請求項に記載の復調装置。
  11. 前記オーバーサンプリングステップは、1つのクロック周期で少なくとも2回以上のサンプリングを行うことを特徴とする請求項に記載の復調装置。
  12. 前記復調された信号からジッタを除去するフィルタを含むことを特徴とする請求項に記載の復調装置。
  13. 前記フィルタはデジタルフィルタであることを特徴とする請求項12に記載の復調装置。
JP2007168822A 2006-11-22 2007-06-27 位相検出を用いた復調方法およびその装置 Expired - Fee Related JP4633090B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060115948A KR100826248B1 (ko) 2006-11-22 2006-11-22 위상 검출을 이용한 복조 방법 및 그 장치

Publications (2)

Publication Number Publication Date
JP2008131638A JP2008131638A (ja) 2008-06-05
JP4633090B2 true JP4633090B2 (ja) 2011-02-16

Family

ID=39048028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007168822A Expired - Fee Related JP4633090B2 (ja) 2006-11-22 2007-06-27 位相検出を用いた復調方法およびその装置

Country Status (5)

Country Link
US (1) US7881417B2 (ja)
EP (1) EP1926268A3 (ja)
JP (1) JP4633090B2 (ja)
KR (1) KR100826248B1 (ja)
CN (1) CN101188588A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088950A (ja) * 2007-09-28 2009-04-23 Toshiba Corp クロックデータリカバリー回路
WO2009104824A1 (en) 2008-02-18 2009-08-27 Industry-Academic Cooperation Foundation, Yonsei University Device and method of demodulating signal
US8478203B2 (en) * 2011-07-31 2013-07-02 Xiao-an Wang Phase synchronization of base stations via mobile feedback in multipoint broadcasting
KR101706196B1 (ko) 2015-10-22 2017-02-15 (주)자람테크놀로지 위상 동기 성능을 개선한 뱅뱅 위상 검출기
CN110830742B (zh) * 2019-12-02 2021-12-17 锐捷网络股份有限公司 一种消除vga信号抖动的方法及装置
CN114035460A (zh) * 2021-10-12 2022-02-11 中国科学院微电子研究所 一种调制和解调信号的同步控制方法以及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263350A (ja) * 1988-08-30 1990-03-02 Sanyo Electric Co Ltd Psk復調回路
JPH08214036A (ja) * 1995-01-31 1996-08-20 Sony Corp 直交検波回路
WO1997001908A1 (fr) * 1995-06-26 1997-01-16 Hitachi, Ltd. Demodulateur
JP2004064469A (ja) * 2002-07-30 2004-02-26 Mitsubishi Electric Corp タイミング補正回路及び受信装置
JP2004312146A (ja) * 2003-04-03 2004-11-04 Sanyo Electric Co Ltd 無線通信装置、復調方法、および復調プログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455664A (en) * 1981-12-07 1984-06-19 Motorola Inc. Carrier data operated squelch
US4577335A (en) * 1984-01-09 1986-03-18 National Semiconductor Corporation Coherent data communications technique
JP3459417B2 (ja) * 1991-05-29 2003-10-20 パシフィック、マイクロソニックス、インコーポレーテッド 符号化する方法およびシステム、復号化し変換する方法およびシステム
JP2771354B2 (ja) * 1991-08-26 1998-07-02 日本電気株式会社 復調器
JP3146715B2 (ja) * 1992-02-27 2001-03-19 日本電気株式会社 データ復調装置
JP3414052B2 (ja) * 1995-05-18 2003-06-09 三菱電機株式会社 位相変調信号復調方式
JPH10215289A (ja) 1996-06-04 1998-08-11 Matsushita Electric Ind Co Ltd 同期装置
US5859881A (en) * 1996-06-07 1999-01-12 International Business Machines Corporation Adaptive filtering method and apparatus to compensate for a frequency difference between two clock sources
US6370188B1 (en) * 1999-03-31 2002-04-09 Texas Instruments Incorporated Phase and frequency offset compensation in a telecommunications receiver
JP2002152296A (ja) 2000-11-07 2002-05-24 Ricoh Co Ltd 位相検出装置とそれを用いた位相同期回路
US6973142B2 (en) * 2003-03-19 2005-12-06 Freescale Semiconductor, Inc. Timing synchronization for M-DPSK channels

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263350A (ja) * 1988-08-30 1990-03-02 Sanyo Electric Co Ltd Psk復調回路
JPH08214036A (ja) * 1995-01-31 1996-08-20 Sony Corp 直交検波回路
WO1997001908A1 (fr) * 1995-06-26 1997-01-16 Hitachi, Ltd. Demodulateur
JP2004064469A (ja) * 2002-07-30 2004-02-26 Mitsubishi Electric Corp タイミング補正回路及び受信装置
JP2004312146A (ja) * 2003-04-03 2004-11-04 Sanyo Electric Co Ltd 無線通信装置、復調方法、および復調プログラム

Also Published As

Publication number Publication date
EP1926268A2 (en) 2008-05-28
EP1926268A3 (en) 2011-10-05
CN101188588A (zh) 2008-05-28
US20080116968A1 (en) 2008-05-22
KR100826248B1 (ko) 2008-04-29
JP2008131638A (ja) 2008-06-05
US7881417B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
JP4633090B2 (ja) 位相検出を用いた復調方法およびその装置
US7751503B2 (en) Method for acquiring timing and carrier synchronization of offset-QPSK modulated signals
EP1041787B1 (en) Apparatus for generating absolute phase of signal received by receiver
EP1976214A1 (en) Communication signal symbol timing error detection and recovery
TWI566554B (zh) 用於相位調變信號的同步解調器電路
KR20070055370A (ko) Psk 수신기, psk 복조회로, 통신장치 및 psk수신방법
Roshna et al. Design and implementation of digital Costas loop and bit synchronizer in FPGA for BPSK demodulation
Rodriguez et al. Model-based software-defined radio (SDR) design using FPGA
KR101623275B1 (ko) 위상 180도로 정렬한 1차 측파대 필터들을 이용한 초저전력용 광대역 비동기식 이산 위상 편이 복조 회로
EP1052818A1 (en) Receiver
US8005161B2 (en) Method, hardware product, and computer program product for performing high data rate wireless transmission
US7587003B2 (en) Method and device for carrier-frequency synchronization of a vestigial-sideband-modulated signal
Uma Devi et al. Carrier recovery and clock recovery for QPSK demodulation
JP4463063B2 (ja) 復調回路及び復調方法
JP2016140020A (ja) 受信装置及び受信装置の受信方法
JP3558811B2 (ja) 変調器及び変調方法、復調器及び復調方法
JPH0730601A (ja) データ受信装置
JP2018064223A (ja) 衛星放送受信装置
KR101665303B1 (ko) 위상 180도로 정렬한 2차 측파대 필터들로 처리한 초저전력 고속 광대역 비동기식 이산 위상 편이 복조 회로
KR20100012649A (ko) 고속 fsk 복조 장치
Nagaraju et al. Maximum Likelihood Implementation of a Constant Envelope, Quaternary Continuous Phase Modem
Qiu et al. A low-power digital baseband circuit for GMSK demodulation in sub-GHz application
JPH05110609A (ja) 直交振幅変調方式デイジタル無線装置の復調装置
JP3382892B2 (ja) 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置
Shevyakov et al. Carrier recovery techniques analysis for PSK signals

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees