JP4626742B2 - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP4626742B2
JP4626742B2 JP2004062680A JP2004062680A JP4626742B2 JP 4626742 B2 JP4626742 B2 JP 4626742B2 JP 2004062680 A JP2004062680 A JP 2004062680A JP 2004062680 A JP2004062680 A JP 2004062680A JP 4626742 B2 JP4626742 B2 JP 4626742B2
Authority
JP
Japan
Prior art keywords
pressure
binder
softening point
multilayer ceramic
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004062680A
Other languages
English (en)
Other versions
JP2005252098A (ja
Inventor
靖司 上野
宏之 松本
健一 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004062680A priority Critical patent/JP4626742B2/ja
Publication of JP2005252098A publication Critical patent/JP2005252098A/ja
Application granted granted Critical
Publication of JP4626742B2 publication Critical patent/JP4626742B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

この発明は積層セラミック電子部品の製造方法に関し、特にたとえば積層セラミックコンデンサなどの積層セラミック電子部品を製造する積層セラミック電子部品の製造方法に関する。
従来、積層セラミックコンデンサなどの積層セラミック電子部品は、一般に、セラミック原料およびバインダを含むセラミックスラリからなるセラミックグリーンシートを形成し、セラミックグリーンシートに導電ペーストを塗布して内部電極パターンを形成した後、複数枚のセラミックグリーンシートを積層し、圧着し、所定の大きさに切断してから焼成して一体化することなどによって製造される。
上述のような従来の積層セラミックコンデンサなどの製造方法において、セラミックグリーンシートのバインダとしてポリビニルブチラール(軟化点80℃)を用い、導電ペーストのバインダとしてエチルセルロース(軟化点110℃)を用い、セラミックグリーンシートを100℃の条件下で加圧して積層体を形成した後に、その積層体を切断することが開示されている(例えば、特許文献1参照)。
また、上述のような従来の積層セラミックコンデンサなどの製造方法において、セラミックグリーンシートの圧着時にセラミックグリーンシートを一旦内部電極パターンが軟化しない温度に加熱して加圧した後、内部電極パターンが軟化する温度まで加熱して加圧し、その後、2段階に分けて切断することが開示され、さらに、それぞれの切断の間にセラミックグリーンシートが軟化する65℃に加熱して加圧することが開示されている(例えば、特許文献2参照)。
なお、上述のようにして製造される積層セラミックコンデンサは、近年のエレクトロニクス技術の発展にともない、小型化および大容量化の要求が強くなっている。積層セラミックコンデンサの小型化および大容量化の進展にともない、積層セラミックコンデンサの内部電極間のセラミックの厚みは、薄層化が進み、3μm以下の厚みのものが商品化されるようになり、また、積層枚数も300枚を超える場合がある。
特開2003−51675公報 特開2001−244138公報
特許文献1に開示されている製造方法では、積層体の切断時に特に積層体を加熱や加圧しないので、積層体において、内部電極パターンの塑性変形が十分ではなく、内部電極パターン部分の接合力が所望の値に達しない可能性がある。
一方、特許文献2に開示されている製造方法では、積層体に十分な接合力を持たせるためには、加圧力を十分に大きいものにする必要があり、このように十分に大きい加圧力にすれば、積層体の形成時に内部電極パターンの位置精度が低下してしまうおそれがある。
上述のように積層体において内部電極パターン部分の接合力が所望の値に達しないことや内部電極パターンの位置精度が低下してしまうことは、積層セラミック電子部品の構造欠陥や切断不良の原因となり、積層セラミック電子部品の信頼性の低下の原因となる。
それゆえに、この発明の主たる目的は、構造欠陥や切断不良がなく信頼性が高い積層セラミック電子部品を製造することができる、積層セラミック電子部品の製造方法を提供することである。
この発明にかかる積層セラミック電子部品の製造方法は、バインダを含む複数のセラミックグリーンシートを形成する工程と、複数のセラミックグリーンシートの所定のものにセラミックグリーンシート中のバインダの軟化点より高い軟化点のバインダを含む導電ペーストを塗布することによって内部電極パターンを形成する工程と、内部電極パターンが形成されたものを含む複数のセラミックグリーンシートを積み重ねることによって積層体を形成する積層工程と、積層体をセラミックグリーンシート中のバインダの軟化点以上の温度にかつ導電ペースト中のバインダの軟化点未満の温度に加熱しながら圧着する圧着工程と、圧着工程で圧着された積層体を導電ペースト中のバインダの軟化点以上の温度である120℃〜150℃に加熱しながら圧着工程における圧着の圧力より小さい圧力で加圧した後に所定の大きさに切断することによって未焼成素子を形成する切断工程とを備える、積層セラミック電子部品の製造方法である。
この発明にかかる積層セラミック電子部品の製造方法では、圧着工程において、積層体の加熱温度をセラミックグリーンシート中のバインダの軟化点以上の温度にしかつ内部電極パターンとなる導電ペースト中のバインダの軟化点未満の温度にして積層体を圧着するので、内部電極パターンが塑性変形を起こさずにパターン形状を保ったまま、セラミックグリーンシートが塑性変形する。そのため、セラミックグリーンシートを十分な加圧力で圧着することができるとともに、積層体において十分な接合力を得ることができる。
また、この発明にかかる積層セラミック電子部品の製造方法では、切断工程において、積層体の加熱温度を内部電極パターンとなる導電ペースト中のバインダの軟化点以上の温度である120℃〜150℃にし、かつ、積層体の加圧力を圧着工程における圧着の圧力より小さい圧力にするので、セラミックグリーンシートと内部電極パターンとの双方が塑性変形し、かつ、過度の塑性変形が抑制される。セラミックグリーンシートと内部電極パターンとの双方が塑性変形することにより、内部電極パターン部分におけるデラミネーション等の構造欠陥を防止することができ、かつ、過度の塑性変形が抑制されることにより、積層体をその接合面全面にわたって十分な接合力でもって接合することができるとともに、内部電極パターンの不所望な変形を防止することができる。
この発明によれば、積層体中の内部電極パターンが位置ずれすることなく所望のパターンとなるとともに、積層体としての接合力を高めた状態で切断するので、構造欠陥や切断不良がなく信頼性が高い積層セラミック電子部品を製造することができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための最良の形態の説明から一層明らかとなろう。
図1はこの発明が適用される積層セラミックコンデンサの一例を示す図解図である。図1に示す積層セラミックコンデンサ10は、直方体状のセラミック素子12を含む。セラミック素子12は、誘電体からなる多数のセラミック層14を含む。これらのセラミック層14は積層される。セラミック層14間には、Niを用いた内部電極16aおよび16bが交互に形成される。この場合、内部電極16aは一端部がセラミック素子12の一端部に延びて形成され、内部電極16bは一端部がセラミック素子12の他端部に延びて形成される。また、内部電極16aおよび16bは、中間部および他端部がセラミック層14を介して重なり合うように形成される。したがって、このセラミック素子12は、内部にセラミック層14を介して複数の内部電極16aおよび16bが設けられた積層構造を有する積層型のセラミック素子である。
セラミック素子12の一端面には、Cuを用いた外部電極18aが内部電極16aに接続されるように形成される。同様に、セラミック素子12の他端面には、Cuを用いた外部電極18bが内部電極16bに接続されるように形成される。
また、外部電極18aおよび18bの表面には、はんだ食われを防止するためにNiを用いた第1のめっき膜20aおよび20bがそれぞれ形成される。さらに、第1のめっき膜20aおよび20bの表面には、はんだ付け性をよくするためにSnを用いた第2のめっき膜22aおよび22bがそれぞれ形成される。
本願発明は、図1に示す積層セラミックコンデンサ10だけでなく、図1に示す積層セラミックコンデンサ10において第1のめっき膜20a,20bおよび第2のめっき膜22a,22bが形成されていない積層セラミックコンデンサにも適用される。
次の実験例では、図1に示す積層セラミックコンデンサ10の製造方法について説明する。
(実験例)
まず、出発原料として、BaTiO3 、希土類酸化物、Co23 、BaCO3 、MgO、NiOおよびMnCO3 と、BaO−SrO−LiO−SiO2 を主成分とする酸化物ガラスとを準備した。
これらの原料を、目的とするセラミック原料としての非還元性誘電体磁器組成物からBaTiO3 および酸化物ガラスを除いた組成となるように秤量して、秤量物を得た。次に、この秤量物を部分安定化ジルコニア(PSZ)製のボールを用いたボールミルで湿式混合し、水分を蒸発乾燥した後、1000℃で仮焼して、仮焼物を得た。
この仮焼物を再びPSZ製のボールを用いたボールミルで十分に湿式混合し粉砕して、粉砕物を得た。この粉砕物の水分を蒸発乾燥した後、それにBaTiO3 および酸化物ガラスを添加して、非還元性誘電体磁器組成物を得た。この非還元性誘電体磁器組成物に分散媒を添加し、PSZ製のボールを用いたボールミルで混合することによって、原料スラリを調整した。次に、この原料スラリにポリビニルブチラールを主成分とする有機系のバインダ(軟化点65℃)および可塑剤を添加してセラミックスラリとした後、そのセラミックスラリをドクターブレード法によってシート状に成形し、シート状に成形されたセラミックスラリを60℃の温度で乾燥して、焼成後の厚みが3.0μmとなるセラミックグリーンシートを多数形成した。
次に、上述のようにして形成されたセラミックグリーンシートの所定のものの一面に、バインダとしてのエチルセルロース(軟化点110℃)、Ni粉末および有機溶媒を混合した内部電極形成用の導電ペーストを印刷して塗布することによって内部電極パターンを形成し、内部電極パターンを70℃の温度で乾燥した。
その後、内部電極パターンが形成されたものを含む350枚のセラミックグリーンシートを金型上で70℃の温度で順次積み重ねることによって、積層体を形成した。
そして、形成された積層体にその金型上で厚み方向に80℃の温度で100MPaの圧力を10分間印加して、その積層体を圧着した。
次に、圧着された積層体にその厚み方向に加圧なしの0MPaまたは20MPa〜120MPaの各圧力を印加しながら、その積層体を加熱なしの室温または60℃〜150℃の各温度に1時間保持して、積層体に熱処理を施した。表1には、試料番号1〜42について、熱処理時に保持する温度を「熱処理温度(℃)」で示し、熱処理時に印加する圧力を「熱処理時印加圧力(MPa)」で示した。また、表1の「熱処理温度(℃)」の欄における「なし」は、熱処理時に保持する温度が加熱なしの室温であることを示す。
その後、熱処理が施された積層体を3.2mm×1.6mm×1.6mmの大きさに切断して、未焼成素子(チップ)を形成した。このときに未焼成素子の側面に内部電極が露出しているものを切断不良として、試料番号1〜42についての切断不良率(%)を表1に示す。
上述のようにして形成された未焼成素子を空気中において300℃で5時間保持の条件で脱脂を行った。その後、未焼成素子を200℃/時間の速度で1.0×10-7MPa以下の酸素分圧中で昇温し、1300℃の温度で1.0×10-11 MPaの酸素分圧中で所定の時間保持した後、室温まで200℃/時間の速度で1.0×10-7MPa以下の酸素分圧中で降温して、セラミック素子12を形成した。形成されたセラミック素子12の両端面にCuペーストを塗布し、800℃の温度で焼き付けることにより、外部電極18aおよび18bを形成した。そして、外部電極18aおよび18bの表面には、めっき液中でNiをめっきすることによって、第1のめっき膜20aおよび20bをそれぞれ形成した。それから、第1のめっき膜20aおよび20bの表面には、めっき液中でSnをめっきすることによって、第2のめっき膜22aおよび22bをそれぞれ形成した。それによって、積層セラミックコンデンサ10を製造した。
上述のようにして製造された積層セラミックコンデンサ(試料)について、静電容量(μF)および絶縁抵抗IR(印加電圧:10V、印加時間:2分)を測定するとともに、超音波探傷試験と、耐湿負荷試験と、機械的強度試験としてのたわみ強度試験とにより構造的な欠陥の確認を行った。
なお、超音波探傷試験については、超音波探傷機で10000個の試料の構造的な欠陥を評価した。
また、耐湿負荷試験については、1000個の試料を75℃、90−95%Rhの条件で加速的に試験したときに、500時間経過するまでに抵抗値が1MΩ以下となった試料を不良品とした。
さらに、たわみ強度試験については、まず、100個の試料をはんだで回路基板上に接続固定し、この回路基板を2本の支持棒に配置した。この場合、試料の中心から支持棒までの距離は、45mmとした。この状態で、回路基板を加圧部材(20mm×50mm、先端部の曲率半径Rが230mm)で変形させ、これにより、試料を加圧変形させ、同時に、試料の静電容量を測定した。そして、たわみ強度(mm)は、加圧変形により、試料の静電容量値が測定不能となった時点の変位量の平均値とした。
以上の結果も表1に示す。
Figure 0004626742
表1に示す結果より、試料番号1〜4、8〜11、15〜18、22〜25、29〜32のように、熱処理時に保持する温度を導電ペースト中のバインダの軟化点未満の温度にすると、すなわち、圧着された積層体を導電ペースト中のバインダの軟化点未満の温度に加熱しながら加圧した後に所定の大きさに切断することによって未焼成素子を形成すると、製造される積層セラミックコンデンサについて、超音波探傷試験による不良や耐湿負荷試験による不良すなわち構造欠陥が生じ、信頼性が低いことが分かる。
また、表1に示す結果より、試料番号40〜42のように、熱処理時に印加する圧力を積層体の圧着時の圧力以上の圧力にすると、すなわち、圧着された積層体を加熱しながら圧着工程における圧着の圧力以上の圧力で加圧した後に所定の大きさに切断することによって未焼成素子を形成すると、製造される積層セラミックコンデンサについて、切断不良が発生し、信頼性が低いことが分かる。
さらに、表1に示す結果より、試料番号36〜39のように、熱処理時に保持する温度を導電ペースト中のバインダの軟化点未満の温度にするとともに、熱処理時に印加する圧力を積層体の圧着時の圧力以上の圧力にすると、すなわち、圧着された積層体を導電ペースト中のバインダの軟化点未満の温度に加熱しながら圧着工程における圧着の圧力以上の圧力で加圧した後に所定の大きさに切断することによって未焼成素子を形成すると、製造される積層セラミックコンデンサについて、超音波探傷試験よる不良や耐湿負荷試験による不良すなわち構造欠陥が生じたり、切断不良が発生したりし、信頼性が低いことが分かる。
それに対して、表1に示す結果より、本願発明にかかる試料番号5〜7、12〜14、19〜21、26〜28、33〜35のように、熱処理時に保持する温度を導電ペースト中のバインダの軟化点以上の温度である120℃〜150℃にするとともに、熱処理時に印加する圧力を積層体の圧着時の圧力より小さい圧力にすると、すなわち、圧着された積層体を導電ペースト中のバインダの軟化点以上の温度である120℃〜150℃に加熱しながら圧着工程における圧着の圧力より小さい圧力で加圧した後に所定の大きさに切断することによって未焼成素子を形成すると、製造される積層セラミックコンデンサについては、構造欠陥や切断不良がなく信頼性が高いことが分かる。
このように本願発明にかかる試料番号5〜7、12〜14、19〜21、26〜28、33〜35において、製造される積層セラミックコンデンサについて構造欠陥や切断不良がなく信頼性が高いのは、次の理由による。
まず、本願発明にかかる試料番号5〜7、12〜14、19〜21、26〜28、33〜35では、積層体を圧着する工程において、積層体の加熱温度をセラミックグリーンシート中のバインダの軟化点以上の温度にしかつ内部電極パターンとなる導電ペースト中のバインダの軟化点未満の温度にして積層体を圧着するので、内部電極パターンが塑性変形を起こさずにパターン形状を保ったまま、セラミックグリーンシートが塑性変形する。そのため、セラミックグリーンシートを十分な加圧力で圧着することができるとともに、積層体において十分な接合力を得ることができる。
また、本願発明にかかる試料番号5〜7、12〜14、19〜21、26〜28、33〜35では、積層体を切断する工程において、積層体の加熱温度を内部電極パターンとなる導電ペースト中のバインダの軟化点以上の温度である120℃〜150℃にするので、セラミックグリーンシートと内部電極パターンとの双方が塑性変形する。このようにセラミックグリーンシートと内部電極パターンとの双方が塑性変形することにより、積層体におけるセラミックグリーンシートと内部電極ペーストの接合性が飛躍的に向上し、内部電極パターン部分におけるデラミネーション等の構造欠陥を防止することができる。
さらに、本願発明にかかる試料番号5〜7、12〜14、19〜21、26〜28、33〜35では、積層体を切断する工程において、積層体の加圧力を圧着工程における圧着の圧力より小さい圧力にするので、積層体の過度の塑性変形が抑制される。このように積層体の過度の塑性変形が抑制されることにより、積層体をその接合面全面にわたって十分な接合力でもって接合することができるとともに、内部電極パターンの不所望な変形を防止することができ、切断不良を防止することができる。
なお、上述の実験例ではセラミックグリーンシート中のバインダとしてポリビニルブチラールを主成分とする有機系のバインダ(軟化点65℃)が用いられ、内部電極パターンとなる導電ペースト中のバインダとしてエチルセルロース(軟化点110℃)が用いられているが、この発明では、それらのバインダとしては、導電ペースト中のバインダの軟化点がセラミックグリーンシート中のバインダの軟化点より高ければ、他の材料からなるバインダが用いられてもよい。この場合、セラミックグリーンシートおよび内部電極パターンを含む積層体を圧着したり熱処理したりする際に積層体を加熱する温度は、それらのバインダの軟化点に基づいて決定すればよい。
また、上述の実験例では、積層セラミックコンデンサ10の外部電極18aおよび18bの表面に、めっき液中でNiをめっきすることによって、第1のめっき膜20aおよび20bがそれぞれ形成され、さらに、第1のめっき膜20aおよび20bの表面に、めっき液中でSnをめっきすることによって、第2のめっき膜22aおよび22bがそれぞれ形成されているが、外部電極18aおよび18bの表面には、めっき膜が形成されなくてもよい。
さらに、上述の実験例では、セラミック原料にBaTiO3 などが用いられ、内部電極にNiが用いられ、外部電極にCuが用いられ、第1のめっき膜にNiが用いられ、第2のめっき膜にSnが用いられるが、この発明では、それらには他の材料が用いられてもよい。たとえば、外部電極には、Cu以外の金属が用いられてもよい。
また、この発明は、外部電極の表面に1層または3層以上のめっき膜を有する積層セラミックコンデンサにも適用され得る。
さらに、上述の実験例などでは積層セラミックコンデンサの製造方法を例にとって説明したが、この発明は、積層セラミックコンデンサの他に、積層セラミックバリスタ、積層セラミックインダクタ、積層セラミックサーミスタなど、バインダを含むセラミックグリーンシートおよびバインダを含む導電ペーストなどから製造される種々の積層セラミック電子部品の製造方法に適用することが可能である。
また、上述の実験例では複数の内部電極が用いられているが、積層セラミックコンデンサ、積層セラミックバリスタ、積層セラミックサーミスタにおいては2枚以上の内部電極が用いられてもよく、また、積層セラミックインダクタにおいては1枚以上の内部電極が用いられてもよい。
さらに、上述の実験例では、セラミックグリーンシートや積層体を搬送する治具を加熱することにより、直前の工程の温度を保持したが、たとえば、圧着工程と切断工程のように、同じ所で行うことが可能な工程間については、同じ所で直前の工程の温度を保持したまま、次の工程に移行するようにしてもよい。
この発明にかかる積層セラミック電子部品の製造方法は、たとえば積層セラミックコンデンサなどの積層セラミック電子部品の製造方法に適用できる。
この発明が適用される積層セラミックコンデンサの一例を示す図解図である。
符号の説明
10 積層セラミックコンデンサ
12 セラミック素子
14 セラミック層
16a、16b 内部電極
18a、18b 外部電極
20a、20b 第1のめっき膜
22a、22b 第2のめっき膜

Claims (1)

  1. バインダを含む複数のセラミックグリーンシートを形成する工程、
    前記複数のセラミックグリーンシートの所定のものに前記セラミックグリーンシート中のバインダの軟化点より高い軟化点のバインダを含む導電ペーストを塗布することによって内部電極パターンを形成する工程、
    前記内部電極パターンが形成されたものを含む前記複数のセラミックグリーンシートを積み重ねることによって積層体を形成する積層工程、
    前記積層体を前記セラミックグリーンシート中のバインダの軟化点以上の温度にかつ前記導電ペースト中のバインダの軟化点未満の温度に加熱しながら圧着する圧着工程、および
    前記圧着工程で圧着された前記積層体を前記導電ペースト中のバインダの軟化点以上の温度である120℃〜150℃に加熱しながら前記圧着工程における圧着の圧力より小さい圧力で加圧した後に所定の大きさに切断することによって未焼成素子を形成する切断工程を備える、積層セラミック電子部品の製造方法。
JP2004062680A 2004-03-05 2004-03-05 積層セラミック電子部品の製造方法 Expired - Lifetime JP4626742B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004062680A JP4626742B2 (ja) 2004-03-05 2004-03-05 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004062680A JP4626742B2 (ja) 2004-03-05 2004-03-05 積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005252098A JP2005252098A (ja) 2005-09-15
JP4626742B2 true JP4626742B2 (ja) 2011-02-09

Family

ID=35032277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004062680A Expired - Lifetime JP4626742B2 (ja) 2004-03-05 2004-03-05 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4626742B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741252B2 (ja) * 2005-01-28 2011-08-03 京セラ株式会社 複合シート、積層体並びに圧着積層体の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05234808A (ja) * 1992-02-24 1993-09-10 Mitsubishi Materials Corp 積層セラミック電子部品の製造方法
JP2001155959A (ja) * 1999-11-30 2001-06-08 Kyocera Corp 積層型電子部品およびその製法
JP2001244138A (ja) * 2000-02-29 2001-09-07 Kyocera Corp 積層型電子部品およびその製法
JP2002036224A (ja) * 2000-07-31 2002-02-05 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2002100527A (ja) * 2000-09-20 2002-04-05 Sony Corp 積層セラミック電子部品の製造方法
JP2002299146A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 積層セラミックコンデンサ及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05234808A (ja) * 1992-02-24 1993-09-10 Mitsubishi Materials Corp 積層セラミック電子部品の製造方法
JP2001155959A (ja) * 1999-11-30 2001-06-08 Kyocera Corp 積層型電子部品およびその製法
JP2001244138A (ja) * 2000-02-29 2001-09-07 Kyocera Corp 積層型電子部品およびその製法
JP2002036224A (ja) * 2000-07-31 2002-02-05 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2002100527A (ja) * 2000-09-20 2002-04-05 Sony Corp 積層セラミック電子部品の製造方法
JP2002299146A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 積層セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
JP2005252098A (ja) 2005-09-15

Similar Documents

Publication Publication Date Title
KR101076643B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP2003178623A (ja) 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2014220324A (ja) 積層セラミックコンデンサ
JP2017059631A (ja) 積層電子部品
JP2007035848A (ja) 積層セラミックコンデンサ及びその製造方法
JP5423977B2 (ja) 積層セラミック電子部品の製造方法
JP2010045209A (ja) 積層セラミック電子部品の製造方法
JP2002305127A (ja) 積層セラミック電子部品およびその製造方法
JP3940421B2 (ja) 積層セラミック部品およびその製造方法
JPH10172855A (ja) 積層チップ部品とそれに用いる導電ペースト
JP6314466B2 (ja) 積層セラミック電子部品
JP4574246B2 (ja) チップ型電子部品およびその製法
JP4788752B2 (ja) 積層セラミック電子部品の製造方法
JP4626742B2 (ja) 積層セラミック電子部品の製造方法
JPH11354370A (ja) 積層セラミック電子部品
JP2001006964A (ja) 積層セラミック電子部品の製造方法
JP2008153309A (ja) 積層セラミック電子部品の製造方法
JP2002015942A (ja) 積層型電子部品
KR100922943B1 (ko) 적층 세라믹 전자 부품의 제조 방법
JP3716746B2 (ja) 積層セラミック電子部品及びその製造方法
JP2006128282A (ja) 積層型電子部品およびその製法
JP4617691B2 (ja) 積層セラミック電子部品の製造方法
JP7312525B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2005303029A (ja) 積層セラミック電子部品の製造方法
JP3496184B2 (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4626742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150