JP4622133B2 - 過電流保護回路 - Google Patents
過電流保護回路 Download PDFInfo
- Publication number
- JP4622133B2 JP4622133B2 JP2001101109A JP2001101109A JP4622133B2 JP 4622133 B2 JP4622133 B2 JP 4622133B2 JP 2001101109 A JP2001101109 A JP 2001101109A JP 2001101109 A JP2001101109 A JP 2001101109A JP 4622133 B2 JP4622133 B2 JP 4622133B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- overcurrent protection
- voltage
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の属する技術分野】
本発明は、電源供給回路より過大な電流が機器に流れ、その機器が破損することを防止する過電流保護回路に関するものである。
【0002】
【従来の技術】
図14に示す従来の過電流保護回路は、出力トランジスタQ1(第1のトランジスタ)と、電流制限トランジスタQ2(第2のトランジスタ)と、電流検出素子RAと、通電回路TRN1とを備える。この過電流保護回路は、出力トランジスタQ1のエミッタと電流制限トランジスタQ2のベースとの接続点に電流検出素子RAの一端を接続し、電流検出素子RAの他端を電流制限トランジスタQ2のエミッタに接続し、電流制限トランジスタQ2のコレクタを出力トランジスタQ1のベースに接続し、出力トランジスタQ1のベースと電流制限トランジスタQ2のコレクタとの接続点に通電回路TRN1を接続して構成している。また、出力トランジスタQ1と電流制限トランジスタQ2をNPN型トランジスタで構成した例もある(例えば、非特許文献1参照)。
【0003】
通電回路TRN1の例を図16に示す。負荷へ常時給電している場合は、図16の(a)に示すように、1本の抵抗で構成され、CPUにより負荷への給電を入切制御する場合は、図16の(b)に示すように、トランジスタと抵抗で構成され、インターホン親機のように、直流は供給するが交流インピーダンスを高く保つ場合は、図16の(c)に示すように、抵抗とコンデンサで構成される。
【0004】
次に、従来の過電流保護回路の動作について説明する。
【0005】
出力トランジスタQ1は、通電回路TRN1によってベース電流IBQ1が供給され、オン状態となって、負荷RLに負荷電流IRLを供給する。
【0006】
電流検出素子RAは、通電電流により降下電圧VRAを発生する。この降下電圧VRAは、電流検出素子RAの通電電流IRAと電流検出素子RAの抵抗値RRAとの積である(式1)。
VRA=IRA×RRA …(式1)
(式1)において、電流検出素子RAの通電電流IRAは、出力トランジスタQ1のコレクタ電流ICQ1と、出力トランジスタQ1のベース電流IBQ1との和である(式2)。
IRA=ICQ1+IBQ1 …(式2)
出力トランジスタQ1が増幅作用を有するので、(式2)において、コレクタ電流ICQ1はベース電流IBQ1と比較して非常に大きく、ベース電流IBQ1は無視することができる(式3)。
IRA≒ICQ1 …(式3)
また、コレクタ電流ICQ1は負荷電流IRLに等しい。したがって、(式1)および(式3)より、電流検出素子RAにおける降下電圧VRAは、負荷電流IRLと電流検出素子RAの抵抗値RRAの積で表される(式4)。
VRA=IRL×RRA …(式4)
この(式4)が示すように、電流検出素子RAにおける降下電圧VRAは、負荷電流IRLの増加に比例して増加する。
【0007】
電流制限トランジスタQ2は、ベース−エミッタ間電圧VBEQ2が所定の順方向降下電圧VBE0Q2より小さいとき、オフ状態であって、コレクタ電流ICQ2=0である。一方、電流制限トランジスタQ2は、ベース−エミッタ間電圧VBEQ2が所定の順方向降下電圧VBE0Q2に達したとき、オン状態となり、コレクタ電流ICQ2が流れる。ここで、ベース−エミッタ間電圧VBEQ2は、電流検出素子RAにおける降下電圧VRAに等しい。すなわち、電流検出素子RAにおける降下電圧VRAが所定の電圧VBE0Q2に達したとき、電流制限トランジスタQ2がオン状態となって、コレクタ電流ICQ2が流れる。
【0008】
通電回路TRN1を流れる電流ITRN1は、出力トランジスタQ1のベース電流IBQ1と電流制限トランジスタQ2のコレクタ電流ICQ2との和である(式5)。
ITRN1=IBQ1+ICQ2 …(式5)
(式5)において、電流制限トランジスタQ2がオン状態となって、電流制限トランジスタQ2のコレクタ電流ICQ2が流れると、出力トランジスタQ1のベース電流IBQ1が減少する。
【0009】
出力トランジスタQ1は、ベース電流IBQ1の減少にともなって、コレクタ電流ICQ1(すなわち負荷電流IRL)が減少する。
【0010】
したがって、(式4)において、負荷電流IRLが増加して電流検出素子RAにおける降下電圧VRAが所定の電圧VBE0Q2に達したとき、電流制限トランジスタQ2がオン状態となってコレクタ電流ICQ2が流れ、(式5)において、電流制限トランジスタQ2のコレクタ電流ICQ2が流れたとき、出力トランジスタQ1のベース電流IBQ1が減少し、出力トランジスタQ1は、ベース電流IBQ1の減少に伴って負荷電流IRLの増大を抑えるので、過電流が流れるのを防止することができる。
【0011】
過電流が検出される負荷RLの電流値IRLX(以下、過電流検出電流という)は、電流制限トランジスタQ2のベース−エミッタ間の順方向降下電圧VBE0Q2を電流検出素子RAの抵抗値RRAで割った値である(式6)。
IRLX=VBE0Q2/RRA …(式6)
なお、負荷RLの抵抗値RRLを0まで減少させても、IRL=IRLXの関係は保たれる。また、順方向降下電圧VBE0Q2は、シリコンPN接合、周囲温度20℃において、約0.6Vである。
【非特許文献1】
戸川治朗著、「実用電源回路ハンドブック」、CQ出版株式会社、1988年5月、p.54−55
【0012】
【発明が解決しようとする課題】
しかしながら、このような従来の過電流保護回路では、以下に示す課題があった。
【0013】
第1の課題について説明する。負荷RLの両端における負荷電圧VRLは、直流電圧源ESの電源電圧VEから、電流検出素子RAの降下電圧VRAと出力トランジスタQ1のコレクタ−エミッタ間電圧VCEQ1とを引いた値である(式7)。
VRL=VE−VRA−VCEQ1 …(式7)
(式7)において、負荷電圧VRLが電源電圧VEに近いほど効率が良い。また、(式7)において、出力トランジスタQ1のコレクタ−エミッタ間電圧VCEQ1は、電流ITRN1を大きくしてベース電圧VBQ1を大きくすることによってほぼ0とすることができる(式8)。
VRL=VE−VRA …(式8)
(式8)において、通常時の負荷電流をIRLAとすると(式9)となる。
VRL=VE−IRLA×RRA=VE―IRLA×VBE0Q2/IRLX …(式9)
ここで、電流制限トランジスタQ2の順方向降下電圧VBE0Q2は、PN接合の特性で決定される値であって、素子の選定を変更する以外、変更することができず、特殊な素子は高価である。また、過電流検出電流IRLXを小さくすると、負荷電圧VRLが降下してしまい、負荷に必要な電圧を供給することができなくなってしまう。したがって、過電流検出電流を容易に選定することができないという問題があった。
【0014】
第2の課題について説明する。過電流検出電流IRLXは、前述したように(式6)で表される。
IRLX=VBE0Q2/RRA …(式6)
(式6)において、順方向降下電圧VBE0Q2は、周囲温度によって変化する。例えば、シリコンPN接合の場合、常温20℃で約0.6Vであるが、−10℃では約0.9Vまで上昇してしまい、50℃では、約0.3Vまで降下してしまう。したがって、図15に示すように、周囲温度によって過電流検出電流IRLXが異なってしまい、低温時に過電流保護がかかりにくく、高温時に小さな電流でも過電流保護がかかってしまうという問題があった。
【0015】
インターホン等の機器においては、親機から子機へ電源を供給する場合が多く、その間の配線が短絡された場合に機器を故障させずに保護する必要がある。また、機器の小型化、低コスト化が重要であるため、親機から子機へ供給する電源は、保護回路を接続しても、極力電圧低下が少なく、温度変化などにばらつきが少ないことが望まれる。
【0016】
本発明はこのような課題を解決するためになされたもので、負荷に対して過電流保護が効き始める電流値を容易に選定することができるとともに、周囲温度によって過電流検出電流が変化してしまうことがないようにすることができる過電流保護回路を提供するものである。
【0017】
【課題を解決するための手段】
本発明の過電流保護回路は、電源から負荷に電流を供給する途中に設けられ、通電電流を供給する第1のトランジスタと前記第1のトランジスタを制御する第2のトランジスタを備えた過電流保護回路であって、電源からの電流をエミッタから入力し、コレクタから負荷へ前記通電電流を出力する第1のトランジスタと、電源と第1のトランジスタのエミッタとの間に設けられた電流検出素子と、電流検出素子の電源側の端にエミッタを接続し、電流検出素子の前記第1のトランジスタ側の端にベースを接続し、第1のトランジスタのベースにコレクタを接続し、第1のPN接合部を備えた第2のトランジスタと、電流検出素子の前記第1のトランジスタ側の端と前記第2のトランジスタのベースとの間に第2のトランジスタのPN接合部の材質と同じ材質からなる第2のPN接合部を有する順方向降下電圧発生素子を設け、前記電流検出素子の前記電源側の端と前記第2のトランジスタのエミッタとの間に抵抗素子を設けた構成を有している。この構成により、負荷に対して過電流保護が効き始める電流値を容易に選定することができるとともに、周囲温度によって過電流保護の効き始める電流値が変化してしまうことがないようにすることができることとなる。
【0019】
本発明の過電流保護回路は、順方向降下電圧発生素子として、第2のトランジスタと同じPN接合部の材質と同じ材質からなるPN接合部を有する第3のトランジスタを用いた構成を有している。この構成により、負荷に対して過電流保護が効き始める電流値を、基準電圧源の基準電圧と電流検出素子の抵抗値とによって、正確に選定することができることができるとともに、周囲温度の変化による過電流保護が効き始める電流値の変化がほぼ無いようにすることができることとなる。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【0024】
(第1実施形態)
図1は本発明の第1実施形態の過電流保護回路を示す回路図である。
【0025】
図1において、過電流保護回路は、出力トランジスタQ1(第1のトランジスタ)と、電流制限トランジスタQ2(第2のトランジスタ)と、電流検出素子RAと、基準電圧源ERと、第1の通電回路TRN1と、第2の通電回路TRN2と、ダイオードD(順方向降下電圧発生素子)とを備える。この過電流保護回路は、出力トランジスタQ1のエミッタに電流検出素子RAの一端を接続し、電流検出素子RAの他端と電流制限トランジスタQ2のエミッタとの間に基準電圧源ERを接続し、電流制限トランジスタQ2のコレクタを出力トランジスタQ1のベースに接続し、出力トランジスタQ1のエミッタから電流制限トランジスタQ2のベースの間にかけて順方向にダイオードDを接続して構成している。また、出力トランジスタQ1のベースと電流制限トランジスタQ2のコレクタとの接続点に、第1の通電回路TRN1を接続している。また、ダイオードDのカソード側に第2の通電回路TRN2を接続している。なお、本実施形態において、出力トランジスタQ1および電流制限トランジスタQ2はPNPトランジスタを用いている。
【0026】
出力トランジスタQ1は、第1の通電回路TRN1によってベース電流IBQ1が供給され、オン状態となって、負荷RLに負荷電流IRLを供給する。
【0027】
電流制限トランジスタQ2は、ベース−エミッタ間電圧VBEQ2が所定の順方向降下電圧VBE0Q2より小さいとき、オフ状態であって、コレクタ電流ICQ2=0である。一方、電流制限トランジスタQ2は、ベース−エミッタ間電圧VBEQ2が所定の順方向降下電圧VBE0Q2に達したとき、オン状態となり、コレクタ電流ICQ2が流れる。
【0028】
電流検出素子RAは、通電電流により降下電圧VRAを発生する。この降下電圧VRAは、電流検出素子RAの通電電流IRAと電流検出素子RAの抵抗値RRAとの積である。
【0029】
基準電圧源ERは、所定の直流電圧VRを有するように選択される。
【0030】
第2の通電回路TRN2は、ダイオードDに順方向電流を供給し、順方向電圧降下を発生させるためのものである。
【0031】
ダイオードDは、第2の通電回路TRN2によって順方向電流が供給され、電流制限トランジスタQ2のエミッタ−ベース間の順方向降下電圧とほぼ同じ順方向降下電圧を発生する。なお、ダイオードDのPN接合の材質は、電流制限トランジスタQ2のPN接合の材質と同じとする。例えば、シリコンダイオードおよびシリコントランジスタとする。
【0032】
第1の通電回路TRN1は、出力トランジスタQ1のベース電流を供給して、出力トランジスタQ1をオンさせるための回路であり、従来の過電流保護回路と同じものである。なお、第1の通電回路TRN1に通電される電流ITRN1は、出力トランジスタQ1のベース電流IBQ1と電流制限トランジスタQ2のコレクタ電流ICQ2との和である。
【0033】
以下、本実施形態の過電流保護回路の動作について説明する。
【0034】
本実施形態の過電流保護回路は、負荷電流IRLが増加して電流検出素子RAにおける降下電圧VRAが所定の電圧に達したとき、電流制限トランジスタQ2がオン状態となってコレクタ電流ICQ2が流れ、第1の通電回路TRN1に通電される。第1の通電回路TRN1は、出力トランジスタQ1のベースと直流電圧源ESとの間に接続され、出力トランジスタQ1がオンのときには、1本の抵抗が接続されているものと同等であり、出力トランジスタQ1のベース電圧は、直流電圧源ESが発生する電圧とほぼ同等であるため、第1の通電回路TRN1に流れる電流ITRN1は、電流制限トランジスタQ2のコレクタ電流ICQ2が流れ込むと、その分、出力トランジスタQ1のベース電流IBQ1が減少し、出力トランジスタQ1が負荷電流IRLの増大を抑える。この動作は従来の過電流保護回路と同じである。
【0035】
本実施形態の過電流保護回路において、過電流が検出される負荷RLの電流値IRLX(以下、過電流検出電流という)は、電流検出素子RAにおける降下電圧VRAと電流検出素子RAの抵抗値RRAとによって(式11)で表される。
IRLX=VRA/RRA …(式11)
(式11)において、電流検出素子RAにおける降下電圧VRAは、ダイオードDの順方向降下電圧VFDとの和が、基準電圧VRと電流制限トランジスタQ2のベース−エミッタ間電圧VBEQ2との和に等しい(式12)。
VRA+VFD=VR+VBEQ2 …(式12)
電流制限トランジスタQ2とダイオードDとが、同じ電圧降下特性を有するPN接合の素子である場合、例えばシリコントランジスタとシリコンダイオードである場合、ダイオードDの順方向降下電圧VFDと電流制限トランジスタQ2の順方向降下電圧VBE0Q2とがほぼ等しい(式13)。
VFD≒VBE0Q2 …(式13)
(式12)に(式13)を適用して、(式14)が得られる。
VRA=VR …(式14)
(式11)に(式14)を適用して、過電流検出電流IRLXは、(式15)で表される。
IRLX=VR/RRA …(式15)
したがって、本実施形態の過電流保護回路は、(式15)に示されるように、基準電圧VRと電流検出素子RAの抵抗値RRAとを選択することによって、過電流検出電流IRLXを定めることができ、素子の特性が過電流検出電流IRLXに関与しないこととなる。
【0036】
以上説明したように、本実施形態の過電流保護回路は、基準電圧VRと電流検出素子RAの抵抗値RRAとを選択することによって過電流検出電流IRLXを定めることができるので、過電流検出電流IRLXに素子の特性が関与せず、過電流検出電流を容易に選定することができるとともに、周囲温度によって過電流保護の効き始める電流値が変化してしまうことがないようにすることができることとなる。
【0037】
また、本実施形態の過電流保護回路は、順方向降下電圧発生素子として、電流制限トランジスタQ2と同じ材質のダイオードDを用いているので、過電流検出電流を、基準電圧源ERの基準電圧VRと電流検出素子RAの抵抗値RRAとによって、正確に選定することができるとともに、周囲温度の変化による過電流保護が効き始める電流値の変化がほぼ無いようにすることができることとなる。
【0038】
(第2実施形態)
図2は本発明の第2実施形態の過電流保護回路を示す回路図である。本実施形態の過電流保護回路は、第1実施形態の過電流保護回路における出力トランジスタQ1および電流制限トランジスタQ2を、PNPトランジスタからNPNトランジスタに代えて構成したものである。本実施形態の過電流保護回路の動作は、第1実施形態の過電流保護回路の動作と同じである。また、本実施形態の過電流保護回路は、第1実施形態の過電流保護回路と同じように、基準電圧VRと電流検出素子RAの抵抗値RRAとを選択することによって過電流検出電流IRLXを定めることができるので、過電流検出電流IRLXに素子の特性が関与せず、過電流検出電流を容易に選定することができるとともに、周囲温度によって過電流保護の効き始める電流値が変化してしまうことがないようにすることができることとなる。
【0039】
(第3実施形態)
図3は本発明の第3実施形態の過電流保護回路を示す回路図である。本実施形態の過電流保護回路は、第1実施形態の過電流保護回路におけるダイオードDを第3のトランジスタQ3に代えて構成したものである。なお、第3のトランジスタQ3は、電流制限トランジスタQ2と同じ種類のトランジスタを使用する。
【0040】
第3のトランジスタQ3(順方向降下電圧発生素子)は、コレクタとベースとが接続されている。第2の通電回路TRN2は、第3のトランジスタのエミッタ−ベース間に順方向電流を供給し、第3のトランジスタQ3のエミッタ−ベース間には、順方向降下電圧VBE0Q3が発生する。
【0041】
本実施形態において、電流制限トランジスタQ2の順方向降下電圧VBE0Q2と、第3のトランジスタQ3のエミッタ−ベース間の順方向降下電圧VBE0Q3との関係は(式31)で表される。
VBE0Q2=VRA+VBE0Q3−VR …(式31)
第3のトランジスタQ3は、電流制限トランジスタQ2と同じ種類のトランジスタを使用しているので、(式31)において、電流制限トランジスタQ2の順方向降下電圧VBE0Q2と第3のトランジスタQ3の順方向降下電圧VBE0Q3とが等しい(式32)。
VBE0Q2≒VBE0Q3 …(式32)
(式32)および(式31)によって、第1実施形態の過電流保護回路と同様、(式14)が得られる。
VRA=VR …(式14)
過電流が検出される負荷RLの電流値IRLX(以下、過電流検出電流という)は、電流検出素子RAにおける降下電圧VRAと電流検出素子RAの抵抗値RRAとによって、
IRLX=VRA/RRA …(式11)
で表されるから、第1実施形態の過電流保護回路と同様に、(式15)が得られる。
IRLX=VR/RRA …(式15)
したがって、本実施形態の過電流保護回路は、(式15)で表されるように、基準電圧源ERの基準電圧VRと電流検出素子RAの抵抗値RRAとを選択することによって、過電流検出電流IRLXを定めることができ、素子の特性が過電流検出電流IRLXに関与しないこととなる。
【0042】
また、本実施形態の過電流保護回路においては、同じトランジスタの特性値が適用されるため、過電流検出電流を正確に選定することができるとともに、周囲温度の変化による過電流保護が効き始める電流値の変化がほぼ無いようにすることができることとなる。
【0043】
また、電流制限トランジスタQ2と第3のトランジスタQ3とが、同一のウエハ上で製造された素子を用いることで、過電流検出電流をさらに正確に選定することができるとともに、周囲温度の変化による過電流保護が効き始める電流値の変化がほとんど無いようにすることができることとなる。
【0044】
(第4実施形態)
図4は本発明の第4実施形態の過電流保護回路を示す回路図である。
【0045】
図4において、過電流保護回路は、出力トランジスタQ1(第1のトランジスタ)と、電流制限トランジスタQ2(第2のトランジスタ)と、電流検出素子RAと、基準電圧源ERと、第1の通電回路TRN1と、第2の通電回路TRN2と、ダイオードD(順方向降下電圧発生素子)と、第1の抵抗素子R1と、第2の抵抗素子R2とを備える。この過電流保護回路は、出力トランジスタQ1のエミッタに電流検出素子RAの一端を接続し、電流検出素子RAの他端と電流制限トランジスタQ2のエミッタとの間に基準電圧源ERを接続し、電流制限トランジスタQ2のコレクタを出力トランジスタQ1のベースに接続し、出力トランジスタQ1のエミッタにダイオードDの一端を接続し、電流制限トランジスタQ2のベースに第1の抵抗素子R1の一端を接続し、ダイオードDの他端と第1の抵抗素子R1の他端とを接続して、ダイオードDが出力トランジスタQ1のエミッタから電流制限トランジスタQ2のベースにかけて順方向になるよう構成し、電流制限トランジスタQ2のベースと出力トランジスタQ1のコレクタとの間に第2の抵抗素子R2を接続して構成している。また、出力トランジスタQ1のベースと電流制限トランジスタQ2のコレクタとの接続点に、第1の通電回路TRN1を接続している。また、ダイオードDに順方向電流を通電させる第2の通電回路TRN2を接続している。
【0046】
出力トランジスタQ1は、第1の通電回路TRN1によってベース電流IBQ1が供給され、オン状態となって、負荷RLに負荷電流IRLを供給する。
【0047】
電流制限トランジスタQ2は、ベース−エミッタ間電圧VBEQ2が所定の順方向降下電圧VBE0Q2より小さいとき、オフ状態であって、コレクタ電流ICQ2=0である。一方、電流制限トランジスタQ2は、ベース−エミッタ間電圧VBEQ2が所定の順方向降下電圧VBE0Q2に達したとき、オン状態となり、コレクタ電流ICQ2が流れる。
【0048】
電流検出素子RAは、通電電流により降下電圧VRAを発生する。この降下電圧VRAは、電流検出素子RAを流れる電流IRAと電流検出素子RAの抵抗値RRAとの積である。
【0049】
基準電圧源ERは、所定の直流電圧VRを有するように選択される。
【0050】
第2の通電回路TRN2は、ダイオードDに順方向電流を供給する。
【0051】
ダイオードDは、第2の通電回路TRN2によって順方向電流が供給され、電流制限トランジスタQ2のエミッタ−ベース間の順方向降下電圧とほぼ同じ順方向降下電圧を発生する。
【0052】
第1の通電回路TRN1の通電電流ITRN1は、電流制限トランジスタQ1のベース電流IBQ1と出力トランジスタQ2のコレクタ電流ICQ2との和である。
【0053】
以下、本実施形態における過電流保護回路の動作について説明する。
【0054】
本実施形態の過電流保護回路は、第1実施形態の過電流保護回路と同様、負荷電流IRLが増加して電流検出素子RAにおける降下電圧VRAが所定の電圧に達したとき、電流制限トランジスタQ2がオン状態となってコレクタ電流ICQ2が流れ、出力トランジスタQ1のベース電流IBQ1が減少し、出力トランジスタQ1が負荷電流IRLの増大を抑える。
【0055】
本実施形態の過電流保護回路において、過電流が検出される負荷RLの電流値IRLX(以下、過電流検出電流という)は、電流検出素子RAにおける降下電圧VRAと電流検出素子RAの抵抗値RRAとによって(式41)で表される。
IRLX=VRA/RRA …(式41)
(式41)において、電流検出素子RAにおける降下電圧VRAは、ダイオードDの順方向降下電圧VFDとの和が、基準電圧VRと電流制限トランジスタQ2のベース−エミッタ間電圧VBEQ2と第1の抵抗素子R1の降下電圧VR1との和に等しい(式42)。
VRA+VFD=VR+VBEQ2+VR1 …(式42)
電流制限トランジスタQ2とダイオードDとが、同じ電圧降下特性を有するPN接合の素子である場合、例えばシリコントランジスタとシリコンダイオードである場合、ダイオードDの順方向降下電圧VFDと電流制限トランジスタQ2の順方向降下電圧VBE0Q2とがほぼ等しい(式43)。
VFD≒VBE0Q2 …(式43)
(式42)に(式43)を適用して、(式44)が得られる。
VRA=VR+VR1 …(式44)
また、(式41)に(式44)を適用して、過電流検出電流IRLXは、(式45)で表される。
IRLX=(VR+VR1)/RRA …(式45)
(式45)において、第1の抵抗素子R1における降下電圧VR1は、第1の抵抗素子R1の抵抗値RR1と第1の抵抗素子R1の通電電流IR1との積である(式46)。
VR1=RR1×IR1 …(式46)
(式46)において、第1の抵抗素子R1の通電電流IR1は、電流制限トランジスタQ2の増幅作用によって微小な値でも電流制限トランジスタQ2をオンさせることが可能であるため、(式45)において、第1の抵抗素子R1の降下電圧VR1を無視することができる(式47)。
IRLX≒VR/RRA …(式47)
したがって、本実施形態の過電流保護回路は、第1実施形態の過電流保護回路と同様、(式47)に示されるように、基準電圧VRと電流検出素子RAの抵抗値RRAとを選択することによって、過電流検出電流IRLXを定めることができ、素子の特性が過電流検出電流IRLXに関与しないこととなる。
【0056】
以上説明したように、本実施形態の過電流保護回路は、基準電圧VRと電流検出素子RAの抵抗値RRAとを選択することによって過電流検出電流IRLXを定めることができるので、過電流検出電流IRLXに素子の特性が関与せず、過電流検出電流を容易に選定することができるとともに、周囲温度によって過電流保護の効き始める電流値が変化してしまうことがないようにすることができることとなる。
【0057】
なお、本実施形態の過電流保護回路において、定常状態から負荷RLが小さくなって過電流保護が働き始めるまでの負荷RLの電圧−電流特性(図11の111)は、第1実施形態の過電流保護回路における負荷RLの電圧−電流特性(図10の101)と同じである。
【0058】
次に、過電流保護が働き始めた後の負荷RLの電圧−電流特性について説明する。
【0059】
本実施形態の過電流保護回路において、過電流保護が働き、出力トランジスタQ1のベース電流IBQ1が減少すると、出力トランジスタQ1のコレクタ電流ICQ1が減少し、出力トランジスタQ1のコレクタ−エミッタ間電圧が増加する。
【0060】
第2の抵抗R2の両端間の電圧VR2は、電流検出素子RA の降下電圧VRAと出力トランジスタQ1のコレクタ−エミッタ間電圧VCEQ1との和から、基準電圧VRと電流制限トランジスタQ2のベース−エミッタ間電圧との和を引いた値である(式48)。
VR2=(VRA+VCEQ1)−(VR+VBEQ2) …(式48)
(式48)で示されるように、出力トランジスタQ1のコレクタ−エミッタ間電圧VCEQ1の増加によって、第2の抵抗R2の両端間の電圧VR2が増加し、第2の抵抗R2の通電電流IR2も増加する。第2の抵抗R2の通電電流IR2が増加すると、電流制限トランジスタQ2のベース電流IBQ2が増加し、電流制限トランジスタQ2のコレクタ電流ICQ2が増加するので、出力トランジスタQ1のベース電流IBQ1がさらに減少し、出力トランジスタQ1のコレクタ電流もさらに減少する。
【0061】
負荷電流IRLは、出力トランジスタQ1のコレクタ電流ICQ1に等しい(式49)。
IRL=ICQ1 …(式49)
(式49)において、出力トランジスタQ1のコレクタ電流ICQ1は、出力トランジスタQ1の直流電流増幅率hFEQ1と出力トランジスタQ1のベース電流IBQ1とを用いて、(式50)で表される。
IRL=hFEQ1×IBQ1 …(式50)
(式50)において、出力トランジスタQ1のベース電流IBQ1は、第1の通電回路TRN1の通電電流ITRN1と電流制限トランジスタQ2のコレクタ電流ICQ2との差である(式51)。
IBQ1=ITRN1−ICQ2 …(式51)
(式51)において、電流制限トランジスタQ2のコレクタ電流ICQ2は、電流制限トランジスタQ2の直流電流増幅率hFEQ2と第2の抵抗素子R2の両端間における電圧VR2と第2の抵抗素子R2の抵抗値RR2とを用いて(式52)で表される。
ICQ2=hFEQ2×VR2/RR2 …(式52)
(式52)において、第2の抵抗素子R2の両端間における電圧VR2は、直流電圧源ESが発生する直流電圧VEから、基準電圧VRと電流制限トランジスタQ2のベース−エミッタ間電圧VBEQ2と負荷電圧VRLとを引いた値である(式53)。
VR2=VE−VR−VBEQ2−VRL …(式53)
(式51)に(式52)および(式53)を適用し、(式54)が得られる。
IBQ1=ITRN1−ICQ2
=ITRN1−hFEQ2×VR2/RR2
=ITRN1−hFEQ2×(VE−VR−VBEQ2−VRL)/RR2
=ITRN1−hFEQ2×(VE−VR−VBEQ2)/RR2+hFEQ2×VRL/RR2 …(式54)
(式54)において、第1項(ITRN1)および第2項(hFEQ2×(VE−VR−VBEQ2)/RR2)は、負荷電圧VRLの変動に影響されることのない値であるから、これら第1項および第2項を係数Aに置き換え、(式55)が得られる。
IBQ1=A+hFEQ2×VRL/RR2 …(式55)
(式50)に(式55)を適用して、負荷電流IRLは、(式56)で表される。
IRL=hFEQ1×(A+hFEQ2×VRL/RR2)
=hFEQ1×A+hFEQ1×hFEQ2×VRL/RR2 …(式56)
(式56)において、第1項(hFEQ1×A)は、負荷電圧VRLの変動に影響されることのない値であるから、第1項を係数Bに置き換え、(式57)が得られる。
IRL=B+hFEQ1×hFEQ2×VRL/RR2 …(式57)
(式57)において、hFEQ1×hFEQ2/RR2は負荷電圧VRLの変動に影響されることのない値であるから、これを係数Cに置き換え、(式58)が得られる。
IRL=B+C×VRL …(式58)
すなわち、本実施形態の過電流保護回路は、過電流保護が働き始めた後、負荷電圧VRLの減少にともなって負荷電流IRLも減少する特性(図11の112)を有する。
【0062】
次に、負荷RLが短絡状態(すなわち抵抗値RRL=0)となったときの過電流保護回路の動作について説明する。
【0063】
前述した第1実施形態の過電流保護回路においては、過電流保護が働いたとき、負荷RLに流れる電流IRLは、基準電圧VRと電流検出素子RAの抵抗値RRAとによって決まり、過電流検出電流IRLXであって、一定である(式15)。
IRL=IRLX=VR/RRA …(式15)
なお、過電流保護が働く以上に負荷RLの抵抗値RRLが減少した場合、負荷RLの両端における電圧VRLは、負荷RLの抵抗値RRLとともに低下し、短絡状態(すなわち抵抗値RRL=0)においては0となる。
このとき、出力トランジスタQ1のコレクタ−エミッタ間電圧VCEQ1は、直流電圧源ESの発生する直流電源電圧VEから電流検出素子RAにおける降下電圧VRAと負荷電圧VRLとを引いた値である(式16)。
VCEQ1=VE−VRA−VRL …(式16)
(式16)において、電流検出素子RAの降下電圧VRAは、並列に接続された電流制限トランジスタQ2のベース−エミッタ間電圧の順方向降下電圧VBE0Q2に等しく、一定である(式17)。
VRA=VBE0Q2 …(式17)
(式16)に(式17)を適用し、負荷RLの短絡状態(VRL=0)における出力トランジスタQ1のコレクタ−エミッタ間電圧VCEQ1は、(式18)で表される。
VCEQ1=VE−VBE0Q2 …(式18)
出力トランジスタQ1の消費電力WQ1は、コレクタ−エミッタ間電圧VCEQ1とコレクタ電流ICQ1の積である(式19)。
WQ1=VCEQ1×ICQ1 …(式19)
(式19)において、出力トランジスタQ1は、コレクタ−エミッタ間電圧VCEQ1が最大となる負荷短絡時に過大な電力を消費する(図12)。このような過大な電力の消費は、出力トランジスタQ1の破壊につながる。出力トランジスタQ1の破壊を防止するためには、出力トランジスタQ1に高消費電力のトランジスタを用いる必要があり、小型化および低コスト化の阻害要因となってしまう。
【0064】
一方、本実施形態の過電流保護回路は、(式58)で示されるように、負荷電圧VRLが小さいとき負荷電流IRLも小さくなる特性を有するため、図13に示すように、出力トランジスタQ1の消費電力WQ1が増加しない。したがって、本実施形態の過電流保護回路は、負荷RLが短絡状態となっても出力トランジスタQ1の破壊の恐れがなくなり、小型化、低コスト化をすることができることとなる。
【0065】
(第5実施形態)
図5は本発明の第5実施形態の過電流保護回路を示す回路図である。本実施形態の過電流保護回路は、第4実施形態の過電流保護回路におけるダイオードDを第3のトランジスタQ3に代えて構成したものである。なお、第3のトランジスタQ3は、電流制限トランジスタQ2と同じ種類のトランジスタを使用する。本実施形態の過電流保護回路の動作は、第3実施形態の過電流保護回路の動作、および、第4実施形態の過電流保護回路の動作に準ずる。
【0066】
(第6実施形態)
図6は本発明の第6実施形態の過電流保護回路を示す回路図である。本実施形態の過電流保護回路は、第4実施形態の過電流保護回路において、基準電圧源ERを第3の抵抗R3に代え、第3の抵抗素子R3に第3の通電回路TRN3を接続して構成したものである。
【0067】
第3の抵抗素子R3の両端における電圧VR3は、第3の抵抗素子R3の通電電流IR3と第3の抵抗素子R3の抵抗値RR3との積である(式61)。
VR3=IR3×RR3 …(式61)
(式61)において、第3の抵抗R3の通電電流IR3は、第3の通電回路TRN3の第3の通電電流ITRN3と等しいので、(式61)は(式62)で表される。
VR3=ITRN3×RR3 …(式62)
本実施形態の過電流保護回路の過電流検出電流IRLXについては、第1実施形態で説明した(式15)において、基準電圧VRをVR3に代えて、(式63)が得られる。
IRLX=VR3/RRA …(式63)
(式63)に(式62)を適用して(式64)が得られる。
IRLX=ITRN3×RR3/RRA …(式64)
すなわち、本実施形態の過電流保護回路においては、過電流検出電流IRLXが、第3の通電回路ITRN3の通電電流ITRN3と第3の抵抗素子R3の抵抗値RR3とを選択することによって定めることができる。
【0068】
(第7実施形態)
図7は本発明の第7実施形態の過電流保護回路を示す回路図である。本実施形態の過電流保護回路は、第3実施形態の過電流保護回路において、基準電圧源ERを第3の抵抗R3に代え、第3の抵抗素子R3に第3の通電回路TRN3を接続して構成したものである。本実施形態の過電流保護回路の動作は、第3実施形態の過電流保護回路の動作、および、第6実施形態の過電流保護回路の動作に準ずる。
【0069】
(第8実施形態)
図8は本発明の第8実施形態の過電流保護回路を示す回路図である。本実施形態の過電流保護回路は、第4実施形態の過電流保護回路において、基準電圧源ERを第3の抵抗R3に代え、第3の抵抗素子R3に第3の通電回路TRN3を接続して構成したものである。本実施形態の過電流保護回路の動作は、第4実施形態の過電流保護回路の動作、および、第6実施形態の過電流保護回路の動作に準ずる。
【0070】
(第9実施形態)
図9は本発明の第9実施形態の過電流保護回路を示す回路図である。本実施形態の過電流保護回路は、第5実施形態の過電流保護回路において、基準電圧源ERを第3の抵抗R3に代え、第3の抵抗素子R3に第3の通電回路TRN3を接続して構成したものである。本実施形態の過電流保護回路の動作は、第5実施形態の過電流保護回路の動作、および、第6実施形態の過電流保護回路の動作に準ずる。
【0071】
なお、第1実施形態から第9実施形態において、第1の通電回路TRN1の一端は直流電圧源に直接接続される形態としたが、負荷等を介して接続する形態としてもよい。
【0072】
【発明の効果】
本発明は、負荷に対して過電流保護が効き始める電流値を容易に選定することができるとともに、周囲温度によって過電流保護の効き始める電流値が変化してしまうことがないようにすることができるという優れた効果を有する過電流保護回路を提供するものである。
【図面の簡単な説明】
【図1】本発明の第1実施形態の過電流保護回路を示す回路図
【図2】本発明の第2実施形態の過電流保護回路を示す回路図
【図3】本発明の第3実施形態の過電流保護回路を示す回路図
【図4】本発明の第4実施形態の過電流保護回路を示す回路図
【図5】本発明の第5実施形態の過電流保護回路を示す回路図
【図6】本発明の第6実施形態の過電流保護回路を示す回路図
【図7】本発明の第7実施形態の過電流保護回路を示す回路図
【図8】本発明の第8実施形態の過電流保護回路を示す回路図
【図9】本発明の第9実施形態の過電流保護回路を示す回路図
【図10】本発明の第1実施形態の過電流保護回路における負荷の電流と電圧との関係を示す図
【図11】本発明の第4実施形態の過電流保護回路における負荷の電流と電圧との関係を示す図
【図12】本発明の第1実施形態の過電流保護回路における出力トランジスタの消費電力を示す図
【図13】本発明の第4実施形態の過電流保護回路における出力トランジスタの消費電力を示す図
【図14】従来の過電流保護回路を示す回路図
【図15】従来の過電流保護回路における負荷の電流と電圧との関係を示す図
【図16】通電回路の例を示す図
【符号の説明】
D ダイオード(順方向降下電圧発生素子)
ES 直流電圧源
ER 基準電圧源
Q1 出力トランジスタ(第1のトランジスタ)
Q2 電流制限トランジスタ(第2のトランジスタ)
Q3 第3のトランジスタ(順方向降下電圧発生素子)
RA 電流検出素子
RL 負荷
R1 第1の抵抗素子
R2 第2の抵抗素子
R3 第3の抵抗素子(基準電圧源)
TRN1 第1の通電回路
TRN2 第2の通電回路
TRN3 第3の通電回路
Claims (2)
- 電源から負荷に電流を供給する途中に設けられ、通電電流を供給する第1のトランジスタと前記第1のトランジスタを制御する第2のトランジスタを備えた過電流保護回路であって、
前記電源からの電流をエミッタから入力し、コレクタから前記負荷へ前記通電電流を出力する第1のトランジスタと、
前記電源と前記第1のトランジスタのエミッタとの間に設けられた電流検出素子と、
前記電流検出素子の前記電源側の端にエミッタを接続し、前記電流検出素子の前記第1のトランジスタ側の端にベースを接続し、前記第1のトランジスタのベースにコレクタを接続し、第1のPN接合部を備えた第2のトランジスタと、
前記電流検出素子の前記第1のトランジスタ側の端と前記第2のトランジスタのベースとの間に前記第2のトランジスタのPN接合部の材質と同じ材質からなる第2のPN接合部を有する順方向降下電圧発生素子を設け、前記電流検出素子の前記電源側の端と前記第2のトランジスタのエミッタとの間に抵抗素子を設けたことを特徴とする過電流保護回路。 - 前記順方向降下電圧発生素子として、前記第2のトランジスタと同じPN接合部の材質と同じ材質からなるPN接合部を有する第3のトランジスタを用いたことを特徴とする請求項1に記載の過電流保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001101109A JP4622133B2 (ja) | 2001-03-30 | 2001-03-30 | 過電流保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001101109A JP4622133B2 (ja) | 2001-03-30 | 2001-03-30 | 過電流保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002305840A JP2002305840A (ja) | 2002-10-18 |
JP4622133B2 true JP4622133B2 (ja) | 2011-02-02 |
Family
ID=18954478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001101109A Expired - Fee Related JP4622133B2 (ja) | 2001-03-30 | 2001-03-30 | 過電流保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4622133B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5044286B2 (ja) * | 2007-05-24 | 2012-10-10 | オリンパス株式会社 | 電流制限回路および内視鏡装置 |
JP5552813B2 (ja) * | 2010-01-06 | 2014-07-16 | 富士通株式会社 | 電流制限回路及び電子機器 |
JP5573177B2 (ja) * | 2010-01-15 | 2014-08-20 | 沖電気工業株式会社 | 電源装置及び電源システム |
EP2998661B1 (en) | 2013-05-14 | 2021-02-24 | Mitsubishi Electric Corporation | Protection device and protection method |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1520655A (fr) * | 1967-02-28 | 1968-04-12 | Hatot Leon Ets | Montage électronique de protection contre des surintensités |
DE1513057A1 (de) * | 1966-08-18 | 1969-05-29 | Siemens Ag | Schaltung zum selbsttaetigen Abschalten der Betriebsspannung |
JPS6336133U (ja) * | 1986-08-22 | 1988-03-08 | ||
JPH01120608A (ja) * | 1987-11-05 | 1989-05-12 | Honda Motor Co Ltd | 電流制限機能を有するパワードライブ回路 |
JPH031639U (ja) * | 1989-05-22 | 1991-01-09 | ||
JPH0560140U (ja) * | 1991-12-27 | 1993-08-06 | ミツミ電機株式会社 | 過電流保護回路 |
-
2001
- 2001-03-30 JP JP2001101109A patent/JP4622133B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1513057A1 (de) * | 1966-08-18 | 1969-05-29 | Siemens Ag | Schaltung zum selbsttaetigen Abschalten der Betriebsspannung |
FR1520655A (fr) * | 1967-02-28 | 1968-04-12 | Hatot Leon Ets | Montage électronique de protection contre des surintensités |
JPS6336133U (ja) * | 1986-08-22 | 1988-03-08 | ||
JPH01120608A (ja) * | 1987-11-05 | 1989-05-12 | Honda Motor Co Ltd | 電流制限機能を有するパワードライブ回路 |
JPH031639U (ja) * | 1989-05-22 | 1991-01-09 | ||
JPH0560140U (ja) * | 1991-12-27 | 1993-08-06 | ミツミ電機株式会社 | 過電流保護回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2002305840A (ja) | 2002-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3394389B2 (ja) | 直流安定化電源回路 | |
JP3358459B2 (ja) | 温度検出回路 | |
JP4963891B2 (ja) | 負荷駆動回路 | |
JPH06174762A (ja) | 設定値に対する電圧変動を検出する検出回路、デバイス及び電力供給回路 | |
KR100873253B1 (ko) | 전압 레귤레이터 | |
US5486781A (en) | Base current-control circuit of an output transistor | |
JP2005157743A (ja) | 負荷駆動装置及び負荷駆動システム | |
CA1228129A (en) | Transistor protection circuit | |
JP4622133B2 (ja) | 過電流保護回路 | |
US6906902B2 (en) | Semiconductor integrated circuit | |
US20120092061A1 (en) | Fan control system | |
JP4614750B2 (ja) | レギュレータ | |
JP2002017036A (ja) | 過電流検知回路 | |
JP2001157356A (ja) | 短絡回路検出及び過電流保護用の電源制御回路とその方法 | |
JP4461817B2 (ja) | 半導体集積回路装置 | |
JP3469131B2 (ja) | 直流安定化電源装置 | |
JP4433790B2 (ja) | 定電圧回路 | |
JP4734747B2 (ja) | 電流制限回路及び電源回路 | |
US8102191B2 (en) | Window comparator circuit for limiting input voltage applied to object circuit | |
JP3827053B2 (ja) | 電流制限回路つき定電圧回路 | |
JP2009240007A (ja) | 電源回路 | |
JPH0844444A (ja) | レギュレータ装置 | |
JP2001223572A (ja) | 電流制限機能付き出力回路 | |
JP2546051Y2 (ja) | 安定化電源回路 | |
JP2605803Y2 (ja) | 過負荷検知回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090911 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101018 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4622133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |