JP3469131B2 - 直流安定化電源装置 - Google Patents
直流安定化電源装置Info
- Publication number
- JP3469131B2 JP3469131B2 JP19625899A JP19625899A JP3469131B2 JP 3469131 B2 JP3469131 B2 JP 3469131B2 JP 19625899 A JP19625899 A JP 19625899A JP 19625899 A JP19625899 A JP 19625899A JP 3469131 B2 JP3469131 B2 JP 3469131B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- comparator
- input
- voltage
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
ータとして好適に実施され、スイッチング素子、コイル
および平滑コンデンサを備え、スイッチングのデューテ
ィを調整することによって、直流入力電圧を所望直流出
力電圧に変換して出力するようにした高効率動作が可能
な直流安定化電源装置に関する。
圧を安定化させるべくレギュレータ回路が用いられてい
るが、入力電圧より低い出力電圧を必要とする場合に用
いる前記降圧型のレギュレータとして、トランジスタを
一種の可変抵抗として用いることにより電圧を降下させ
るドロッパ型レギュレータと、スイッチング素子、コイ
ルおよび平滑コンデンサを備え、スイッチング素子のO
N/OFFデューティ比を調整することによって、所望
出力電圧に安定に保持するスイッチング型レギュレータ
とが用いられている。
容易であり、ノイズが小さいので、用途が限定されにく
いという利点を有しているものの、電圧をドロップさせ
て出力電圧を安定化させているので、ドロップ分が熱と
して放出されてしまい、特に入出力間電圧差が大きいと
きには効率が悪いという問題がある。一方、後記のスイ
ッチング型レギュレータは、スイッチング素子のON/
OFFデューティ比によって出力電圧が決定されるの
で、入出力間の電圧差が大きい用途で効率が良く、その
ような用途で広く用いられている。
ュレータの典型的な従来例の直流安定化電源装置1の電
気的構成を示すブロック図である。この直流安定化電源
装置1は、大略的に、平滑コンデンサc1によって平滑
化された電源b1からの入力電圧vinを集積回路2内
のスイッチング素子swがスイッチングし、その出力を
外付けのキャッチダイオードd1、コイルlおよび平滑
コンデンサc2で整流・平滑化することで、前記入力電
圧vinを降圧した出力電圧voを負荷rlに出力す
る。
には前記電源b1からの電流が負荷rlに供給されると
ともに前記コイルlにエネルギが蓄積され、OFF時に
はその蓄積されたエネルギがキャッチダイオードd1、
コイルlおよび負荷rlによって形成される電流経路で
該負荷rlに供給される。前記集積回路2内には制御回
路3が設けられており、この制御回路3が前記スイッチ
ング素子swのON/OFFデューティ比を調整するこ
とによって、前記出力電圧voを所望とする電圧に安定
に保持する。
電圧源b2と、PWMコンパレータ5と、発振器6と、
フリップフロップ7と、NAND回路8とを備えて構成
されている。前記誤差増幅器4の反転入力端には、前記
出力電圧voを分圧抵抗r1,r2によって分圧して得
られた調整電圧vadjがフィードバックされ、非反転
入力端には、前記基準電圧源b2からの基準電圧vre
fが与えられ、該誤差増幅器4からの出力は、PWMコ
ンパレータ5の非反転入力端に与えられる。前記PWM
コンパレータ5は、反転入力端に与えられる前記発振器
6からの三角波を前記PWMコンパレータ5からの出力
電圧でスライスすることによってPWM信号を作成し、
該信号をNAND回路8を介してスイッチング素子sw
に与える。スイッチング素子swは、たとえばPNPト
ランジスタとNPNトランジスタとがダーリントン接続
されて構成されている。
って、前記調整電圧vadjが前記基準電圧vrefよ
りも低くなる程、誤差増幅器4はローレベルの出力を導
出し、これによってPWMコンパレータ5のスライスレ
ベルが低くなって前記PWM信号のパルス幅が広く、す
なわち前記デューティが高くなり、スイッチング素子s
wのON期間が長くなって、前記出力電圧voの低下が
抑制される。
ライン9には、前記スイッチング素子swおよびコイル
lとともに、前記集積回路2内で、過電流検出回路10
が介在されている。この過電流検出回路10は、前記出
力ライン9に直列に挿入され、負荷電流を電流−電圧変
換する電流検出抵抗rdと、その端子間電圧に基づい
て、過電流状態であるか否かを判定する過電流検出コン
パレータ11とを備えて構成されている。この過電流検
出コンパレータ11の出力は、過電流を検出していない
状態、すなわち電流検出抵抗rdの端子間電圧が所定値
未満では、ローレベルとなり、前記端子間電圧が所定値
以上となって過電流状態となると、ハイレベルとなる。
Sフリップフロップで実現される前記フリップフロップ
7のセット端子に入力されており、このフリップフロッ
プ7のリセット端子には、前記発振器6からリセットパ
ルスが与えられる。フリップフロップ7の反転出力は、
前記NAND回路8に与えられる。したがって、過電流
状態となると、フリップフロップ7はセットされ、反転
出力がローレベルとなってNAND回路8の出力、した
がって前記スイッチング素子swのPNPトランジスタ
のベースがハイレベルのままとなり、該スイッチング素
子swはOFF状態に保たれる。過電流でなくなるとフ
リップフロップ7はリセットされ、その反転出力がハイ
レベルとなって、NAND回路8を介するPWM信号の
通過が可能になり、通常のパルス幅制御に戻る。
る直流安定化電源装置1は、前記のドロッパ型レギュレ
ータよりも効率が高いけれども、出力ライン9に直列に
電流検出抵抗rdを挿入しているので、損失が大きく、
近年の低消費電力化の要望には充分とは言えない。
は、スイッチング素子swによる損失WS、制御回路3
による損失WCおよび電流検出抵抗rdによる損失WR
の大きく3つに分けられる。たとえば、入力電圧vin
が12V、出力電圧voが5V、出力電流ioが3Aの
条件で、スイッチング素子swの飽和状態でのコレクタ
−エミッタ間電圧vceSAT を1V、キャッチダイオー
ドd1の順方向電圧降下vfを0.4V、制御回路3の
消費電流を10mA、電流検出抵抗rdを30mΩと仮
定すると、 WS≒D×vceSAT ×io=0.45×1×3≒1.
35W となる。ここで、デューティDは、 D=vo÷(vin−vceSAT ) で表され、上記のように45%としている。
04W となる。
抵抗を出力ラインから削除することによって、より一層
高効率化を図ることができる直流安定化電源装置を提供
することである。
電源装置は、スイッチング素子およびコイルが出力ライ
ンに直列に設けられ、前記スイッチング素子をスイッチ
ングさせることによって、ON時には電源からの電流が
負荷に供給されるとともに前記コイルにエネルギが蓄積
され、OFF時にはその蓄積されたエネルギが整流素子
によって形成される電流経路で前記負荷に供給され、前
記スイッチングのデューティを調整することによって、
直流入力電圧を所望直流出力電圧に変換して出力するよ
うにした直流安定化電源装置において、前記整流素子の
順方向電圧から過電流を検出する過電流検出手段を含む
ことを特徴とする。
よびコイルが出力ラインに直列に設けられ、前記スイッ
チング素子のON/OFFデューティ比を調整すること
によって、所望出力電圧を得るようにしたスイッチング
型レギュレータにおいて、スイッチング素子のOFF時
における電流経路を形成するために不可欠であり、キャ
ッチダイオードなどで実現される整流素子が、その通過
電流が大きくなる程、順方向電圧が大きくなることを利
用して、該順方向電圧から過電流を検出する。
を出力ラインから削除することができ、一層高効率化を
図ることができる。
は、前記過電流検出手段は、前記整流素子の端子間電圧
が一方の入力に与えられるコンパレータと、前記コンパ
レータの他方の入力に接続され、負の温度特性を有する
基準電圧源とを備えて構成されることを特徴とする。
ードなどの整流素子の順方向電圧には、負の温度特性が
あるので、一定レベルの過電流閾値では、コンパレータ
は正確に過電流を判定することができない。そこで、ダ
イオードの順方向電圧などを用いて、基準電圧にも同様
に負の温度特性を持たせる。
なく、常に一定の過電流閾値で、正確に過電流検出を行
うことができる。
装置では、前記過電流検出手段は、前記整流素子の端子
間電圧が一方の入力に与えられるコンパレータと、基準
電圧源と、前記基準電圧源を前記コンパレータの他方の
入力に接続する第1の抵抗と、外部端子を介して前記コ
ンパレータの他方の入力に接続される第2の抵抗とをさ
らに備えることを特徴とする。
の一方の端子を前記第1の抵抗を介して前記コンパレー
タの他方の入力に接続し、他方の端子を接地し、第2の
抵抗一方の端子を前記外部端子を介して前記コンパレー
タの他方の入力に接続し、他方の端子を接地すると、第
1および第2の抵抗の接続点となる前記コンパレータの
他方の入力では、過電流閾値となる基準電圧が分圧して
入力されることになる。
抗値や、その他方の端子の電位を変化することによっ
て、前記過電流閾値を変化することができ、使用するス
イッチング素子の定格値や、整流素子の特性に応じた適
切な過電流閾値を設定することができる。
は、前記過電流検出手段は、前記整流素子の端子間電圧
が一方の入力に与えられるコンパレータと、基準電圧源
と、前記基準電圧源を前記コンパレータの他方の入力に
接続する第1の抵抗と、前記コンパレータの他方の入力
に接続される第2の抵抗と、前記第2の抵抗に並列に介
在されるコンデンサとをさらに備えることを特徴とす
る。
端子を前記第1の抵抗を介して前記コンパレータの他方
の入力に接続し、他方の端子を接地し、第2の抵抗一方
の端子を前記外部端子を介して前記コンパレータの他方
の入力に接続し、他方の端子を接地すると、第2の抵抗
に並列のコンデンサによって、電源投入直後は該並列コ
ンデンサの端子間電圧が低く、前記過電流閾値が低くな
り、時間経過に伴ってコンデンサの端子間電圧が徐々に
上昇し、前記過電流閾値も上昇してゆく。
によりパルス幅が制限されながら徐々にパルス幅が拡が
り、出力電圧が立ち上がってゆくので、いわゆるソフト
スタートを実現することができる。
装置は、前記整流素子の順方向電圧から素子過熱を検出
する過熱検出手段をさらに備えることを特徴とする。
に、出力ラインに直列抵抗を介在することなく、素子過
熱も検出することができる。
図1〜図3に基づいて説明すれば以下のとおりである。
化電源装置21の電気的構成を示すブロック図である。
この直流安定化電源装置21は、スイッチング型レギュ
レータであり、大略的に、平滑コンデンサC1によって
平滑化された電源B1からの入力電圧Vinを集積回路
22内のスイッチング素子SWがスイッチングし、その
出力を外付けのキャッチダイオードD1、コイルLおよ
び平滑コンデンサC2で整流・平滑化することで、前記
入力電圧Vinを降圧した出力電圧Voを負荷RLに出
力する。すなわち、スイッチング素子SWのON時には
前記電源B1からの電流が負荷RLに供給されるととも
に前記コイルLにエネルギが蓄積され、OFF時にはそ
の蓄積されたエネルギがキャッチダイオードD1、コイ
ルLおよび負荷RLによって形成される電流経路で該負
荷RLに供給される。前記集積回路22は、端子P1〜
P4を有する4端子のレギュレータICであり、該集積
回路22内に設けられている制御回路23が前記スイッ
チング素子SWのON/OFFデューティ比を調整する
ことによって、前記出力電圧Voを所望とする電圧に安
定に保持する。
基準電圧源B2と、PWMコンパレータ25と、発振器
26と、フリップフロップ27と、NAND回路28と
を備えて構成されている。前記誤差増幅器24の反転入
力端には、前記出力電圧Voを分圧抵抗R1,R2によ
って分圧して得られた調整電圧Vadjがフィードバッ
クされ、非反転入力端には、前記基準電圧源B2からの
基準電圧Vref1が与えられ、該誤差増幅器24から
の出力は、PWMコンパレータ25の非反転入力端に与
えられる。前記PWMコンパレータ25は、反転入力端
に与えられる前記発振器26からの三角波を前記PWM
コンパレータ25からの出力電圧でスライスすることに
よってPWM信号を作成し、該信号をNAND回路28
を介してスイッチング素子SWに与える。スイッチング
素子SWは、たとえばPNPトランジスタとNPNトラ
ンジスタとがダーリントン接続されて構成されている。
って、前記調整電圧Vadjが前記基準電圧Vref1
よりも低くなる程、誤差増幅器24はローレベルの出力
を導出し、これによってPWMコンパレータ25のスラ
イスレベルが低くなって、前記PWM信号のパルス幅が
広く、すなわち前記デューティが高くなり、スイッチン
グ素子SWのON期間が長くなって、前記出力電圧Vo
の低下が抑制される。
D1のカソードの電位Vcは、過電流検出回路30内の
過電流検出コンパレータ31の一方の入力に与えられて
おり、この前記過電流検出コンパレータ31の他方の入
力には、基準電圧源B2からの基準電圧Vref2が与
えられている。過電流検出回路30は、前記電位Vcが
前記基準電圧Vref2以上となると過電流状態である
と判定してハイレベルを出力し、前記電位Vcが前記基
準電圧Vref2未満では、ローレベルを出力してい
る。
とえば図2において参照符α1で示すように、通過電流
値が大きくなる程、順方向電圧が大きくなるという特性
を有しており、過電流検出コンパレータ31は、前記電
位Vcが前記基準電圧Vref2以上となると、キャッ
チダイオードD1の通過電流値が過電流閾値以上となっ
たものと判断する。
は、RSフリップフロップで実現される前記フリップフ
ロップ27のセット端子に入力されており、このフリッ
プフロップ27のリセット端子には、前記発振器26か
らリセットパルスが与えられる。フリップフロップ27
の反転出力は、前記NAND回路28に与えられる。し
たがって、過電流状態となると、フリップフロップ27
はセットされ、反転出力がローレベルとなってNAND
回路28の出力、したがって前記スイッチング素子SW
のPNPトランジスタのベースがハイレベルのままとな
り、該スイッチング素子SWはOFF状態に保たれる。
過電流でなくなるとフリップフロップ27はリセットさ
れ、その反転出力がハイレベルとなって、NAND回路
28を介するPWM信号の通過が可能になり、通常のパ
ルス幅制御に戻る。
化電源装置21の動作を説明するための波形図である。
PWMコンパレータ25において、発振器26からの三
角波S1を、誤差増幅器24からのスライスレベルVr
ef3でスライスすることによって得られたPWM信号
S2は、NAND回路28を介して、PWM信号S3と
してスイッチング素子SWに与えられる。スイッチング
素子SWのスイッチングによって、ON期間に該スイッ
チング素子SWには電流ISが流れ、OFF期間にキャ
ッチダイオードD1には電流IDが流れる。
から、三角波S1の毎周期毎に出力されるリセットパル
スS4によって前記毎周期毎にリセットされており、時
刻t1で示すように、前記電位Vcが前記基準電圧Vr
ef2以上となって過電流検出コンパレータ31が過電
流信号S5を出力すると、フリップフロップ27はセッ
トされ、その反転出力S6をローレベルとする。これに
よって、時刻t2で前記PWM信号S2がハイレベルと
なっても、NAND回路28によって出力が阻止され、
時刻t3でフリップフロップ27がリセットされされる
と、前記PWM信号S3がハイレベルとなってスイッチ
ング素子SWがON駆動される。
OFF時における電流経路を形成するために不可欠であ
るキャッチダイオードD1の順方向電圧から過電流検出
を行うので、出力ライン32に過電流検出のための直列
抵抗を介在する必要がなくなり、一層高効率化を図るこ
とができる。
基づいて説明すれば以下のとおりである。
定化電源装置41の電気的構成を示すブロック図であ
る。この直流安定化電源装置41の集積回路42は、前
述の集積回路22に類似しており、対応する部分には同
一の参照符号を付して、その説明を省略する。注目すべ
きは、この集積回路42では、リセット端子P5が設け
られ、制御回路43内の前記フリップフロップ27のリ
セット端子には、前記発振器26からのリセットパルス
S4に代えて、このリセット端子P5からのリセット入
力S7が与えられる。
ップフロップ27は三角波S1の毎周期毎に出力される
リセットパルスS4によって前記毎周期毎にリセットさ
れており、スイッチング素子SWを過電流状態とならな
い上限値で動作させ続け、過電流状態が解消すると直ち
に復帰させることができるパルス・バイ・パルス方式の
過電流保護動作を行っているのに対して、この集積回路
42では、一旦過電流状態となると、前記リセット入力
S7を与えるか、または電源を再投入しないと復帰させ
ることができないラッチ方式の過電流保護動作を行うこ
とができ、過電流状態となると、確実に出力を停止する
ことができる。
図5および図6に基づいて説明すれば以下のとおりであ
る。
直流安定化電源装置51の電気的構成を示すブロック図
である。この直流安定化電源装置51の集積回路52
は、前述の集積回路22に類似しており、対応する部分
には同一の参照符号を付して、その説明を省略する。注
目すべきは、この集積回路52では、過電流検出回路5
0内の過電流検出コンパレータ31の他方の入力には、
前記基準電圧源B2からの基準電圧Vref2が直接与
えられるのではなく、抵抗R3を介して与えられること
である。また、前記過電流検出コンパレータ31の他方
の入力は、ダイオードD2を介して接地されている。
は、前記図2において、25℃の周囲温度では前記参照
符α1で示す特性を有し、たとえば前記過電流閾値を4
Aとすると、そのときの順方向電圧、すなわち前記基準
電圧Vref2は、0.45Vとなる。これに対して、
参照符α2で示す前記周囲温度が125℃の環境では、
前記基準電圧Vref2は、0.42Vとなる。このよ
うにキャッチダイオードD1は負の温度特性を有してい
るので、これに対応して該集積回路52では、過電流検
出コンパレータ31の他方の入力に、ダイオードD2に
よって図6で示すような負の温度特性を持たせた基準電
圧Vref21を与える。
チダイオードD1の順方向電圧の変化に連動して基準電
圧Vref21を変化させることができ、スイッチング
素子SWの過電流閾値を常に一定に保持し、高精度に過
電流検出を行うことができる。
基づいて説明すれば以下のとおりである。
定化電源装置61の電気的構成を示すブロック図であ
る。この直流安定化電源装置61の集積回路62は、前
述の集積回路22に類似している。注目すべきは、この
集積回路62では、過電流検出回路60内の過電流検出
コンパレータ31の他方の入力には、前記基準電圧源B
2からの基準電圧Vref2が直接与えられるのではな
く、抵抗R3を介して与えられることである。また、前
記過電流検出コンパレータ31の他方の入力は、外部端
子P6から抵抗R4を介して接地されている。
る過電流検出コンパレータ31の他方の入力には、前記
基準電圧Vref2が抵抗R3,R4によって分圧され
た基準電圧Vref22が入力されることになる。した
がって、使用するスイッチング素子SWの定格値や、前
記図2で示すようなキャッチダイオードD1の順方向電
圧の特性に応じて外付けの抵抗R4の抵抗値を変化する
ことによって、適切な過電流閾値を設定することができ
る。
図8〜図10に基づいて説明すれば以下のとおりであ
る。
直流安定化電源装置71の電気的構成を示すブロック図
である。この直流安定化電源装置71の集積回路72
は、前述の集積回路62に類似している。注目すべき
は、この集積回路72では、前記抵抗R4が外部端子P
6に外付けされるのではなく、過電流検出回路70内に
設けられており、また該抵抗R4と並列にコンデンサC
3が設けられている。
サC3の端子間電圧が低く、時間経過に伴って徐々に上
昇してゆく。このため、前記基準電圧源B2の基準電圧
Vref2に対して、過電流検出コンパレータ31の他
方の入力に実際に与えられる基準電圧Vref23は、
図9で示すように、電源投入直後は高く(絶対値が小さ
く)、時間経過に伴って徐々に低下して(絶対値が大き
くなって)ゆく。これによって、図9で示すように、キ
ャッチダイオードD1のカソードの電位Vcの許容値、
すなわち前記過電流閾値が徐々に上昇してゆくことにな
る。
は、出力電圧Voが最初は0Vであるので、電源投入時
にはデューティは最大となって立ち上がり、極軽負荷な
どの負荷条件によっては、図10において参照符α11
で示すように、出力電圧Voがオーバーシュートする場
合がある。これに対して、本構成では上述のように過電
流閾値が徐々に上昇してゆくので、電源が投入される
と、過電流検出によりパルス幅が制限されながら徐々に
パルス幅が拡がり、出力電圧Voが緩やかに立ち上がっ
てゆき、前記オーバーシュートすることがなく、いわゆ
るソフトスタートを実現することができる。
に基づいて説明すれば以下のとおりである。
安定化電源装置81の電気的構成を示すブロック図であ
る。この直流安定化電源装置81の集積回路82は、前
述の集積回路22,42に類似している。注目すべき
は、この集積回路82では、前記過電流検出回路30と
ともに、該過電流検出回路30と同様に構成される過熱
検出回路80と、それら2つの検出回路30,80から
の出力を加算するAND回路88とが設けられている。
過熱検出回路80は、前記図2において参照符α1から
α2で示すように、前記キャッチダイオードD1の順方
向電圧が、温度が上昇すると低くなることを利用して、
過熱検出を行うものである。
レータ84と、基準電圧源B4とを備えて構成されてお
り、前記キャッチダイオードD1のカソード電位Vc
は、前記過熱検出コンパレータ84の一方の入力に与え
られており、この過熱検出コンパレータ84の他方の入
力には、基準電圧源B4からの基準電圧Vref4が与
えられている。過熱検出コンパレータ84は、前記電位
Vcが前記基準電圧Vref4以上となると素子過熱状
態であると判定してハイレベルを出力し、前記電位Vc
が前記基準電圧Vref4未満では、ローレベルを出力
している。
路88とともに、前記過熱検出コンパレータ84からの
出力が与えられるフリップフロップ27aが設けられて
いる。このフリップフロップ27aのリセット端子に
は、前記リセット端子P5からのリセット入力S7が与
えられる。フリップフロップ27,27aの反転出力
は、ともに前記AND回路88に与えられ、そのAND
回路88の出力が前記反転出力S6として前記NAND
回路28に与えられる。
フロップ27はセットされ、前記パルス・バイ・パルス
方式でリセットされる。これに対して、素子過熱状態と
なるとフリップフロップ27aがセットされ、前記ラッ
チ方式で、前記リセット入力S7を与えるか、または電
源を再投入することでリセットされる。
Wの過熱保護も行うことができる。
上のように、スイッチング素子およびコイルが出力ライ
ンに直列に設けられ、前記スイッチング素子のON/O
FFデューティ比を調整することによって所望出力電圧
を得るようにしたスイッチング型レギュレータにおい
て、スイッチング素子のOFF時における電流経路を形
成するために不可欠な整流素子が、その通過電流が大き
くなる程、順方向電圧が大きくなることを利用して、該
順方向電圧から過電流を検出する。
出力ラインから削除することができ、一層高効率化を図
ることができる。
は、以上のように、過電流検出手段を、コンパレータ
と、負の温度特性を有する基準電圧源とを備えて構成
し、整流素子が有する負の温度特性を相殺する。
く、常に一定の過電流閾値で、正確に過電流検出を行う
ことができる。
装置は、以上のように、過電流検出手段を、コンパレー
タと、基準電圧源と、前記基準電圧源を前記コンパレー
タの他方の入力に接続する第1の抵抗と、外部端子を介
して前記コンパレータの他方の入力に接続する第2の抵
抗とを備えて構成し、外付けの前記第2の抵抗の抵抗値
や、その他方の端子の電位を変化することによって、過
電流閾値を変化可能にする。
た適切な過電流閾値を設定することができる。
は、以上のように、前記過電流検出手段を、コンパレー
タと、基準電圧源と、前記基準電圧源を前記コンパレー
タの他方の入力に接続する第1の抵抗と、前記コンパレ
ータの他方の入力に接続される第2の抵抗と、前記第2
の抵抗に並列に介在されるコンデンサとをさらに備えて
構成し、電源投入直後は該並列コンデンサの端子間電圧
によって過電流閾値を低くし、時間経過に伴う該並列コ
ンデンサの端子間電圧の上昇に伴って前記過電流閾値を
徐々に上昇させる。
出によりパルス幅が制限されながら徐々にパルス幅が拡
がり、出力電圧が立ち上がってゆくので、いわゆるソフ
トスタートを実現することができる。
装置は、以上のように、前記整流素子の順方向電圧から
素子過熱を検出する過熱検出手段をさらに備える。
に直列抵抗を介在することなく、素子過熱も検出するこ
とができる。
化電源装置の電気的構成を示すブロック図である。
ャッチダイオードの通過電流値と順方向電圧との関係を
示すグラフである。
るための波形図である。
定化電源装置の電気的構成を示すブロック図である。
直流安定化電源装置の電気的構成を示すブロック図であ
る。
度変化に対応した過電流判定のための基準値の変化を示
すグラフである。
定化電源装置の電気的構成を示すブロック図である。
直流安定化電源装置の電気的構成を示すブロック図であ
る。
るための波形図である。
直流安定化電源装置との入力電圧変化に対する出力電圧
特性を示すグラフである。
安定化電源装置の電気的構成を示すブロック図である。
電源装置の電気的構成を示すブロック図である。
Claims (5)
- 【請求項1】スイッチング素子およびコイルが出力ライ
ンに直列に設けられ、前記スイッチング素子をスイッチ
ングさせることによって、ON時には電源からの電流が
負荷に供給されるとともに前記コイルにエネルギが蓄積
され、OFF時にはその蓄積されたエネルギが整流素子
によって形成される電流経路で前記負荷に供給され、前
記スイッチングのデューティを調整することによって、
直流入力電圧を所望直流出力電圧に変換して出力するよ
うにした直流安定化電源装置において、 前記整流素子の順方向電圧から過電流を検出する過電流
検出手段を含むことを特徴とする直流安定化電源装置。 - 【請求項2】前記過電流検出手段は、前記整流素子の端
子間電圧が一方の入力に与えられるコンパレータと、前
記コンパレータの他方の入力に接続され、負の温度特性
を有する基準電圧源とを備えて構成されることを特徴と
する請求項1記載の直流安定化電源装置。 - 【請求項3】前記過電流検出手段は、前記整流素子の端
子間電圧が一方の入力に与えられるコンパレータと、基
準電圧源と、前記基準電圧源を前記コンパレータの他方
の入力に接続する第1の抵抗と、外部端子を介して前記
コンパレータの他方の入力に接続される第2の抵抗とを
さらに備えることを特徴とする請求項1記載の直流安定
化電源装置。 - 【請求項4】前記過電流検出手段は、前記整流素子の端
子間電圧が一方の入力に与えられるコンパレータと、基
準電圧源と、前記基準電圧源を前記コンパレータの他方
の入力に接続する第1の抵抗と、前記コンパレータの他
方の入力に接続される第2の抵抗と、前記第2の抵抗に
並列に介在されるコンデンサとをさらに備えることを特
徴とする請求項1記載の直流安定化電源装置。 - 【請求項5】前記整流素子の順方向電圧から素子過熱を
検出する過熱検出手段をさらに備えることを特徴とする
請求項1〜4の何れかに記載の直流安定化電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19625899A JP3469131B2 (ja) | 1999-07-09 | 1999-07-09 | 直流安定化電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19625899A JP3469131B2 (ja) | 1999-07-09 | 1999-07-09 | 直流安定化電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001025238A JP2001025238A (ja) | 2001-01-26 |
JP3469131B2 true JP3469131B2 (ja) | 2003-11-25 |
Family
ID=16354828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19625899A Expired - Fee Related JP3469131B2 (ja) | 1999-07-09 | 1999-07-09 | 直流安定化電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3469131B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4108457B2 (ja) | 2002-11-27 | 2008-06-25 | シャープ株式会社 | スイッチング電源装置 |
JP4163019B2 (ja) * | 2003-02-06 | 2008-10-08 | シャープ株式会社 | 安定化電源用デバイスおよびそれを用いるスイッチング電源装置ならびに電子機器 |
JP2005045853A (ja) | 2003-07-22 | 2005-02-17 | Sharp Corp | 直流安定化電源装置 |
TWI231643B (en) * | 2003-09-05 | 2005-04-21 | Shindengen Electric Mfg | Switching power supply |
JP4985003B2 (ja) * | 2007-03-19 | 2012-07-25 | 富士電機株式会社 | Dc−dcコンバータ |
JP5247240B2 (ja) | 2008-05-22 | 2013-07-24 | キヤノン株式会社 | 集積回路、集積回路を備える電子機器 |
JP2011229327A (ja) * | 2010-04-22 | 2011-11-10 | Toyota Central R&D Labs Inc | スイッチング制御回路 |
JP6807983B2 (ja) | 2019-06-06 | 2021-01-06 | 三菱電機株式会社 | 電力変換装置 |
-
1999
- 1999-07-09 JP JP19625899A patent/JP3469131B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001025238A (ja) | 2001-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2500999B2 (ja) | スイツチモ―ドコンバ―タ | |
JP4908386B2 (ja) | スイッチング電源装置及びその駆動方法 | |
JP2610096B2 (ja) | ブースト・コンバータ | |
JP3240216B2 (ja) | 設定値に対する電圧変動を検出する検出回路、デバイス及び電力供給回路 | |
JP5118940B2 (ja) | 電源装置 | |
JP4453172B2 (ja) | 電源装置及び電源システム | |
JP2009136105A5 (ja) | ||
JP2019033028A (ja) | 調光装置および電力変換装置 | |
JP2008187847A (ja) | 過電流保護回路及びこれを用いた電源装置 | |
JP5293016B2 (ja) | Dc−dcコンバータ | |
US6538492B2 (en) | Power supply, electronic device using the same, and output | |
JP3469131B2 (ja) | 直流安定化電源装置 | |
US20050035746A1 (en) | Voltage regulator with adjustable output impedance | |
US7626366B2 (en) | Power supply circuit capable of reducing the number of external components | |
JP2003219635A (ja) | 電源制御用半導体集積回路および電源装置 | |
US20030137854A1 (en) | Stabilized direct-current power supply device | |
JP2001211638A (ja) | 直流安定化電源回路 | |
JP5626175B2 (ja) | 過電圧保護回路 | |
JP4396386B2 (ja) | 過電流保護回路 | |
JPH09149631A (ja) | 電源装置 | |
JP3542022B2 (ja) | レギュレータ | |
JP2010226821A (ja) | 出力電流制限回路及びこれを用いた電源装置 | |
JPH10268950A (ja) | 電圧安定化回路 | |
JP4096621B2 (ja) | スイッチング電源 | |
JP2005312105A (ja) | 降圧コンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |