JP4588278B2 - アナログ−デジタル変換器 - Google Patents
アナログ−デジタル変換器 Download PDFInfo
- Publication number
- JP4588278B2 JP4588278B2 JP2001510995A JP2001510995A JP4588278B2 JP 4588278 B2 JP4588278 B2 JP 4588278B2 JP 2001510995 A JP2001510995 A JP 2001510995A JP 2001510995 A JP2001510995 A JP 2001510995A JP 4588278 B2 JP4588278 B2 JP 4588278B2
- Authority
- JP
- Japan
- Prior art keywords
- offset
- analog
- converter
- signal
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/165—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages in which two or more residues with respect to different reference levels in a stage are used as input signals for the next stage, i.e. multi-residue type
Description
【発明の属する技術分野】
本発明は、アナログ−デジタル変換に関するものである。
【0002】
【従来の技術】
高速で高解像度のアナログ−デジタル変換器を実現する一般的な回路技術は、多段階(multi-step)構成に基づいている。米国特許第5,210,537号には、アナログ信号がしきい値基準電圧のセットと比較される並列タイプの2つのカスケード化されたA/D段を有する多段階(multi-stage)A/D変換器について説明されている。第1のステージは、最上位ビットのセットを展開し、2つのアナログ残余信号を生成する:正常な1つの残余は、アナログ入力より低いしきい値とこのアナログ入力との間の差にしたがったものであり、第2の残余は、アナログ入力のレベルよりも高いしきい値とこのアナログ入力との差にしたがったものである。これら2つの残余信号は、増幅されて第2のステージへと向けられる。残余信号の合計は、第1のステージのLSB(Latest Significant Bit―最新有意ビット―)の1つと等しいので、2つの残余が第2のステージへの情報として供給され、この情報は第2のA/Dステージにおけるフルスケールを定義するために用いられる量子化ステップサイズに関するものであるのと同様に第1のA/Dステージの量子化誤差に関するものである。第2のA/Dステージは、2つの残余信号の合計に対して、通常の残余信号の割合を表現する低有意ビット(less-significant bit)の合計を展開するための並列コンバータを含んでいる。最新有意ビットおよび低有意ビットのセットは、最終的なデジタル出力を提供するために結合される。段間ゲインにおける不安定さに起因する誤差は、低位ビットを生成するための2つの残余信号の使用により低減される。
【0003】
これらの変換器における大きな問題は、1つのサブレンジから他のサブレンジへの遷移である。二重の残余理論により設計されたことによる単調さは、利用されることが可能なものである。しかしながら、このタイプのコンバータは、設計による単調さであるので、残余増幅器におけるオフセットがコンバータの積分非線形(INL―Integral Non-Linearity―)を依然として決定している。例えば通信システムにおいては、ADコンバータの線形性(=INL)に対する高い需要がある。
【0004】
アン・ク・ムーン(Un-Ku Moon)とバング・サップ・ソン(Bang-Sup Song)による回路とシステムについてのIEEEトランザクションII:アナログおよびデジタル信号処理、vol.44,No.2,1997年2月102−109頁に記載の「パイプライン化ADCのためのデジタル校正(calibration)背景技術」という論文は、実時間におけるパイプライン化されたアナログデジタルコンバータ(ADC’s―Analog to Digital Converter's ―)をデジタル的に自己校正化させるスキップおよびフィルアルゴリズムを説明している。この技術は、ランダムにスキップする変換サイクルの概念に基づいているが、非線形の内挿法により後でデータを満たすものである。各スキップされた変換サイクルで、校正テスト信号が、入力信号と置き換えられて出力される。しかしながら、このスキッピングに内挿法をプラスしたものは、最適なアナログデジタル変換結果よりもより低い結果を導いている。
【0005】
【発明が解決しようとする課題】
この発明は、とりわけ、改善されたアナログデジタル変換器を提供することを目的としている。この目的を達成するため、この発明は、独立記載形式の請求項に定義されたようなアナログデジタル変換器を提供する。長所を有する実施の態様は、従属記載形式の請求項に定義されている。
【0006】
【課題を解決するための手段】
この発明の主要な構成(アスペクト―aspect―)は、アナログ入力信号から最上位ビットのセットを展開させてこのアナログ入力信号のそれぞれ直ぐ上または直ぐ下のしきい値とこのアナログ信号との間の各差分にしたがってアナログ残余信号を生成する第1のステージと、前記アナログ残余信号から、より下位ビットのセットを展開する第2のステージと、を備えるアナログデジタル変換器を提供する。この発明によれば、アナログ残余信号は、反転される。前記第2のステージに接続されたオフセット検出ユニットは、オフセット誤差を表示するオフセットデータを検索し、オフセット修正ユニットはオフセットデータに基づいてオフセット誤差を修正する。
【0007】
この発明の上述のまたはその他の構成は、以下に説明される実施形態に従って明らかとなるであろうし、解明されるであろう。
【0008】
【発明の実施の形態】
この発明によれば、オフセット問題は、それぞれが図9に示される残余増幅器AMPA,AMPBにおけるオフセット補償を用いることにより克服される。二重の残余増幅器において、INLは、残余増幅器におけるオフセットにより決定されている。このINLの例えばAD変換器は図1に示されている。このINLは、垂直軸上に示されており、これに対して入力信号Iは水平軸上に表示されている。矢印 OffsetA および OffsetB は、残余増幅器AMPAおよびAMPBのオフセットをそれぞれ表示している。SR1ないしSR4は、AD変換器の4つのサブレンジを表示している。
【0009】
AD変換器のINLは、LSBサイズによって分割された増幅器のオフセットと等価である。これらの増幅器におけるオフセットを低減させるための1つの改善策は、このオフセットの原因となっているトランジスタの大きさを増加させることである。しかしながら、このことはAD変換器の動作速度を低減させるであろう。これは、AD変換器の起動時か、または、増幅器のそれぞれのクロックサイクルを校正することにより行なうことができる。校正が起動時に行なわれるとき、その特定の時点におけるオフセットのみが補償される。このオフセットは、例えば温度の影響等により変化する可能性がある。もしも校正がそれぞれのクロックサイクル毎に行なわれるならば、校正が行なわれたときに入力信号が分かるので、AD変換器の動作速度は低減される。例えば、増幅器の入力は1クロック期間の半分に短くされると共に、出力を測定することによりオフセットは低減される。これらの不具合を理由として、この発明によれば、AD変換器が変換のために用いられている間(オンライン校正技術)、変換器のデジタル出力から2つの増幅器AMPAおよびAMPBのオフセット OffsetA および OffsetB を抽出するための方法が提供される。
【0010】
残余増幅器AMPAおよびAMPBのオフセット OffsetA および OffsetB が共通成分 OffsetCOM および差分成分 OffsetDIFF を有しているものと仮定する。このことは図2に示されている。これらの成分 OffsetCOM および OffsetDIFF は、AD変換器のデジタル出力からそれぞれ抽出される。2つの残余増幅器における通常(=等価)オフセットのみについて仮定して考える。前記INLは直線状ではあるがゼロにはなっていない。このことは図3に示されている。AD変換器の転送機能において、これらの変換器のオフセットは、DCシフトをもたらすだけであろうし、その結果これらのオフセットは入力信号におけるDC成分から識別不能になる。
【0011】
この発明によれば、それぞれのクロックサイクルで差動増幅器AMPA,AMPBがチョップされ、例えば、増幅器入力は置き換えられる。入力信号のDC成分は、DC(直流)ではなくチョップ周波数となる。入力がそれぞれのクロックサイクルで切り取られる(chopされる)ので、チョップ周波数は fs/2に等しくなり、例えば、サンプル周波数 fsの半分になる。このチョッピングの後に、(DCである)オフセットOは概念的に信号に付加される。これは図4に示されており。図4においては、Cがチョッピング動作を示し、Oがオフセットエラー源を示し、Ampが1つの増幅器である。
【0012】
通常は、左側に示されるスペクトラムが変換され、デジタル領域におけるこのスペクトラムは同じように見える。右側に示されたスペクトラムが変換されたときには、デジタル信号は元の信号を検索するために「チョップし直され」なければならず、第2のステージにおけるデジタル出力信号とチョップ信号との排他的論理和(EXOR/イクスクルッシブ・オア―exclusive or―)機能により行なわれる。図4に示されるように、増幅器のオフセットがDCまで立ち上がる。AD変換器の出力の低域部分がフィルタされたときに、このDC信号のみがスペクトラムの中に残り、これはオフセットを低減させるために用いることができる情報である。そこで、チョッピングの手段により、DCでのオフセット成分が信号の残り部分から分離されるので、オフセットは信号の残り部分に影響を及ぼすことなく訂正することができる。
【0013】
時間内に変化する信号におけるチョッピングの効果およびこの信号に共通のオフセットがどのように表れるのかは、図5に示されている。図5において、OCはオフセットを有する曲線であり、ICは理想曲線を示し、DCは低域成分を通過させて濾波された後のDC成分、Tは時間を示し、OC−Cはオフセットを伴うチョップされたカーブを示し、IC−Cはチョップされた理想カーブを示している。図9および図10に示すように、低域濾波されたDC信号は残余増幅器を校正するためにフィードバックループ内で用いられている。
【0014】
差分オフセットを抽出するため、増幅器の入力がチョップされなければならないばかりでなく、デジタル領域におけるサブレンジ従属チョッピングもまたチョップされなければならない。このことは、図6の誤差カーブ(=INL)からも見ることができる。図6にも見られるように、これらのチョップ状態C1,C2がフィルタされたときには、いかなる信号も残っていない。これは、誤差信号のDC成分がゼロであることを意味している。これは、AD変換器の2つのチョップ状態C1,C2を示す図7に示されている。状態C1,C2をチョップすることにより、DC成分(内容)はゼロとなるであろう。これは、サブレンジ従属である付加的なチョッピングを実行することにより、克服することができる。図8は、図7と同様な状態を示しているが、サブレンジ従属チョッピングに関するものである。
【0015】
2つのチョップ状態において太い線が転送に用いられるならば、太い線は常に2つのチョップ状態のための理想転送カーブの上にあるので、フィルタされた信号はそれぞれの入力信号のためにゼロよりも大きくなるであろう。もしもそれぞれの入力信号値についてフィルタされた信号がゼロの上にあるならば、このことはフィルタされた信号がDC成分を有するであろうし、差分オフセットを低減させるためにフィードバックループの中で用いることができると言うことを意味している。
【0016】
これらのフィードバックループがどのように動作するのかということのためのブロック図が図9に示されている。図9は2段階構成のAD変換器の第2の半分の部分を示しており、この第1の半分の部分は、米国特許第5,210,537号の最初の頁に示されたものと同一の構成である。したがって、残余信号線RAは、AD変換器の第1のステージの入力信号とこの入力信号の直ぐ上にあるしきい値電圧とを搬送し、残余信号線RBは、この入力信号とこの入力信号の直ぐ下にあるしきい値電圧とを搬送する。この発明により提供される新たな構成要素はチョッピング動作ブロックCAおよびCBである。ブロックCAおよびCBはそれらが分離されたユニットにより実施化されていることを示唆しているかのようであるが、これは必要なことではなく:チョッピング動作部は残余信号RA,RBを供給するのに適している他の幾つかの方法によって実施化され得るものである。
【0017】
図9において、増幅器AMPAおよびAMPBと、精密なAD変換器ADC2とは、多かれ少なかれ従来の技術に従っている。出力信号プロセッサOSPは、チョッピング動作が行なわれないことを保証する。オフセットは共通オフセット検出器CODおよび差分オフセット検出器DODにより検出され、両者は精密AD変換器ADC2の出力に接続されている。加算器AD1,AD2は、増幅器AMPA,AMPBのオフセットを訂正するために、検出された共通オフセット成分 OffsetCOM をオフセット制御ユニットOCA,OCBに供給する。検出された差分オフセット成分 OffsetDIFF は、加算器AD1に直接的に供給され、その後オフセット制御ユニットOCAに供給されるが、反転された形式で加算器AD2に供給され、その後オフセット制御ユニットOCBに供給される。好ましくは、オフセット検出器COD,DODは、精密AD変換器ADC2の出力を受入れているが、AD変換器の第1のステージ(図示されず)により生成された最も上位のビットをもまた含むデジタル信号の全体をも受け入れている。
【0018】
図9において、共通検出のためのオフセット制御が同一の値により修正されており、差分検出がオフセット制御を用いて反対の値により修正させていることが示されている。オフセット制御のためには、例えばDA変換器が用いられている(図10参照)。このオフセット制御は、検出に依存してこれらのDACデジタル入力値を増加または減少させるが、もちろん、何らかのオフセット制御(アナログまたはデジタル)を用いることができる。
【0019】
フィードバックループは、多くの方法で動作可能である:(図10に示されるような)1つの例は、精密AD変換器ADC2からの(DCでのオフセットを有する)デジタル情報がデジタル積分器INTで積分されるものである。積分器INTがある値に達するたび毎に、カウンタCNTが増加(または積分器の内容によるサインに依存して低減)され、このカウンタは、上述したようなDA変換器DACに接続されている。積分器INTがある値に達したとき、この積分器INTの中味が消去されて、プロセスが再び開始する。起動時の校正をスピードアップするために、積分器INTは、(その達するべき値が校正の間中増加させられるような)適応的に形成することができる。図10はまた、フィードバックループの結果として減少される最大誤差Amp.Err を伴う増幅器の最大値Int.Max を伴い、オフセットOの積分信号ISのカーブを示している。
【0020】
増幅器当たりのチョップ動作が表示されている間、増幅器を交換すること(その増幅器は、ゲインの不一致―mismatch―と差分オフセットとを修正することを許容している)と、増幅器および増幅器の入力を切り換えること(その増幅器およびその入力もゲインのミスマッチと差分オフセットとを修正することを許容している)とが選択的に可能になる。
【0021】
【発明の効果】
このようにして、この発明によれば、出力信号からオフセットを検出することを可能にするチョッピング(切り出し)を用いることにより、デジタルバックグラウンドオフセット抽出が発展させられる。この技術はアナログ構成の複雑さを最少にする(これらのスイッチはサブレンジ選択のために既に存在している)ことを必要としているし、オンラインである。校正(キャリブレーション)のためにAD変換器かダミー回路かの何れかがオンされる従来の校正技術に関して、この本発明が、校正されている部分を置き換えるために用いられている。この技術は、2段階AD変換器に完全に適しているが、若干の変更を加えることにより、特許請求の範囲によりその範囲がまた規定されているような3つまたはそれ以上の段数の変換器にもまた適用可能である。オフセットはフィードバックループにより除去することができるので、オフセット能力はより悪いがより小さくかつより速い増幅器に用いることができるので、良好なAD変換器が得られる。
【0022】
上述した実施形態は、この発明を限定するというよりもむしろ、この明細書に添付された特許請求の範囲の請求項の限定範囲から離れることなく、この技術分野における熟練した技術者が多数の選択的な実施形態を設計することができるように、この発明を説明していることは注目されるべきである。特許請求の範囲において、括弧内に配置された参照符号は、請求項を限定するための限定要素を構成するものではない。「備える(comprising)」と言う単語は、請求項内に列挙されているもの以外の構成要素またはステップの存在を排除するものではない。構成要素に先立つ不定冠詞「a」または「an」は、複数のこれらの構成要素の存在を排除するものではない。幾つかの手段を列挙している装置に関する請求項において、幾つかのこれらの手段は、ハードウェアの1つおよび同一の要素(項目―item―)により実施化することが可能である。
【図面の簡単な説明】
【図1】 増幅器オフセットを伴う二重残余A/D変換器のINLを示す特性図である。
【図2】 通常および差分オフセット成分を抽出して示す特性図である。
【図3】 等価(=通常)増幅器オフセットを有するA/D変換器のINLを示す特性図である。
【図4】 増幅器入力信号のチョッピング回路を示すブロック図およびその周波数スペクトラムを示す特性図である。
【図5】 デジタルフィルタリングを施した後の通常のオフセットをチョッピングおよび検索した効果を示す特性図である。
【図6】 差分オフセットを修正するための2つのチョップ状態に関するエラー(=INL)曲線を示す特性図である。
【図7】 差分オフセットを修正するためのA/D変換器の2つのチョップ状態を示す特性図である。
【図8】 差分オフセットを修正するためのA/D変換器の2つのサブレンジ−従属チョップ状態を示す特性図である。
【図9】 オフセット補償フィードバックループを示すブロック構成図である。
【図10】 オフセットの抽出を行なうインテグレータ(積分器)を示すブロック図である。
【図11】 入力信号と積分最大値および出力信号と増幅器エラーの間系をそれぞれ示す特性図である。
【符号の説明】
RA,RB アナログ残余信号
AMPA,AMPB,ADC2 第2段階
CA,CB 反転手段
COD,DOD オフセット検出手段
AD1,AD2,OCA,OCB オフセット修正手段
Claims (2)
- アナログ入力信号から最上位ビットのセットを展開させてこのアナログ入力信号のそれぞれ直ぐ上または直ぐ下のしきい値とこのアナログ信号との間の各差分にしたがってアナログ残余信号を生成する第1のステージと、
前記アナログ残余信号から、より下位ビットのセットを展開する第2のステージと、
を備えるアナログ−デジタル変換器であって、
前記アナログ−デジタル変換器は、さらに、
前記アナログ残余信号を置き換える手段と、
前記第2のステージに接続され、オフセット誤差を表現するオフセットデータを検索するオフセット検出ユニットと、
前記オフセットデータを受入れるように接続され、前記オフセット誤差を修正するオフセット修正ユニットと、
を備えるアナログ−デジタル変換器。 - アナログ−デジタル変換器のデジタル出力信号のサンプル周波数の半分の周波数で動作するアナログ−デジタル変換器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99202353.1 | 1999-07-16 | ||
EP99202353 | 1999-07-16 | ||
PCT/EP2000/006453 WO2001006659A1 (en) | 1999-07-16 | 2000-07-06 | Analog to digital conversion |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003505913A JP2003505913A (ja) | 2003-02-12 |
JP4588278B2 true JP4588278B2 (ja) | 2010-11-24 |
Family
ID=8240467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001510995A Expired - Fee Related JP4588278B2 (ja) | 1999-07-16 | 2000-07-06 | アナログ−デジタル変換器 |
Country Status (6)
Country | Link |
---|---|
US (2) | US6437717B1 (ja) |
EP (1) | EP1114515B1 (ja) |
JP (1) | JP4588278B2 (ja) |
KR (1) | KR100735930B1 (ja) |
DE (1) | DE60014568T2 (ja) |
WO (1) | WO2001006659A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE519360C2 (sv) * | 2000-08-29 | 2003-02-18 | Ericsson Telefon Ab L M | Anordning samt metod av typen hoppa-över-och-fyll-i för bakgrundskalibrering av A/D-omvandlare |
US6784820B1 (en) * | 2003-04-09 | 2004-08-31 | Raytheon Company | High resolution, high dynamic range analog-to-digital converter system and related techniques |
TWI249903B (en) * | 2005-03-16 | 2006-02-21 | Univ Tsinghua | Multi-step analog/digital converter and on-line calibration method thereof |
US8604762B2 (en) * | 2006-05-25 | 2013-12-10 | Texas Instruments Incorporated | Low noise, low dropout regulators |
JP5904022B2 (ja) | 2012-06-08 | 2016-04-13 | 富士通株式会社 | Ad変換装置及びad変換方法 |
US8547259B1 (en) * | 2012-07-31 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company Limited | Buffer offset modulation |
US9595922B2 (en) * | 2012-11-19 | 2017-03-14 | Infineon Technologies Ag | Chopper amplifier |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6058629B2 (ja) * | 1976-09-27 | 1985-12-20 | ソニー株式会社 | 映像信号のアナログ−デジタル変換回路 |
GB2199710A (en) * | 1986-12-23 | 1988-07-13 | Philips Electronic Associated | Analogue to digital converter |
US5210537A (en) * | 1991-02-08 | 1993-05-11 | Analog Devices, Incorporated | Multi-stage A/D converter |
EP0866548B1 (en) * | 1992-04-30 | 2001-01-03 | Hewlett-Packard Company | Differential integrating amplifier with switched capacitor circuit for precision input resistors |
US5387914A (en) * | 1993-02-22 | 1995-02-07 | Analog Devices, Incorporated | Correction range technique for multi-range A/D converter |
DE69621664T2 (de) * | 1995-01-23 | 2002-11-28 | Thomson Multimedia Sa | Schaltungsanordnung zur A/D-Umsetzung eines Videosignals mit Hoch- oder Zwischenfrequenz |
US5617473A (en) * | 1995-06-23 | 1997-04-01 | Harris Corporation | Sign bit integrator and method |
US5675334A (en) * | 1996-02-12 | 1997-10-07 | Analog Devices, Inc. | Analog to digital conversion system |
FR2748187B1 (fr) * | 1996-05-02 | 1998-07-31 | Kuhn Sa | Machine de coupe comportant des moyens simplifies permettant de la deposer et de l'atteler a un vehicule moteur |
US5867116A (en) * | 1996-07-17 | 1999-02-02 | Analog Devices, Inc. | Multi-stage interpolating analog-to-digital conversion |
DE19630939C1 (de) * | 1996-07-31 | 1997-12-11 | Siemens Ag | Kontaktfeder |
DE69719296T2 (de) * | 1996-11-21 | 2003-09-04 | Matsushita Electric Ind Co Ltd | A/D-Wandler und A/D-Wandlungsverfahren |
JP3819986B2 (ja) * | 1997-02-24 | 2006-09-13 | 株式会社ルネサステクノロジ | アナログ/ディジタル変換器制御方法 |
FR2764714A1 (fr) * | 1997-06-17 | 1998-12-18 | Philips Electronics Nv | Convertisseur analogique/numerique |
JP2907192B2 (ja) * | 1997-06-18 | 1999-06-21 | 日本電気株式会社 | 液晶表示装置 |
US6121912A (en) * | 1998-09-30 | 2000-09-19 | National Semiconductor Corporation | Subranging analog-to-digital converter and method |
US6900750B1 (en) * | 2004-04-16 | 2005-05-31 | Analog Devices, Inc. | Signal conditioning system with adjustable gain and offset mismatches |
-
2000
- 2000-07-06 US US09/787,185 patent/US6437717B1/en not_active Ceased
- 2000-07-06 KR KR1020017003323A patent/KR100735930B1/ko not_active IP Right Cessation
- 2000-07-06 US US10/923,562 patent/USRE41371E1/en not_active Expired - Lifetime
- 2000-07-06 WO PCT/EP2000/006453 patent/WO2001006659A1/en active IP Right Grant
- 2000-07-06 JP JP2001510995A patent/JP4588278B2/ja not_active Expired - Fee Related
- 2000-07-06 DE DE60014568T patent/DE60014568T2/de not_active Expired - Lifetime
- 2000-07-06 EP EP00954446A patent/EP1114515B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20010075117A (ko) | 2001-08-09 |
KR100735930B1 (ko) | 2007-07-06 |
EP1114515B1 (en) | 2004-10-06 |
US6437717B1 (en) | 2002-08-20 |
EP1114515A1 (en) | 2001-07-11 |
DE60014568T2 (de) | 2005-10-13 |
JP2003505913A (ja) | 2003-02-12 |
USRE41371E1 (en) | 2010-06-08 |
WO2001006659A1 (en) | 2001-01-25 |
DE60014568D1 (de) | 2004-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7142138B2 (en) | Multi-step analog/digital converter and on-line calibration method thereof | |
JP4532808B2 (ja) | A/dコンバータの較正 | |
US6184809B1 (en) | User transparent self-calibration technique for pipelined ADC architecture | |
JPH05218868A (ja) | 多段型ad変換器 | |
US4763106A (en) | Flash analog-to-digital converter | |
US20080174461A1 (en) | Time-interleaved analog-to-digital converter and self-calibration method thereof | |
US5572212A (en) | Pipelined analog to digital converter | |
US6441765B1 (en) | Analog to digital converter with enhanced differential non-linearity | |
JPH11274927A (ja) | パイプライン接続a/d変換器のためのデジタル自己較正方式 | |
JP4588278B2 (ja) | アナログ−デジタル変換器 | |
US6124820A (en) | Error correction architecture for pipeline analog to digital converters | |
US4849759A (en) | Analogue to digital converter | |
JP4526919B2 (ja) | A/d変換装置 | |
KR100294787B1 (ko) | 개방루프차동증폭기를갖는서브레인지아날로그/디지털컨버터 | |
KR101660416B1 (ko) | Cds를 적용한 sar 방식의 adc 장치 및 샘플링 방법 | |
CN111337153B (zh) | 一种温度传感器及温度模拟信号数字化方法 | |
JP2006109403A (ja) | デジタル補正アナログ/デジタル変換器 | |
US6288662B1 (en) | A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values | |
JP2005318582A (ja) | パイプラインadc較正方法およびその装置 | |
JP3782911B2 (ja) | Adコンバータ回路 | |
JP4746792B2 (ja) | A/d変換装置 | |
KR100408688B1 (ko) | 연산증폭기의 오프셋 전압을 보상하는 회로 | |
JP3960891B2 (ja) | アナログ−デジタル変換回路 | |
JPH04302223A (ja) | 回路装置 | |
JPH09289450A (ja) | Daコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070705 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100813 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100908 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |