JP2003505913A - アナログ−デジタル変換器 - Google Patents
アナログ−デジタル変換器Info
- Publication number
- JP2003505913A JP2003505913A JP2001510995A JP2001510995A JP2003505913A JP 2003505913 A JP2003505913 A JP 2003505913A JP 2001510995 A JP2001510995 A JP 2001510995A JP 2001510995 A JP2001510995 A JP 2001510995A JP 2003505913 A JP2003505913 A JP 2003505913A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- analog
- signal
- stage
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/165—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages in which two or more residues with respect to different reference levels in a stage are used as input signals for the next stage, i.e. multi-residue type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
多段階(multi-step)構成に基づいている。米国特許第5,210,537号に
は、アナログ信号がしきい値基準電圧のセットと比較される並列タイプの2つの
カスケード化されたA/D段を有する多段階(multi-stage)A/D変換器につ
いて説明されている。第1のステージは、最上位ビットのセットを展開し、2つ
のアナログ残余信号を生成する:正常な1つの残余は、アナログ入力より低いし
きい値とこのアナログ入力との間の差にしたがったものであり、第2の残余は、
アナログ入力のレベルよりも高いしきい値とこのアナログ入力との差にしたがっ
たものである。これら2つの残余信号は、増幅されて第2のステージへと向けら
れる。残余信号の合計は、第1のステージのLSB(Latest Significant Bit―
最新有意ビット―)の1つと等しいので、2つの残余が第2のステージへの情報
として供給され、この情報は第2のA/Dステージにおけるフルスケールを定義
するために用いられる量子化ステップサイズに関するものであるのと同様に第1
のA/Dステージの量子化誤差に関するものである。第2のA/Dステージは、
2つの残余信号の合計に対して、通常の残余信号の割合を表現する低有意ビット
(less-significant bit)の合計を展開するための並列コンバータを含んでいる
。最新有意ビットおよび低有意ビットのセットは、最終的なデジタル出力を提供
するために結合される。段間ゲインにおける不安定さに起因する誤差は、低位ビ
ットを生成するための2つの残余信号の使用により低減される。
への遷移である。二重の残余理論により設計されたことによる単調さは、利用さ
れることが可能なものである。しかしながら、このタイプのコンバータは、設計
による単調さであるので、残余増幅器におけるオフセットがコンバータの積分非
線形(INL―Integral Non-Linearity―)を依然として決定している。例えば
通信システムにおいては、ADコンバータの線形性(=INL)に対する高い需
要がある。
による回路とシステムについてのIEEEトランザクションII:アナログおよび
デジタル信号処理、vol.44,No.2,1997年2月102−109頁
に記載の「パイプライン化ADCのためのデジタル校正(calibration)背景技
術」という論文は、実時間におけるパイプライン化されたアナログデジタルコン
バータ(ADC’s―Analog to Digital Converter's ―)をデジタル的に自己
校正化させるスキップおよびフィルアルゴリズムを説明している。この技術は、
ランダムにスキップする変換サイクルの概念に基づいているが、非線形の内挿法
により後でデータを満たすものである。各スキップされた変換サイクルで、校正
テスト信号が、入力信号と置き換えられて出力される。しかしながら、このスキ
ッピングに内挿法をプラスしたものは、最適なアナログデジタル変換結果よりも
より低い結果を導いている。
目的としている。この目的を達成するため、この発明は、独立記載形式の請求項
に定義されたようなアナログデジタル変換器を提供する。長所を有する実施の態
様は、従属記載形式の請求項に定義されている。
上位ビットのセットを展開させてこのアナログ入力信号のそれぞれ直ぐ上または
直ぐ下のしきい値とこのアナログ信号との間の各差分にしたがってアナログ残余
信号を生成する第1のステージと、前記アナログ残余信号から、より下位ビット
のセットを展開する第2のステージと、を備えるアナログデジタル変換器を提供
する。この発明によれば、アナログ残余信号は、反転される。前記第2のステー
ジに接続されたオフセット検出ユニットは、オフセット誤差を表示するオフセッ
トデータを検索し、オフセット修正ユニットはオフセットデータに基づいてオフ
セット誤差を修正する。
明らかとなるであろうし、解明されるであろう。
AMPA,AMPBにおけるオフセット補償を用いることにより克服される。二
重の残余増幅器において、INLは、残余増幅器におけるオフセットにより決定
されている。このINLの例えばAD変換器は図1に示されている。このINL
は、垂直軸上に示されており、これに対して入力信号Iは水平軸上に表示されて
いる。矢印 OffsetA および OffsetB は、残余増幅器AMPAおよびAMPB
のオフセットをそれぞれ表示している。SR1ないしSR4は、AD変換器の4
つのサブレンジを表示している。
と等価である。これらの増幅器におけるオフセットを低減させるための1つの改
善策は、このオフセットの原因となっているトランジスタの大きさを増加させる
ことである。しかしながら、このことはAD変換器の動作速度を低減させるであ
ろう。これは、AD変換器の起動時か、または、増幅器のそれぞれのクロックサ
イクルを校正することにより行なうことができる。校正が起動時に行なわれると
き、その特定の時点におけるオフセットのみが補償される。このオフセットは、
例えば温度の影響等により変化する可能性がある。もしも校正がそれぞれのクロ
ックサイクル毎に行なわれるならば、校正が行なわれたときに入力信号が分かる
ので、AD変換器の動作速度は低減される。例えば、増幅器の入力は1クロック
期間の半分に短くされると共に、出力を測定することによりオフセットは低減さ
れる。これらの不具合を理由として、この発明によれば、AD変換器が変換のた
めに用いられている間(オンライン校正技術)、変換器のデジタル出力から2つ
の増幅器AMPAおよびAMPBのオフセット OffsetA および OffsetB を抽
出するための方法が提供される。
が共通成分 OffsetCOM および差分成分 OffsetDIFF を有しているものと
仮定する。このことは図2に示されている。これらの成分 OffsetCOM および
OffsetDIFF は、AD変換器のデジタル出力からそれぞれ抽出される。2
つの残余増幅器における通常(=等価)オフセットのみについて仮定して考える
。前記INLは直線状ではあるがゼロにはなっていない。このことは図3に示さ
れている。AD変換器の転送機能において、これらの変換器のオフセットは、D
Cシフトをもたらすだけであろうし、その結果これらのオフセットは入力信号に
おけるDC成分から識別不能になる。
PBがチョップされ、例えば、増幅器入力は置き換えられる。入力信号のDC成
分は、DC(直流)ではなくチョップ周波数となる。入力がそれぞれのクロック
サイクルで切り取られる(chopされる)ので、チョップ周波数は fs/2に等
しくなり、例えば、サンプル周波数 fsの半分になる。このチョッピングの後
に、(DCである)オフセットOは概念的に信号に付加される。これは図4に示
されており。図4においては、Cがチョッピング動作を示し、Oがオフセットエ
ラー源を示し、Ampが1つの増幅器である。
スペクトラムは同じように見える。右側に示されたスペクトラムが変換されたと
きには、デジタル信号は元の信号を検索するために「チョップし直され」なけれ
ばならず、第2のステージにおけるデジタル出力信号とチョップ信号との排他的
論理和(EXOR/イクスクルッシブ・オア―exclusive or―)機能により行な
われる。図4に示されるように、増幅器のオフセットがDCまで立ち上がる。A
D変換器の出力の低域部分がフィルタされたときに、このDC信号のみがスペク
トラムの中に残り、これはオフセットを低減させるために用いることができる情
報である。そこで、チョッピングの手段により、DCでのオフセット成分が信号
の残り部分から分離されるので、オフセットは信号の残り部分に影響を及ぼすこ
となく訂正することができる。
フセットがどのように表れるのかは、図5に示されている。図5において、OC
はオフセットを有する曲線であり、ICは理想曲線を示し、DCは低域成分を通
過させて濾波された後のDC成分、Tは時間を示し、OC−Cはオフセットを伴
うチョップされたカーブを示し、IC−Cはチョップされた理想カーブを示して
いる。図9および図10に示すように、低域濾波されたDC信号は残余増幅器を
校正するためにフィードバックループ内で用いられている。
いばかりでなく、デジタル領域におけるサブレンジ従属チョッピングもまたチョ
ップされなければならない。このことは、図6の誤差カーブ(=INL)からも
見ることができる。図6にも見られるように、これらのチョップ状態C1,C2
がフィルタされたときには、いかなる信号も残っていない。これは、誤差信号の
DC成分がゼロであることを意味している。これは、AD変換器の2つのチョッ
プ状態C1,C2を示す図7に示されている。状態C1,C2をチョップするこ
とにより、DC成分(内容)はゼロとなるであろう。これは、サブレンジ従属で
ある付加的なチョッピングを実行することにより、克服することができる。図8
は、図7と同様な状態を示しているが、サブレンジ従属チョッピングに関するも
のである。
2つのチョップ状態のための理想転送カーブの上にあるので、フィルタされた信
号はそれぞれの入力信号のためにゼロよりも大きくなるであろう。もしもそれぞ
れの入力信号値についてフィルタされた信号がゼロの上にあるならば、このこと
はフィルタされた信号がDC成分を有するであろうし、差分オフセットを低減さ
せるためにフィードバックループの中で用いることができると言うことを意味し
ている。
ブロック図が図9に示されている。図9は2段階構成のAD変換器の第2の半分
の部分を示しており、この第1の半分の部分は、米国特許第5,210,537
号の最初の頁に示されたものと同一の構成である。したがって、残余信号線RA
は、AD変換器の第1のステージの入力信号とこの入力信号の直ぐ上にあるしき
い値電圧とを搬送し、残余信号線RBは、この入力信号とこの入力信号の直ぐ下
にあるしきい値電圧とを搬送する。この発明により提供される新たな構成要素は
チョッピング動作ブロックCAおよびCBである。ブロックCAおよびCBはそ
れらが分離されたユニットにより実施化されていることを示唆しているかのよう
であるが、これは必要なことではなく:チョッピング動作部は残余信号RA,R
Bを供給するのに適している他の幾つかの方法によって実施化され得るものであ
る。
とは、多かれ少なかれ従来の技術に従っている。出力信号プロセッサOSPは、
チョッピング動作が行なわれないことを保証する。オフセットは共通オフセット
検出器CODおよび差分オフセット検出器DODにより検出され、両者は精密A
D変換器ADC2の出力に接続されている。加算器AD1,AD2は、増幅器A
MPA,AMPBのオフセットを訂正するために、検出された共通オフセット成
分 OffsetCOM をオフセット制御ユニットOCA,OCBに供給する。検出さ
れた差分オフセット成分 OffsetDIFF は、加算器AD1に直接的に供給され
、その後オフセット制御ユニットOCAに供給されるが、反転された形式で加算
器AD2に供給され、その後オフセット制御ユニットOCBに供給される。好ま
しくは、オフセット検出器COD,DODは、精密AD変換器ADC2の出力を
受入れているが、AD変換器の第1のステージ(図示されず)により生成された
最も上位のビットをもまた含むデジタル信号の全体をも受け入れている。
おり、差分検出がオフセット制御を用いて反対の値により修正させていることが
示されている。オフセット制御のためには、例えばDA変換器が用いられている
(図10参照)。このオフセット制御は、検出に依存してこれらのDACデジタ
ル入力値を増加または減少させるが、もちろん、何らかのオフセット制御(アナ
ログまたはデジタル)を用いることができる。
ような)1つの例は、精密AD変換器ADC2からの(DCでのオフセットを有
する)デジタル情報がデジタル積分器INTで積分されるものである。積分器I
NTがある値に達するたび毎に、カウンタCNTが増加(または積分器の内容に
よるサインに依存して低減)され、このカウンタは、上述したようなDA変換器
DACに接続されている。積分器INTがある値に達したとき、この積分器IN
Tの中味が消去されて、プロセスが再び開始する。起動時の校正をスピードアッ
プするために、積分器INTは、(その達するべき値が校正の間中増加させられ
るような)適応的に形成することができる。図10はまた、フィードバックルー
プの結果として減少される最大誤差Amp.Err を伴う増幅器の最大値Int.Max を伴
い、オフセットOの積分信号ISのカーブを示している。
の増幅器は、ゲインの不一致―mismatch―と差分オフセットとを修正することを
許容している)と、増幅器および増幅器の入力を切り換えること(その増幅器お
よびその入力もゲインのミスマッチと差分オフセットとを修正することを許容し
ている)とが選択的に可能になる。
を可能にするチョッピング(切り出し)を用いることにより、デジタルバックグ
ラウンドオフセット抽出が発展させられる。この技術はアナログ構成の複雑さを
最少にする(これらのスイッチはサブレンジ選択のために既に存在している)こ
とを必要としているし、オンラインである。校正(キャリブレーション)のため
にAD変換器かダミー回路かの何れかがオンされる従来の校正技術に関して、こ
の本発明が、校正されている部分を置き換えるために用いられている。この技術
は、2段階AD変換器に完全に適しているが、若干の変更を加えることにより、
特許請求の範囲によりその範囲がまた規定されているような3つまたはそれ以上
の段数の変換器にもまた適用可能である。オフセットはフィードバックループに
より除去することができるので、オフセット能力はより悪いがより小さくかつよ
り速い増幅器に用いることができるので、良好なAD変換器が得られる。
添付された特許請求の範囲の請求項の限定範囲から離れることなく、この技術分
野における熟練した技術者が多数の選択的な実施形態を設計することができるよ
うに、この発明を説明していることは注目されるべきである。特許請求の範囲に
おいて、括弧内に配置された参照符号は、請求項を限定するための限定要素を構
成するものではない。「備える(comprising)」と言う単語は、請求項内に列挙
されているもの以外の構成要素またはステップの存在を排除するものではない。
構成要素に先立つ不定冠詞「a」または「an」は、複数のこれらの構成要素の
存在を排除するものではない。幾つかの手段を列挙している装置に関する請求項
において、幾つかのこれらの手段は、ハードウェアの1つおよび同一の要素(項
目―item―)により実施化することが可能である。
である。
トラムを示す特性図である。
検索した効果を示す特性図である。
L)曲線を示す特性図である。
性図である。
ップ状態を示す特性図である。
。
性図である。
Claims (2)
- 【請求項1】 アナログ入力信号から最上位ビットのセットを展開させてこのアナログ入力信
号のそれぞれ直ぐ上または直ぐ下のしきい値とこのアナログ信号との間の各差分
にしたがってアナログ残余信号を生成する第1のステージと、 前記アナログ残余信号から、より下位ビットのセットを展開する第2のステー
ジと、 を備えるアナログ−デジタル変換器であって、 前記アナログ−デジタル変換器は、さらに、 前記アナログ残余信号を反転させる手段と、 前記第2のステージに接続され、オフセット誤差を表現するオフセットデータ
を検索するオフセット検出ユニットと、 前記オフセットデータを受入れるように接続され、前記オフセット誤差を修正
するオフセット修正ユニットと、 を備えるアナログ−デジタル変換器。 - 【請求項2】 アナログ−デジタル変換器のデジタル出力信号のサンプル周波数の半分の周波
数で動作するアナログ−デジタル変換器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99202353.1 | 1999-07-16 | ||
EP99202353 | 1999-07-16 | ||
PCT/EP2000/006453 WO2001006659A1 (en) | 1999-07-16 | 2000-07-06 | Analog to digital conversion |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003505913A true JP2003505913A (ja) | 2003-02-12 |
JP4588278B2 JP4588278B2 (ja) | 2010-11-24 |
Family
ID=8240467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001510995A Expired - Fee Related JP4588278B2 (ja) | 1999-07-16 | 2000-07-06 | アナログ−デジタル変換器 |
Country Status (6)
Country | Link |
---|---|
US (2) | US6437717B1 (ja) |
EP (1) | EP1114515B1 (ja) |
JP (1) | JP4588278B2 (ja) |
KR (1) | KR100735930B1 (ja) |
DE (1) | DE60014568T2 (ja) |
WO (1) | WO2001006659A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4776142B2 (ja) * | 2000-08-29 | 2011-09-21 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | A/dコンバータの較正 |
JP2013255182A (ja) * | 2012-06-08 | 2013-12-19 | Fujitsu Ltd | Ad変換装置及びad変換方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6784820B1 (en) * | 2003-04-09 | 2004-08-31 | Raytheon Company | High resolution, high dynamic range analog-to-digital converter system and related techniques |
TWI249903B (en) * | 2005-03-16 | 2006-02-21 | Univ Tsinghua | Multi-step analog/digital converter and on-line calibration method thereof |
US8604762B2 (en) * | 2006-05-25 | 2013-12-10 | Texas Instruments Incorporated | Low noise, low dropout regulators |
US8547259B1 (en) * | 2012-07-31 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company Limited | Buffer offset modulation |
US9595922B2 (en) * | 2012-11-19 | 2017-03-14 | Infineon Technologies Ag | Chopper amplifier |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4410876A (en) * | 1976-09-27 | 1983-10-18 | Sony Corporation | D.C. Stabilized analog-to-digital converter |
US5867116A (en) * | 1996-07-17 | 1999-02-02 | Analog Devices, Inc. | Multi-stage interpolating analog-to-digital conversion |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2199710A (en) * | 1986-12-23 | 1988-07-13 | Philips Electronic Associated | Analogue to digital converter |
US5210537A (en) | 1991-02-08 | 1993-05-11 | Analog Devices, Incorporated | Multi-stage A/D converter |
DE69325679T2 (de) * | 1992-04-30 | 1999-11-11 | Hewlett Packard Co | Analog-/Digitalwandler mit automatischer Offsetsbereichregelung |
US5387914A (en) * | 1993-02-22 | 1995-02-07 | Analog Devices, Incorporated | Correction range technique for multi-range A/D converter |
DE69621664T2 (de) * | 1995-01-23 | 2002-11-28 | Thomson Multimedia Sa | Schaltungsanordnung zur A/D-Umsetzung eines Videosignals mit Hoch- oder Zwischenfrequenz |
US5617473A (en) * | 1995-06-23 | 1997-04-01 | Harris Corporation | Sign bit integrator and method |
US5675334A (en) * | 1996-02-12 | 1997-10-07 | Analog Devices, Inc. | Analog to digital conversion system |
FR2748187B1 (fr) * | 1996-05-02 | 1998-07-31 | Kuhn Sa | Machine de coupe comportant des moyens simplifies permettant de la deposer et de l'atteler a un vehicule moteur |
DE19630939C1 (de) * | 1996-07-31 | 1997-12-11 | Siemens Ag | Kontaktfeder |
DE69719296T2 (de) * | 1996-11-21 | 2003-09-04 | Matsushita Electric Ind Co Ltd | A/D-Wandler und A/D-Wandlungsverfahren |
JP3819986B2 (ja) * | 1997-02-24 | 2006-09-13 | 株式会社ルネサステクノロジ | アナログ/ディジタル変換器制御方法 |
FR2764714A1 (fr) * | 1997-06-17 | 1998-12-18 | Philips Electronics Nv | Convertisseur analogique/numerique |
JP2907192B2 (ja) * | 1997-06-18 | 1999-06-21 | 日本電気株式会社 | 液晶表示装置 |
US6121912A (en) * | 1998-09-30 | 2000-09-19 | National Semiconductor Corporation | Subranging analog-to-digital converter and method |
US6900750B1 (en) * | 2004-04-16 | 2005-05-31 | Analog Devices, Inc. | Signal conditioning system with adjustable gain and offset mismatches |
-
2000
- 2000-07-06 JP JP2001510995A patent/JP4588278B2/ja not_active Expired - Fee Related
- 2000-07-06 WO PCT/EP2000/006453 patent/WO2001006659A1/en active IP Right Grant
- 2000-07-06 KR KR1020017003323A patent/KR100735930B1/ko not_active IP Right Cessation
- 2000-07-06 US US09/787,185 patent/US6437717B1/en not_active Ceased
- 2000-07-06 US US10/923,562 patent/USRE41371E1/en not_active Expired - Lifetime
- 2000-07-06 DE DE60014568T patent/DE60014568T2/de not_active Expired - Lifetime
- 2000-07-06 EP EP00954446A patent/EP1114515B1/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4410876A (en) * | 1976-09-27 | 1983-10-18 | Sony Corporation | D.C. Stabilized analog-to-digital converter |
US5867116A (en) * | 1996-07-17 | 1999-02-02 | Analog Devices, Inc. | Multi-stage interpolating analog-to-digital conversion |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4776142B2 (ja) * | 2000-08-29 | 2011-09-21 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | A/dコンバータの較正 |
JP2013255182A (ja) * | 2012-06-08 | 2013-12-19 | Fujitsu Ltd | Ad変換装置及びad変換方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2001006659A1 (en) | 2001-01-25 |
EP1114515A1 (en) | 2001-07-11 |
KR100735930B1 (ko) | 2007-07-06 |
JP4588278B2 (ja) | 2010-11-24 |
DE60014568D1 (de) | 2004-11-11 |
USRE41371E1 (en) | 2010-06-08 |
DE60014568T2 (de) | 2005-10-13 |
EP1114515B1 (en) | 2004-10-06 |
US6437717B1 (en) | 2002-08-20 |
KR20010075117A (ko) | 2001-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4532808B2 (ja) | A/dコンバータの較正 | |
US7142138B2 (en) | Multi-step analog/digital converter and on-line calibration method thereof | |
US4894656A (en) | Self-calibrating pipelined subranging analog-to-digital converter | |
US5861832A (en) | Analog-to-digital converter having amplifier and comparator stages | |
US6172629B1 (en) | Multistage analog-to-digital converter employing dither | |
JPH05218868A (ja) | 多段型ad変換器 | |
JP3295564B2 (ja) | アナログ・ディジタル変換器 | |
US5572212A (en) | Pipelined analog to digital converter | |
US4763106A (en) | Flash analog-to-digital converter | |
US6441765B1 (en) | Analog to digital converter with enhanced differential non-linearity | |
US6124820A (en) | Error correction architecture for pipeline analog to digital converters | |
US4849759A (en) | Analogue to digital converter | |
JP4588278B2 (ja) | アナログ−デジタル変換器 | |
US5739781A (en) | Sub-ranging analog-to-digital converter with open-loop differential amplifiers | |
KR101660416B1 (ko) | Cds를 적용한 sar 방식의 adc 장치 및 샘플링 방법 | |
US6140949A (en) | Trimming algorithm for pipeline A/D converter using integrated non-linearity measurement | |
US6288662B1 (en) | A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values | |
JP3782911B2 (ja) | Adコンバータ回路 | |
JP3560433B2 (ja) | A/d変換器 | |
CN106656184B (zh) | 一种折叠率为3的折叠内插型模数转换器及其纠错方法 | |
JP3175070B2 (ja) | Ad変換器 | |
US6750799B1 (en) | A/D conversion technique using digital averages | |
US20230163776A1 (en) | Analog-to-digital converter and method for analog-to-digital conversion | |
CN109873644B (zh) | 流水线模拟数字转换器的乘法数字模拟转换器 | |
JP3303839B2 (ja) | 高精度d/a変換器とその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070705 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100813 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100908 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |