JP4587607B2

JP4587607B2 - フレキシブル回路基板および表示装置

Info

Publication number: JP4587607B2
Application number: JP2001197521A
Authority: JP
Inventors: 賢一小紫
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-06-28
Filing date: 2001-06-28
Publication date: 2010-11-24
Anticipated expiration: 2021-06-28
Also published as: JP2003017818A

Description

【０００１】
【発明の属する技術分野】
本発明はフレキシブル回路基板に関するものであり、とくに表示素子実装用のフレキシブル回路基板において、そのためのアライメントマークに係る改良に関するものである。
【０００２】
また、本発明はかかるフレキシブル回路基板を用いた液晶やEl素子などの表示装置に関するものである。
【０００３】
【従来の技術】
ＩＣを搭載したフレキシブル回路基板を液晶表示装置に実装した従来の構造を説明する。
【０００４】
最初に、図３および図４によりフレキシブル回路基板の作製工程を述べる。
【０００５】
図３は下記工程を経て得られる従来のフレキシブル回路基板の平面図であり、図４は、このフレキシブル回路基板１を表示素子に対して実装して成る液晶表示装置の平面図である。
【０００６】
４〜１２μｍ厚みの銅箔上にポリイミドのワニスを塗り、これを硬化させることで２０〜３０μｍ厚みのポリイミドフィルム３７を形成し、ついで銅箔を所望の配線パターンにエッチングすることで、表示素子２と接続するための外部接続用端子３、前記素子チップである駆動ＩＣ５と接続するためのＩＣ接続用端子６ならびに外部接続用端子３の両外側に形成した表示素子搭載用アライメントマーク４として露出する。
【０００７】
上記のようなエッチングにより配線パターンを形成するにあたり、同時に駆動ＩＣ搭載用アライメントマーク７、駆動ＩＣ搭載用アライメントマーク７から引き出された駆動ＩＣ搭載用アライメントマーク引き出し配線１０、表示素子搭載用アライメントマーク４から引き出された表示素子搭載用アライメントマーク引き出し配線１３、ならびに最終的に外形カットの際切り落とされる領域に電解メッキ用パターン９も設ける。
【０００８】
したがって、表示素子搭載用アライメントマーク４は、表示素子搭載用アライメントマーク引き出し配線１３により電解メッキ用パターン９に結線し、駆動ＩＣ搭載用アライメントマーク７も駆動ＩＣ搭載用アライメントマーク引き出し配線１０により電解メッキ用パターン９に結線する。
【０００９】
また、駆動ＩＣ搭載用アライメントマーク７は、外部接続用端子３とＩＣ接続用端子６を結線するリード１１内に存在するため、駆動ＩＣ搭載用アライメントマーク引き出し配線１０がリード１１と接触しないよう、外部接続用端子３の間から引き出して電解メッキ用パターン９へ結線する。
【００１０】
次に、全てのリードとアライメントマークおよび配線に、Auの電解メッキを行う。然る後、得られた配線パターン上にレジスト１２を被膜し、そのレジスト１２内に駆動ＩＣ５搭載用のレジスト除去部を設けることで、ＩＣ接続用端子６を露出し、一方、表示素子２と接続する領域においても、レジスト除去部を設けることで外部接続用端子３も露出される。
【００１１】
上記のようなレジスト１２を除去するにあたり、同時に、表示素子搭載用アライメントマーク４、駆動ＩＣ搭載用アライメントマーク７、表示素子搭載用アライメントマーク引き出し配線１０における外部接続用端子３付近の一部、ならびに駆動素子搭載用アライメントマーク引き出し配線１３に対しても露出させる。
【００１２】
そして、レジスト除去後、フィルムシートから所定のカットライン８にそって切断することでフレキシブル回路基板１が得られる。
【００１３】
かくして得られたフレキシブル回路基板１は、フレキシブル回路基板１上の駆動ＩＣ搭載用アライメントマーク７を画像処理等によって認識し、駆動ＩＣ５と位置合わせをおこなうことでその駆動ＩＣ５を接続する。
【００１４】
さらに図３に示されるとおり、駆動ＩＣ５が接続されたフレキシブル回路基板１上の表示素子搭載用アライメントマーク４を画像処理等によって認識し、表示素子２と位置合わせを行い、フレキシブル回路基板１を表示素子２に対し実装することで、表示装置が完成する。
【００１５】
上記構成のように、表示素子搭載用アライメントマーク４を設けることで、フレキシブル回路基板と表示素子２を高い精度で位置合わせすることが可能となった。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記構成のフレキシブル回路基板１においては、表示素子搭載用アライメントマーク４を外部接続用端子３の両外側に形成しており、これに伴って表示素子搭載用アライメントマーク引き出し配線１３もその両外側に形成しなければならず、これによって、そのスペースを確保するために、フレキシブル回路基板１の外形サイズが大きくなり、その結果、近年の小型化、高密度配線化ならびに低コスト化という市場のニーズに応えられなかった。
【００１７】
したがって、本発明は叙上に鑑みて完成されたものであり、その目的は小型化、高密度配線化、低コスト化を達成したフレキシブル回路基板を提供することにある。
【００１８】
本発明の他の目的は、本発明のフレキシブル回路基板でもって表示素子に対し高い実装精度にて位置合わせができた表示装置を提供することにある。
【００１９】
【課題を解決するための手段】
本発明のフレキシブル回路基板は、素子チップを搭載するための長方形状の素子チップ搭載領域を有する基体と、該基体上に設けられた、前記素子チップ搭載領域に位置する第１素子チップ接続用端子および第２素子チップ接続用端子と、前記素子チップ搭載領域の長辺を介して前記第１素子チップ接続用端子から引き出された、前記素子チップからの出力信号を伝送するための第１配線パターンと、前記素子チップ搭載領域の短辺を介して前記第２素子チップ接続用端子から引き出された、前記素子チップからの出力信号を伝送するための第２配線パターンと、前記素子チップ搭載領域外の前記基体上に設けられた、前記第１配線パターンおよび前記第２配線パターンとは電気的に絶縁された素子チップ用アライメントマークと、前記素子チップ搭載領域外の前記基体上に設けられた、前記第１配線パターンおよび前記第２配線パターンとは電気的に絶縁された表示素子用アライメントマークと、前記素子チップ搭載領域外の前記基体上に設けられた、前記第１配線パターンおよび前記第２配線パターンとは電気的に絶縁され、前記素子チップ用アライメントマークおよび前記表示素子用アライメントマークに電気的に接続されたアライメントマーク用引き出し配線とを備え、前記素子チップ用アライメントマーク、前記表示素子用アライメントマークおよび前記アライメントマーク用引き出し配線は、平面視において前記第１配線パターンと前記第２配線パターンとの間に位置していることを特徴とする。
【００２０】
また、本発明の表示装置は、上記フレキシブル回路基板と、該フレキシブル回路基板の前記素子チップ搭載領域に搭載された素子チップと、前記フレキシブル回路基板が電気的に接続された表示素子とを備える。
【００２１】
【作用】
本発明のフレキシブル回路基板は、上記構成のように従来のフレキシブル回路基板において用いた外部接続用端子の両外側に表示素子搭載用アライメントマークおよび表示素子搭載用アライメントマーク引き出し配線が不要となり、これにより高密度配線ができ、その結果、マザーフィルムからの取り数が増大することで製造コストが低減され、低コストなフレキシブル回路基板が提供できる。
【００２２】
また、本発明の表示装置においては、前記素子チップを搭載した本発明のフレキシブル回路基板を、表示素子に配設するにあたり、この表示素子の配線パターンと、フレキシブル回路基板の外部接続用端子とを接続して、前記素子チップの出力信号を表示素子へ伝達せしめてなることで、小型化、高密度配線化および低コスト化した表示装置が提供される。
【００２３】
【発明の実施の形態】
以下、本発明のフレキシブル回路基板を図１と図２でもって詳細に説明する。
【００２４】
図１は本発明のフレキシブル回路基板の平面図であり、図２はフレキシブル回路基板としてきり出す前の平面図である。なお、従来のフレキシブル回路基板と同一箇所には、同一符号を付す。
（本発明のフレキシブル回路基板）
図２に示す如くフレキシブル回路基板１は、４〜１２μm厚みの銅箔上にポリイミドワニスを塗り、これを硬化させることで２０〜３０μm厚みのポリイミドフィルム３７を形成し、そして、銅箔を所定の配線パターンにエッチングし、この配線パターンにAuの電解メッキをおこない、そのメッキ処理を施した配線パターン上に前記保護膜であるレジスト１２を塗着し、その後に配線パターンの一部が露出されるようにレジスト１２を部分的に除去したものである。
【００２５】
このような工程を経て露出される配線パターンとしては、
（１）ＩＣ接続用端子６
（２）外部接続用端子３
（３）駆動ＩＣ搭載用アライメントマーク７
（４）駆動ＩＣ搭載用アライメントマーク引き出し配線１０の一部
（５）電解メッキ用パターン９
がある。
【００２６】
上記（１）の端子６においては、駆動ＩＣ５が実装される。また（２）の端子３においては、端子６からリード１１を通して延在させた端子である。このリード１１の配線の間に（３）であるアライメントマーク７が形成される。（４）である引き出し配線１０は、アライメントマーク７から端子３付近までリード１１に接触しないように延在させた線であり、端子３付近において端子３と同時に露出される。また、（１）〜（４）は（５）であるパターン９に接続する。
【００２７】
そして、本発明のフレキシブル回路基板１において、上記配線パターンの一部である外部接続用端子３及び／又は駆動ＩＣ搭載用アライメントマーク引き出し配線１０に表示素子搭載用アライメントマーク４を設けている。
【００２８】
このようなレジストの一部除去工程の後、フィルム３７に対して所定のカットライン８にそって切断することで、図１に示したフレキシブル回路基板が得られた。
【００２９】
上記構成のフレキシブル回路基板１においては、駆動ＩＣ5を実装するにあたり、駆動ＩＣ搭載用アライメントマーク７を画像処理等によって認識し、駆動ＩＣ５と位置合わせをおこなうことで、その駆動ＩＣ５を精確に接続することができた。
【００３０】
接続には、異方性導電フィルム（ＡＣＦ）や非導電性ペースト（ＮＣＰ）等を使用し、１７０℃〜２２０℃の温度でもって加熱してやることで固定させる。
【００３１】
続けて、駆動ＩＣ５が接続されたフレキシブル回路基板１上の表示素子搭載用アライメントマーク４を画像処理等によって認識し、表示素子２と位置合わせを行い、フレキシブル回路基板１に表示素子２を実装することで、表示装置が完成した。
【００３２】
かくして本発明のフレキシブル回路基板１によれば、レジスト１２の外側領域に駆動ＩＣ搭載用アライメントマーク引き出し配線１０上の外部接続用端子３内に表示素子搭載用アライメントマーク４を形成したことにより、従来のフレキシブル回路基板において用いた外部接続用端子３の両外側に設けていた表示素子搭載用アライメントマーク４および表示素子搭載用アライメントマーク引き出し配線１３が不要となり、設計効率が向上し、小型化とともに高密度配線ができるようになった。しかも、かかる高密度配線が達成されたことで、マザーフィルムからの取り数が増大し、これによって製造コストが低減された。
【００３３】
次に本発明の他の例を述べる。
【００３４】
図５は他のフレキシブル回路基板の平面図である。なお、図1に示すフレキシブル回路基板と同一箇所には、同一符号を付す。
【００３５】
前述したフレキシブル回路基板１においては、表示素子搭載用アライメントマーク４を外部接続用端子３内の駆動素子搭載用アライメントマーク引き出し配線１０上に形成したが、これに代えて、本例においては表示素子搭載用アライメントマーク４を外部接続用端子３の外側両端に形成したものである。このような構成においても上記した有利な効果が得られた。
【００３６】
なお、本発明は上記実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更や改良等はなんら差し支えない。たとえば、
本例においては銅箔を用いたが、これに代えて、ポリイミドフィルム上に銅を蒸着してフィルム基板となしてもよい。
【００３７】
上記作製工程では、配線パターンを形成し、その後に配線やアライメントマークおよびリードに対しAuの電解メッキをおこない、レジスト１２の形成を行った。それに代えて、配線パターンを形成し、先にレジスト１２を被覆し、レジスト１２に被覆されないＩＣ接続用端子６、外部接続用端子３、表示素子搭載用アライメントマーク４および駆動ＩＣ搭載用アライメントマーク７に対しAuの電解メッキを行ってもよい。
【００３８】
レジストの代わりに、ポリイミドフィルムを貼り付けるなどの他の保護膜を形成してもよい。
【００３９】
除去工程とは一つのものに限定されるものではなく、例えばレジスト除去部分にマスクを形成し、レジスト塗着後これを除くことで配線が露出されるものでもよい。また、マスクを露光しエッチングすることで配線が露出されるものでもよい。
【００４０】
素子チップとして駆動ＩＣ機能をもつ、メモリやコントローラなどの各種素子チップを用いてもよい。
【００４１】
１つの駆動ＩＣ搭載用アライメントマーク７から延在する引き出し配線をリード１１に接続したことでもって、このリード１１に駆動ＩＣ搭載用アライメントマーク引き出し配線と兼用してもよい。
【００４２】
アライメントマークは、画像処理等によって認識されるので、認識される範囲内であれば×印など種々な形状、構造を採用し得る。
【００４３】
また、表示素子搭載用アライメントマークは、外部接続用端子３及び駆動ＩＣ搭載用アライメントマーク引き出し配線１０の双方に形成してもよい。
【００４４】
さらにまた、表示素子搭載用アライメントマークの数は、本例では２つであったがそれに限定されるものではない。
【００４５】
例えば、予備用のアライメントマークとして、更に１個、２個あるいは３個以上形成することで、前工程によるエッチング処理でもって本来のアライメントマークが不明瞭に形成されたとしても代替用のマークと成り得る。
などがある。
【００４６】
（本発明の表示装置）
本発明においては、すでに小型化した表示装置をさらに小型化する際に、もっとも有効であって、従来のフレキシブル回路基板１において用いた外部接続用端子３の両外側に設けていた表示素子搭載用アライメントマーク４および表示素子搭載用アライメントマーク引き出し配線１３が不要になったことで、その効果は顕著である。
【００４７】
以下、本発明の表示装置について液晶表示装置を例にして図６〜図９でもって説明する。なお、図３に示す表示装置と同一部材には、同一の符号を付してある。
【００４８】
図６は、本発明に係る単純マトリックスタイプの液晶表示装置の平面図であり、図７はこの液晶表示装置に対し本発明のフレキシブル回路基板を実装する前の表示素子としての平面図である。図８と図９は表示素子の配線パターンを示す平面図である。
【００４９】
先ず図６にてこの液晶表示装置の概略を説明すると、１つの表示素子２に対し１つのフレキシブル回路基板１を配設した構成であって、大面積のガラス基板１４と小面積のガラス基板１５とを液晶材料を介して配設することで、表示画面３５が設けられる。
【００５０】
そして、大面積のガラス基板１４上の非表示画面上には、表示画面３５より延在させた配線パターンを形成している。
【００５１】
この配線パターンは図７に示すように大面積ガラス基板１４の一辺付近に集約して並べた構成であって、両外側付近に複数の走査リード１６を配列してなる走査リード群１８と、中心付近に複数の信号リード１７を配列してなる信号リード群１９とを形成し、フレキシブル回路基板１と接続される。なお、これら走査リード群１８と信号リード群１９との間には通常スペース２０が設けられる。
【００５２】
これら走査リード１６と信号リード１７の配線構成を図８と図９にて説明する。先ず図８にて走査リード１６の配線構成を述べる。
【００５３】
走査リード１６は信号リード１７と直交するように前記大面積ガラス基板３６に配設し、表示画面上の走査リード１６上半分を一方向に、下半分を他方向に、それぞれ非表示画面上に延在し、そして、フレキシブル回路基板上の外部接続用端子３との接続付近にまで引き回し走査リード群１８となる。
【００５４】
図９にて示す信号リード１７の配線構成においては、信号リード１７は走査リード１６と直交するように前記小面積のガラス基板１５に配設し、表示画面上の信号リード１７を外部接続用端子３との接続付近にまで引き回し信号リード群１９となる。
【００５５】
このように接続部に形成した走査リード群１８および信号リード群１９に対し、フレキシブル回路基板上の外部接続用端子３と接続され、これによって同基板のフィルム３７上に実装された駆動ＩＣ５から、出力電圧が表示素子２に印加され、表示を行う構造となる。
【００５６】
かくして上記構成の表示装置においては、１つの表示素子に対し１つのフレキシブル回路基板を配設し、更にこの回路基板に対し１つの駆動ＩＣ５を実装した構造であり、この構造によれば、このＩＣでもって走査用と信号用の双方に対して出力電圧を印加し、画像表示するようにしている。
【００５７】
かかる表示装置によれば、下記のような作用効果も奏する。
【００５８】
図７に示す如く、２つの走査リード群１８の間に信号リード群１９を介在させた構成の配線パターにおいては、それらのリード群１８、１９の間にスペース２０を設けているが、このスペース２０は全点灯検査を行う際に、走査リード１６と信号リード１７がショートしないためのものである。
【００５９】
なお、全点灯検査とは、ゼブラゴムすなわち導電層と絶縁層が交互になった縦方向に電気が流れ横方向は絶縁される一方向にしか導通しないゴムを利用することで、液晶に信号を加え各リードの断線の有無を調べるものである。
【００６０】
このようなスペース２０は、従来、かかる検査以外の目的に利用されることがなかったが、本発明のフレキシブル回路基板１を用いることでそのスペースを有効に利用できた。すなわち、表示素子２に対してフレキシブル回路基板１を実装するにあたり、図８と図９に示すようにフレキシブル回路基板１上の表示素子搭載用アライメントマーク４を走査リード群１８と信号リード群１９の間に設けた構成にしてもよく（この構成の場合には、図１に示す表示素子搭載用アライメントマーク４に対応する）、これによって、フレキシブル回路基板１上の表示素子搭載用アライメントマーク４をスペース２０上に配置することができた。
したがって、図４に示すフレキシブル回路基板に比べて図１に示すフレキシブル回路基板１を用いることで更に液晶表示装置の小型化が達成できた。
【００６１】
（液晶表示パネルの具体的構成例）
表示画面３５に使用される液晶パネル２０について図１０でもって説明する。
同図は液晶表示パネル３６の断面図である。
【００６２】
この液晶表示パネル３６は完全なる透過型でも、あるいは反射型であっても、さらには半透過型の液晶表示装置でも良く、バックライトを用いることで、透過型または半透過型になる。
【００６３】
本例ではバックライトを用いないことで反射型になる反射型液晶表示装置について説明する。
【００６４】
図１０に示すＳＴＮ型のカラー液晶表示パネル３６によれば、ガラスや合成樹脂からなる透明基板２４と透明基板３４とを対向するが、透明基板３４の内面にはアクリル系樹脂材などからなる樹脂でもってほぼ半球状の凸部３３を多数配列することで、ランダム性の凸状配列群を形成し、この凸状配列群上に光反射材である銀もしくは銀合金を被覆させ反射膜３２を形成し、この反射膜３２の上にカラーフィルタ３１を設けている。さらにカラーフィルタ３１の間にアルミニウムやクロムなどの金属からなる薄膜もしくは感光性レジストにて形成した遮光膜であるブラックマトリクスを形成してもよい。
【００６５】
そして、カラーフィルタ３１の上にＳｉＯ₂や樹脂からなるオーバーコート層３０を被覆し、オーバーコート層３０の上に多数平行に配列したＩＴＯからなる透明電極２９と、一定方向にラビングしたポリイミド樹脂からなる配向膜２８とを順次形成している。
【００６６】
一方、透明基板２４の内面には、多数平行に配列したＩＴＯからなる透明電極２５を形成し、一定方向にラビングしたポリイミド樹脂からなる配向膜２６とを順次形成している。
【００６７】
上記透明電極２５と透明電極２９は、直交している。なお、透明電極２５と配向膜２６との間にＳｉＯ₂からなる絶縁層を設けてもよい。
【００６８】
上記カラーフィルタ３１は、顔料分散方式、すなわちあらかじめ顔料（赤、青、緑など）により調合された感光性レジストを基板上に塗布し、フォトリソグラフィにより形成する。
【００６９】
このように形成した、各種透明基板２４、３４を例えば200〜270°の角度でツイストされたカイラルネマチック液晶からなる液晶層２７を介してシール材により貼り合わせる。さらに両透明基板２４、３４の間には液晶層２７の厚みを一定にするためにスペーサ（図示せず）を多数配置する。
【００７０】
上記構成の液晶表示パネル３６の表示画面側にポリカーボネートなどからなる第１位相差フィルム２３、第2位相差フィルム２２ならびにヨウ素系のフィルムからなる偏光板２１を順次形成し反射型液晶表示装置となる。
【００７１】
上記構成のように反射型液晶表示装置においては、太陽光、蛍光灯などの外部照射による照射光は、偏光板２１、第2位相差フィルム２２、第１位相差フィルム２３ならびに液晶層２７を順次通過するが、表示画面の内部に入射された光は、カラーフィルタ３１を透過して反射膜３２にて反射され、そして、液晶層２７通過し、第１位相差フィルム２３、第2位相差フィルム２２ならびに偏光板２１を順次通過し、光出射され安定した鮮明な色表示ができる。
【００７２】
ここで上記説明した液晶表示パネル３６の透明電極２４は信号リードであり、透明電極２９は走査リードになる。
【００７３】
なお、液晶表示装置は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更や改善などは何ら差し支えない。たとえば、上記の実施形態においては、反射型ＳＴＮ型単純単純マトリックスタイプのカラー液晶表示装置でもって説明しているが、透過型および半透過型でも良く、その他に双安定型単純マトリックスタイプのカラーおよびモノクロ液晶表示装置やモノクロタイプのＳＴＮ型単純マトリックスの液晶表示装置、ＴＮ型単純マトリックスタイプの液晶表示装置であっても同様な作用効果が得られる。
【００７４】
【発明の効果】
以上のとおり、本発明のフレキシブル回路基板によれば、素子チップを搭載するための長方形状の素子チップ搭載領域を有する基体と、基体上に設けられた、素子チップ搭載領域に位置する第１素子チップ接続用端子および第２素子チップ接続用端子と、素子チップ搭載領域の長辺を介して第１素子チップ接続用端子から引き出された、素子チップからの出力信号を伝送するための第１配線パターンと、素子チップ搭載領域の短辺を介して第２素子チップ接続用端子から引き出された、素子チップからの出力信号を伝送するための第２配線パターンと、素子チップ搭載領域外の基体上に設けられた、第１配線パターンおよび第２配線パターンとは電気的に絶縁された素子チップ用アライメントマークと、素子チップ搭載領域外の基体上に設けられた、第１配線パターンおよび第２配線パターンとは電気的に絶縁された表示素子用アライメントマークと、素子チップ搭載領域外の基体上に設けられた、第１配線パターンおよび第２配線パターンとは電気的に絶縁され、素子チップ用アライメントマークおよび表示素子用アライメントマークに電気的に接続されたアライメントマーク用引き出し配線とを備え、素子チップ用アライメントマーク、表示素子用アライメントマークおよびアライメントマーク用引き出し配線は、平面視において第１配線パターンと第２配線パターンとの間に位置していることで、従来のフレキシブル回路基板にて用いた表示素子用アライメントマークおよびそこから引き出された表示素子用アライメントマーク引き出し配線が不要となり、これにより、設計効率が向上し、高密度配線ができた。
【００７５】
さらに本発明においては、高密度配線が達成されたことによりマザー基体からの取り数が増大し、これによって製造コストが低減され、その結果、小型化および低コスト化を達成したフレキシブル回路基板が提供できた。
【００７６】
また、本発明の表示装置においては、上記フレキシブル回路基板と、このフレキシブル回路基板の素子チップ搭載領域に搭載された素子チップと、フレキシブル回路基板が電気的に接続された表示素子とを備えることで、小型化、高密度配線化および低コスト化した表示装置が提供された。
【図面の簡単な説明】
【図１】本発明のフレキシブル回路基板の平面図である。
【図２】本発明のフレキシブル回路基板のフィルムカット前の平面図である。
【図３】従来のフレキシブル回路基板の平面図である。
【図４】従来の液晶表示装置の平面図である。
【図５】本発明の他のフレキシブル回路基板の平面図である。
【図６】本発明のフレキシブル回路基板を搭載した表示装置の平面図である。
【図７】本発明のフレキシブル回路基板を搭載する表示素子の平面図である。
【図８】表示画面に走査リードを配線した平面図である。
【図９】表示画面に信号リードを配線した平面図である。
【図１０】液晶表示パネルの断面図である。
【符号の説明】
１…フレキシブル回路基板
２…表示素子
３…外部接続用端子
４…表示素子搭載用アライメントマーク
５…駆動ＩＣ
６…ＩＣ接続用端子
７…駆動ＩＣ搭載用アライメントマーク
８…外形
９…電解メッキ用パターン
１０…駆動ＩＣ搭載用アライメントマーク引出し配線
１１…リード
１２…レジスト
１３…表示素子搭載用アライメントマーク引出し配線
１４…大面積のガラス基板
１５…小面積のガラス基板
１６…走査リード
１７…信号リード
１８…走査リード群
１９…信号リード群
２０…スペース
２１…偏光板
２２…第２位相差フィルム
２３…第１位相差フィルム
２４…上ガラス基板
２５…透明電極
２６…配向膜
２７…液晶層
２８…配向膜
２９…透明電極
３０…オーバーコート層
３１…カラーフィルター
３２…反射膜
３３…半球状の凸部
３４…下ガラス基板
３５…表示画面
３６…液晶表示パネル
３７…フィルム

Claims

素子チップを搭載するための長方形状の素子チップ搭載領域を有する基体と、
該基体上に設けられた、前記素子チップ搭載領域に位置する第１素子チップ接続用端子および第２素子チップ接続用端子と、
前記素子チップ搭載領域の長辺を介して前記第１素子チップ接続用端子から引き出された、前記素子チップからの出力信号を伝送するための第１配線パターンと、
前記素子チップ搭載領域の短辺を介して前記第２素子チップ接続用端子から引き出された、前記素子チップからの出力信号を伝送するための第２配線パターンと、
前記素子チップ搭載領域外の前記基体上に設けられた、前記第１配線パターンおよび前記第２配線パターンとは電気的に絶縁された素子チップ用アライメントマークと、
前記素子チップ搭載領域外の前記基体上に設けられた、前記第１配線パターンおよび前記第２配線パターンとは電気的に絶縁された表示素子用アライメントマークと、
前記素子チップ搭載領域外の前記基体上に設けられた、前記第１配線パターンおよび前記第２配線パターンとは電気的に絶縁され、前記素子チップ用アライメントマークおよび前記表示素子用アライメントマークに電気的に接続されたアライメントマーク用引き出し配線とを備え、
前記素子チップ用アライメントマーク、前記表示素子用アライメントマークおよび前記アライメントマーク用引き出し配線は、平面視において前記第１配線パターンと前記第２配線パターンとの間に位置していることを特徴とするフレキシブル回路基板。
請求項１に記載のフレキシブル回路基板と、
該フレキシブル回路基板の前記素子チップ搭載領域に搭載された素子チップと、
前記フレキシブル回路基板が電気的に接続された表示素子とを備えた表示装置。