JP4584199B2 - データ転送システム - Google Patents

Description

本発明は、ＩＣ間用双方向シリアルバスを扱ったデータ転送システムに係わり、特に動作電圧の異なるデバイス間でデータを確実に転送できるようにしたデータ転送システムに関する。

Ｉ２Ｃ（Inter-Integrated Circuit）バスは、２線式のシンプルなバスとして、複数のＩＣ（Integrated Circuit）間の相互データ転送や制御に広く使用されている（たとえば特許文献１参照）。

図６は、５Ｖ電源デバイスと３．３Ｖ電源デバイスを接続する従来から用いられたＩ２Ｃバス回路の一例を表わしたものである。このＩ２Ｃバス回路１００は、５Ｖ電源デバイス１０１と３．３Ｖ電源デバイス１０２とをＳＤＡ（Serial Data Link）１０３およびＳＣＬ（Serial Clock Line）１０４の２線で接続した構成となっている。そして、５Ｖ電源デバイス１０１と３．３Ｖ電源デバイス１０２のうちの一方がマスタとなり、他方がスレーブとなって、これらの間でデータの転送を行うようになっている。

このＩ２Ｃバス回路１００では、５Ｖ電源デバイス１０１のＳＤＡ端子（ＳＤＡ）に接続されたＳＤＡ１０３₁が、５Ｖの電源に一端を接続したプルアップ抵抗１０５の他端に接続されている。また、３．３Ｖ電源デバイス１０２のＳＤＡ端子（ＳＤＡ）に接続されたＳＤＡ１０３₂は、３．３Ｖの電源に一端を接続したプルアップ抵抗１０６の他端に接続されている。ＳＤＡ１０３₁には、第１のＦＥＴ（Field-Effect Transistor）１０７のドレインが、またＳＤＡ１０３₂には、この第１のＦＥＴ１０７のソースが接続されている。第１のＦＥＴ１０７のゲートは、プルアップ抵抗１０６の３．３Ｖの電源側に接続されている。

同様に、５Ｖ電源デバイス１０１のＳＣＬ端子（ＳＣＬ）に接続されたＳＣＬ１０４₁は、５Ｖの電源に一端を接続したプルアップ抵抗１０８の他端に接続されている。また、３．３Ｖ電源デバイス１０２のＳＣＬ端子（ＳＣＬ）に接続されたＳＣＬ１０４₂は、３．３Ｖの電源に一端を接続したプルアップ抵抗１０９の他端に接続されている。ＳＣＬ１０４₁には、この第２のＦＥＴ１１０のドレインが、またＳＣＬ１０４₂には、第２のＦＥＴ１１０のソースが接続されている。第２のＦＥＴ１１０のゲートは、プルアップ抵抗１０９の３．３Ｖの電源側に接続されている。

Ｉ２Ｃバス回路１００は、このような回路構成により、５Ｖ電源系と３．３Ｖ電源系とが第１および第２のＦＥＴ１０７、１１０で電圧レベルを変換して、Ｉ２Ｃ通信を可能にしている。具体的には、たとえば５Ｖ電源デバイス１０１のＳＤＡ端子（ＳＤＡ）がＬ（ロー）レベルに変化すると、第１のＦＥＴ１０７に存在する寄生ダイオード（図示せず）によって、プルアップ抵抗１０６から第１のＦＥＴ１０７のソース、第１のＦＥＴ１０７のドレインに電流が流れ、これによって３．３Ｖ電源デバイス１０２のＳＤＡ端子（ＳＤＡ）がＬレベルに変化する。ここで、寄生ダイオードは、そのカソードがドレイン側に、またアノードがソース側に接続されているような特性を持っている。第２のＦＥＴ１１０についても同様の寄生ダイオードが存在する。

図７は、Ｉ２Ｃバス回路におけるＳＣＬとＳＤＡの信号の立ち下がりの関係を示したものである。同図（ａ）は、通常、マスタ側が送出するクロック信号としてのＳＣＬ１０４を表わしている。また、同図（ｂ）は、マスタ側あるいはスレーブ側が送出するシリアルデータとしてのＳＤＡ１０３の信号変化を表わしている。Ｉ２Ｃの仕様では、ＳＣＬ１０４がＬレベルのとき、ＳＤＡ１０３はその信号レベルの変更が許される。ＳＣＬ１０４がＨレベルのときＳＤＡ１０３はその信号レベルを保持する必要がある。

ＳＣＬ１０４がＬレベルに変化してからＳＤＡ１０３の値が変更されるまでの時間は、データホールド時間Ｔ_HDと呼ばれている。ＳＤＡ１０３の値の変更を可能にするため、データホールド時間Ｔ_HDは０秒以上の長さの時間とする必要がある。図６に示したＩ２Ｃバス回路１００では、３．３Ｖ電源デバイス１０２がマスタであるとすると、この３．３Ｖ電源デバイス１０２は、ＳＤＡ立ち下がり信号を出力する際に、ＳＣＬ１０４のＬレベルをＳＤＡ１０３に時間的に先行して立ち下げるようにしている。
特表２００４−５１５１４４（第０００１段落）

ところが、図６に示す従来のＩ２Ｃバス回路１００では、第１および第２のＦＥＴ１０７、１１０でＨレベルからＬレベルに電位が低下する際の遅延時間によって、データホールド時間Ｔ_HDが実際にはマイナスとなってしまう場合があった。このような場合には、５Ｖ電源デバイス１０１と３．３Ｖ電源デバイス１０２の間で正常なＩ２Ｃ通信を行うことができなくなる。

図８は、データホールド時間Ｔ_HDがマイナスとなる場合を説明するためのものである。同図（ａ）は、クロック信号としてのＳＣＬ１０４の立ち下がり時の信号変化を表わしており、同図（ｂ）はシリアルデータとしてのＳＤＡ１０３の立ち下がり時の信号変化を表わしている。

ＳＣＬ１０４は、ＳＤＡ１０３に先行して時刻ｔ₁から立ち下がりが開始する。一般的な５Ｖ電源デバイスの場合、Ｈレベルから電位が低下してＬレベルが確定する電位は１．５Ｖであり、この間の遅延時間はτ₁である。これに対して、ＳＤＡ１０３は時刻ｔ₁よりも後の時刻ｔ₂から立ち下がりが開始するが、Ｈレベルでなくなる電位は一般的な５Ｖ電源デバイスの場合、３．５Ｖであり、これまでの遅延時間はτ₂である。このような場合、ＳＤＡ１０３が３．５Ｖまで低下する時刻ｔ₃は、この図８に示すようにＳＣＬ１０４が１．５Ｖまで電位が低下する時刻ｔ₄よりも早くなる場合がある。

この図８に示した例の場合、図６に示す第１および第２のＦＥＴ１０７、１１０の電圧変換によって生じるデータホールド時間Ｔ_HDは、ＳＤＡ１０３の方が時間的に先行する結果としてマイナスとなる。データホールド時間Ｔ_HD1がマイナスになると、ＳＤＡ１０３の信号レベルが変更される時間がなくなり、Ｉ２Ｃ通信を行うために定められた規格外の状態となって、正常な通信を行うことができなくなる。

そこで本発明の目的は、論理レベルのＨレベルとＬレベルの電圧の差が異なるデバイス間でクロック信号に合わせてデータの転送を確実に行うことのできるデータ転送システムを得ることを目的とする。

本発明では、（イ）クロック転送用端子とデータ転送用端子を備えた第１のデバイスと、（ロ）同じくクロック転送用端子とデータ転送用端子を備え、これらの端子に現われる論理レベルのＨレベルとＬレベルの電圧の差が前記した第１のデバイスのそれよりも低い電圧となる第２のデバイスと、（ハ）前記した第１のデバイス側のＨレベルに対応する電源に一端を接続し他端を前記した第１のデバイスのクロック転送用端子に接続したクロック側第１のプルアップ抵抗と、前記した第２のデバイス側のＨレベルに対応する電源に一端を接続し他端を前記した第２のデバイスのクロック転送用端子に接続したクロック側第２のプルアップ抵抗と、前記した第１のデバイスのクロック転送用端子と前記した第２のデバイスのクロック転送用端子の間をオン・オフするクロック側スイッチ手段によって構成されており、前記した第１のデバイスと第２のデバイスの前記したクロック転送用端子に現われる論理レベルに対応した電圧の変化によってこれらのデバイスの間でクロック信号を転送するとき、それぞれのデバイスのクロック転送用端子の間でそれぞれの論理レベルに対応した電圧の変換を行うクロック転送用電圧変換手段と、（ニ）前記した第１のデバイス側のＨレベルに対応する電源に一端を接続し他端を前記した第１のデバイスのデータ転送用端子に接続したデータ側第１のプルアップ抵抗と、前記した第２のデバイス側のＨレベルに対応する電源に一端を接続し他端を前記した第２のデバイスのデータ転送用端子に接続したデータ側第２のプルアップ抵抗と、前記した第１のデバイスのデータ転送用端子と前記した第２のデバイスのデータ転送用端子の間をオン・オフするデータ側スイッチ手段とによって構成されており、前記した第１のデバイスと第２のデバイスの前記したデータ転送用端子に現われる論理レベルに対応した電圧の変化によってこれらのデバイスの間でデータを転送するとき、それぞれのデバイスのデータ転送用端子の間でそれぞれの論理レベルに対応した電圧の変換を行うデータ転送用電圧変換手段と、（ホ）ＨレベルからＬレベルに論理レベルが変化したとき、Ｈレベルに対応する電圧を所定の時定数で低下させる時定数手段と、この時定数手段により低下する電圧が所定の電圧以下となったとき前記したデータ側スイッチ手段をオフからオンに変化させるスイッチ制御手段から構成され、前記した第２のデバイス側のデータ転送用端子に論理レベルがＨレベルからＬレベルに変化する電圧変化が現われたとき、前記したデータ転送用電圧変換手段の変換を予め定めた時間（正の時間）だけ遅延させる遅延手段とをデータ転送システムが具備する。

以上説明したように本発明によれば、ＨレベルとＬレベルの電圧の差が異なるデバイス間でデータの転送を行うとき、電圧の差が小さい第２のデバイスからＬレベルに立ち下がる信号が出力されたときデータの転送時の電圧の変換を直ちには行わず、所定の正の遅延時間だけ遅延させることにした。このため、簡単な処理で第２のデバイスから第１のデバイスへのデータの転送を確実に行うことができる。

以下実施例につき本発明を詳細に説明する。

図１は、本発明の一実施例におけるＩ２Ｃバス回路を表わしたものである。本実施例のＩ２Ｃバス回路２００は、５Ｖ電源デバイス２０１と３．３Ｖ電源デバイス２０２とをＳＤＡ２０３およびＳＣＬ２０４の２線で接続した構成となっている。このうち、５Ｖ電源デバイス２０１のＳＤＡ端子（ＳＤＡ）に接続されたＳＤＡ２０３₁は、５Ｖの電源に一端を接続したプルアップ抵抗２０５の他端に接続されている。また、３．３Ｖ電源デバイス２０２のＳＤＡ端子（ＳＤＡ）に接続されたＳＤＡ２０３₂は、３．３Ｖの電源に一端を接続したプルアップ抵抗２０６の他端に接続されている。ＳＤＡ２０３₁には、第１のＦＥＴ（Field-Effect Transistor）２０７のドレインが、またＳＤＡ２０３₂には、この第１のＦＥＴ２０７のソースが接続されている。また、第１のＦＥＴ２０７のゲートは、インバータ２０８の出力側に接続されている。インバータ２０８の入力側は抵抗２０９を介して３．３Ｖ電源デバイス２０２のＳＤＡ端子（ＳＤＡ）に接続されると共に、コンデンサ２１１を介して接地されている。

５Ｖ電源デバイス２０１のＳＣＬ端子（ＳＣＬ）に接続されたＳＣＬ２０４₁は、５Ｖの電源に一端を接続したプルアップ抵抗２１２の他端に接続されている。また、３．３Ｖ電源デバイス２０２のＳＣＬ端子（ＳＣＬ）に接続されたＳＣＬ２０４₂は、３．３Ｖの電源に一端を接続したプルアップ抵抗２１３の他端に接続されている。ＳＣＬ２０４₁には、第２のＦＥＴ２１４のドレインが、またＳＣＬ２０４₂には、この第２のＦＥＴ２１４のソースが接続されている。第２のＦＥＴ２１４のゲートは、プルアップ抵抗２１３の３．３Ｖの電源側に接続されている。Ｉ２Ｃバス回路２００は、このような回路構成により、５Ｖ電源系と３．３Ｖ電源系とが第１および第２のＦＥＴ２０７、２１４で電圧レベルを変換して、Ｉ２Ｃ通信を行うようになっている。

図２は、このような正常なＩ２Ｃ通信を確保するために、図１で図６に対して追加した回路部分としての遅延回路の動作のタイミングを具体的に表わしたものである。図１と共に説明する。同図（ａ）に示すように時刻ｔ₂に３．３Ｖ電源デバイス２０２のＳＤＡ端子（ＳＤＡ）の電位がＬレベルに変化したとする。この時点までに遅延回路を構成するコンデンサ２１１には抵抗２０９を介して電荷が蓄積されている。そこで、３．３Ｖ電源デバイス２０２のＳＤＡ端子（ＳＤＡ）の電位がＬレベルに変化した時点から、コンデンサ２１１に蓄積された電荷は、抵抗２０９を介して徐々に放電する。この結果、同図（ｂ）に示すようにインバータ２０８の入力側の電位が、コンデンサ２１１と抵抗２０９で定まる時定数で次第に低下していく。インバータ２０８は、入力電圧を整形して、入力電圧がＨレベルのときはＬレベルに反転させ、Ｌレベルの時にはＨレベルに反転させる。

したがって、インバータ２０８の入力側の電位がＨレベルからＬレベルに変化すると、この時刻ｔ₆に、図２（ｃ）に示すようにインバータ２０８の出力がＬレベルからＨレベルに変化する。第１のＦＥＴ２０７のゲートに印加されたこの電圧により、ドレインとソース間が導通する。この結果、図２（ｄ）に示すように、Ｈレベルに保持されていた５Ｖ電源デバイス２０１のＳＤＡ端子（ＳＤＡ）がＬレベルに変化する。

図３は、図８に対応するもので、本実施例のＩ２Ｃバス回路におけるＳＣＬとＳＤＡのタイミングを表わしたものである。図３（ａ）はクロック信号としてのＳＣＬ２０４の電位の変化を表わしており、時刻ｔ₁から時間τ₁が経過した時刻ｔ₄に、ＨレベルがＬレベルに立ち下がる。この変化は、図８（ａ）と同一である。

一方、図３（ｂ）は、シリアルデータとしてのＳＤＡ２０３₁の信号変化を表わしている。ＳＤＡ２０３₁は、時刻ｔ₁より後の時刻ｔ₂より立ち下がりを開始するはずのところ、図１で追加した遅延回路による遅延Ｄ₁によって、時刻ｔ₄よりも後の時刻ｔ₅まで、実質的に立ち下がりの開始が遅延される。この結果、時刻ｔ₅以後の時刻ｔ₆にＳＤＡ２０３がその電位をたとえば３．５Ｖに変化させてＬレベルになったとすると、データホールド時間Ｔ_HD2は常にプラスとなる。これにより、３．３Ｖ電源デバイス２０２のＳＤＡ端子（ＳＤＡ）が、ＳＣＬ２０４の論理変化に引き続いてＬレベルに変化する際にも、５Ｖ電源デバイス２０１のＳＤＡ端子（ＳＤＡ）に電位の変化が遅延されて伝達され、正常なＩ２Ｃ通信が確保されることになる。

このように本実施例では、３．３Ｖ電源デバイス２０２からの立下がり出力を５Ｖ電源デバイス２０１に対して遅延させることができる。また、このようにＳＤＡ信号が遅延することによって、データホールド時間をプラス側に増長することで、これがマイナスになるのを防止することができる。更に、実施例では遅延時間を長く採っても、波形の立ち下がり特性としてのスルーレートに影響を与えない。

更に、本実施例のＩ２Ｃバス回路２００では、５Ｖ電源デバイス２０１から３．３Ｖ電源デバイス２０２への信号の立ち下がり、および、いずれかの電源デバイスからの信号の立ち上がりに対しては遅延を生じさせない。

＜発明の変形例＞

図４は、本発明の変形例におけるＩ２Ｃバス回路の回路図である。図４で図１と同一部分には同一の符号を付しており、これらの説明を適宜省略する。この変形例のＩ２Ｃバス回路２００Ａでは、第１のＦＥＴ２０７の代わりに、ＳＤＡ２０３₁およびＳＤＡ２０３₂の間にトランジスタ３０１およびダイオード３０２を並列接続している。トランジスタ３０１のコレクタはＳＤＡ２０３₁と、エミッタはＳＤＡ２０３₂と接続しており、ベースとインバータ２０８の間には抵抗３０３を接続している。ダイオード３０２は、そのアノードをトランジスタ３０１のエミッタ側に接続し、カソードをコレクタ側に接続している。

図１に示した第１のＦＥＴ２０７の内部には寄生ダイオードが存在し、図６で説明したと同様に先の実施例ではこれを利用して、５Ｖ電源デバイス２０１のＳＤＡ端子（ＳＤＡ）がＨレベルからＬレベルに立ち下がったときの３．３Ｖ電源デバイス２０２のＳＤＡ端子（ＳＤＡ）のＨレベルからＬレベルへの変換を行っている。変形例のＩ２Ｃバス回路２００Ａでは、トランジスタ３０１に寄生ダイオードが存在しないため、同様の作用を行うダイオード３０２を新たに接続している。

この変形例のＩ２Ｃバス回路２００Ａでは、インバータ２０８の入力の電位が下がって、ある時点でその出力がＨレベルに変化すると、トランジスタ３０１が導通する。これにより、先の実施例で第１のＦＥＴ２０７（図１）が導通した場合と同様に５Ｖ電源デバイス２０１のＳＤＡ端子（ＳＤＡ）がＨレベルからＬレベルに変化することになる。

以上説明した図４に示した変形例によれば、ＦＥＴを使用せずに同等の回路を構成することができる。したがって、異なった部品を選択できるという点で、コスト、納期、供給量に関して部品選択の自由度が増加するという利点がある。

なお、以上説明した実施例および変形例では、５Ｖ電源デバイス２０１と３．３Ｖ電源デバイス２０２を組み合わせたＩ２Ｃバス回路について説明したが、電源電圧が２．５Ｖ、１．５Ｖ等のこれ以外の電圧を使用したり、５Ｖと３．３Ｖ以外のデバイスの組み合わせであってもよいことは当然である。

また、実施例および変形例では、ハードウェアのみを使用してデータ信号の伝達のタイミングの調整を行ったが、少なくとも一部にソフトウェアを使用して同様の処理を実現させることも可能である。

図５は、処理ステップの概要を表わしたものである。なお、ここでは図１における５Ｖ電源デバイス２０１のような２値の論理レベルに対応する電圧の差が大きい方のデバイスを第１のデバイスとし、それ以外のデバイスを第２のデバイスと呼ぶことにする。

まず、ＳＣＬ端子（ＳＣＬ）がＨレベルからＬレベルに変化した状態で、第２のデバイスのＳＤＡ端子（ＳＤＡ）がＨレベルからＬレベルに変化する時点の検出を待機する（ステップＳ４０１）。第２のデバイスのＳＤＡ端子（ＳＤＡ）がＨレベルからＬレベルに変化したら（Ｙ）、予め定めた遅延時間の測定が行われる（ステップＳ４０２）。遅延時間は、図３より遅延Ｄ₁に相当する予め設定した時間である。遅延時間の測定が終了したら、ＳＤＡ端子（ＳＤＡ）のうちのＳＤＡ端子Ｌレベル変化検出ステップで検出された以外のＳＤＡ端子としての第１のデバイスのＳＤＡ端子（ＳＤＡ）をＨレベルからＬレベルに変化させる（ステップＳ４０３）。

このような処理は、ＣＰＵ（Central Processing Unit；中央演算処理ユニット）を用いて行うことができる。ＣＰＵは第１および第２のデバイス以外のデバイスに配置されたものを使用してもよいし、第２のデバイス内のＣＰＵを使用するようにしてもよい。

本発明の一実施例におけるＩ２Ｃバス回路を表わした回路図である。 本実施例での遅延回路の動作のタイミングを表わしたタイミング図である。 本実施例のＩ２Ｃバス回路におけるＳＣＬとＳＤＡのタイミングを表わした説明図である。 本発明の変形例におけるＩ２Ｃバス回路の回路図である。 本発明のＩ２Ｃバス回路の処理の流れ図である。 ５Ｖ電源デバイスと３．３Ｖ電源デバイスを接続する従来から用いられたＩ２Ｃバス回路の一例を表わした回路図である。 図６に示したＩ２Ｃバス回路におけるＳＣＬとＳＤＡの信号の立ち下がりのタイミング図である。 図６に示したＩ２Ｃバス回路でデータホールド時間Ｔ_HDがマイナスとなる場合を示した説明図である。

符号の説明

２００、２００Ａ Ｉ２Ｃバス回路
２０１ ５Ｖ電源デバイス
２０２ ３．３Ｖ電源デバイス
２０３ ＳＤＡ
２０４ ＳＣＬ
２０５、２０６、２１２、２１３ プルアップ抵抗
２０７ 第１のＦＥＴ
２０８ インバータ
２０９、３０３ 抵抗
２１１ コンデンサ
２１４ 第２のＦＥＴ
３０１ トランジスタ
３０２ ダイオード
ＳＣＬ ＳＣＬ端子
ＳＤＡ ＳＤＡ端子

Claims (3)

1. クロック転送用端子とデータ転送用端子を備えた第１のデバイスと、
   同じくクロック転送用端子とデータ転送用端子を備え、これらの端子に現われる論理レベルのＨレベルとＬレベルの電圧の差が前記第１のデバイスのそれよりも低い電圧となる第２のデバイスと、
   前記第１のデバイス側のＨレベルに対応する電源に一端を接続し他端を前記第１のデバイスのクロック転送用端子に接続したクロック側第１のプルアップ抵抗と、前記第２のデバイス側のＨレベルに対応する電源に一端を接続し他端を前記第２のデバイスのクロック転送用端子に接続したクロック側第２のプルアップ抵抗と、前記第１のデバイスのクロック転送用端子と前記第２のデバイスのクロック転送用端子の間をオン・オフするクロック側スイッチ手段によって構成されており、前記第１のデバイスと第２のデバイスの前記クロック転送用端子に現われる論理レベルに対応した電圧の変化によってこれらのデバイスの間でクロック信号を転送するとき、それぞれのデバイスのクロック転送用端子の間でそれぞれの論理レベルに対応した電圧の変換を行うクロック転送用電圧変換手段と、
   前記第１のデバイス側のＨレベルに対応する電源に一端を接続し他端を前記第１のデバイスのデータ転送用端子に接続したデータ側第１のプルアップ抵抗と、前記第２のデバイス側のＨレベルに対応する電源に一端を接続し他端を前記第２のデバイスのデータ転送用端子に接続したデータ側第２のプルアップ抵抗と、前記第１のデバイスのデータ転送用端子と前記第２のデバイスのデータ転送用端子の間をオン・オフするデータ側スイッチ手段とによって構成されており、前記第１のデバイスと第２のデバイスの前記データ転送用端子に現われる論理レベルに対応した電圧の変化によってこれらのデバイスの間でデータを転送するとき、それぞれのデバイスのデータ転送用端子の間でそれぞれの論理レベルに対応した電圧の変換を行うデータ転送用電圧変換手段と、
   ＨレベルからＬレベルに論理レベルが変化したとき、Ｈレベルに対応する電圧を所定の時定数で低下させる時定数手段と、この時定数手段により低下する電圧が所定の電圧以下となったとき前記データ側スイッチ手段をオフからオンに変化させるスイッチ制御手段から構成され、前記第２のデバイス側のデータ転送用端子に論理レベルがＨレベルからＬレベルに変化する電圧変化が現われたとき、前記データ転送用電圧変換手段の変換を予め定めた時間だけ遅延させる遅延手段
   とを具備することを特徴とするデータ転送システム。
2. 前記データ側スイッチ手段は電界効果トランジスタによって構成されており、この電界効果トランジスタのソースが前記第２のデバイスのデータ転送用端子に接続されていることを特徴とする請求項１記載のデータ転送システム。
3. 前記データ側スイッチ手段はスイッチング用のトランジスタによって構成されていることを特徴とする請求項１記載のデータ転送システム。

Images