JP2021040171A - 通信装置 - Google Patents

Abstract

【課題】遅延時間を短縮することができる通信装置を提供する。【解決手段】通信装置のレシーバ回路は、バス３の信号レベルが劣位レベルから優位レベルに変化するエッジを検出する。通信装置のドライバ回路は、オンすることによりバス３の信号レベルを優位レベルとすることができるトランジスタＱ１と、トランジスタＱ１を駆動する駆動回路９と、を備える。通信装置の制御回路は、駆動回路９の動作を制御するものであり、エッジが検出されると駆動回路９に対してトランジスタＱ１のオン駆動を指令するオン指令を与える。駆動回路９には、エッジからトランジスタＱ１がオンする時点までに要する遅延時間を短縮する遅延短縮部１４が設けられている。【選択図】図４

Description

本発明は、伝送路を介してデータを送受信する複数の通信装置のうちいずれか一つの通信装置の通信に同期して他の通信装置が送信を行う通信システムにおいて用いられる通信装置に関する。

従来、車両に搭載された車載通信の方式として、例えばＣＸＰＩなど、マスタの通信に同期してスレーブが送信を行う通信方式が知られている。なお、ＣＸＰＩとは、Clock Extension Peripheral Interfaceの略称である。特許文献１には、このような通信において、伝送路上で優位な信号レベルを優位レベルとするとともに劣位な信号レベルを劣位レベルとしたとき、伝送路の信号レベルを劣位レベルから優位レベルに変化させるときのドライバ回路の動作を高速化させるための技術が開示されている。

特許第５６０９９３０号公報

このような通信において、マスタにより生成されるクロックのエッジから伝送路の信号レベルを劣位レベルから優位レベルに変化させる時点までの遅延時間は、通信プロトコルを満足しなければならないことから極力短いほうが望ましい。その一方で、ノイズ対策として、受信バッファの前段にフィルタ回路を挿入したという要望がある。しかし、フィルタ回路を挿入すると、その影響により、遅延時間が長くなり、通信プロトコルを満足できなくなるおそれが生じる。

本発明は上記事情に鑑みてなされたものであり、その目的は、遅延時間を短縮することができる通信装置を提供することにある。

請求項１に記載の通信装置は、伝送路を介してデータを送受信する複数の通信装置のうちいずれか一つの通信装置の通信に同期して他の通信装置が送信を行う通信システムにおいて用いられる通信装置であり、エッジ検出回路（５、４２）、スイッチング素子（Ｑ１）、駆動回路（９、２２、３２、５２）および制御回路（６、４３、５３）を備える。この場合、伝送路上で優位な信号レベルを優位レベルとし、劣位な信号レベルを劣位レベルとする。エッジ検出回路は、伝送路の信号レベルが劣位レベルから優位レベルに変化するエッジを検出する。スイッチング素子は、オンすることにより伝送路の信号レベルを優位レベルとすることができる。駆動回路は、スイッチング素子を駆動する。制御回路は、駆動回路の動作を制御するものであり、エッジ検出回路によりエッジが検出されると駆動回路に対してスイッチング素子のオン駆動を指令するオン指令を与える。

上記構成において、駆動回路または制御回路には、伝送路の信号レベルが劣位レベルから優位レベルに変化するエッジからスイッチング素子がオンする時点までに要する遅延時間を短縮する遅延短縮部（１４、２３、３４、５７）が設けられている。したがって、上記構成によれば、遅延時間を短縮することが可能となり、受信バッファの前段にフィルタ回路を挿入するような場合であっても、通信プロトコルを十分に満足することができる。

請求項２に記載の通信装置では、遅延短縮部（１４、２３、３４）は、駆動回路（９、２２、３２）に設けられたものである。この場合、遅延短縮部は、駆動回路がスイッチング素子をオン駆動するオン期間の開始時点を含む期間に、スイッチング素子の制御端子の電圧である制御電圧が、スイッチング素子がオンに転じる閾値電圧よりも所定値だけ低い第１電圧まで上昇するように電圧制御を行うことで遅延時間を短縮する。

例えば、スイッチング素子をオン期間を通じて定電流駆動によりオン駆動するような従来の構成では、スイッチング素子の制御電圧は、オン期間を通じて一定の傾きで比較的緩やかに上昇する。そのため、上記した従来の構成では、制御電圧が閾値電圧に達してスイッチング素子がオンに転じるまでには、比較的長い時間を要することになり、その結果、駆動回路の動作に起因する遅延時間が長くなるおそれがある。これに対し、上記構成では、前述した電圧制御が行われることにより、スイッチング素子の制御電圧は、オン期間の開始時点を含む期間に第１電圧まで比較的急峻に一度に上昇する。

上記構成では、このような電圧制御を行うことにより制御電圧が第１電圧まで上昇した後は、請求項３に記載されるように定電流制御が行われることにより、または、請求項４に記載されるように電圧制御が継続されることにより、制御電圧が閾値電圧に達してスイッチング素子がオンに転じる。このような構成によれば、上記した従来の構成に比べ、少なくとも制御電圧が第１電圧まで一度に上昇される分だけ、スイッチング素子のターンオン時間、つまり駆動回路の動作に起因する遅延時間が短縮される。

請求項３に記載の通信装置では、遅延短縮部（１４、２３）が設けられた駆動回路（９、２２）は、電圧制御を行うことにより制御電圧が第１電圧まで上昇した後、スイッチング素子の制御端子に一定の電流を供給する定電流制御を行う。このような構成によれば、スイッチング素子の制御電圧は、第１電圧まで上昇した後は、一定の傾きで比較的緩やかに上昇して閾値電圧に達することになる。制御電圧が急峻に上昇して閾値電圧に達してスイッチング素子がオンされると、そのオン動作に伴うエミッションの悪化が懸念される。しかし、上記構成によれば、制御電圧が比較的緩やかに上昇して閾値電圧に達してスイッチング素子がオンされるため、このようなエミッション悪化のリスクが軽減される。

第１実施形態に係る通信システムの構成を模式的に示す図 第１実施形態に係る通信装置の構成を模式的に示す図 第１実施形態に係るレシーバ回路の具体的な構成を模式的に示す図 第１実施形態に係るドライバ回路の具体的な構成を模式的に示す図 第１実施形態に係る通信装置の動作を説明するための図であり、送信信号、バス波形およびゲート電圧を模式的に示すタイミングチャート 第２実施形態に係るドライバ回路の具体的な構成を模式的に示す図 第３実施形態に係るドライバ回路の具体的な構成を模式的に示す図 第３実施形態に係る通信装置の動作を説明するための図であり、送信信号、バス波形およびゲート電圧を模式的に示すタイミングチャート 第４実施形態に係る通信装置の構成を模式的に示す図 第４実施形態に係る制御回路における各信号および加減算カウンタのカウント値を模式的に示すタイミングチャート 第５実施形態に係るドライバ回路の具体的な構成を模式的に示す図 第５実施形態に係る制御回路の具体的な構成を模式的に示す図 第５実施形態に係る通信装置の動作を説明するための図であり、送信信号、バス波形およびゲート電圧を模式的に示すタイミングチャート 第６実施形態に係るバスがハイレベルに固着した場合の動作を説明するための図であり、送信信号、バス波形、カウント値および制御回路の動作状態を模式的に示すタイミングチャート

以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、第１実施形態について図１〜図５を参照して説明する。

＜通信システムの構成について＞
図１に示す通信システム１は、例えば車両に搭載された複数の電子制御装置間の制御通信のために用いられるものである。通信システム１は、複数の通信装置２ａ、２ｂ、２ｃが伝送路に相当するバス３を介して接続された構成となっている。以下では、通信装置２ａ、２ｂ、２ｃについて、それぞれを区別する必要がない場合には通信装置２と総称することとする。この場合、通信システム１は、３つの通信装置２を備えているが、２つの通信装置２を備えていてもよいし、４つ以上の通信装置２を備えていてもよい。

複数の通信装置２は、半導体集積回路、つまりＩＣとして構成されており、バス３を介してデータを送受信する。通信システム１では、複数の通信装置２のうちいずれか一つの通信装置２、具体的には通信装置２ａの通信に同期して他の通信装置２ｂ、２ｃが送信を行うようになっている。以下では、通信装置２ａのことをマスター２ｍとも称するとともに、通信装置２ｂ、２ｃのことをスレーブ２ｓとも称することとする。

通信システム１では、ＣＸＰＩ通信によりデータの送受信が実行されるようになっている。ＣＸＰＩ通信では、マスター２ｍは、スレーブ２ｓにバス３を介してクロックを供給し、スレーブ２ｓは、バス３を介して供給されるクロックに同期した通信を実行する。この場合、バス３は、異なる通信装置２からハイレベルの信号とロウレベルの信号とが同時に出力されると、バス３上の信号レベルがロウレベルとなるように構成されており、この機能を利用してバス調停が実現される。すなわち、この場合、ロウレベルの信号がバス３上で優位な信号レベルである優位レベルに相当し、ハイレベルの信号がバス３上で劣位な信号レベルである劣位レベルに相当する。

バス３上では、伝送路符号として、ビットの境界で信号レベルがハイレベルからロウレベルに変化するとともに、ビットの途中で信号レベルがロウレベルからハイレベルに変化するパルス幅変調信号、つまりＰＷＭ信号が用いられ、二値の信号が、デューティ比の異なる二種類のＰＷＭ信号で表現される。以下では、ロウレベルの期間が比較的短いほうをレセッシブ符号と称するとともに、ロウレベルの期間が比較的長いほうをドミナント符号と称する。レセッシブ符号は「論理値＝１」に対応し、ドミナント符号は「論理値＝０」に対応する。

この場合、レセッシブ符号では、１ビットの最初の１／３の期間がロウレベルになるとともに、その後の２／３の期間がハイレベルになるように設定されている。また、この場合、ドミナント符号では、１ビットの最初の２／３の期間がロウレベルになるとともに、その後の１／３の期間がハイレベルになるように設定されている。このようなことから、バス３上でレセッシブ符号とドミナント符号とが衝突すると、ドミナント符号が調停勝ちするようになっている。

＜通信装置の構成について＞
マスター２ｍとスレーブ２ｓとは、クロックを供給するための構成の有無など一部構成が異なるが、概ね同様の構成を有している。すなわち、図２に示すように、通信装置２は、ドライバ回路４、レシーバ回路５および制御回路６を備えている。ドライバ回路４には、制御回路６から出力される送信信号ＴＸが与えられている。

ドライバ回路４は、送信信号ＴＸに応じたデータをバス３を介して送信する。レシーバ回路５は、バス３を介して送信されたデータを受信し、受信信号ＲＸとして制御回路６へ出力する。制御回路６は、ロジック回路として構成されたものであり、送信信号ＴＸを生成し、その送信信号ＴＸをドライバ回路４に出力する。また、制御回路６は、レシーバ回路５から出力される受信信号ＲＸを入力し、その入力した受信信号ＲＸに基づいて所定の処理を実行する。

＜レシーバ回路の具体的な構成について＞
図３に示すように、レシーバ回路５は、フィルタ回路７およびコンパレータ８を備えている。この場合、バス３の信号は、フィルタ回路７を介してコンパレータ８の非反転入力端子に与えられている。フィルタ回路７は、例えば低域通過フィルタ、つまりＬＰＦなどであり、ノイズ対策として挿入されたものである。フィルタ回路７の出力信号は、バス３の信号に対し、ノイズが除去されるとともにフィルタ回路７の時定数に応じた遅れが生じた信号となる。

コンパレータ８の反転入力端子には、閾値信号Ｓａが与えられている。閾値信号Ｓａは、バス３の信号レベルがハイレベルからロウレベルに変化するエッジを検出するための閾値Ｔｈに対応した信号である。以下、このようなエッジのことを境界エッジとも称する。このような構成により、コンパレータ８は、バス３の信号レベルが閾値Ｔｈより高い場合にはハイレベルの信号を出力するとともに、バス３の信号レベルが閾値Ｔｈより低い場合にはロウレベルの信号を出力するようになっている。コンパレータ８の出力信号は、前述した受信信号ＲＸとして制御回路６に与えられる。

上記構成のレシーバ回路５は、バス３の信号レベルがハイレベルからロウレベルに変化するエッジ、つまり境界エッジを検出することができる。具体的には、レシーバ回路５は、コンパレータ８の出力信号である受信信号ＲＸがハイレベルからロウレベルへと転じたことをもって境界エッジを検出することができる。このように、本実施形態では、レシーバ回路５は、エッジ検出回路としての機能を有する。

＜ドライバ回路の具体的な構成について＞
図４に示すように、ドライバ回路４は、前述したバス調停が可能となるように、オープンドレイン出力の回路構成となっており、その出力段を構成するトランジスタＱ１、ダイオードＤ１、Ｄ２、抵抗Ｒ１および駆動回路９を備えている。ドライバ回路４において、バス３にはダイオードＤ１のカソードが接続されている。ダイオードＤ１のアノードは、プルアップ用の抵抗Ｒ１を介して電源電圧Ｖａが供給される電源線Ｌ１に接続されている。電源電圧Ｖａは、車両に搭載されるバッテリーの電源＋Ｂから生成される＋Ｂ系の電源電圧である。

トランジスタＱ１は、Ｎチャネル型のＭＯＳトランジスタであり、そのドレインはダイオードＤ２を逆方向に介してバス３に接続されている。トランジスタＱ１のソースは、回路の基準電位（０Ｖ）となるグランドに接続されている。トランジスタＱ１は、オンすることによりバス３の信号レベルをロウレベル（０Ｖ）とすることができるスイッチング素子として機能する。

駆動回路９は、制御回路６から与えられる送信信号ＴＸに基づいてトランジスタＱ１を駆動する。言い換えると、駆動回路９の動作は、制御回路６により制御される。駆動回路９は、トランジスタＱ２〜Ｑ５、ダイオードＤ３、電流源１０〜１２、コンデンサＣ１、Ｃ２、抵抗Ｒ２およびゲートドライバ１３を備えている。トランジスタＱ２は、Ｎチャネル型のＭＯＳトランジスタであり、そのゲートには送信信号ＴＸが与えられている。トランジスタＱ２のソースはグランドに接続され、そのドレインはノードＮ１に接続されている。

トランジスタＱ３は、Ｎチャネル型のＭＯＳトランジスタであり、そのソースはダイオードＤ３を順方向に介してグランドに接続されている。トランジスタＱ３は、いわゆるダイオード接続されており、そのゲートおよびドレインは、共通接続されるとともにノードＮ１に接続されている。電流源１０は、電源電圧Ｖｂが供給される電源線Ｌ２とノードＮ１との間に接続されている。

電源電圧Ｖｂは、例えば５Ｖ電源系など＋Ｂ系の電源電圧とは別系統の電源電圧である。なお、電源電圧Ｖｂは、＋Ｂ系の電源電圧であってもよい。トランジスタＱ４は、ＮＰＮ形のバイポーラトランジスタであり、そのベースはノードＮ１に接続されている。トランジスタＱ４のコレクタは電源線Ｌ２に接続され、そのエミッタはノードＮ２に接続されている。トランジスタＱ５は、Ｐチャネル型のＭＯＳトランジスタであり、そのゲートには送信信号ＴＸが与えられている。

トランジスタＱ５のソースは電源線Ｌ２に接続され、そのドレインは電流源１１を介してノードＮ２に接続されている。電流源１２は、ノードＮ２とグランドとの間に接続されている。本実施形態では、電流源１１は、電流源１２に対して例えば２倍の電流を出力するようになっている。すなわち、電流源１１の電流値Ｉ１と、電流源１２の電流値Ｉ２と、は、例えば下記（１）式に示す関係となっている。
Ｉ１＝２×Ｉ２…（１）

コンデンサＣ１の一方の端子は、抵抗Ｒ２を介してダイオードＤ１のアノードに接続されている。コンデンサＣ１の他方の端子は、ノードＮ２に接続されている。コンデンサＣ２は、ノードＮ２とグランドとの間に接続されている。この場合、コンデンサＣ１、Ｃ２は、静電容量値が互いに同一のものが用いられている。ゲートドライバ１３は、単なるバッファとして機能するものであり、その入力端子はノードＮ２に接続されており、その出力端子はトランジスタＱ１のゲートに接続されている。この場合、トランジスタＱ１のゲートがスイッチング素子の制御端子に相当し、ゲート電圧が制御電圧に相当する。

制御回路６から出力される送信信号ＴＸは、２値の信号であり、ハイレベルのときにはトランジスタＱ１のオフ駆動を指令するオフ指令となり、ロウレベルのときにはトランジスタＱ１のオン駆動を指令するオン指令となる。この場合、送信信号ＴＸのハイレベルは、トランジスタＱ２をオンするとともにトランジスタＱ５をオフすることができる電圧値であり、例えば電源電圧Ｖｂと同等の電圧値となっている。また、送信信号ＴＸのロウレベルは、トランジスタＱ２をオフするとともにトランジスタＱ５をオンすることができる電圧値であり、例えば０Ｖとなっている。

＜遅延短縮部について＞
ＣＸＰＩ通信では、マスター２ｍは、常にレセッシブ符号を出力しており、これが前述したクロックとなる。スレーブ２ｓは、このクロックに同期して動作する。具体的には、スレーブ２ｓは、レシーバ回路５により前述したようにして境界エッジが検出されたタイミング、つまりクロックの立ち下がりエッジが検出されたタイミングに同期して動作する。スレーブ２ｓでは、制御回路６は、境界エッジが検出されると、駆動回路９に対してロウレベルの送信信号ＴＸを与える。そして、駆動回路９は、ロウレベルの送信信号ＴＸが与えられるとトランジスタＱ１をオン駆動する。

ただし、上記構成では、バス３上の信号レベルがハイレベルからロウレベルに変化したタイミング、つまりクロックの立ち下がりタイミングである境界エッジからトランジスタＱ１のゲート電圧が閾値電圧Ｖｔ（Ｑ１）に達してトランジスタＱ１がオンする時点までに要する時間である遅延時間が存在する。この遅延時間は、フィルタ回路７での遅延、コンパレータ８での遅延、制御回路６におけるロジック遅延およびドライバ回路４の回路動作に伴う遅延などにより定まる時間となる。このような遅延時間は、ＣＸＰＩの通信プロトコルにより規定された時間（例えば０．１１Ｔｂｉｔ）を満足する必要がある。なお、１Ｔｂｉｔは、バスのボーレート周期である。

上記構成では、レシーバ回路５の前段にノイズ除去用のフィルタ回路７が挿入されており、このようなフィルタ回路が設けられていない構成に比べて遅延時間が長くなる。そこで、本実施形態の通信装置２には、このような遅延時間を短縮するための遅延短縮部１４が設けられている。この場合、駆動回路９のトランジスタＱ２、Ｑ３、Ｑ４、ダイオードＤ３および電流源１０により、遅延短縮部１４が構成されている。つまり、本実施形態では、遅延短縮部１４は、駆動回路９に設けられている。

また、この場合、トランジスタＱ３は、その閾値電圧Ｖｔ（Ｑ３）が、トランジスタＱ１がオンに転じる閾値電圧Ｖｔ（Ｑ１）に対して所定値αだけ低いものが用いられている。すなわち、閾値電圧Ｖｔ（Ｑ３）と閾値電圧Ｖｔ（Ｑ１）との関係は、下記（２）式により表される。
Ｖｔ（Ｑ３）＝Ｖｔ（Ｑ１）−α （２）

詳細は後述するが、遅延短縮部１４は、駆動回路９がトランジスタＱ１をオン駆動するオン期間の開始時点を含む期間に、トランジスタＱ１のゲート電圧が、閾値電圧Ｖｔ（Ｑ１）よりも所定値αだけ低い閾値電圧Ｖｔ（Ｑ３）まで上昇するように電圧制御を行うことで遅延時間を短縮するようになっている。なお、この場合、閾値電圧Ｖｔ（Ｑ３）が第１電圧Ｖ１に相当する。また、このような遅延短縮部１４が設けられた駆動回路９は、上記した電圧制御が行われることによりトランジスタＱ１のゲート電圧が閾値電圧Ｖｔ（Ｑ３）まで上昇した後、トランジスタＱ１のゲートに一定の電流を供給する定電流制御を行うようになっている。

次に、上記構成の作用について図５のタイミングチャートに基づいて説明する。なお、図５などでは、マスター２ｍにおける送信信号ＴＸを送信信号ＴＸＭと称し、スレーブ２ｓにおける送信信号ＴＸを送信信号ＴＸＳと称し、トランジスタＱ１のゲート電圧をＶｇと称し、トランジスタＱ１の閾値電圧Ｖｔ（Ｑ１）をＶｔと称している。また、図５などのタイミングチャートでは、２値の信号について、ロウレベルを「Ｌ」と称し、ハイレベルを「Ｈ」と称している。

この場合、送信信号ＴＸＭがハイレベルからロウレベルに転じる時点ｔ１がクロックの立ち下がりであり、境界エッジに相当する。時点ｔ１以前の期間、送信信号ＴＸＳはハイレベルとなっている。このような期間、駆動回路９は、トランジスタＱ１をオフ駆動する。駆動回路９がトランジスタＱ１をオフ駆動するオフ期間における各部の動作は、次のようなものとなる。

すなわち、送信信号ＴＸＳがハイレベルであることから、トランジスタＱ２がオンするとともにトランジスタＱ５がオフする。トランジスタＱ５がオフすることから、電流源１２の電流によりトランジスタＱ１のゲート・ソース間容量が放電されることでゲート電圧Ｖｇが低下してトランジスタＱ１がオフする。そのため、時点ｔ１以前の期間、バス３の信号レベルはハイレベルに維持されている。また、トランジスタＱ２がオンすることから、トランジスタＱ３、Ｑ４がオフする。そのため、遅延短縮部１４は、ノードＮ２の電圧ＶＮ２ひいてはトランジスタＱ１のゲート電圧Ｖｇに何ら影響を及ぼさない。

時点ｔ１において送信信号ＴＸＭがロウレベルに転じた後、バス３の信号レベルが低下して閾値Ｔｈに達した時点ｔ２において、レシーバ回路５により境界エッジが検出される。なお、時点ｔ１から時点ｔ２までの時間には、マスター２ｍ側での信号出力に関する遅延、フィルタ回路７およびコンパレータ８による遅延時間などが含まれる。このように境界エッジが検出されると、制御回路６は、送信信号ＴＸＳをハイレベルからロウレベルに転じさせる。なお、時点ｔ２から送信信号ＴＸＳがロウレベルに転じる時点ｔ３までの時間には、制御回路６によるロジック遅延などが含まれる。

時点ｔ３以降の期間、送信信号ＴＸＳはロウレベルとなる。このような期間、駆動回路９は、トランジスタＱ１をオン駆動する。駆動回路９がトランジスタＱ１をオン駆動するオン期間における各部の動作は、次のようなものとなる。すなわち、送信信号ＴＸＳがロウレベルであることから、トランジスタＱ２がオフするとともにトランジスタＱ５がオンする。トランジスタＱ２がオフすることから、トランジスタＱ３、Ｑ４がオンする。トランジスタＱ３がオンすることから、電源線Ｌ２から電流源１０、トランジスタＱ３およびダイオードＤ３を介してグランドへと電流が流れる。
これにより、ノードＮ１の電圧ＶＮ１は、下記（３）式により表される電圧となる。ただし、ダイオードＤ３の順方向電圧をＶｆとする。
ＶＮ１＝Ｖｔ（Ｑ３）＋Ｖｆ …（３）

また、トランジスタＱ４がオンすることから、トランジスタＱ４のエミッタ電圧、つまりノードＮ２の電圧ＶＮ２は、下記（４）式により表される電圧となる。ただし、トランジスタＱ４のベース・エミッタ間電圧Ｖｂｅが、ダイオードＤ３の順方向電圧Ｖｆと同程度の電圧であるものとする。
ＶＮ２＝Ｖｔ（Ｑ３）＝Ｖｔ（Ｑ１）−α …（４）

上記構成では、トランジスタＱ１のゲート電圧Ｖｇは、電圧ＶＮ２と同等の電圧となる。そのため、トランジスタＱ１のゲート電圧Ｖｇは、時点ｔ３から僅かな時間が経過した時点ｔ４において、０Ｖから「Ｖｔ−α」へと急峻に上昇する。なお、時点ｔ３から時点ｔ４までの時間には、各トランジスタの動作に伴う遅延時間などが含まれる。

この場合、トランジスタＱ５がオンしていることから、トランジスタＱ１のゲートに向けて、電流源１１の出力電流と電流源１２の出力電流との差に相当する電流値Ｉ２の電流が供給されることになる。そのため、上述した電圧制御が行われることによりトランジスタＱ１のゲート電圧Ｖｇが「Ｖｔ−α」まで上昇した後、トランジスタＱ１のゲートに対して一定の電流が供給される定電流制御が行われる。

このような定電流制御が行われることにより、トランジスタＱ１のゲート電圧Ｖｇは、時点ｔ４から僅かな時間が経過した時点ｔ５から一定の傾きで比較的緩やかに上昇する。このときのゲート電圧Ｖｇの上昇の傾きは、電流源１１、１２の各電流値Ｉ１、Ｉ２およびコンデンサＣ１、Ｃ２の静電容量値などにより定まる。そして、トランジスタＱ１のゲート電圧Ｖｇが閾値電圧Ｖｔに達した時点ｔ６において、トランジスタＱ１がオンする。

以上説明した本実施形態によれば、次のような効果が得られる。
本実施形態の通信装置２は、境界エッジからトランジスタＱ１がオンする時点までに要する遅延時間を短縮する遅延短縮部１４を備えている。このような構成によれば、遅延時間を短縮することが可能となり、本実施形態の構成のようにレシーバ回路５の前段にフィルタ回路７を挿入するような場合であっても、通信プロトコルを十分に満足することができる。

この場合、遅延短縮部１４は、ドライバ回路４の駆動回路９に設けられたものであり、駆動回路９がトランジスタＱ１をオン駆動するオン期間の開始時点を含む期間に、トランジスタＱ１のゲート電圧が、閾値電圧Ｖｔよりも所定値αだけ低い第１電圧Ｖ１まで上昇するように電圧制御を行うことで遅延時間を短縮する。以下、このような本実施形態による遅延時間の短縮効果について、トランジスタＱ１をオン期間を通じて定電流駆動によりオン駆動するような従来構成に相当する比較例と比較しながら説明する。

比較例では、図５に一点鎖線で示すように、トランジスタＱ１のゲート電圧は、本実施形態においてゲート電圧が上昇を開始する時点ｔ４よりも後の時点ｔ６付近から一定の傾きで比較的緩やかに上昇する。このように、比較例では、トランジスタＱ１のゲート電圧が、オン期間を通じて一定の傾きで比較的緩やかに上昇するため、ゲート電圧が閾値電圧Ｖｔに達してトランジスタＱ１がオンに転じるまでには、比較的長い時間を要することになる。

そのため、比較例では、駆動回路９の動作に起因する遅延時間は、時点ｔ１から時点ｔ７までの時間となり、本実施形態における遅延時間である時点ｔ１から時点ｔ６までの時間に比べて長い時間となる。これに対し、本実施形態では、前述した電圧制御が行われることにより、トランジスタＱ１のゲート電圧は、オン期間の開始時点を含む期間に第１電圧Ｖ１まで比較的急峻に一度に上昇する。

そして、本実施形態では、このような電圧制御を行うことによりゲート電圧が第１電圧Ｖ１まで上昇した後は、定電流制御が行われることにより、ゲート電圧が閾値電圧Ｖｔに達してトランジスタＱ１がオンに転じる。このような本実施形態によれば、比較例に比べ、少なくともトランジスタＱ１のゲート電圧が第１電圧Ｖ１まで一度に上昇される分だけ、トランジスタＱ１のターンオン時間、つまり駆動回路９の動作に起因する遅延時間が短縮される。

また、本実施形態の駆動回路９は、上述したように電圧制御を行うことによりトランジスタＱ１のゲート電圧が第１電圧Ｖ１まで上昇した後、トランジスタＱ１のゲートに一定の電流を供給する定電流制御を行う。このような構成によれば、トランジスタＱ１のゲート電圧は、第１電圧Ｖ１まで上昇した後は、一定の傾きで比較的緩やかに上昇して閾値電圧Ｖｔに達することになる。ゲート電圧が急峻に上昇して閾値電圧Ｖｔに達してトランジスタＱ１がオンされると、そのオン動作に伴うエミッションの悪化が懸念される。しかし、上記構成によれば、ゲート電圧が比較的緩やかに上昇して閾値電圧Ｖｔに達してトランジスタＱ１がオンされる。そのため、本実施形態によれば、駆動回路９の動作に起因する遅延時間を短縮しつつ、このようなエミッション悪化のリスクを軽減することができる。

（第２実施形態）
以下、第１実施形態に対しドライバ回路の具体的な構成が変更された第２実施形態について図６を参照して説明する。
第１実施形態の遅延短縮部１４は、ノードＮ２、つまりゲートドライバ１３の入力端子の電圧を制御することにより、トランジスタＱ１のゲート電圧を間接的に制御する構成となっていた。しかし、遅延短縮部は、トランジスタＱ１のゲート電圧を直接的に制御する構成であってもよい。

そこで、本実施形態のドライバ回路２１は、図６に示すような構成となっている。すなわち、本実施形態のドライバ回路２１は、図４に示した第１実施形態のドライバ回路４に対し、駆動回路９に代えて駆動回路２２を備えている点などが異なる。駆動回路２２は、駆動回路９と同様の構成を備えているが、トランジスタＱ４のエミッタの接続先が異なっている。

すなわち、トランジスタＱ４のエミッタは、ノードＮ２ではなく、ゲートドライバ１３の出力端子、つまりトランジスタＱ１のゲートに接続されている。この場合、駆動回路２２のトランジスタＱ２、Ｑ３、Ｑ４、ダイオードＤ３および電流源１０により、遅延短縮部２３が構成されている。このように、本実施形態の遅延短縮部２３は、トランジスタＱ１のゲート電圧を直接的に制御する構成となっている。

以上説明した本実施形態の構成によっても、第１実施形態と同様、駆動回路２２がトランジスタＱ１をオン駆動するオン期間の開始時点を含む期間に、トランジスタＱ１のゲート電圧が、閾値電圧Ｖｔ（Ｑ１）よりも所定値αだけ低い閾値電圧Ｖｔ（Ｑ３）まで上昇するように電圧制御を行うことが可能となる。したがって、本実施形態によっても、第１実施形態と同様に遅延時間を短縮することができる。

（第３実施形態）
以下、第１実施形態に対しドライバ回路の具体的な構成が変更された第３実施形態について図７および図８を参照して説明する。
図７に示すように、本実施形態のドライバ回路３１は、図４に示した第１実施形態のドライバ回路４に対し、ダイオードＤ２１が追加されている点、駆動回路９に代えて駆動回路３２を備えている点などが異なる。

ダイオードＤ２１のアノードはバス３に接続され、そのカソードはダイオードＤ２のアノードに接続されている。つまり、この場合、トランジスタＱ１のドレインは、２つのダイオードＤ２およびＤ２１をいずれも逆方向に介してバス３に接続されている。なお、このようなダイオードＤ２１は、スレーブ２ｓにだけ設けられており、マスター２ｍには設けられていないものとする。つまり、マスター２ｍにおいて、トランジスタＱ１のドレインは、第１実施形態のドライバ回路４と同様、１つのダイオードＤ２を逆方向に介してバス３に接続されているものとする。

駆動回路３２は、駆動回路９に対し、トランジスタＱ２〜Ｑ５、電流源１０、１１およびダイオードＤ３に代えて、スイッチＳ２１、フィルタ回路３３およびダイオードＤ２２、Ｄ２３を備えている点などが異なっている。スイッチＳ２１は、電源線Ｌ２とノードＮ２との間を開閉するものであり、そのオンオフは送信信号ＴＸの反転信号である送信信号ＴＸバーにより制御される。

なお、図７では、送信信号ＴＸバーについて、ＴＸの上に「−」を付して示している。スイッチＳ２１は、送信信号ＴＸバーがハイレベルのときにオンされるとともに、送信信号ＴＸバーがロウレベルのときにオフされる。この場合、スイッチＳ２１の一方の端子は電源線Ｌ２に接続され、その他方の端子はフィルタ回路３３の入力端子に接続されている。フィルタ回路３３は、例えば抵抗およびコンデンサからなるＣＲフィルタなどである。

フィルタ回路３３の出力端子は、ダイオードＤ２２およびＤ２３をいずれも順方向に介してノードＮ２に接続されている。なお、スイッチＳ２１は、例えばＭＯＳトランジスタなどの半導体スイッチング素子を用いて構成することができる。

本実施形態では、スイッチＳ２１、フィルタ回路３３およびダイオードＤ２２、Ｄ２３により遅延短縮部３４が構成されている。つまり、遅延短縮部３４は、駆動回路３２に設けられている。この場合、電源電圧Ｖｂは、トランジスタＱ１の閾値電圧Ｖｔよりも十分に高い電圧となっている。遅延短縮部３４が設けられた駆動回路３２は、トランジスタＱ１のゲート電圧が閾値電圧Ｖｔよりも高い第２電圧Ｖ２まで上昇するように電圧制御を行う。なお、第２電圧Ｖ２は、電源電圧ＶｂからダイオードＤ２２、Ｄ２３の各順方向電圧を加算した電圧（＝２・Ｖｆ）を減算した電圧に相当する。

言い換えると、遅延短縮部３４が設けられた駆動回路３２は、遅延短縮部１４と同様に電圧制御が行われることによりトランジスタＱ１のゲート電圧が第１電圧Ｖ１に相当する「Ｖｔ−α」まで上昇した後も、ゲート電圧が閾値電圧Ｖｔよりも高い第２電圧Ｖ２まで上昇するように電圧制御を継続するようになっている。この場合、遅延短縮部３４には、トランジスタＱ１のゲートに対する第２電圧Ｖ２の供給経路に直列に介在するフィルタ回路３３が含まれている。

次に、上記構成の作用について図８のタイミングチャートに基づいて説明する。
この場合、駆動回路３２がトランジスタＱ１をオフ駆動するオフ期間における各部の動作は、次のようなものとなる。すなわち、送信信号ＴＸＳがハイレベルであることから、スイッチＳ２１がオフする。これにより、電流源１２の電流によりトランジスタＱ１のゲート・ソース間容量が放電されることでゲート電圧Ｖｇが低下してトランジスタＱ１がオフする。

また、この場合、駆動回路３２がトランジスタＱ１をオン駆動するオン期間における各部の動作は、次のようなものとなる。すなわち、送信信号ＴＸＳがロウレベルであることから、スイッチＳ２１がオンする。スイッチＳ２１がオンしていることから、ノードＮ２、ひいてはトランジスタＱ１のゲートに対して第２電圧Ｖ２が供給される。

これにより、ノードＮ２の電圧ＶＮ２、ひいてはトランジスタＱ１のゲート電圧Ｖｇは、送信信号ＴＸＳがロウレベルに転じた時点ｔ３から僅かな時間が経過した時点ｔ３１から比較的急峻な傾きで、０Ｖから第２電圧Ｖ２に向けて上昇する。ただし、この場合、トランジスタＱ１のゲートに対する第２電圧Ｖ２の供給経路にはフィルタ回路３３が直列に介在している。そのため、トランジスタＱ１のゲート電圧Ｖｇの波形は、フィルタ回路３３の作用により若干鈍った波形となる。そして、トランジスタＱ１のゲート電圧Ｖｇが閾値電圧Ｖｔに達した時点ｔ３２において、トランジスタＱ１がオンする。

以上説明した本実施形態によっても、境界エッジからトランジスタＱ１がオンする時点までに要する遅延時間を短縮する遅延短縮部３４を備えているため、第１実施形態と同様の効果が得られる。さらに、この場合、遅延短縮部３４は、トランジスタＱ１をオン駆動するオン期間を通じてトランジスタＱ１のゲート電圧が閾値電圧Ｖｔよりも高い第２電圧Ｖ２まで上昇するように電圧制御を行うようになっている。そのため、本実施形態によれば、比較例はもちろん、第１実施形態に比べて、駆動回路３２の動作に起因する遅延時間を短縮することができる。

このようにオン期間を通じて電圧制御を行う構成では、第１実施形態の構成に比べ、閾値電圧Ｖｔに達する際のゲート電圧の上昇の傾きが急峻なものとなるため、エミッション悪化の懸念がある。しかし、この場合、トランジスタＱ１のゲートに対する第２電圧Ｖ２の供給経路に直列に介在するフィルタ回路３３の作用により、トランジスタＱ１のゲート電圧の波形が若干鈍った波形となっている。そのため、本実施形態では、閾値電圧Ｖｔに達する際のゲート電圧の上昇の傾きが若干緩やかなものとなり、エミッション悪化のリスクが軽減されるようになっている。

本実施形態のドライバ回路３１では、その出力段のトランジスタＱ１のゲート電圧が比較的急峻に上昇し、トランジスタＱ１が比較的急峻にターンオンする。そのため、マスター２ｍからバス３を通じてスレーブ２ｓへと電流が引き込まれるおそれがある。具体的には、マスター２ｍの電源電圧Ｖａが供給される電源線Ｌ１から抵抗Ｒ１、ダイオードＤ１およびバス３を介してスレーブ２ｓへと電流が引き込まれるおそれがある。このような電流は、エミッションの悪化に繋がる。

ただし、本実施形態のドライバ回路３１、つまり本実施形態のスレーブ２ｓのドライバ回路３１では、その出力段のトランジスタＱ１のドレインは、２つのダイオードＤ２およびＤ２１を逆方向に介してバス３に接続されている。一方、マスター２ｍのドライバ回路では、その出力段のトランジスタＱ１のドレインは、１つのダイオードＤ２を逆方向に介してバス３に接続されている。そのため、スレーブ２ｓの出力端子のほうが、マスター２ｍの出力端子よりも、ダイオードＤ２１の順方向電圧Ｖｆだけ電圧が高くなる。

したがって、スレーブ２ｓのドライバ回路３１のトランジスタＱ１が急峻にオンに転じても、マスター２ｍの電源線Ｌ１からの電流は、スレーブ２ｓ側へ流れ込むことはなく、マスター２ｍの出力段のトランジスタＱ１を介してグランドへと流れる。このように、本実施形態によれば、マスター２ｍからスレーブ２ｓへと電流が引き込まれる可能性が低く抑えられるため、それによるエミッション悪化のリスクが軽減される。

なお、第１実施形態の構成では、本実施形態の構成に比べ、トランジスタＱ１のゲート電圧が比較的緩やかに上昇し、トランジスタＱ１が比較的緩やかにターンオンするようになっているため、マスター２ｍからスレーブ２ｓへと電流が引き込まれる可能性は低い。しかし、第１実施形態の構成についても、本実施形態の構成と同様、トランジスタＱ１のドレインを２つのダイオードＤ２およびＤ２１を逆方向に介してバス３に接続するようにすれば、マスター２ｍからスレーブ２ｓへと電流が引き込まれる可能性を一層低く抑え、それによるエミッション悪化のリスクを一層軽減することができる。

（第４実施形態）
以下、第４実施形態について図９および図１０を参照して説明する。
図９に示すように、本実施形態の通信装置４１は、第１実施形態の通信装置２に対し、レシーバ回路５に代えてレシーバ回路４２を備えている点、制御回路６に代えて制御回路４３を備えている点などが異なっている。レシーバ回路４２は、図３に示したレシーバ回路５に対し、フィルタ回路７が省かれている点などが異なっている。この場合、コンパレータ８の非反転入力端子には、バス３の信号が直接与えられている。

制御回路４３は、判定部４４およびノイズ検出部４５としての機能を備えている。判定部４４は、バス３の信号を所定のサンプリングタイミングにおいてサンプリングすることによりバス３を介して伝送される符号を判定する。ノイズ検出部４５は、バス３の信号レベルを検出し、その検出結果に基づいてバス３に重畳するノイズを検出する。これら各機能は、具体的には、次のようにして実現されている。

すなわち、制御回路４３は、コンパレータ８の出力信号である受信信号ＲＸのレベルに基づいて加算または減算する加減算カウンタを含むデジタルフィルタ回路を備えている。この場合、加減算カウンタは、受信信号ＲＸをデジタルフィルタ回路に含まれる２度一致フィルタを通過させることで得られる信号ＲＸ１がハイレベルであるときに加算を行い、信号ＲＸ１がロウレベルであるときに減算を行う。

そのため、図１０に示すように、加減算カウンタのカウント値ｃｎｔは、信号ＲＸ１がハイレベルであるときに加算され、信号ＲＸ１がロウレベルであるときに減算される。制御回路４３では、このような加減算カウンタのカウント値ｃｎｔに基づいて、受信信号ＲＸに応じた信号ＲＸ２が生成される。この場合、図１０に示すように、信号ＲＸ２は、カウント値ｃｎｔが下限値に達するとロウレベルに転じるとともに、カウント値ｃｎｔが上限値に達するとハイレベルに転じる信号となっている。

判定部４４は、このようにして生成される信号ＲＸ２を所定のサンプリングタイミングにおいてサンプリングすることによりバス３を介して伝送される符号を判定する。この場合、信号ＲＸ２がロウレベルである期間をＬｏ幅とすると、前回のＬｏ幅に対してビットレートの６％に相当する所定の規定時間を加えた時間に応じて、今回のサンプリングタイミングが決定される。具体的には、今回の信号ＲＸ２の立ち下がり時点から、前回のＬｏ幅に規定時間を加えた時間が経過した時点が、今回のサンプリングタイミングとなる。

上記した加減算カウンタは、バス３にノイズが重畳していない正常時には、一旦減算が開始されると、その後の所定期間は継続して減算が行われ、また、一旦加算が開始されると、その後の所定期間は継続して加算が行われる。しかし、バス３にノイズが重畳したことなどによりコンパレータ８の出力にチャタリングが生じて受信信号ＲＸのレベルが変動する場合、加減算カウンタは加算および減算を繰り返し行うことになる。

そうすると、図１０に示すように、加減算カウンタのカウント値ｃｎｔが増減する期間が生じることになる。ノイズ検出部４５は、このような点を考慮し、加減算カウンタによる加算および減算が繰り返して行われると、バス３にノイズが重畳していると判断する。また、ノイズ検出部４５は、加減算カウンタのカウント値ｃｎｔが増減する期間ＴＮｆ、ＴＮｒが、ノイズが検出された期間であるノイズ検出期間であると判定する。

上記したＬｏ幅は、バス３にノイズが重畳していない正常時には、バス３の信号がロウレベルであるロウ期間を正確に表すものになるが、バス３にノイズが重畳すると、実際のロウ期間とは異なるものになるおそれがある。具体的には、ノイズの影響によりバス３の信号の立ち下がり付近に対応する受信信号ＲＸに変動が生じると、カウント値ｃｎｔが下限値に達するまでの時間に遅延が生じ、その結果、信号ＲＸ２のＬｏ幅が実際のロウ期間よりも短くなる。また、ノイズの影響によりバス３の信号の立ち上がり付近に対応する受信信号ＲＸに変動が生じると、カウント値ｃｎｔが上限値に達するまでの時間に遅延が生じ、その結果、信号ＲＸ２のＬｏ幅が実際のロウ期間よりも長くなる。

例えば、前回のＬｏ幅がノイズの影響を受けて実際のロウ期間よりも短くなり、且つ、今回のＬｏ幅が実際のロウ期間を正確に表すものになった場合、次のような問題が生じるおそれがある。なお、以下では、このような場合のことを第１ケースと称する。第１ケースにおいて、今回のサンプリングタイミングは、実際のロウ期間よりも短い前回のＬｏ幅に基づいて決定されるが、今回のＬｏ幅は実際のロウ期間を正確に表すものになっている。そのため、第１ケースにおいて、今回のサンプリングタイミングは、本来あるべきタイミングよりも前倒しされたタイミングとなり、その結果、バス３の信号がハイレベルであるにもかかわらず、ロウレベルであると誤判定されるおそれがある。

また、例えば、前回のＬｏ幅が実際のロウ期間を正確に表すものであり、且つ、今回のＬｏ幅がノイズの影響を受けて実際のロウ期間よりも長くなった場合、次のような問題が生じる。なお、以下では、このような場合のことを第２ケースと称する。第２ケースにおいて、今回のサンプリングタイミングは、実際のロウ期間を正確に表す前回のＬｏ幅に基づいて決定されるが、今回のＬｏ幅は実際のロウ期間よりも長くなっている。そのため、バス３の信号がハイレベルであるにもかかわらず、ロウレベルであると誤判定されるおそれがある。

そこで、判定部４４は、ノイズ検出部４５によりノイズが検出されると、サンプリングタイミングをノイズが検出された期間に応じた所定時間だけ遅らせるようになっている。この場合、所定時間としては、上述した期間ＴＮｆと期間ＴＮｒとが加算された期間となる。このようにすれば、第１ケースおよび第２ケースのいずれにおいても、本来サンプリングすべきではないタイミングで信号ＲＸ２をサンプリングすること、ひいては、バス３を介して伝送される符号の誤判定の発生を防止することができる。

本実施形態のように、レシーバ回路４２にフィルタ回路７が設けられていない構成によれば、第１実施形態の構成などに比べ、境界エッジからトランジスタＱ１がオンする時点までに要する遅延時間が短縮されるというメリットがある。その一方で、ノイズ除去用のフィルタ回路７が設けられていない構成では、ノイズの影響による誤判定が発生する可能性が高まるというデメリットがある。しかし、本実施形態によれば、前述したようにしてノイズの影響による誤判定の発生が防止されるため、フィルタ回路７が設けられないことによるデメリットが生じることはなく、そのメリットだけを享受することができる。

（第５実施形態）
以下、第１実施形態に対しドライバ回路および制御回路の具体的な構成が変更された第５実施形態について図１１〜図１３を参照して説明する。
図１１に示すように、本実施形態のドライバ回路５１は、図４に示した第１実施形態のドライバ回路４に対し、駆動回路９に代えて駆動回路５２を備えている点などが異なっている。

駆動回路５２は、駆動回路９に対し、遅延短縮部１４が省かれている点、トランジスタＱ５に代えてスイッチＳ５１を備えている点などが異なっている。スイッチＳ５１の一方の端子は電源線Ｌ２に接続され、その他方の端子は電流源１１を介してノードＮ２に接続されている。スイッチＳ５１のオンオフは、送信信号ＴＸにより制御される。スイッチＳ５１は、送信信号ＴＸがハイレベルのときにオフされるとともに、送信信号ＴＸがロウレベルのときにオンされる。

スイッチＳ５１は、例えばＭＯＳトランジスタなどの半導体スイッチング素子を用いて構成することができる。この場合、電流源１２は、その動作を停止することができる構成となっている。具体的には、電流源１２は、後述するカット信号ＰＳＣＭがハイレベルである期間には動作を停止するとともに、カット信号ＰＳＣＭがロウレベルである期間には動作を実行するようになっている。

図１２に示すように、本実施形態の制御回路５３は、学習制御部５４、予測制御部５５および先出し制御部５６としての機能を備えている。学習制御部５４は、エッジ検出回路として機能するレシーバ回路５による境界エッジの検出結果に基づいて境界エッジの周期を学習する学習制御を実行する。この場合、学習制御部５４は、１ビットレートを計測するハードウェアタイマカウンタであるカウンタ５４ａを備えている。カウンタ５４ａは、境界エッジが検出された時点から次に境界エッジが検出される時点までカウント動作を実行する。

具体的には、カウンタ５４ａは、境界エッジが検出された時点でカウント動作を開始し、以降は、境界エッジが検出される時点毎にカウント値をクリアした後にカウント動作を再開する。学習制御部５４は、カウンタ５４ａのカウント値に基づいて境界エッジの周期を学習する。すなわち、学習制御部５４は、カウンタ５４ａがクリアされるときのカウント値を境界エッジの周期の学習値として毎回学習する。このような学習値は、ビットレートが一定であることから、一定の値を示すことになる。例えばビットレートが２０ｋｂｐｓであり且つカウンタ５４ａが４．５ＭＨｚのシステムクロックで動作する場合、学習値は「２２５」で一定となる。

予測制御部５５は、学習制御部５４が学習制御を実行することにより学習された境界エッジの周期に基づいて、次回の境界エッジが検出されるタイミングを予測する予測制御を実行する。具体的には、予測制御部５５は、学習制御により学習された学習値およびカウンタ５４ａの現在のカウント値に基づいて次回の境界エッジが検出されるタイミングを予測することができる。

先出し制御部５６は、予測制御部５５が予測制御を実行することにより予測されたタイミングよりも前の時点において駆動回路５２に対してオン指令、つまりロウレベルの送信信号ＴＸを与える先出し制御を実行する。具体的には、先出し制御部５６は、カウンタ５４ａのカウント値が学習値に一致する時点よりも所定のクロック数だけ前の時点においてロウレベルの送信信号ＴＸの出力を開始する。

例えばビットレートおよびシステムクロックが前述したような条件である場合、先出し制御部５６は、カウンタ５４ａのカウント値が「２２０」でカウンタマッチしたときにロウレベルの送信信号ＴＸの出力を開始するようになっている。なお、上記所定のクロック数の設定、つまり予測されたタイミングよりもどれだけ前の時点において出力を開始するかの設定については、各種の仕様などに応じて適宜変更および調整することができる。

詳細は後述するが、学習制御部５４、予測制御部５５および先出し制御部５６により上述した各制御が実行されることにより、境界エッジからトランジスタＱ１がオンする時点までに要する遅延時間が短縮される。つまり、この場合、学習制御部５４、予測制御部５５および先出し制御部５６により、遅延短縮部５７が構成されている。このように、本実施形態では、遅延短縮部５７は、制御回路５３に設けられている。

制御回路５３は、前述したカット信号ＰＳＣＭを生成する。カット信号ＰＳＣＭは、先出し制御が実行されることによりロウレベルの送信信号ＴＸの出力が開始される時点から予測制御により予測された次回の境界エッジが検出されるタイミングまでの期間である先出し期間においてハイレベルとなるとともに、その他の期間においてロウレベルとなる。

次に、上記構成の作用について図１３のタイミングチャートに基づいて説明する。
この場合、駆動回路５２がトランジスタＱ１をオフ駆動するオフ期間における各部の動作は、次のようなものとなる。すなわち、送信信号ＴＸＳがハイレベルであることから、スイッチＳ５１がオフする。これにより、電流源１２の電流によりトランジスタＱ１のゲート・ソース間容量が放電されることでゲート電圧Ｖｇが低下してトランジスタＱ１がオフする。

この場合、制御回路５３は、前述した各制御を実行することにより、第１実施形態の制御回路６が送信信号ＴＸＳをハイレベルからロウレベルに転じさせる時点ｔ３よりも前の時点ｔ５１において、送信信号ＴＸＳをハイレベルからロウレベルに転じさせる。時点ｔ５１以降の期間、送信信号ＴＸＳがロウレベルとなる。このような期間、駆動回路５２は、トランジスタＱ１をオン駆動する。駆動回路５２がトランジスタＱ１をオン駆動するオン期間における各部の動作は、次のようなものとなる。

すなわち、送信信号ＴＸＳがロウレベルであることから、スイッチＳ５１がオンする。また、時点ｔ５１から時点ｔ３の先出し期間には、カット信号ＰＳＣＭがハイレベルとなる。そのため、先出し期間、電流源１１の出力電流は、コンデンサＣ１、Ｃ２のそれぞれを充電するように分岐して流れる。その後、時点ｔ３においてカット信号ＰＳＣＭがロウレベルに転じると、トランジスタＱ１のゲートに向けて、電流源１１の出力電流と電流源１２の出力電流との差に相当する電流値Ｉ２の電流が供給されることになる。

このような定電流制御が行われることにより、トランジスタＱ１のゲート電圧Ｖｇは、時点ｔ５１から僅かな時間が経過した時点ｔ５２から一定の傾きで比較的緩やかに上昇する。このときのゲート電圧Ｖｇの上昇の傾きは、電流源１１、１２の各電流値Ｉ１、Ｉ２およびコンデンサＣ１、Ｃ２の静電容量値などにより定まる。そして、トランジスタＱ１のゲート電圧Ｖｇが閾値電圧Ｖｔに達した時点ｔ５３において、トランジスタＱ１がオンする。

以上説明した本実施形態によっても、境界エッジからトランジスタＱ１がオンする時点までに要する遅延時間を短縮する遅延短縮部５７を備えているため、第１実施形態と同様の効果が得られる。この場合、制御回路５３に設けられた遅延短縮部５７が、各種の制御を実行することにより、送信信号ＴＸを従来構成に相当する比較例よりも前倒ししたタイミングでロウレベルに切り替えるようになっている。そのため、本実施形態によれば、送信信号ＴＸを前倒しするタイミングの設定によって、駆動回路５２の動作に起因する遅延時間だけでなく、制御回路５３におけるロジック遅延、フィルタ回路７での遅延、コンパレータ８での遅延なども含めた総合的な遅延時間を大幅に短縮することが可能となる。

本実施形態の駆動回路５２は、第１実施形態において説明した比較例と同様、トランジスタＱ１をオン期間を通じて定電流駆動によりオン駆動する構成となっている。そのため、本実施形態では、ゲート電圧が比較的緩やかに上昇して閾値電圧Ｖｔに達してトランジスタＱ１がオンされる。したがって、本実施形態によれば、トランジスタＱ１のオン動作に伴うエミッション悪化のリスクを軽減することができる。

（第６実施形態）
以下、第６実施形態について図１４を参照して説明する。
第５実施形態の構成では、制御回路５３は、バス３の信号が変化したことをトリガとしてロウレベルの送信信号ＴＸＳの出力を開始するのではなく、学習された境界エッジの周期の学習値に基づいてロウレベルの送信信号ＴＸＳの出力を前倒しして開始するようになっており、バス３の信号の変化を待つことはない。つまり、制御回路５３は、たとえマスター２ｍからクロックが出力されていなくとも、ドミナント符号を出力する場合には、ロウレベルの送信信号ＴＸＳの出力を開始するようになっている。

このようなことから、第５実施形態の構成では、次のような問題が生じる可能性がある。すなわち、マスター２ｍ側にて何らかの異常が生じたことによりクロックの供給が停止されてバス３がハイレベルに固着する場合、制御回路５３は、学習値に基づいてロウレベルの送信信号ＴＸＳの出力を行う、つまりバス３の信号レベルを変化させ、あたかも、マスター２ｍからのクロックが供給されているかのような振る舞いを見せる可能性がある。したがって、第５実施形態の構成では、バス３がハイレベルに固着していたとしても、スレーブ２ｓは、連続でドミナント符号を出力する場合には自走してしまうおそれがあった。なお、以下では、バス３がハイレベルに固着することをＨｉ固着と称する。

そこで、本実施形態では、制御回路５３の制御内容に次のような変更を加えることにより、このような問題の発生を防止するようにしている。まず、ＣＸＰＩ通信では、ＵＡＲＴフレームをデコードしてバス３に信号を乗せるようになっている。ＵＡＲＴには、必ずストップビットが少なくとも１ビット含まれている。このようなことから、スレーブ２ｓの動作において、バス３に対して「論理値：１」に相当するレセッシブ符号を出力するタイミングが必ず含まれることになる。

バス３がＨｉ固着した状態においてスレーブ２ｓがストップビットに対応するレセッシブ符号を出力する際、境界エッジが比較的長期間にわたって検出されなくなることから、カウンタ５４ａのカウント値が境界エッジの周期として想定される値（例えば）「２２５」）に比べて非常に大きい値となる。そこで、制御回路５３は、カウンタ５４ａのカウント値が境界エッジの周期として想定される値よりも大きい上限値（例えば「１０２４」）に達すると、学習制御による学習結果を一旦リセットして学習制御を再度実行するようになっている。

そして、制御回路５３は、学習制御による学習結果が得られるまでの期間は予測制御および先出し制御の実行を停止するようになっている。本実施形態では、制御回路５３は、正しく学習値が得られた回数をカウントする再計測カウンタを備えており、その再計測カウンタのカウント値が「３」になるまでの期間、つまり学習値が３回得られるまでの期間、予測制御および先出し制御の実行を停止するようになっている。

次に、マスター２ｍ側の異常などに起因してバス３がＨｉ固着した場合の動作について図１４のタイミングチャートを参照して説明する。図１４では、カウンタ５４ａのカウント値をｃｎｔ１とし、再計測カウンタのカウント値をｃｎｔ２としている。期間Ｔａでは、スレーブ２ｓは、ドミナント符号を連続して出力する状態となっている。そのため、スレーブ２ｓは、マスター２ｍからクロックの供給が停止されているにもかかわらず、学習値に基づいてロウレベルの送信信号ＴＸＳの出力を行う、つまりバス３の信号レベルを変化させている。このとき、スレーブ２ｓによってバス３の信号が、境界エッジの周期に近い周期でハイレベルからロウレベルに変化されるため、カウント値ｃｎｔ１は、「２３０」、「２３５」などであり、境界エッジの周期として想定される値から大きく離れた値とはならない。

期間Ｔｂでは、スレーブ２ｓは、例えばストップビットに対応するレセッシブ符号を出力する状態となっている。そのため、カウンタ５４ａのカウント値ｃｎｔ１が境界エッジの周期として想定される値を超えて上昇し、上限値「１０２４」に達する。これにより、制御回路５３は、学習制御による学習結果を一旦リセットして学習制御を再度実行するとともに、予測制御および先出し制御の実行を停止する。なお、図１４では、このような動作状態のことをリセット動作（再計測中）と表している。このとき、再計測カウンタのカウント値が「０」にクリアされる。

期間Ｔｂの後の期間Ｔｃの開始時点において、マスター２ｍ側の異常が解消されるなどしてバス３のＨｉ固着が解消されると、マスター２ｍからクロックの供給が再開される。これにより、学習制御により正常に学習値が得られ始め、学習値が３回得られた時点において、制御回路５３は、予測制御および先出し制御の実行を再開する。これにより、スレーブ２ｓは、マスター２ｍからのクロックに同期して動作を行う正常の動作状態となる。なお、図１４では、このような動作状態のことをリセット解除動作と表している。

以上説明した本実施形態によれば、マスター２ｍ側の異常などに起因してバス３がＨｉ固着した場合であっても、制御回路５３は、カウンタ５４ａのカウント値が上限値に達した時点でバス３がＨｉ固着していると判断して予測制御および先出し制御の実行を停止するため、スレーブ２ｓがマスター２ｍから供給されるクロックに同期せずに動作し続けるおそれがない。また、この場合、制御回路５３は、バス３がＨｉ固着していると判断すると、学習値をリセットするとともに学習制御を再開し、再開した学習制御により学習値が正しく得られると、予測制御および先出し制御を再開するようになっている。そのため、スレーブ２ｓは、マスター２ｍ側の異常が解消されると、速やかに予測制御および先出し制御を再開することが可能となり、正常動作へと復帰することができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。

本発明は、上記各実施形態において例示したＣＸＰＩ通信を行う通信装置２、４１に限らず、伝送路を介してデータを送受信する複数の通信装置のうちいずれか一つの通信装置の通信に同期して他の通信装置が送信を行う通信システムにおいて用いられる通信装置全般に適用することができる。

ドライバ回路４などの出力段に設けられるスイッチング素子としては、トランジスタＱ１のようなＭＯＳトランジスタに限らずともよく、例えば、バイポーラトランジスタ、ＧａＡｓ−ＭＥＳＦＥＴなど、各種の半導体スイッチング素子を用いることができる。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

１…通信システム、２、４１…通信装置、３…バス、４、２１、３１、５１…ドライバ回路、５、４２…レシーバ回路、６、４３、５３…制御回路、９、２２、３２、５２…駆動回路、１４、２３、３４、５７…遅延短縮部、３３…フィルタ回路、４４…判定部、４５…ノイズ検出部、５４ａ…カウンタ、Ｑ１…スイッチング素子。

Claims (8)

1. 伝送路を介してデータを送受信する複数の通信装置のうちいずれか一つの通信装置の通信に同期して他の通信装置が送信を行う通信システムにおいて用いられる前記通信装置であって、
   前記伝送路上で優位な信号レベルを優位レベルとし、劣位な信号レベルを劣位レベルとしたとき、
   前記伝送路の信号レベルが前記劣位レベルから前記優位レベルに変化するエッジを検出するエッジ検出回路（５、４２）と、
   オンすることにより前記伝送路の信号レベルを前記優位レベルとすることができるスイッチング素子（Ｑ１）と、
   前記スイッチング素子を駆動する駆動回路（９、２２、３２、５２）と、
   前記駆動回路の動作を制御するものであり、前記エッジ検出回路により前記エッジが検出されると前記駆動回路に対して前記スイッチング素子のオン駆動を指令するオン指令を与える制御回路（６、４３、５３）と、
   を備え、
   前記駆動回路または前記制御回路には、前記エッジから前記スイッチング素子がオンする時点までに要する遅延時間を短縮する遅延短縮部（１４、２３、３４、５７）が設けられている通信装置。
2. 前記遅延短縮部（１４、２３、３４）は、
   前記駆動回路（９、２２、３２）に設けられたものであり、
   前記駆動回路が前記スイッチング素子をオン駆動するオン期間の開始時点を含む期間に、前記スイッチング素子の制御端子の電圧である制御電圧が、前記スイッチング素子がオンに転じる閾値電圧よりも所定値だけ低い第１電圧まで上昇するように電圧制御を行うことで前記遅延時間を短縮する請求項１に記載の通信装置。
3. 前記遅延短縮部（１４、２３）が設けられた駆動回路（９、２２）は、
   前記電圧制御を行うことにより前記制御電圧が前記第１電圧まで上昇した後、前記スイッチング素子の制御端子に一定の電流を供給する定電流制御を行う請求項２に記載の通信装置。
4. 前記遅延短縮部（３４）が設けられた駆動回路（３２）は、
   前記電圧制御を行うことにより前記制御電圧が前記第１電圧まで上昇した後、前記制御端子の電圧が前記閾値電圧よりも高い第２電圧まで上昇するように電圧制御を継続する請求項２に記載の通信装置。
5. 前記遅延制御部は、
   前記スイッチング素子の制御端子に対する前記第２電圧の供給経路に直列に介在するフィルタ回路（３３）を備える請求項４に記載の通信装置。
6. さらに、前記伝送路の信号を所定のサンプリングタイミングにおいてサンプリングすることにより前記伝送路を介して伝送される符号を判定する判定部（４４）と、
   前記伝送路の信号レベルを検出し、その検出結果に基づいて前記伝送路に重畳するノイズを検出するノイズ検出部（４５）と、
   を備え、
   前記判定部は、前記ノイズ検出部によりノイズが検出されると、前記サンプリングタイミングを前記ノイズが検出された期間に応じた所定時間だけ遅らせる請求項１から５のいずれか一項に記載の通信装置。
7. 前記遅延短縮部（５７）は、
   前記制御回路（５３）に設けられたものであり、
   前記エッジ検出回路による検出結果に基づいて前記エッジの周期を学習する学習制御と、
   前記学習制御により学習された前記エッジの周期に基づいて、次回の前記エッジが検出されるタイミングを予測する予測制御と、
   前記予測制御により予測されたタイミングよりも前の時点において前記駆動回路に対して前記オン指令を与える先出し制御と、
   を実行することにより前記遅延時間を短縮する請求項１に記載の通信装置。
8. 前記遅延短縮部は、
   前記エッジ検出回路により前記エッジが検出された時点から次に前記エッジ検出回路により前記エッジが検出される時点までカウント動作を実行するカウンタ（５４ａ）を備え、
   前記学習制御では、前記カウンタのカウント値に基づいて前記エッジの周期を学習するようになっており、
   前記カウンタのカウント値が前記エッジの周期として想定される値よりも大きい上限値に達すると、前記学習制御による学習結果を一旦リセットして前記学習制御を再度実行するようになっており、
   前記学習制御による学習結果が得られるまでの期間は前記予測制御および前記先出し制御の実行を停止するようになっている請求項７に記載の通信装置。

Images