JP4583233B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4583233B2 JP4583233B2 JP2005131285A JP2005131285A JP4583233B2 JP 4583233 B2 JP4583233 B2 JP 4583233B2 JP 2005131285 A JP2005131285 A JP 2005131285A JP 2005131285 A JP2005131285 A JP 2005131285A JP 4583233 B2 JP4583233 B2 JP 4583233B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit
- shield
- digital
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(第1実施形態)
本発明の第1実施形態を図1および図2に基づいて説明する。図1は、本発明のアナログ/デジタル混在の半導体装置のメタル層のレイアウト図であり、図2はアナログ回路とデジタル回路との間のシールド部分の拡大図である。
(第2実施形態)
本発明の第1実施形態では、アナログ回路配線1とデジタル回路配線2とを接続する信号配線3が1箇所の場合の例を示したが、図4に信号配線が2箇所の場合の例を示す。
2 デジタル回路配線(第2回路配線)
3 信号配線
4 シールド配線
4a 第1シールド配線部
4b 第2シールド配線部
5 シールド配線の開口部
10 半導体装置
Claims (3)
- 半導体基板の上に設けられた第1の回路および第2の回路と、
前記第1の回路と第2の回路とを接続する信号配線と、
前記第1の回路または第2の回路の周囲を囲うように配置され、前記第1の回路と第2の回路との間に、前記信号配線を敷設するための開口部を有するシールド配線と、
を備え、
前記第1の回路、第2の回路、信号配線、及びシールド配線は、同一配線層に設けられた配線であり、
前記シールド配線の開口部が、第1の回路から第2の回路に向かう方向と異なる方向に開口していることを特徴とした半導体装置。 - 前記第1の回路と第2の回路とを接続する信号配線は、前記開口部を通過することで非直線状に設けられることを特徴とした請求項1に記載の半導体装置。
- 前記第1の回路は、アナログ回路領域に設けられたアナログ回路配線であり、前記第2の回路は、デジタル回路領域に設けられたデジタル回路配線であることを特徴とした請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005131285A JP4583233B2 (ja) | 2005-04-28 | 2005-04-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005131285A JP4583233B2 (ja) | 2005-04-28 | 2005-04-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006310540A JP2006310540A (ja) | 2006-11-09 |
JP4583233B2 true JP4583233B2 (ja) | 2010-11-17 |
Family
ID=37477095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005131285A Expired - Fee Related JP4583233B2 (ja) | 2005-04-28 | 2005-04-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4583233B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7786546B2 (en) * | 2005-02-25 | 2010-08-31 | United Microelectronics Corp. | System-on-chip with shield rings for shielding functional blocks therein from electromagnetic interference |
CN101370652B (zh) * | 2006-01-17 | 2012-07-18 | 横滨橡胶株式会社 | 低透气性橡胶叠层体和使用它的充气轮胎 |
KR101120508B1 (ko) | 2007-08-22 | 2012-02-29 | (주) 와이팜 | 간섭 현상을 줄이기 위한 레이아웃 구조 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06163694A (ja) * | 1992-11-25 | 1994-06-10 | Matsushita Electric Ind Co Ltd | 集積回路 |
JP2000150802A (ja) * | 1998-11-18 | 2000-05-30 | Nec Corp | アナログ信号パッドのシールド法、および半導体集積回路 |
-
2005
- 2005-04-28 JP JP2005131285A patent/JP4583233B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06163694A (ja) * | 1992-11-25 | 1994-06-10 | Matsushita Electric Ind Co Ltd | 集積回路 |
JP2000150802A (ja) * | 1998-11-18 | 2000-05-30 | Nec Corp | アナログ信号パッドのシールド法、および半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2006310540A (ja) | 2006-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5694251B2 (ja) | Ebg構造体および回路基板 | |
JP2009177139A (ja) | 半導体集積回路 | |
JP2008147338A (ja) | 半導体集積回路装置 | |
JP2008028218A (ja) | 多層プリント基板 | |
JP4583233B2 (ja) | 半導体装置 | |
JP6579111B2 (ja) | 半導体集積回路装置 | |
JP2010135374A (ja) | 多層プリント配線基板 | |
JP2012069571A (ja) | 半導体集積回路装置 | |
JP2007234979A (ja) | シールド基板、半導体パッケージ、及び半導体装置 | |
JP2005123520A (ja) | プリント配線板 | |
JP4957543B2 (ja) | プリント回路基板 | |
JP2008010673A (ja) | Icパッケージ | |
JP2007335811A (ja) | プリント配線板及び電子機器 | |
JP4262242B2 (ja) | 半導体装置 | |
JP6059950B2 (ja) | 半導体装置 | |
JP7226899B2 (ja) | 電子機器及び配線基板 | |
US20050161810A1 (en) | Semiconductor device | |
JP5610953B2 (ja) | プリント配線板及びプリント回路板 | |
JP6602241B2 (ja) | 信号伝送基板 | |
JP2007096170A (ja) | 半導体装置 | |
JP6131600B2 (ja) | 層間接続穴を備えたプリント基板、および、配置方法 | |
JP3646970B2 (ja) | 半導体集積回路及び半導体集積回路装置 | |
JP7216231B2 (ja) | 半導体装置 | |
TWI756744B (zh) | 電子零件內藏基板 | |
WO2018122949A1 (ja) | インダクタ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |