JP4570263B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP4570263B2 JP4570263B2 JP2001052404A JP2001052404A JP4570263B2 JP 4570263 B2 JP4570263 B2 JP 4570263B2 JP 2001052404 A JP2001052404 A JP 2001052404A JP 2001052404 A JP2001052404 A JP 2001052404A JP 4570263 B2 JP4570263 B2 JP 4570263B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- aln
- wiring conductor
- weight
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、各種配線基板や半導体素子収納用パッケージ等に適用されるAlN質配線基板に関するものであり、特にパワーモジュール基板等、大電流を流すことが可能な配線導体層を具備し、且つ放熱性に優れた配線基板に関するものである。
【0002】
【従来技術】
近年、半導体素子の高集積化に伴って、半導体装置からの発生熱が増大する傾向にあり、これによって生じる半導体装置の誤動作をなくすために、放熱性に優れた基板材料が求められている。さらに、パワーモジュール基板等は、配線の大電流対応や、前記と同様に、放熱性の優れた配線基板が求められている。
【0003】
各種絶縁基板や半導体素子収納用パッケージには、従来よりアルミナ質焼結体が使用されているが、その熱伝導率は約20W/m・K程度という低い値であるために、これに代わって高熱伝導率のAlN質焼結体が注目されている。
【0004】
このAlNは、単味の熱伝導率の理論値が320W/m・Kという高い値を有するために、それに近づけるための焼結体の研究開発が進められ、最近では200W/m・Kの熱伝導率を有するAlN質焼結体の製造できるようになった。
【0005】
また、AlN質焼結体を絶縁基板とする配線基板においては、配線導体層をWやMo等の高融点金属によって形成し絶縁基板と同時焼成により形成することも行われている。
【0006】
【発明が解決しようとする課題】
しかしながら、上記のようにAlN質焼結体からなる絶縁基板と、同時焼成によって形成した通常の配線導体層の体積抵抗は3×10-8Ω・cmと高いために、1A以上の大電流を流すための導体層には対応できないことから、配線導体層の厚みを厚くすることが提案されている。
【0007】
しかし、配線導体層の厚くなると、配線導体層自体が焼結不良を起こしやすく、また、絶縁基板の厚みの大きい配線導体層の周囲も同様に焼結不良を来し、これにより、配線導体層の高抵抗化や配線導体層と絶縁基板の界面剥離によって断線が起きたり、さらに、配線導体層と絶縁基板との収縮挙動が異なるため、配線基板に反りが発生するという問題があった。
【0008】
従って、本発明は、配線導体層の厚みが30μm以上と厚い場合でも、絶縁基板との同時焼成で形成することができ、焼結不良による上記課題が発生せず、且つ、基板の反りが少ない、大電流に対応可能な配線導体層を有するAlN質配線基板を提供するを目的とするものである。
【0009】
【課題を解決するための手段】
本発明者らは、上記の現象について種々検討を重ねた結果、厚みの厚い配線導体層の場合、絶対体積が大きいために焼結不良を来しやすいこと、また、焼結初期に多孔質状態の配線導体層が、周囲の絶縁基板中の焼結助剤を吸収してしまうために、配線導体層の周囲で焼結体の焼結不良が発生したことを突き止め、これを解消するには、配線導体層中に、絶縁基板と同成分であるAlNを含有させるとともに、そこに配合する焼結助剤量をAlN質焼結体よりも格段に多量に配合することによって上記の焼結不良が解消されることを見いだした。
【0010】
即ち、本発明の配線基板は、AlNからなる主成分と、焼結助剤成分とを含むAlN質焼結体の絶縁基板と、該絶縁基板の表面あるいは内部に厚さが30μm以上の配線導体層を具備する配線基板であって、前記配線導体層が、モリブデン、タングステンのうちの少なくとも1種を主とする金属成分と、該金属成分100重量部に対して、5〜15重量部のセラミック成分とを含み、該セラミック成分が、AlNと、焼結助剤成分とを含み、前記配線導体層中のAlNに対する前記焼結助剤の含有量が、AlN質焼結体におけるAlNに対する焼結助剤の含有量の3〜6倍であることを特徴とするものである。
【0011】
なお、前記AlN質焼結体中の焼結助剤成分として、Yを含む希土類元素のうち少なくとも1種および/またはアルカリ土類元素のうち少なくとも1種を酸化物換算による合計でAlN100重量部当たり2〜20重量部の割合で含むことが望ましい。
【0012】
また、配線導体層中の焼結助剤成分として、Yを含む希土類元素のうち少なくとも1種および/またはアルカリ土類元素のうち少なくとも1種を酸化物換算による合計でAlN100重量部当たり10〜70重量部の割合で含むことが望ましい。さらに、前記AlN質焼結体中の焼結助剤成分として含まれる希土類元素および/またはアルカリ土類元素と同じ元素を配線導体層中に含むことが望ましい。
【0013】
本発明によれば、30μm以上の配線導体層中に含有するAlNを含むセラミック成分中の焼結助剤量を絶縁基板を構成するAlN質焼結体における焼結助剤量の3〜6倍とすることによって、焼結初期において、配線導体層が周囲のAlN質成形体中の焼結助剤成分を吸収することがなく、しかも配線導体層の焼結体性を高めることができる結果、厚みの大きい配線導体層とその周囲のAlN質焼結体をともに焼結させ、配線導体層が高抵抗化、配線導体層と絶縁基板の界面剥離による断線発生を防止するとともに、配線基板や配線導体層表面の反りの発生を防止することができる。
【0014】
【発明の実施の形態】
(全体構造)
以下に、本発明の配線基板の一実施態様を示す概略断面図を基に説明する。図1の配線基板は、AlN質焼結体からなる複数の絶縁層1a、1b、1cが積層された絶縁基板1を具備し、絶縁層1a、1b、1cの各表面には、厚さが30μm未満の一般導体層2が設けられている。また、最表層である絶縁層1aと、中間層である絶縁層1bに厚さが30μmの配線導体層4が設けられている。また、一般導体層2同士、あるいは一般導体層2と配線導体層4間は適宜、ビアホール導体3によって電気的に接続されている。
【0015】
最表層である絶縁層1aに設けられている配線導体層4は、大電流用配線の他に、配線基板表面に実装される実装部品が発する熱を放熱するヒートシンクとしての機能をも具備する。尚、上記の一般導体層2、配線導体層4およびビアホール導体3は、いずれも、タングステン(W)および/またはモリブデン(Mo)を主成分とする導体からなるものであって、絶縁基板1と同時焼成によって形成されたものである。
【0016】
本発明において、絶縁基板1を構成するAlN質焼結体は、AlNを主成分とし、焼結助剤成分として、Yを含む希土類元素のうちの少なくとも1種および/またはアルカリ土類元素のうち少なくとも1種を酸化物換算による合計でAlN100重量部当たり2〜20重量部、特に5〜15重量部の割合で含むことが望ましい。
【0017】
これは、上記助剤量が2重量部よりも少ないと、焼成温度が1900℃以上にしないと焼結できず、その結果、配線導体層等を形成するタングステンやモリブデンとの同時焼成が難しくなる。また、20重量部よりも多いと、AlN質焼結体の長所である熱伝導性が大幅に低下してしまう。
【0018】
Yを含む希土類元素としては、Y、Er、Yb、Lu、Sm、Luの群から選ばれる少なくとも1種が好適に用いられる。また、アルカリ土類元素としては、Ca、Ba、Srの群から選ばれる少なくとも1種が好適に用いられる。
【0019】
また、さらに1700℃以下の低温での焼結性を高めるために、上記のYを含む希土類元素と、アルカリ土類元素とを併用することが望ましく、その場合、Yを含む希土類元素を酸化物換算で2重量部以上、特に4重量部以上、アルカリ土類元素を酸化物換算で0.02重量部以上、特に0.05重量部以上の割合で含むことが望ましい。
【0020】
また、上記AlN質焼結体のその他の特性を改善する上で、周期律表でTiなどの4a族、Ta、Crなどの5a族、W、Moなどの6a族、Mnなどの7a族、Fe、Ni、Coなどの8a族の各族元素化合物を酸化物換算で3重量部以下の比率で含有していてもよい。
【0021】
かかる絶縁基板1の高熱伝導性を達成する上では、焼結助剤成分の含有量は少ない方が良く、また相対密度は95%以上、特に97%以上の高緻密体から構成されるものが望ましい。
【0022】
さらに、AlN質焼結体の熱伝導率は理論値に近いことが望ましいが、特に70W/m・K以上、さらには100W/m・K以上、さらには120W/m・K以上であることが望ましい。
【0023】
本発明によれば、配線基板に設けられた種々の導体層のうち、大電流を流す配線導体層4においては、厚みが厚いことから焼結不良等が発生し、配線基板に反り等を発生させやすい。
【0024】
そこで、本発明によれば、この配線導体層4は、モリブデン、タングステンのうちの少なくとも1種を主たる金属成分とするものであるが、まず、該金属成分100重量部に対して、AlNを含むセラミック成分を5〜15重量部、特に5〜12重量部の割合で含むことが重要である。
【0025】
これは、配線導体層4の焼結不良を防ぎ、絶縁基板1との同時焼結性を達成させるとともに、配線基板の反りを低減させるためである。上記セラミック成分の含有量が5重量部より少ないと、絶縁基板1との収縮挙動の違いが大きくなり、配線基板の反りが増大する。また15重量部より多いと、配線導体層4の導通抵抗が高くなってしまい大電流の印加に適さなくなってしまう。
【0026】
また、上記のセラミック成分は、AlN以外に、Yを含む希土類元素および/またはアルカリ土類元素の少なくとも1種の元素を含む化合物からなる焼結助剤成分を含むものであるが、これらの焼結助剤成分のAlNに対する含有量が、前記AlN質焼結体におけるAlNに対する焼結助剤成分の含有量の3〜6倍、特に3〜5倍であることが重要である。即ち、上記の含有量が3倍よりも少ないと、配線導体層の焼結時に、絶縁基板のAlN質成形体中の焼結助剤成分が配線導体層側に移行、吸収され、配線導体層周辺の焼結体が焼結不良を来してしまうために、絶縁基板との接合強度がなくなり、剥離による断線等が発生する恐れがある。また、6倍より多いと、配線導体層中のセラミック成分組成がAlN質焼結体の組成比と大きく異なるために基板と配線導体層との収縮挙動の違いが大きくなり、基板や配線導体層が反るなどの問題がある。
【0027】
なお、この配線導体層4中におけるYを含む希土類元素のうち少なくとも1種および/またはアルカリ土類元素のうち少なくとも1種は、上記の比率で酸化物換算による合計でAlN100重量部当たり10〜70重量部の割合で含むことが適当である。
【0028】
なお、配線導体層4の中には、W、Moの粒子成長を調整したり、収縮を調整するために、NiO、Fe2O3などを含有する場合もある。但し、これらの成分の含有量が多すぎると著しい粒子成長が起こり、かえって高抵抗化を招く恐れがあるため含有量は2重量部以下であることが望ましい。
【0029】
また、本発明の配線基板において、一般導体層2やビアホール導体3は、厚みの大きい配線導体層4に比較して焼結性が良好であるために、特に限定するものではないが、配線導体層4と同一組成の導体成分によって形成することが製造工程上望ましい。
【0030】
(製造方法)
次に、本発明の配線基板の製造方法を詳述する。まず、AlN粉末100重量部に対して、Yを含む希土類元素のうちの少なくとも1種の化合物や、アルカリ土類元素のうち少なくとも1種の化合物を酸化物換算による合計量でAlN100重量部当たり、2〜20重量部、特に5〜15重量部の割合で添加する。さらに必要に応じて、Ti、V、Nb、W、Mo、Mn、Fe、Ni、Coなどの周期律表第4a、5a、6a、7a、8a族のうちの少なくとも1種の金属または化合物を酸化物換算で3重量部以下の割合で添加する。
【0031】
そして、上記混合物に、バインダー、有機溶剤を用いてスラリーを調製し、このスラリーをドクターブレード法、カレンダーロール法、圧延法などの手法によりシート化してグリーンシートを作製する。
【0032】
また、配線導体層4用の導体ペーストとして、有機成分以外の固形成分を基準として、モリブデンまたはタングステンを主たる金属成分とし、この金属成分100重量部に対して、AlNと、Yを含む希土類元素のうちの少なくとも1種の化合物や、アルカリ土類元素のうち少なくとも1種の化合物とを含むセラミック成分を5〜15重量部の割合で添加する。また、この時のAlNに対する焼結助剤成分の含有量が、AlN質成形体中におけるAlNに対する焼結助剤成分の含有量の3〜6倍となるように調合する。
【0033】
上記において用いられるYを含む希土類元素化合物、アルカリ土類元素化合物は、酸化物の他、あるいは焼成によって酸化物を形成することのできる炭酸塩、硝酸塩、酢酸塩であってもよい。
【0034】
そして、上記導体ペーストを前記AlN質グリーンシート上に、スクリーン印刷法でパターン状に塗布する。また、配線導体層4を形成する場合、グリーンシートに金型プレスによる打ち抜きや、レーザ加工で所定形状の配線導体層用の空隙を形成した後、この空隙部に上記導体ペーストを印刷法やディスペンサで充填する。この時、空隙を形成するグリーンシートの厚みを変えることにより、配線導体層の厚みを自在に変えることができる。つまり、配線の許容する電流値や電子部品の発熱量などを考慮し、配線導体層の形状や厚みを任意に変えることで対応することができる。
【0035】
なお、ビアホール導体3を形成する場合には、グリーンシートに、マイクロドリル、レーザ等により直径が50μm〜250μmのビアホールを形成した後、このビアホール内に上記の導体ペーストを充填する。この後、導体ペーストを印刷塗布したグリーンシートを位置合わせして積層圧着した後、この積層体を水素窒素混合雰囲気などの非酸化性雰囲気中で1600〜1800℃の温度で焼成して、前記絶縁基板1と配線導体層4、一般導体層2およびビアホール導体3とを同時焼成によって形成することができる。
【0036】
【実施例】
高温焼成用として、AlN100重量部に対して、酸化エルビウム8.0重量部の比率で混合し、これにアクリル系樹脂をバインダーとして添加混合し、これをドクターブレード法により成形し、AlN質グリーンシートを作製した。
【0037】
また、低温焼成用として、上記組成に、酸化ストロンチウム1.0重量部、酸化アルミニウム1.0重量部添加して、上記同様にドクターブレード法によりAlN質グリーンシートを作製した。
【0038】
次に、高温焼成用のグリーンシートに対して、表1に示す組成になるようにタングステン(W)もしくはモリブデン(Mo)と、AlN、各焼結助剤成分を混合し、この混合粉末に対してセルロース系樹脂をバインダーとして添加し、さらにフタル酸系有機溶剤を混合分散させて、高温焼成基板用導体ペーストを作製した。
【0039】
また、低温焼成基板用も上記と同様に、表2に示す組成になるように混合し、バインダーと有機溶剤を添加して低温焼成基板用導体ペーストを作製した。
【0040】
次に、厚み30〜300μmのグリーンシートの所定箇所を金型打ち抜きで幅5mm、長さ30mmの空隙部を形成後、片面だけグリーンシートを積層圧着した。そして、この空隙部に、上記導体ペーストを165メッシュのスクリーン印刷で充填した。その後、N2とH2との雰囲気中で、高温焼成基板用は表1、低温焼成基板用は表2の焼成温度で焼成し、表に示す厚みの配線導体層を有するAlN基板を作製した。
【0041】
なお、高温焼成によって作製されたAlN質焼結体の熱伝導率は170W/m・K、低温焼成によって作製されたAlN質焼結体の熱伝導率は120W/m・Kであった。
【0042】
かくして得られたAlN質配線基板において、レーザによる形状測定機で、配線導体層表面の反りを測定した。さらに、X線透過分析と、基板を切断して、配線導体層のSEM分析を行い、配線導体層の焼結状態、クラックの有無、磁器界面の剥離の有無を確認した。また、4端子法により、配線導体層の電気抵抗を測定した。
【0043】
【表1】
【0044】
【表2】
【0045】
表1、2の結果によれば、試料No.10のように、配線導体層におけるAlNを含むセラミック成分の含有量が5重量部より少ないと基板の反りが増大し、逆に試料No.14のように15重量部より多すぎると電気抵抗が高くなった。また、試料No.1、7、17、23、29、35、41のように、焼結助剤成分量がAlN質焼結体中の助剤成分量の3倍よりも少ないと、配線導体層や配線導体層周辺の焼結体が焼結不良を来し、配線導体層の電気抵抗が高くなったり、配線導体層のクラックや剥離が発生した。また、試料No.6、16、22、28、34、40、46のように、焼結助剤成分量がAlN質焼結体中の助剤成分量の6倍よりも多いと、基板の反りが大きく、電子部品等の実装に影響を及ぼすものであった。
【0046】
これに対して、本発明の試料は、いずれも良好な焼結性を示し、配線導体層の表面の反りも小さく、且つ電気抵抗も小さく、絶縁基板に対して剥離やクラックなどが発生することも防止できた。
【図面の簡単な説明】
【図1】本発明のAlN質配線基板の一例の概略断面図である。
【符号の説明】
1 絶縁基板
2 一般導体層
3 ビアホール導体
4 配線導体層
Claims (4)
- AlNからなる主成分と、焼結助剤成分とを含むAlN質焼結体の絶縁基板と、該絶縁基板の表面あるいは内部に厚さが30μm以上の配線導体層を具備する配線基板であって、前記配線導体層が、モリブデン、タングステンのうちの少なくとも1種を主とする金属成分と、該金属成分100重量部に対して、5〜15重量部のセラミック成分とを含み、該セラミック成分が、AlNと、焼結助剤成分とを含み、前記配線導体層中のAlNに対する焼結助剤成分の含有量が、AlN質焼結体におけるAlNに対する焼結助剤成分の含有量の3〜6倍であることを特徴とする配線基板。
- 前記AlN質焼結体中の焼結助剤成分として、Yを含む希土類元素のうち少なくとも1種および/またはアルカリ土類元素のうち少なくとも1種を酸化物換算による合計でAlN100重量部当たり2〜20重量部の割合で含むことを特徴とする請求項1記載の配線基板。
- 配線導体層中の焼結助剤成分として、Yを含む希土類元素のうち少なくとも1種および/またはアルカリ土類元素のうち少なくとも1種を酸化物換算による合計でAlN100重量部当たり10〜70重量部の割合で含むことを特徴とする請求項1または請求項2記載の配線基板。
- 前記AlN質焼結体中の焼結助剤成分として含まれる希土類元素および/またはアルカリ土類元素と同じ元素を配線導体層中に含むことを特徴とする請求項2または請求項3記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001052404A JP4570263B2 (ja) | 2001-02-27 | 2001-02-27 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001052404A JP4570263B2 (ja) | 2001-02-27 | 2001-02-27 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002261445A JP2002261445A (ja) | 2002-09-13 |
JP4570263B2 true JP4570263B2 (ja) | 2010-10-27 |
Family
ID=18913040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001052404A Expired - Fee Related JP4570263B2 (ja) | 2001-02-27 | 2001-02-27 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4570263B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5064202B2 (ja) * | 2007-12-25 | 2012-10-31 | パナソニック株式会社 | 立体回路基板用窒化アルミニウム系基材の製造方法、及び立体回路基板 |
JP5284227B2 (ja) * | 2009-09-07 | 2013-09-11 | 日本特殊陶業株式会社 | 静電チャック及び静電チャックの製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63129086A (ja) * | 1986-11-19 | 1988-06-01 | ティーディーケイ株式会社 | セラミツク構造体 |
JPS63195183A (ja) * | 1987-02-06 | 1988-08-12 | 住友電気工業株式会社 | メタライズ面を有するAlN焼結体の製造方法 |
JPH01308893A (ja) * | 1988-06-08 | 1989-12-13 | Murata Mfg Co Ltd | タングステンペースト |
JPH01313365A (ja) * | 1988-06-10 | 1989-12-18 | Sumitomo Electric Ind Ltd | 金属化層を有する高熱伝導性のain焼結体およびそれを用いた高熱伝導性基板 |
JPH10194875A (ja) * | 1996-12-27 | 1998-07-28 | Kyocera Corp | 窒化アルミニウム質メタライズ基板およびその製造方法 |
-
2001
- 2001-02-27 JP JP2001052404A patent/JP4570263B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63129086A (ja) * | 1986-11-19 | 1988-06-01 | ティーディーケイ株式会社 | セラミツク構造体 |
JPS63195183A (ja) * | 1987-02-06 | 1988-08-12 | 住友電気工業株式会社 | メタライズ面を有するAlN焼結体の製造方法 |
JPH01308893A (ja) * | 1988-06-08 | 1989-12-13 | Murata Mfg Co Ltd | タングステンペースト |
JPH01313365A (ja) * | 1988-06-10 | 1989-12-18 | Sumitomo Electric Ind Ltd | 金属化層を有する高熱伝導性のain焼結体およびそれを用いた高熱伝導性基板 |
JPH10194875A (ja) * | 1996-12-27 | 1998-07-28 | Kyocera Corp | 窒化アルミニウム質メタライズ基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002261445A (ja) | 2002-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4714570A (en) | Conductor paste and method of manufacturing a multilayered ceramic body using the paste | |
JP2000164992A (ja) | 配線基板およびその製造方法 | |
JP3924406B2 (ja) | アルミナ質焼結体及びその製造方法、並びに配線基板及びその製造方法 | |
JP2001015869A (ja) | 配線基板 | |
JP4570263B2 (ja) | 配線基板 | |
JP2010223849A (ja) | プローブカード用配線基板およびこれを用いたプローブカード | |
JP2011088756A (ja) | 低温焼結セラミック材料、低温焼結セラミック焼結体および多層セラミック基板 | |
JP4949944B2 (ja) | セラミック配線基板及びセラミック配線基板の製造方法 | |
JP4782397B2 (ja) | 導体ペーストおよびそれを用いた配線基板の製造方法 | |
JP5265256B2 (ja) | セラミック配線基板 | |
JPH09260543A (ja) | 窒化アルミニウム配線基板およびその製造方法 | |
JP3537698B2 (ja) | 配線基板およびその製造方法 | |
JP2002232142A (ja) | 多層配線基板およびその製造方法 | |
JP4753469B2 (ja) | 配線基板並びにその製造方法 | |
JP2000114724A (ja) | 多層配線基板 | |
JP4530524B2 (ja) | 配線基板 | |
JP3906038B2 (ja) | 配線基板の製造方法 | |
JP4949945B2 (ja) | セラミック配線基板及びセラミック配線基板の製造方法 | |
JPH0997862A (ja) | 高強度回路基板およびその製造方法 | |
JPH0738491B2 (ja) | 回路基板の製造方法及び回路基板 | |
JP3652192B2 (ja) | 窒化ケイ素配線基板 | |
JPH11274725A (ja) | 多層配線基板およびその製造方法 | |
JP5675389B2 (ja) | プローブカード用配線基板およびプローブカード | |
JP2004071493A (ja) | 導電性ペーストおよび電子部品 | |
JP2010034273A (ja) | 多層配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100810 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4570263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |