JP4568092B2 - Cu−Ni−Ti系銅合金および放熱板 - Google Patents

Cu−Ni−Ti系銅合金および放熱板 Download PDF

Info

Publication number
JP4568092B2
JP4568092B2 JP2004332735A JP2004332735A JP4568092B2 JP 4568092 B2 JP4568092 B2 JP 4568092B2 JP 2004332735 A JP2004332735 A JP 2004332735A JP 2004332735 A JP2004332735 A JP 2004332735A JP 4568092 B2 JP4568092 B2 JP 4568092B2
Authority
JP
Japan
Prior art keywords
thermal expansion
copper alloy
heat sink
less
expansion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004332735A
Other languages
English (en)
Other versions
JP2006144047A (ja
Inventor
久寿 荒木
康雄 猪鼻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Holdings Co Ltd
Original Assignee
Dowa Holdings Co Ltd
Dowa Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Holdings Co Ltd, Dowa Mining Co Ltd filed Critical Dowa Holdings Co Ltd
Priority to JP2004332735A priority Critical patent/JP4568092B2/ja
Publication of JP2006144047A publication Critical patent/JP2006144047A/ja
Application granted granted Critical
Publication of JP4568092B2 publication Critical patent/JP4568092B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子を搭載する基板に接合される放熱板に適したCu−Ni−Ti系銅合金、およびそれを用いた放熱板に関する。
半導体素子から発生する熱を効率よく放散させるための手段として、半導体素子を搭載する基板(以下「半導体素子基板」という)に熱伝導性の良い材料からなる「放熱板」を接合する手段が広く採用されている。
図1に、半導体素子基板に放熱板を接合した半導体モジュールの構成例を模式的に示す。アルミナや窒化アルミニウムなどのセラミックスからなる基板5の表面には銅パターン4が形成されており、その反対側の面には銅板などからなる導体層6が形成されている。基板5と銅パターン4および導体層6が一体となって半導体素子基板3を構成している。半導体素子基板3の銅パターン4が形成された面には、例えばはんだ層2を介して半導体素子7が搭載されている。銅パターン4と半導体素子7の間には必要に応じてAlなどの導電材料からなるリード線8が取り付けられ、回路を構成する。一方、半導体素子基板3の導体層6が形成された面には、はんだ層2を介して放熱板1が取り付けられている。
基板5は、半導体素子と同程度の小さい熱膨張係数を必要とすることから、一般的にはセラミックスで作られる。これに対し、放熱板1は直接半導体素子と接合されるものではないため半導体素子と同等の小さい熱膨張係数までは要求されず、むしろ熱伝導性のほうが優先されてきた。このため、従来、放熱板には熱伝導性の良好な銅板が主として使用されてきた。
放熱板は半導体モジュールの補強材としての役割も有している。また、冷却フィン等のヒートシンクに取り付けて使用される場合も多い。このため、放熱板は、半導体モジュールの組立過程や電気・電子機器としての使用中にできるだけ変形しないことが望まれる。変形しない「強さ」の指標としては0.2%耐力が採用できる。銅板は圧延後の状態で300N/mm2前後の0.2%耐力を示すが、補強材の役割を重視する用途では350N/mm2以上の0.2%耐力が望まれる。
また、銅板は、はんだ接合時の昇温で軟化して0.2%耐力が低下しやすい。このため銅板からなる放熱板には、半導体素子基板との熱膨張差に起因して「反り」が生じやすい。通常、この反り対策として、放熱板部品には予めプレスによりいわゆる「逆反り」を形成しておき、はんだ接合時に発生する反りができるだけ相殺されるようにしておく処置が採られる。しかし、この対策によっても、半導体素子の種類や配置などによって軽減できる反り量が変わってくるなど、いわゆる相性の問題もあり、安定的に反りを解消するための万全の対策とはなっていない。
そこで、本出願人は、0.2%耐力の向上およびその耐熱性(はんだ接合時の昇温で軟化しない抵抗力)を改善した合金として、Cu−Fe−P系、Cu−Co−P系、Cu−Fe−Co−P系、Cu−Fe−Ni−P系の銅合金を開発し、特許文献1に開示した。
特開2003−68949号公報 特開平11−307701号公報 特開平10−8166号公報
特許文献1の銅合金を用いた放熱板では、はんだ接合直後の反りが軽減されるとともに、その後の経時過程で優れた形状回復効果が得られる。つまり、はんだ接合で一旦生じた反りは、常温放置によって自然に回復し、最終的にかなり高い平坦度が得られるのである。
この形状回復は、凝固後のはんだ層に生じる常温クリープ現象に負うところが大きい。すなわち、はんだが凝固し常温まで降温する過程で、半導体素子基板と放熱板との熱膨張差に起因してはんだ層には応力が負荷される。放熱板が銅板の場合は、はんだ接合時の加熱により放熱板が軟化し、降温過程で生じるはんだ層と放熱板の間の拘束力は緩和されてしまう。このため、はんだ層の常温クリープはあまり進行せず、結果的に反りの回復も少ない。これに対し特許文献1の合金の場合は、はんだ接合時の加熱でほとんど軟化せず、常温までの降温したときには、はんだ層に大きな応力が負荷された状態となる。このため、はんだ層の常温クリープが進行し、放熱板の「反り形状」は大幅に回復する。
一方、はんだ素材に目を向けると、近年、環境問題から、Pbを含有しない「Pbフリーはんだ」の使用ニーズが高まっている。Pbフリーはんだとしては、Sn−Cu系、Sn−Ag系、Sn−Ag−Cu系などが知られている。ところが、これらのPbフリーはんだを使用すると、特許文献1の合金でも放熱板の反りを十分に回復させることが難しいという問題が生じた。その主たる原因は、Pbフリーはんだの場合、常温クリープによるはんだ層の変形が起こりにくいことにある。
このため、Pbフリーはんだを用いた接合に対応するには、反りの回復量が小さくなる分、初期の逆反り量を大きくする必要がある。この場合、反りの絶対量が大きくなるため、はんだ付け後のはんだ層の厚さの均一性が得られなかったり、はんだ付け作業が困難になったりすることがあった。
また自動車に使用される電子機器(特にエンジンルーム内に設置されるもの)などでは、頻繁に昇温・降温が繰り返され、使用時の温度も高くなりやすい。このため、昇温・降温時の放熱板と基板の熱膨張差により、はんだ層と基板の間に応力がかかり、はんだ層または基板にクラックが入る可能性がある。したがって、放熱板は使用中の温度変化で変形しにくいことが重要となる。特許文献1の合金はこの点についても改善が望まれる。
本発明は、Pbフリーはんだを使用した場合でも放熱板の反りを軽減する効果が高く、また放熱板として使用されるときに温度変化による変形を低減する効果の高い銅合金であって、特に高い強度を有するタイプの銅合金を開発し、当該銅合金およびそれを用いた放熱板を提供しようというものである。
発明者らは種々検討の結果、特許文献1の合金よりも熱膨張係数を低減した合金を放熱板に使用すると、常温クリープを起こしにくいPbフリーはんだを使用した場合でも放熱板の反りを軽減できることを見出した。またこの場合、放熱板として使用される際の温度変化による変形も同時に軽減されることが判った。
熱膨張係数の低い合金や複合材料は種々知られている。例えば特許文献2には圧粉体の成型、溶浸により製造されるCu−Mo複合基板が示されており、熱膨張係数は7〜8.5×10-6/Kと極めて低い。しかしこれは非常にコストが高く半導体モジュールの放熱板には適さない。特許文献3にはCu−Cr系合金が示され、半導体素子と同程度の熱膨張係数11.5〜12.8×10-6/Kを呈する。しかしこれは製造性が悪く、多量のCrを含有するため電気Niめっき性も良好でない。そこで無電解Ni合金めっきを行っているが、電気めっきに比べ大幅なコスト増となっている。これらは非常に熱膨張係数の低い材料であるが、半導体モジュールの放熱板においてPbフリーはんだ使用時の反りを軽減するには、そのような低熱膨張特性にしなくても効果は得られ、具体的には16.5×10-6/K以下の熱膨張係数を有していればよいことが判った。
発明者らの詳細な検討の結果、特定組成を有するCu−Ni−Ti系の銅合金において16.5×10-6/K以下の熱膨張係数が実現できることが判った。しかもこの系の銅合金では、350N/mm2以上の高耐力と、優れた耐熱性(軟化に対する抵抗力)をも実現可能であることが明らかになった。本発明はこのような知見に基づいて完成したものである。
すなわち本発明では、質量%で、Ni:0.8〜20%、Ti:0.5〜15%、残部Cuおよび不可避的不純物、Ni/Ti比が0.9〜5の組成を有し、25〜300℃の平均熱膨張係数が16.5×10-6/K以下である銅合金が提供される。そしてこの銅合金を用いた放熱板が提供される。
中でも熱伝導率が150W/(m・K)以上、あるいは更に0.2%耐力が350N/mm2以上、且つ耐熱温度が300℃以上であるものが特に好適な対象となる。
Ni、Ti以外には、B、C、Mg、Al、Si、P、Zn、Cr、Mn、Fe、Co、Sn、ZrおよびAgの1種または2種以上が合計1.0%以下、好ましくは合計0.005〜1.0%の範囲で含まれていても構わない。
ここで、上記「Ni/Ti比」とは、質量%で表されるNiとTiの含有量の比である。耐熱温度は、当該銅合金を加熱した後のビッカース硬さが、加熱前のビッカース硬さ(初期値)の80%以上となる最も高い加熱温度である。ただし、当該加熱は、窒素雰囲気中で0.5時間加熱保持したのち、炉外で放冷する条件で行う。
金属組織的な観点からは、上記銅合金であって、Cu−Ni−Ti系化合物相を4〜75体積%含むものが好適な対象となる。
ここで、Cu−Ni−Ti系化合物相は、Cu、Ni、Tiの2種以上を主成分とする化合物で構成される相である。そのような化合物として、例えばCuNiTi、Ni3Ti、Cu4Ti等の金属間化合物が挙げられる。
このような金属組織は、前記組成範囲の銅合金を溶製し、「熱間圧延→圧延率30%以上の冷間圧延→450〜600℃での熱処理」を含む工程、あるいは「熱間圧延→圧延率30%以上の冷間圧延→450〜600℃での熱処理→圧延率50%以下の仕上冷間圧延」を含む工程で製造した場合に得られる組織として特定することができる。
本発明のCu−Ni−Ti系の銅合金によれば、それを用いた半導体モジュール放熱板において、Pbフリーはんだで接合する際の変形が大幅に軽減され、また、その放熱板を電子機器に実装して使用する際には温度変化による放熱板の変形が抑制される。また同時に、強度(0.2%耐力)にも優れ、この合金を用いた放熱板は半導体モジュールの補強材としても、従来より薄肉において、一層優れた機能を発揮する。更に、この銅合金は圧粉体の成型、溶浸や真空中での溶解といった特殊な工程を必要とせず、溶解・鋳造、熱間圧延といった製造工程で製造でき、それを用いた放熱板の成形はプレス加工で行うことができるため、本発明の銅合金および放熱板は比較的安価に大量生産が可能である。したがって本発明は、半導体モジュールにおけるPbフリーはんだ化の推進を促して環境問題の改善に寄与するとともに、半導体モジュールの信頼性向上、設計自由度の拡大、使用環境の拡大をもたらすものである。
本発明ではCu−Ni−Ti系の合金組成を採用する。この合金系においては、マトリクス(母相)よりも熱膨張係数の小さい化合物相をマトリクス中に存在させることができる。その化合物相がマトリクスの熱膨張を拘束するように機能し、合金材料としての熱膨張係数を低減させるのである。また、この化合物相は強度(耐力)の向上に寄与する。
以下、本発明を特定する事項について説明する。
〔化学組成〕
NiおよびTiは、低熱膨張性のCu−Ni−Ti系化合物、特にCuNiTi、Ni3Ti、Cu4Tiの形成に寄与する。NiまたはTiの含有量が低すぎると上記化合物相の生成量が不足し、熱膨張係数の低減効果が十分に得られない。Niは0.8質量%以上を確保する必要があり、2.5質量%以上がより好ましく、4質量%以上が一層好ましい。Tiは0.5質量%以上を確保する必要があり、1.1質量%以上がより好ましく、2質量%以上が一層好ましい。ただし、Ni、Tiとも、含有量が多すぎると加工性が低下して製造困難となる。また熱伝導率も低下してしまう。このため、Niは20質量%以下に抑えることが望ましく、15質量%とすることが一層好ましい。またTiは15質量%以下に抑えることが望ましく、10質量%以下とすることが一層好ましい。
また本発明ではNi/Tiの比(質量%における含有量比)を0.9〜5に調整する。Ni/Tiが0.9より小さいとCu−Ni−Ti系化合物として析出できずにマトリクス中に残った過剰Tiにより、熱伝導率が大きく低下する場合がある。逆にNi/Tiが5より大きいと同様にマトリクス中に残った過剰Niにより、熱伝導率が大きく低下する。Ni/Tiのより好ましい範囲は1〜4、より一層好ましい範囲は1.4〜3である。
Ni、Tiを除く残部はCuおよび不可避的不純物とすることができるが、B、C、Mg、Al、Si、P、Zn、Cr、Mn、Fe、Co、Sn、ZrおよびAgの1種以上が合計1.0質量%以下の範囲で含まれていてもよい。これらの元素は銅合金において種々の作用を呈する。
例えば、Sn、Zr、Agは放熱板における繰り返しの膨張・収縮に耐えるための強度向上、およびアセンブリ時の高温下に耐えうるための耐熱性向上に寄与する。
B、CはCuマトリクス中にほとんど固溶せず低熱膨張性の析出物を形成するので、当該合金材料の熱膨張係数低減に寄与するが、過剰の含有は加工性低下やコスト増を招く。
Mg、Si、PはCuマトリクス中に固溶し、強度向上に寄与するが、過剰の含有は熱伝導率や加工性を低下させる。
Al、Zn、Snは強度向上に寄与するが、過剰の含有は熱伝導率の低下を招く。
Fe、Coは強度や耐熱性の向上に寄与するが、過剰に添加するとその作用は飽和し不経済となる。
さらに、Znは酸化物の保護により、はんだ耐候性およびめっき密着性を改善する。AgはAgめっきの密着性を向上させ、またMgは耐応力緩和特性を向上させる。
Cr、Mnは熱膨張係数の低減および耐熱性向上に寄与するが、過剰の含有は溶解性や加工性の低下を招く。
Zr、Agは耐熱性の向上に寄与するが、過剰の含有は加工性低下やコスト増を招く。
これらの元素について上記作用を十分発揮させるには、これらの元素の合計含有量が0.005質量%となるように添加することが好ましい。ただし、過剰添加の弊害を防止するため、これらの元素の合計含有量は1.0質量%以下とすることが望ましく、0.5質量%以下とすることが一層好ましい。
〔熱膨張係数〕
本発明では、25〜300℃の平均熱膨張係数が16.5×10-6/K以下に低減された合金を対象とする。この場合に、特にPbフリーはんだ使用時における放熱板の反りの問題を解消することが可能となる。このような熱膨張係数の低減は、上記の化学組成の調整と、後述する製造条件によって実現される。なお、平均熱膨張係数の測定範囲を25〜300℃としたのは、基板のはんだ付け時のリフロー温度がPbフリーの場合で約260〜300℃であり、また、反りについてははんだの凝固点が約230℃から影響を受け、実際の使用状態に近い状態での特性が重要であるためである。
〔熱伝導率〕
半導体モジュールの放熱板として使用するには、145W/(m・K)以上の熱伝導率を確保することが望ましく、150W/(m・K)以上を確保することが一層好ましい。
〔耐熱温度〕
耐熱温度は、前述のように、当該銅合金を加熱した後のビッカース硬さが、加熱前のビッカース硬さ(初期値)の80%以上を維持する最も高い加熱温度である。半導体モジュールの放熱板用途を意図したとき、270℃以上の耐熱温度を確保することが望ましい。上記化学組成の合金においては、製造条件を制限することにより、300℃以上の耐熱温度を実現することが可能である。
〔金属組織〕
前述のように、本発明ではCu−Ni−Ti系化合物相をマトリクス中に存在させることにより熱膨張係数の低減を図っている。Cu−Ni−Ti系化合物相は、例えばCuNiTi、Ni3Ti、Cu4Tiなど、Cu、Ni、Tiの2種以上を主成分とする化合物で構成される相である。上記所望の熱膨張係数を実現するには、この化合物相を4体積%以上存在させることが望ましく、10体積%以上とすることがより好ましい。ただし、化合物相が75体積%を超えると熱伝導率が低くなり、放熱板として十分な抜熱効果が発揮されなくなる場合がある。また、冷間加工時に表面割れが生じやすくなる。したがって、化合物相の存在量は75体積%以下とすることが望ましく、70体積%以下が一層好ましい。
化合物相の粒径(長軸径)は100μm以下であることが望ましい。100μmを超える粗大な化合物相が生じるような場合は特性が均一にならず、板の場所やロット間のバラツキが大きくなり好ましくない。一方、化合物相の粒径が小さすぎるとマトリクスに対する拘束力が不十分となり、熱膨張係数の低減効果が発揮されない。種々検討の結果、全化合物相の体積率が4%以上であり、且つ全化合物相に占める粒径1μm以上の化合物相の割合が体積率で80%以上になっていれば所望の熱膨張係数が実現できることがわかった。全化合物相に占める粒径2μm以上の化合物相の割合が体積率で80%以上であることが一層好ましい。
化合物相の平均アスペクト比(長軸径/単軸径)は概ね1〜10であることが望ましい。
マトリクス中における化合物相の分布形態も、熱膨張係数の低減に影響を及ぼす。発明者らの調査によると、化合物相がマトリクス中においていわば「ネットワーク状(網目状)」に密度の高い領域を形成しているとき、または、いわば「繊維状」に連なって存在しているとき、熱膨張係数の低減効果が大きいことがわかった。ネットワーク状の高密度領域は部分的に分断されていても構わない。このような化合物相の分布形態は、マトリクスに対して高い拘束力を与えるものと考えられる。
Cu−Ni−Ti系化合物相は鋳造時の凝固過程で主としてデンドライトの樹間に多量に生成する。その化合物相は熱間圧延および冷間圧延を経てネットワーク状あるいは繊維状に高密度領域を形成するようになり、一般的には圧延加工である程度ネットワークが分断された形態となることが多い。このような組織状態は優れた熱膨張係数低減効果をもたらす。
〔製造工程〕
上記のような組織状態を呈する銅合金材料は、例えば以下のような工程で製造できる。まず原料を溶解して所定の化学組成の銅合金溶湯を得る。Tiを含むので、大気中での溶解ではTi酸化物生成による鋳造性悪化や酸化物巻き込みを招きやすい。このため、雰囲気制御が必要である。鋳造は、造塊法、連続鋳造法いずれで行っても構わない。
得られた鋳塊あるいは鋳片は熱間圧延により板にする。熱間圧延時の加熱温度は例えば850〜950℃、熱延仕上温度(最終パス温度)は例えば500〜700℃とすればよい。
その後、冷間圧延に供する。この冷間圧延率が低すぎると、後述の時効処理で析出のための駆動力が不足して十分な析出量を確保できなくなり、最終的に熱伝導率の向上および熱膨張係数の低減が不十分となる場合がある。このため、30%以上の冷間圧延率を確保することが望ましい。
次いで、時効熱処理を行う。すでに鋳造時にCu−Ni−Ti系化合物相は生成しているが、更に時効熱処理によりマトリクス中に過飽和に固溶したNi、Tiを含むCu−Ni−Ti系化合物の析出を狙い、析出量増加による熱膨張係数の低減およびマトリクス中の固溶元素量減少による熱伝導率の向上を図る。熱処理温度が低すぎると熱膨張係数の低減効果が不十分となり、逆に高すぎると化合物相が再固溶して熱伝導率の低下を招く。このため、時効熱処理温度は450〜600℃で行うことが望ましい。500〜600℃が一層好ましい。当該温度域における保持時間は概ね30〜300分とすればよい。熱処理後の冷却は炉外で放冷すればよい。
その後、仕上冷間圧延を施すことができる。仕上冷間圧延率は50%以下とすべきである。それより強圧下を行うと耐熱温度が低下し、放熱板用途には適さない。0.2%耐力の向上および耐熱温度300℃以上を安定して得るには、仕上圧延率を40%以下にすることが好ましい。
前述したネットワーク状、繊維状、あるいはネットワークが分断された化合物の分布形態を実現するためには「熱間圧延→圧延率30%以上の冷間圧延→450〜600℃での熱処理」を含む工程で製造することが好ましい。上記熱処理後に更に「圧延率40%以下の仕上冷間圧延」を行うことが一層効果的である。なお、工程の途中で溶体化処理を行うと、上記所望の化合物相分布形態を安定して実現することができない場合があるので注意を要する。
表1に示す組成のCu−Ni−Ti系合金(Cu、Ni、Ti以外は不可避的不純物)を溶製した。原料としては、無酸素銅、純Ni板、スポンジTiを用いた。これらを所定の組成に秤量してAl23るつぼに入れ、高周波溶解法によりアルゴン雰囲気中で溶解し、40×40×180mmのカーボン鋳型に鋳造してインゴットを得た。
各インゴットから、長さ40mm、幅40mm、厚さ30mmのブロックを切り出した(ブロックの厚さ方向がインゴットの鋳込み方向に一致する)。このブロックを熱間圧延および冷間圧延して厚さ3.5mmの板状にした。熱間圧延時の加熱温度は900〜950℃、熱延仕上温度(最終パス温度)は600〜700℃の範囲とした。冷間圧延率は約60%とした。
冷間圧延後の板材を「500〜600℃×4時間保持→炉外で放冷」の時効処理に供し、酸洗した後、圧延率約15%の仕上冷間圧延を行って板厚3mmの供試材を得た。
比較のために従来材である無酸素銅およびCu−0.07Fe−0.02P合金の板材も用意した。
各供試材からサンプルを採取し、下記のように金属組織観察、および熱膨張係数、熱伝導率、導電率の測定を行った。比較のため、従来材である無酸素銅およびCu−0.07Fe−0.02P合金の板材についても熱膨張係数、熱伝導率の測定を行った。
金属組織観察: 板幅方向に垂直な断面について光学顕微鏡により行った。200倍に撮影した写真の画像解析を行い、マトリクス中に占める化合物相の体積率を求めた。また、個々の化合物相を観察したところ、粒径は1〜100μmの範囲にあり、アスペクト比は1〜50の範囲にあった。観察された粒子のほとんどは粒径50μm以下、アスペクト比20以下であった。化合物相の分布形態を調べたところ、凝固時に形成したと見られるネットワーク状(網目状)の化合物相が圧延加工により分断された形態を呈していた。また、マトリクス中には時効熱処理時に析出したと見られる粒径3μm以下の化合物相がほぼ均一に分散していた。また、化合物相について、EPMAにより組成分析を行ったところ、Cu−Ni−Ti系化合物相であることが確認された。なお、後述表1には凝固時に生成した化合物相のうちサイズの大きいものにおけるCu濃度(質量%)を示してある。
熱膨張係数: 熱膨張係数測定装置(リガクTMA8310)により、昇温速度5℃/minでの昇温過程における25〜300℃の平均熱膨張係数を求めた。その値が16.5×10-6/K以下を良好と判定した。
熱伝導率: レーザーフラッシュ熱定数測定装置(アルバック理工製TC−7000)を用いて、レーザーフラシュ法により25℃の熱伝導率を測定し、150W/(m・K)以上を良好と判定した。
導電率: ダブルブリッジ装置を用い、JIS H0505に準拠して4端子法により求めた体積抵抗率から%IACSを算出した。
また、別途、熱延板に50%の冷間圧延を施して、表面割れ、エッジ割れを目視で観察することにより冷間圧延加工性を評価した。
結果を表1に示す。
Figure 0004568092
表1から判るように、本発明で規定する化学組成をもち、化合物相の体積率が4〜75体積%の範囲にある「発明例」のものは、熱膨張係数が16.5×10-6以下、熱伝導率が150W/(m・K)以上と良好であった。なお、発明例4では冷間圧延実験でエッジ割れが見られたが、割れ長さは5mm以下と小さく、大量生産に十分対応できるものである。
一方、比較例1はNi/Ti比が小さすぎ、比較例2は逆にNi/Ti比が大きすぎたため、それぞれマトリクス中には余剰の固溶Tiおよび固溶Niが多く残留してしまい、熱伝導率が低くなった。比較例3はNiおよびTi含有量が多すぎたために化合物相の生成量が75体積%を超え、熱膨張係数は顕著に低減できたものの、熱伝導率が低くなった。また、冷間圧延実験では表面割れが生じた。比較例4は逆にNiおよびTi含有量が少なすぎたために化合物相の生成量が4体積%未満となり、熱膨張係数の低減効果が不十分であった。従来例1の無酸素銅およびCu−Fe−P系合金はいずれも熱膨張係数が高かった。
添加元素の影響を見るため、種々の元素を添加した合金(発明例7〜13、比較例5、6)を溶製し、供試材を製造し、各特性を調べた。実験方法は実施例1と同様である。また、後述実施例3に示す方法で0.2%耐力および耐熱温度を調べ、添加元素の強度への寄与、耐熱性への寄与を×〜◎の4段階で評価した。◎>○>△の順で寄与が大きく、×は寄与がほとんどないものである。
結果を表2に示す。
Figure 0004568092
表2から判るように、本発明で規定する範囲で添加元素を含有するものは、添加元素に応じた強度または耐熱性改善効果が得られ、かつ、熱膨張係数、熱伝導率ともに所望の値を満たし、冷間圧延加工性にも問題なかった。
これに対し、比較例5はFeの添加量が多すぎたため、熱伝導率が低下し、冷間圧延実験でエッジ割れも生じた。比較例6はZrの添加量が多すぎたため、冷間圧延実験で表面割れが生じた。
製造条件の影響を見るために、インゴット成形法、冷間圧延率、時効熱処理温度、仕上冷間圧延率を変えた実験を行った。
結果を表3に示す。
なお、0.2%耐力、耐熱温度は以下のようにして求めた。
0.2%耐力: 圧延方向に平行方向のJIS 5号引張試験片を作製し、JIS Z2241に準拠した常温での引張試験を行って、応力−歪曲線から0.2%耐力を求めた。この値が350N/mm2以上のものを良好と判定した。
耐熱温度: 銅合金板試料を種々の温度で窒素雰囲気中で0.5時間加熱保持したのち、炉外で放冷し、加熱後の試料についてビッカース硬さを測定した。その値が初期(加熱前)のビッカース硬さの80%以上を維持する最も高い加熱温度を耐熱温度とした。耐熱温度が270℃以上のものを合格とし、300℃以上のものを特に良好と判定した。
Figure 0004568092
表3から判るように、「発明例」のものは、いずれもネットワークが分断した組織形態を呈し、各特性に優れていた。このうち、時効熱処理を450〜600℃で行ったもの(発明例1、14〜17、19)は熱伝導率が特に高く、また、仕上冷間圧延を50%以下の圧延率で行ったもの(発明例1、14〜17、18)は耐熱温度が特に高かった。
これに対し、比較例7は粉末焼結法により製造したため、化合物相が単に分散した形態の組織状態を呈し、熱膨張係数の低減効果が十分に得られなかった。比較例8は冷間圧延率が30%未満であったため、析出駆動力の不足により析出量が不十分となり、熱膨張係数の低減効果が十分に得られなかった。比較例9は時効処理温度が450℃未満と低かったため、固溶元素の拡散速度が不足して析出量が不十分となり、熱膨張係数の低減効果が十分に得られなかった。
放熱板をはんだで接合した半導体モジュールの構造を模式的に例示した断面図。
符号の説明
1 放熱板
2 はんだ層
3 半導体素子基板
4 銅パターン
5 基板
6 導体層
7 半導体素子
8 リード線

Claims (7)

  1. 質量%で、Ni:0.8〜20%、Ti:0.5〜15%、残部Cuおよび不可避的不純物、Ni/Ti比が0.9〜5の組成を有し、Cu、Ni、Tiの2種以上を主成分とする化合物で構成される相を4〜75体積%含み、25〜300℃の平均熱膨張係数が16.5×10-6/K以下、熱伝導率が150W/(m・K)以上である銅合金。
  2. 質量%で、Ni:0.8〜20%、Ti:0.5〜15%、B、C、Mg、Al、Si、P、Zn、Cr、Mn、Fe、Co、Sn、ZrおよびAgの合計含有量:0.5%以下、残部Cuおよび不可避的不純物、Ni/Ti比が0.9〜5の組成を有し、Cu、Ni、Tiの2種以上を主成分とする化合物で構成される相を4〜75体積%含み、25〜300℃の平均熱膨張係数が16.5×10-6/K以下、熱伝導率が150W/(m・K)以上である銅合金。
  3. 質量%で、Ni:0.8〜20%、Ti:0.5〜15%、B、C、Mg、Al、Si、P、Zn、Cr、Mn、Fe、Co、Sn、ZrおよびAgの1種以上:合計0.005〜0.5%、残部Cuおよび不可避的不純物、Ni/Ti比が0.9〜5の組成を有し、Cu、Ni、Tiの2種以上を主成分とする化合物で構成される相を4〜75体積%含み、25〜300℃の平均熱膨張係数が16.5×10-6/K以下、熱伝導率が150W/(m・K)以上である銅合金。
  4. 0.2%耐力が350N/mm2以上である請求項1〜3のいずれかに記載の銅合金。
  5. 「熱間圧延→圧延率30%以上の冷間圧延→450〜600℃での熱処理」を含む工程で製造される請求項1〜4のいずれかに記載の銅合金。
  6. 「熱間圧延→圧延率30%以上の冷間圧延→450〜600℃での熱処理→圧延率50%以下の仕上冷間圧延」を含む工程で製造される請求項1〜4のいずれかに記載の銅合金。
  7. 請求項1〜6のいずれかに記載の銅合金を用いた放熱板。
JP2004332735A 2004-11-17 2004-11-17 Cu−Ni−Ti系銅合金および放熱板 Expired - Fee Related JP4568092B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004332735A JP4568092B2 (ja) 2004-11-17 2004-11-17 Cu−Ni−Ti系銅合金および放熱板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004332735A JP4568092B2 (ja) 2004-11-17 2004-11-17 Cu−Ni−Ti系銅合金および放熱板

Publications (2)

Publication Number Publication Date
JP2006144047A JP2006144047A (ja) 2006-06-08
JP4568092B2 true JP4568092B2 (ja) 2010-10-27

Family

ID=36624091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004332735A Expired - Fee Related JP4568092B2 (ja) 2004-11-17 2004-11-17 Cu−Ni−Ti系銅合金および放熱板

Country Status (1)

Country Link
JP (1) JP4568092B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101895558B1 (ko) * 2008-11-20 2018-09-07 도와 메탈테크 가부시키가이샤 Cu-Ti계 구리 합금판재 및 그 제조법
JP5638887B2 (ja) * 2010-09-10 2014-12-10 古河電気工業株式会社 銅合金材料の製造方法および銅合金部品
CN103155183B (zh) * 2010-10-12 2016-10-05 皇家飞利浦电子股份有限公司 具有减小的外延应力的发光器件
CN103898353A (zh) * 2014-04-02 2014-07-02 太原理工大学 一种高强度高导电性能铜合金及其制备方法
CN104287626B (zh) * 2014-07-29 2017-05-24 宁波美侬咖啡机有限公司 一种咖啡机中的改进型可控硅散热装置
KR101664819B1 (ko) * 2016-01-22 2016-10-11 도와 메탈테크 가부시키가이샤 Cu-Ti계 구리 합금판재 및 그 제조법
CN106736030B (zh) * 2016-12-26 2019-05-17 中南大学 一种焊料在焊接C/SiC复合材料和金属中的应用方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116737A (ja) * 1983-11-29 1985-06-24 Sanpo Shindo Kogyo Kk 銅基合金
JPS6254048A (ja) * 1985-09-02 1987-03-09 Hitachi Metals Ltd リ−ドフレ−ム用銅合金
JPS6299431A (ja) * 1985-10-24 1987-05-08 Mitsubishi Electric Corp 半導体装置用リードフレーム材
JPS62263942A (ja) * 1986-05-09 1987-11-16 Hitachi Metals Ltd リ−ドフレ−ム用銅合金
JPS62278243A (ja) * 1986-05-27 1987-12-03 Dowa Mining Co Ltd リ−ドフレ−ム材用銅合金およびその製造法
JPH02213452A (ja) * 1989-02-15 1990-08-24 Hitachi Metals Ltd 低熱膨張高熱伝導性合金
JPH09143597A (ja) * 1995-11-14 1997-06-03 Hitachi Cable Ltd リードフレーム用銅合金およびその製造法
JPH108166A (ja) * 1996-06-27 1998-01-13 Furukawa Electric Co Ltd:The ヒートシンク用銅合金
JP2002105561A (ja) * 2000-09-28 2002-04-10 Kiyohito Ishida 低熱膨張合金
JP2002317231A (ja) * 2000-03-14 2002-10-31 Nippon Mining & Metals Co Ltd ハードディスクドライブサスペンション用銅合金箔
JP2004232069A (ja) * 2003-01-31 2004-08-19 Dowa Mining Co Ltd 銅基合金およびその銅基合金を使用する放熱板用材料

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116737A (ja) * 1983-11-29 1985-06-24 Sanpo Shindo Kogyo Kk 銅基合金
JPS6254048A (ja) * 1985-09-02 1987-03-09 Hitachi Metals Ltd リ−ドフレ−ム用銅合金
JPS6299431A (ja) * 1985-10-24 1987-05-08 Mitsubishi Electric Corp 半導体装置用リードフレーム材
JPS62263942A (ja) * 1986-05-09 1987-11-16 Hitachi Metals Ltd リ−ドフレ−ム用銅合金
JPS62278243A (ja) * 1986-05-27 1987-12-03 Dowa Mining Co Ltd リ−ドフレ−ム材用銅合金およびその製造法
JPH02213452A (ja) * 1989-02-15 1990-08-24 Hitachi Metals Ltd 低熱膨張高熱伝導性合金
JPH09143597A (ja) * 1995-11-14 1997-06-03 Hitachi Cable Ltd リードフレーム用銅合金およびその製造法
JPH108166A (ja) * 1996-06-27 1998-01-13 Furukawa Electric Co Ltd:The ヒートシンク用銅合金
JP2002317231A (ja) * 2000-03-14 2002-10-31 Nippon Mining & Metals Co Ltd ハードディスクドライブサスペンション用銅合金箔
JP2002105561A (ja) * 2000-09-28 2002-04-10 Kiyohito Ishida 低熱膨張合金
JP2004232069A (ja) * 2003-01-31 2004-08-19 Dowa Mining Co Ltd 銅基合金およびその銅基合金を使用する放熱板用材料

Also Published As

Publication number Publication date
JP2006144047A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
JP4357536B2 (ja) 強度と成形性に優れる電気電子部品用銅合金板
KR101127000B1 (ko) 전자 재료용 구리 합금 및 그 제조 방법
JP5050753B2 (ja) めっき性に優れた電気・電子部品用銅合金の製造方法
JP6151813B1 (ja) ベーパチャンバーの製造方法
JP2008024999A (ja) 耐力および曲げ加工性に優れたCu−Ni−Si系銅合金板材
KR101979532B1 (ko) 방열 부품용 구리 합금판 및 방열 부품
WO2016158390A1 (ja) 放熱部品用銅合金板及び放熱部品
WO2016152648A1 (ja) 放熱部品用銅合金板及び放熱部品
JP5135914B2 (ja) 電気・電子部品用高強度銅合金の製造方法
TWI605139B (zh) 散熱零件用銅合金板及散熱零件
TW201827613A (zh) 放熱元件用銅合金板、放熱元件及放熱元件的製造方法
JP4568092B2 (ja) Cu−Ni−Ti系銅合金および放熱板
JP6446007B2 (ja) 放熱部品用銅合金板
JP4043118B2 (ja) 耐熱性に優れる電気・電子部品用高強度・高導電性Cu−Fe系合金板
JPH11264040A (ja) 銅合金箔
JP4937628B2 (ja) 熱間加工性に優れた銅合金
JP3459520B2 (ja) リードフレーム用銅合金
JP2001279347A (ja) 曲げ加工性および耐熱性に優れた高強度銅合金およびその製造方法
JP4175920B2 (ja) 高力銅合金
JP4750601B2 (ja) 熱間加工性に優れた銅合金及びその製造方法
JP7451964B2 (ja) Cu合金板およびその製造方法
WO2017110759A1 (ja) 放熱部品用銅合金板
JP4571471B2 (ja) 銅合金およびその製造法ならびに放熱板
JPS6365748B2 (ja)
JP2733117B2 (ja) 電子部品用銅合金およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100806

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees