JP4571471B2 - 銅合金およびその製造法ならびに放熱板 - Google Patents

銅合金およびその製造法ならびに放熱板 Download PDF

Info

Publication number
JP4571471B2
JP4571471B2 JP2004289234A JP2004289234A JP4571471B2 JP 4571471 B2 JP4571471 B2 JP 4571471B2 JP 2004289234 A JP2004289234 A JP 2004289234A JP 2004289234 A JP2004289234 A JP 2004289234A JP 4571471 B2 JP4571471 B2 JP 4571471B2
Authority
JP
Japan
Prior art keywords
copper alloy
less
mass
heat sink
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004289234A
Other languages
English (en)
Other versions
JP2006104495A (ja
Inventor
康雄 猪鼻
久寿 荒木
秀樹 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Holdings Co Ltd
Original Assignee
Dowa Holdings Co Ltd
Dowa Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Holdings Co Ltd, Dowa Mining Co Ltd filed Critical Dowa Holdings Co Ltd
Priority to JP2004289234A priority Critical patent/JP4571471B2/ja
Publication of JP2006104495A publication Critical patent/JP2006104495A/ja
Application granted granted Critical
Publication of JP4571471B2 publication Critical patent/JP4571471B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、Cu−Ni−B系銅合金およびその製造法、ならびに半導体素子を搭載する基板に接合される放熱板であって、上記Cu−Ni−B系銅合金を用いた放熱板に関するものである。
半導体素子から発生する熱を効率よく放散させるための手段として、半導体素子を搭載する基板(以下「半導体素子基板」という)に熱伝導性の良い材料からなる「放熱板」を接合する手段が広く採用されている。
図1に、半導体素子基板に放熱板を接合した半導体モジュールの構成例を模式的に示す。アルミナや窒化アルミニウムなどのセラミックスからなる基板5の表面には銅パターン4が形成されており、その反対側の面には銅板などからなる導体層6が形成されている。基板5と銅パターン4および導体層6が一体となって半導体素子基板3を構成している。半導体素子基板3の銅パターン4が形成された面には、例えばはんだ層2を介して半導体素子7が搭載されている。銅パターン4と半導体素子7の間には必要に応じてAlなどの導電材料からなるリード線8が取り付けられ、回路を構成する。一方、半導体素子基板3の導体層6が形成された面には、はんだ層2を介して放熱板1が取り付けられている。
基板5は、半導体素子と同程度の小さい熱膨張係数を必要とすることから、一般的にはセラミックスで作られる。これに対し、放熱板1は直接半導体素子と接合されるものではないため半導体素子と同等の小さい熱膨張係数までは要求されず、むしろ熱伝導性のほうが優先されてきた。このため、従来、放熱板には熱伝導性の良好な銅板が主として使用されてきた。
放熱板は半導体モジュールの補強材としての役割も有している。また、ヒートシンクに取り付けて使用される場合も多い。このため、放熱板は、半導体モジュールの組立過程や電気・電子機器としての使用中にできるだけ変形しないことが望まれる。変形しない「強さ」の指標としては0.2%耐力が採用できる。銅板は圧延後の状態で300N/mm2前後の0.2%耐力を示すものの、はんだ接合時の昇温で軟化して0.2%耐力が低下しやすい。このため銅板からなる放熱板には、半導体素子基板との熱膨張差に起因して「反り」が生じやすい。通常、この反り対策として、放熱板部品には予めプレスによりいわゆる「逆反り」を形成しておき、はんだ接合時に発生する反りができるだけ相殺されるようにしておく処置が採られる。しかし、この対策によっても、半導体素子の種類や配置などによって軽減できる反り量が変わってくるなど、いわゆる相性の問題もあり、安定的に反りを解消するための万全の対策とはなっていない。
そこで、本出願人は、0.2%耐力の向上およびその耐熱性(はんだ接合時の昇温で軟化しない抵抗力)を改善した合金として、Cu−Fe−P系、Cu−Co−P系、Cu−Fe−Co−P系、Cu−Fe−Ni−P系の銅合金を開発し、特許文献1に開示した。
特開2003−68949号公報 特開平11−307701号公報 特開平10−8166号公報
特許文献1の銅合金を用いた放熱板では、はんだ接合直後の反りが軽減されるとともに、その後の経時過程で優れた形状回復効果が得られる。つまり、はんだ接合で一旦生じた反りは、常温放置によって自然に回復し、最終的にかなり高い平坦度が得られるのである。
この形状回復は、凝固後のはんだ層に生じる常温クリープ現象に負うところが大きい。すなわち、はんだが凝固し常温まで降温する過程で、半導体素子基板と放熱板との熱膨張差に起因してはんだ層には応力が負荷される。放熱板が銅板の場合は、はんだ接合時の加熱により放熱板が軟化し、降温過程で生じるはんだ層と放熱板の間の拘束力は緩和されてしまう。このため、はんだ層の常温クリープはあまり進行せず、結果的に反りの回復も少ない。これに対し特許文献1の合金の場合は、はんだ接合時の加熱でほとんど軟化せず、常温までの降温したときには、はんだ層に大きな応力が負荷された状態となる。このため、はんだ層の常温クリープが進行し、放熱板の「反り形状」は大幅に回復する。
一方、はんだ素材に目を向けると、近年、環境問題から、Pbを含有しない「Pbフリーはんだ」の使用ニーズが高まっている。Pbフリーはんだとしては、Sn−Cu系、Sn−Ag系、Sn−Ag−Cu系などが知られている。ところが、これらのPbフリーはんだを使用すると、特許文献1の合金でも放熱板の反りを十分に回復させることが難しいという問題が生じた。その主たる原因は、Pbフリーはんだの場合、常温クリープによるはんだ層の変形が起こりにくいことにある。
このため、Pbフリーはんだを用いた接合に対応するには、反りの回復量が小さくなる分、初期の逆反り量を大きくする必要がある。この場合、反りの絶対量が大きくなるため、はんだ付け後のはんだ層の平坦性が得られなかったり、はんだ付け作業が困難になったりすることがあった。
また自動車に使用される電子機器(特にエンジンルーム内に設置されるもの)などでは、頻繁に昇温・降温が繰り返され、使用時の温度も高くなりやすい。このため、昇温・降温時の放熱板と基板の熱膨張差により、はんだ層と基板の間に応力がかかり、はんだ層または基板にクラックが入る可能性がある。したがって、放熱板は使用中の温度変化で変形しにくいことが重要となる。特許文献1の合金はこの点についても更なる改善が望まれる。
本発明は、Pbフリーはんだを使用した場合でも放熱板の反りを軽減する効果が高く、また放熱板として使用されるときに温度変化による変形を低減する効果の高い銅合金を開発し提供しようというものである。
発明者らは種々検討の結果、特許文献1の合金よりも熱膨張係数を低減した合金を放熱板に使用すると、常温クリープを起こしにくいPbフリーはんだを使用した場合でも放熱板の反りを軽減できることを見出した。またこの場合、放熱板として使用される際の温度変化による変形も同時に軽減されることが判った。熱膨張係数の低い合金や複合材料は種々知られている。例えば特許文献2には圧粉体の成型、溶浸により製造されるCu−Mo複合基板が示されており、熱膨張係数は7〜8.5×10-6/Kと極めて低い。しかしこれは非常にコストが高く半導体モジュールの放熱板には適さない。特許文献3にはCu−Cr系合金が示され、半導体素子と同程度の熱膨張係数11.5〜12.8×10-6/Kを呈する。しかしこれは製造性が悪く、多量のCrを含有するためはんだ付け性も良好でない。これらは非常に熱膨張係数の低い材料であるが、半導体モジュールの放熱板においてPbフリーはんだ使用時の反りを軽減するには、そのような低熱膨張特性にしなくても効果は得られ、具体的には概ね16.6×10-6/K以下の熱膨張係数を有していればよいことが判った。ただし、熱伝導性が良好で、且つはんだ接合の昇温時における耐熱性(軟化に対する抵抗力)も良好な合金であることが必要である。
発明者らは詳細な研究の結果、そのような合金としてCu−Ni−B系の銅合金を開発するに至った。
すなわち本発明では、質量%で、Ni:3〜15%、B:3%以下、残部Cuと不可避的不純物からなり、かつNi/B≦7の組成をもち、Cuマトリックス中のNi濃度が2.5質量%以下であり、熱伝導率(W/m・K)とNi含有量(質量%)が下記式(1)を満たし、25〜300℃の平均熱膨張係数が16.6×10 -6 /K以下である銅合金を提供する。
なかでも、Ni−B系第二相とB単体析出物の平均粒子径が25μm以下であるもの、0.2%耐力が270N/mm2以上であるもの、「冷間圧延→熱処理→5〜40%の仕上冷間圧延」の工程で得られる組織を有するものが、それぞれ好ましい対象となる。
熱伝導率≧−13.5Ni+357 ……(1)
また、これらの銅合金の表面にNiめっき層を有する銅合金材料が提供される。
「Ni/B≦7」のNi、Bの箇所、および式(1)のNiの箇所には、それぞれ質量%で表された当該元素含有量が代入される。「Cuマトリックス中のNi濃度」は、第二相等を除いたCuマトリックス部分だけを対象とした場合の当該部分のNi濃度(質量%)である。Cuマトリックス中のNi濃度は、例えばEPMAなどで第二相を含まないCuマトリックス部分のみにビームを絞って得られる元素分析値によって知ることができる。
このような銅合金の製造法として、上記の化学組成を有し、10%以上好ましくは30%以上の冷間圧延が施された冷間圧延材に、400〜900℃好ましくは500〜750℃の温度範囲で時効析出を伴う焼鈍を施してCuマトリックス中のNi濃度を2.5質量%以下好ましくは2.0質量%とし、次いで5〜40%の仕上圧延を行う、導電性を改善したCu−Ni−B系銅合金の製造法が提供される。
また本発明では、このような銅合金を素材とし、半導体素子基板にはんだを用いて接合された、放熱板を提供する。上記「はんだ」としては「Pbフリーはんだ」、特に、Sn−Ag系、Sn−Cu系、純Snを初めとするはんだが好適な対象となる。この放熱板は、パワー半導体モジュールの部材とすることができる。
本発明のCu−Ni−B系の銅合金によれば、それを用いた半導体モジュール放熱板において、Pbフリーはんだで接合する際の変形が大幅に軽減され、また、その放熱板を電子機器に実装して使用する際には温度変化による放熱板の変形が抑制される。更に、この銅合金は圧粉体の成型、溶浸や真空中での溶解といった特殊な工程を必要とせず、溶解・鋳造、熱間圧延といった製造工程で製造でき、それを用いた放熱板の成形はプレス加工で行うことができるため、本発明の銅合金および放熱板は比較的安価に大量生産が可能である。したがって本発明は、半導体モジュールにおけるPbフリーはんだ化の推進を促して環境問題の改善に寄与するとともに、半導体モジュールの設計自由度の拡大や使用環境の拡大をもたらすものである。
本発明では、Cu−Ni−B系の合金組成を採用する。前述のように、放熱板をPbフリーはんだで半導体素子基板に接合する際、および、そのようにして構成された半導体モジュールを自動車のエンジンルームなどの高温環境で使用する際、放熱板の変形を効果的に抑制するには、25〜300℃の平均熱膨張係数が概ね16.6×10-6/K以下の素材で放熱板を構成することが極めて有効である。加えて、半導体モジュールの放熱板用途では25℃の熱伝導率が260W/m・K以上であることが要求される。また、Pbフリーはんだを用いたはんだ接合時の昇温で軟化しないためには270℃以上の耐熱温度が必要である。特に300℃以上の耐熱温度を有すると種々のPbフリーはんだに幅広く対応する上で有利となる。さらに、放熱板として十分な強度を発揮するには常温での0.2%耐力が270N/mm2であることが望まれ、できれば300N/mm2以上、あるいは更に330N/mm2以上であることが好ましい。
Cu−Ni−B系合金を用いると16.6×10-6/K以下の熱膨張係数を得ることが可能であり、組成および組織のコントロールによって、260W/m・K以上の熱伝導率と、270℃以上あるいは300℃以上の耐熱温度、更に270N/mm2以上あるいは330N/mm2以上の0.2%耐力が実現できる。
Niは、Bと結合してNiとBの化合物を主体とする第二相(以下「Ni−B系の第二相」という)を形成し、これが耐熱性の向上、および熱伝導性の向上をもたらす。また、Ni量の増加に伴い熱膨張係数は小さくなる傾向を示す。Niのこれらの作用を十分に引き出すには3質量%以上のNi含有が必要である。4質量%以上とすることが好ましい。一方、Ni量が増加すると熱伝導率および冷間加工性が低下する傾向を示す。このためNi含有量の上限は15質量%とする。通常は概ね10質量%以下のNi含有量範囲で放熱板として良好な特性が確保できる。Ni含有量の特に好ましい範囲は4〜10質量%、更に好ましい範囲は4.5〜8質量%である。
Bは、Ni−B系第二相の形成に必要である他、B単体として析出し熱膨張係数を低減する作用も有する。これらのBの作用は概ね0.4質量%以上のB含有で発揮されるが、本発明では所定の材料特性を得るためにNi/B比の制御が重要であり、後述のNi/B≦7の限定により下限が制限される。この下限を下回るB含有量だと、熱処理によりNi−B系の第二相を析出させることが難しくなり、所定の熱伝導率が得られない。B含有量が多すぎると上記作用は飽和するとともに、Bは高価なため全体の材料のコストアップ要因となり、また冷間加工性の低下を招く。このためB含有量は3質量%以下の範囲とする。B含有量の特に好ましい範囲は0.5〜2.0質量%、更に好ましい範囲は0.75〜1.8質量%である。
また、本発明では合金中のNi/B含有量比を7以下にする。この値が7を超えると、熱膨張係数の増大や熱伝導率の急激な低下を招きやすい。Ni/B比の特に好ましい範囲は2.5〜7であり、更に好ましい範囲は3〜6.5である。
Ni、B、Cu以外には、本発明の目的を損なわない限り種々の元素を含有しても構わない。例えば、耐熱性や0.2%耐力を向上させる作用を有するSn、はんだとの密着性を向上させる作用のあるZnなどを添加することができる。ただし、Ni、B、Cuを除く他の元素(不純物を含む)の合計含有量は3質量%以下とする。1質量%以下とすることが好ましい。また、質量%で、Ni:3〜15%、B:3%以下、残部Cuおよび不可避的不純物からなる組成を採用することができる。
金属組織としては、熱伝導性を向上させるため、およびめっき密着性を向上させるために、Cuマトリックス中のNi濃度が2.5質量%以下に調整されていることが好ましい。2.0質量%以下であることが一層好ましい。マトリックス中に多量に固溶したNiは、熱伝導性を低下させるだけでなく、めっき時の前処理性を低下させ、めっき性、特にNiめっき性を低下させる。Cuマトリックス中のNi濃度の低減は、後述のように時効析出を十分に起こさせることによって実現可能となる。
また第二相は、平均粒子径25μm以下であることが望ましい。第二相が粗大化しているものでは、途中の冷間圧延工程でエッジ割れが生じやすく、単に歩留りが低下するだけでなく、銅合金製品の品質劣化を招く恐れがある。また、第二相の平均粒子径が25μmを超えると機械的性質や耐熱性が低下しやすく、耐熱温度270℃以上および0.2%耐力270N/mm2以上を安定して実現する上で不利となる。第二相の平均粒径を5μm以下とすることが一層好ましい。
本発明合金の理想的な金属組織は、例えば後述する「熱間圧延→冷間圧延→時効析出を伴う熱処理→5〜40%の仕上冷間圧延」の工程で得ることができる。つまり、このような工程を経て得られる、マトリックス中に第二相の分散した冷間加工組織によって、熱膨張係数、熱伝導率、耐熱温度、0.2%耐力を一挙に上記所望の値に改善することが可能になる。
また、Ni含有量を低減するほど熱伝導率は高くなる傾向があるため、Ni、B含有量によって熱伝導率をコントロールすることができる。ただし、同じNi含有量レベルであっても、上述のように金属組織を適正化したものと、そうでないものとでは、熱伝導率に差が生じてくる。金属組織を適正化したものでは、Ni含有量に応じて、同一Ni含有量であっても下記式(1)に示すような高レベルの熱伝導率を呈するものとなり、放熱板用途において一層好適に使用できる。
熱伝導率≧−13.5Ni+357 ……(1)
ここで、熱伝導率の単位はW/m・K、Ni含有量は質量%である。
このような銅合金は、その優れた熱伝導率、低熱膨張係数、導電率、0.2%耐力、耐熱性等を生かし、接合する基板やチップが小型で、反り付けを行わないタイプの放熱板やリードフレームといった用途でも有効に利用することができる。
本発明の銅合金は、例えば以下のようにして製造することができる。
まず、溶製に際し、B原料としては、単体のBは高価であるため、Ni−B母合金を使用することが望ましい。ただし、Ni−B母合金は融点がCuよりも高く、溶湯温度が低い場合にはBが浮上して歩留りが悪くなる。一般的な大気雰囲気での溶解では1150℃以上、好ましくは1200〜1280℃程度に昇温してからNi−B母合金を添加するとよい。鋳造は造塊法で行うこともできるが、実操業では一般的な銅合金用の連続鋳造機を用いて行うことが望ましい。横型連鋳機、縦型連鋳機のどちらも使用可能である。ただし、固相線温度から400℃までの冷却を10分以内に行うことが好ましい。さらに望ましくは5分以内が好ましい。冷却速度が遅いと鋳片中の第二相が粗大化してしまい、後工程の冷間圧延時にエッジ割れを生じやすい。また、上記所望の特性を得る上でも不利となる。
得られた鋳片は熱間圧延によって板厚を減じる。熱間圧延時の加熱温度は900℃以下とすることが望ましく、875℃以下が一層好ましい。
得られた熱延板は必要に応じて面削に供し、次いで「冷間圧延→熱処理」の工程を1回以上行う。この「冷間圧延→熱処理」の工程のうち、少なくとも1回は冷間圧延にて10%以上の冷間圧延率を確保する必要がある。例えば30〜95%の冷間圧延率とすることが好ましい。この冷間圧延と熱処理を組み合わせることによって析出を効率的に進めることができる。すなわち、Ni−Bの第二相やB単体の析出が促進され、Cuマトリックス中のNi濃度低減による熱伝導性やめっき性の向上、およびB単体の析出による熱膨張係数の低減が実現されるのである。
その冷間圧延後に行う熱処理(仕上冷間圧延前の熱処理)は、400〜900℃、好ましくは500〜750℃の温度で行う。この熱処理において、再結晶化とともに、時効析出を促進させることが重要である。この熱処理によって時効析出を進行させることでCuマトリックス中のNi濃度を2.5質量%以下、あるいは更に2.0質量%以下にコントロールする。これが前述のように、熱伝導率の向上に有効に機能するのである。Cuマトリックス中のNi濃度のコントロールは、Ni含有量に応じて熱処理温度と時間の組み合わせを適正化することによって実現できる。実際は種々のNi含有量の合金について予め適正条件範囲を求めておき、操業時にそのデータに基づいて熱処理温度・時間を設定すればよい。その熱処理時間は、Ni含有量レベルや加熱温度によって多少変動するが、概ね0.2〜100時間、好ましくは1〜20時間の範囲で設定すればよい。
上記の熱処理(再結晶−時効熱処理)については、上記の条件で実施すれば所望の特性が得られるが、熱伝導率の向上を重視する場合や、ごく微細な第二相を析出させて更なる耐熱性の向上を意図する場合は、600〜800℃程度の高温で時効熱処理を行った後に、400〜500℃の低温で時効を行う「二段時効」を採用してもよい。
上記の圧延−熱処理の繰り返しについては、最終的な板厚に応じて圧延−熱処理を複数回行うことが可能である。
次いで、仕上冷間圧延を行う。これにより、耐熱性を維持したまま、0.2%耐力を顕著に改善することができる。仕上冷間圧延率は少なくとも5%以上を確保する必要がある。ただし、仕上圧延率をあまり高くしすぎると耐熱温度が低下する。発明者らの検討によれば、仕上圧延は概ね40%以下の圧延率範囲で行うのが効果的である。8〜30%程度とすることが一層好ましい。
その後、必要に応じて概ね300℃以下の範囲で低温焼鈍を行うことができる。例えば200〜300℃で5〜300分程度保持すればよい。この低温焼鈍によって、圧延による残留応力が解放され、放熱板のはんだ付け時の反り変化量を小さく抑えることが可能になる。
このようにして、例えば板厚0.5〜5mm程度に仕上げられた本発明の銅合金は、プレス工程で半導体モジュールの放熱板に成形加工される。このとき、前述の「逆反り」を付与することが望ましい。また、プレス後に、必要に応じてNiめっきを施す。Niめっきは、耐食性、はんだ付け性、はんだ耐候性等を改善する上で有効である。次いで、これをPbフリーはんだにより半導体素子基板に接合すれば、従来の銅または銅合金を用いた放熱板と比べ、はんだ接合後の反りを低減することができる。また、その半導体モジュールは、電子機器に実装されて使用された際、繰り返しの温度変化による変形が従来より軽減され、信頼性向上につながる。特に、半導体素子の発熱量が多いパワー半導体モジュールは、本発明の銅合金を用いた放熱板の好適な適用対象となる。
表1に示す種々の組成のCu−Ni−B系銅合金と、一部、Cu−Cr系銅合金およびCu−Fe−P系銅合金を溶製した。表中に記載した以外の元素は不可避的不純物である。原料には、Cu−Ni−B系合金の場合、Ni−18B母合金と、Cu−2B母合金、および無酸素銅スクラップを用いた。以下の工程Aにより、板厚3mmの板材に仕上げた。
〔工程A〕
(a)溶解・鋳造: 高周波誘導炉を使用、大気雰囲気下、1220℃で金型に鋳造。ただしCu−Cr系合金は1350℃で鋳造。固相線温度から400℃までの冷却時間は5分以内。鋳塊寸法は35t×50w×200L(mm)。
(b)熱間圧延: 抽出温度875℃、板厚35mmから9mmまで圧延。
(c)面削: 表面の酸化スケールなどを除去、板厚約8.8mm。
(d)冷間圧延: 板厚3.4mmまで圧延、冷間圧延率約61%。
(e)焼鈍: 窒素雰囲気、700℃×4時間保持、炉冷(300℃までの冷却は約1時間)。ただし、Cu−Fe−P系合金は550℃×1時間保持。
(f)酸洗
(g)仕上冷間圧延: 板厚3.0mmまで圧延、仕上冷間圧延率12%。
得られた板厚3.0mmの板材を用いて、25℃の熱伝導率、25〜300℃の平均熱膨張係数を測定した。また、鋳造性、冷間加工性、はんだ付け性および第二相の平均粒径を調べた。ただし、はんだ付け性の試験には板厚3.0mmの板材をさらに0.9mmまで冷間圧延したものを使用した。試験材 試験方法・評価基準は以下のとおりである。
熱伝導率: レーザーフラシュ法により25℃の熱伝導率を測定し、260W/m・K以上を良好と判定した。
熱膨張係数: 熱膨張係数測定装置(リガクTMA8310)により、昇温速度5℃/minでの昇温過程における25〜300℃の平均熱膨張係数を求めた。その値が16.6×10-6/K以下を良好と判定した。
鋳造性: 鋳塊を、湯底から10mm、20mm、30mmの位置で3箇所切断し、研磨した切断面の目視観察によりブローホールが認められなかったものを○(良好)、認められたものを×(不良)と判定した。
冷間加工性: 前記工程Aの(c)で得られた面削済み熱延板の一部を用いて、圧延率50%の冷間圧延実験を行い、得られた冷延板のエッジに割れが認められないか、割れ長さが5mm未満と軽微で工程上問題ないと判断されるものを○(良好)、長さ5mm以上のエッジ割れが生じたものを×(不良)と判定した。
はんだ付け性: 板厚3.0mmの試験材を更に冷間圧延して板厚0.9mmとし、厚さ0.9mm×幅16mm×長さ60mmの試験片を採取した。この試験片について、アセトンによる脱脂、酸洗を行った後、はんだ付け試験に供した。はんだ付け試験はJIS C0053に準拠し、フラックスにはロジン系弱活性フラックス(アルファメタルズ社製 RM5004)を使用し、260℃に保持したはんだ槽中(Sn−3.5Ag−0.8Cuはんだ合金)に浸漬した。浸漬に際しては、試験片をロードセルを介して吊り下げ、浸漬中にロードセルにかかる荷重を記録した。浸漬深さは8mm、浸漬速度は25mm/秒、保持時間は10秒とした。浸漬開始後、試験片の浮力によって荷重は減少していくが、時間経過とともに濡れが進むと荷重は増加に転じる。浸漬開始から、荷重が浸漬開始時の荷重に等しくなった時点までの経過時間をゼロクロスタイムという。はんだ付け性は、ゼロクロスタイムで判断し、ゼロクロスタイムが5秒以下のものを○(良好)、5秒を超えるものを×(不良)と判定した。
第二相の平均粒子径: 試料を樹脂に埋め、圧延方向と板厚方向に平行な断面について、400倍の光学顕微鏡写真を撮影し、各第二相について圧延方向の最大長さa、および板厚方向の最大長さbを測定し、(3/4)×a×bによって求まる値を第二相粒径とし、平均を求めた。ここで、第二相にはNi−B系第二相とB単体析出物が含まれる。第二相の平均粒子径が25μm以下のものを○(良好)、25μmを超えるものを×(不良)と判定した。
結果を表1に示す。
Figure 0004571471
表1から判るように、発明対象合金は熱伝導率260W/m・K以上、熱膨張係数16.6×10-6/K以下をクリアし、鋳造性、冷間加工性、はんだ付け性および第二相の平均粒径も良好であった。
これに対し、比較合金No.6、7はNi/B比が7を超えて高いものであり、熱伝導率が低く、熱膨張係数が高かった。No.8はNi含有量が低すぎたため、熱膨張係数が高くなった。No.9はNiおよびBの含有量が高すぎ第二相の平均粒径が大きかったため、熱伝導率が悪く、冷間加工性にも劣った。No.10は多量のCrを含有するので鋳造性およびはんだ付け性が悪かった。No.11は特許文献1に開示されるCu−Fe−P系合金であり、熱膨張係数が高かった。
表1に示した発明対象合金と一部の比較合金について、前記工程Aの(b)以降を一部変更した製造法で板厚3.0mmの銅合金板を作製した。新たに採用した工程は以下のとおりである。なお、各工程とも下記に表示した以外の部分は工程Aと共通条件である。
〔工程B〕
工程Aの(d)で板厚3.7mmまで冷間圧延、冷間圧延率約56%。(g)で板厚3.0mmまで冷間圧延、仕上冷間圧延率19%。
〔工程C〕
工程Aの(b)で板厚3.5mmまで熱間圧延。(d)を省略。
〔工程D〕
工程Aの(d)で板厚3.0mmまで冷間圧延。(e)以降を省略。
〔工程E〕
工程Aの(d)で板厚6.0mmまで冷間圧延、冷間圧延率約32%。(g)で板厚3.0mmまで冷間圧延、仕上冷間圧延率50%。
〔工程F〕
工程Aの(d)で板厚3.1mmまで冷間圧延、冷間圧延率約64%。(g)で板厚3.0mmまで冷間圧延、仕上冷間圧延率3%。
得られた板厚3.0mmの銅合金板について、Cuマトリックス中のNi濃度、熱伝導率、熱膨張係数、常温での0.2%耐力、耐熱温度を求めた。試験・評価方法は以下のとおりである。なお、熱伝導率、熱膨張係数の試験・評価方法については実施例1と共通である。
Cuマトリックス中のNi濃度: EPMA(日本電子製の波長分散型EPMA JXA−8200)を用い、3000倍の倍率で試料のCuマトリックスの部分に選択的に電子ビームを照射し、第二相からの情報を拾わないように配慮してZAF法にて定量分析を行った。分析に際しては、加速電圧20kV、照射電流3.0×10-8Aとした。このNi濃度(質量%)が2.5%以下のものを良好と判定した。
常温での0.2%耐力: 圧延方向に平行方向のJIS 5号引張試験片を作製し、JIS Z2241に準拠した引張試験を行って、応力−歪曲線から0.2%耐力を求めた。この値が270N/mm2以上のものを良好と判定した。
耐熱温度: 銅合金板試料を種々の温度で窒素雰囲気中で0.5時間加熱保持したのち、炉外で放冷し、加熱後の試料についてビッカース硬さを測定した。その値が初期(加熱前)のビッカース硬さの80%以上を維持する最も高い加熱温度を耐熱温度とした。耐熱温度が270℃以上のものを良好と判定した。
結果を表2に示す。表2中、工程Aのものは実施例1で得られた銅合金板についての結果を表示してある。なお、前述した方法で組織観察を行ったところ、いずれの銅合金板も第二相の平均粒子径は25μm以下であった。
Figure 0004571471
表2から判るように、工程AまたはBによって製造された本発明例のものは、Cuマトリックス中のNi濃度が2質量%以下に低減され、熱伝導率、熱膨張係数、0.2%耐力、耐熱温度とも良好な結果が得られた。
これに対し、比較例No.7−1はNi/B比が10と高かったものであり、工程Aで製造してもCuマトリックス中のNi濃度が2.5質量%以下にならず、実施例1で示したように熱伝導率および熱膨張係数に劣った。No.3−3および4−2は中間での冷間圧延を省略したため、Cuマトリックス中のNi濃度が2.5質量%以下にならず、熱伝導率が低かった。No.2−2は仕上冷間圧延率が低すぎたため、0.2%耐力が低かった。No.3−4は中間工程での圧延−焼鈍を省略したためマトリックス中のNi濃度が高くなり、熱伝導率が低くなっている。また、冷間圧延率が高すぎたため耐熱温度が低く、大きなエッジ割れが発生した。また、冷延後の焼鈍および仕上冷間圧延を省略したため、Cuマトリックス中のNi濃度が2.5質量%以下にならず、熱伝導率が低く、かつ耐熱温度も低かった。No.3−5は仕上冷間圧延率が高すぎたため、耐熱温度が低下した。
表1の発明対象合金と、表1、表2の一部の比較合金について、以下のようにして、めっき密着性試験を行った。
実施例1のはんだ付け試験と同様に、板厚0.9mmまで冷間圧延した板材から厚さ0.9mm×幅16mm×長さ70mmの試験片を採取し、長手方向の一方の端部付近に電線(リード線)を取り付け、その電線を取り付けた側の端部10mmをマスキングし、試験材とした。この試験材に前処理として2A×30秒の電解脱脂を施し、純水で洗浄し、次いで10%硫酸を用いて10秒の酸洗を行い、純水で洗浄した。その後、2A×120秒の通電によりNiめっきを行った。めっき浴はスルファミン酸Ni浴を用い、純Ni板を試験材の表面に対向するように設置して行った。試験材はマスキングしていない部分全体がめっき浴中に浸漬するようにした。
めっき後の試験片を大気中300℃×5分の加熱処理に供した後、試験材の底辺側(マスキングした方と反対側)の端部から10mmの位置について切断・樹脂埋めを行い、断面観察(光学顕微鏡300倍)を行った。その結果、母材とめっき層との間に空隙が観察されないものを○(良好)、観察されるものを×(不良)として、めっき密着性を評価した。
結果を表3に示す。なお、表3に示した各材料の板厚3mmまでの製造工程は表1、表2の板材の製造工程と同じである。
Figure 0004571471
表3から判るように、工程AまたはBで製造された本発明例のものは、Cuマトリックス中のNi濃度が2質量%以下に低減され、優れためっき密着性を呈した。
これに対し、Ni濃度が高くかつNi/B比も本発明範囲を外れる比較例7−1や、製造工程が適切でない比較例No.3−3は、マトリックス中のNi濃度が高く、めっき密着性に劣った。これは前処理性の低下によるものと考えられる。また、Crを多量に含む比較例No.10の合金では、断面観察からCr相の析出と考えられる第二相が観察され、その第二相とNiめっき層との界面には全て空隙が認められた。すなわち、めっき密着性が非常に悪いことが確認された。
放熱板をはんだで接合した半導体モジュールの構造を模式的に例示した断面図。
符号の説明
1 放熱板
2 はんだ層
3 半導体素子基板
4 銅パターン
5 基板
6 導体層
7 半導体素子
8 リード線

Claims (10)

  1. 質量%で、Ni:3〜15%、B:3%以下、残部Cuと不可避的不純物からなり、かつNi/B≦7の組成をもち、Cuマトリックス中のNi濃度が2.5質量%以下であり、熱伝導率(W/m・K)とNi含有量(質量%)が下記式(1)を満たし、25〜300℃の平均熱膨張係数が16.6×10 -6 /K以下である銅合金。
    熱伝導率≧−13.5Ni+357 ……(1)
  2. Ni−B系第二相とB単体析出物の平均粒子径が25μm以下である請求項1に記載の銅合金。
  3. 0.2%耐力が270N/mm2以上である請求項1または2に記載の銅合金。
  4. 「冷間圧延→熱処理→5〜40%の仕上冷間圧延」の工程で得られる組織を有する請求項1〜3のいずれかに記載の銅合金。
  5. 表面にNiめっき層を有する請求項1〜のいずれかに記載の銅合金。
  6. 質量%で、Ni:3〜15%、B:3%以下、残部Cuと不可避的不純物からなり、かつNi/B≦7の組成を有し、10%以上の冷間圧延が施された冷間圧延材に、400〜900℃の温度範囲で時効析出を伴う焼鈍を施してCuマトリックス中のNi濃度を2.5質量%以下とし、次いで5〜40%の仕上圧延を行う、導電性を改善したCu−Ni−B系銅合金の製造法。
  7. 質量%で、Ni:3〜15%、B:3%以下、残部Cuと不可避的不純物からなり、かつNi/B≦7の組成を有し、30%以上の冷間圧延が施された冷間圧延材に、500〜750℃の温度範囲で時効析出を伴う焼鈍を施してCuマトリックス中のNi濃度を2.0質量%以下とし、次いで5〜40%の仕上圧延を行う、導電性を改善したCu−Ni−B系銅合金の製造法。
  8. 請求項1〜のいずれかに記載の銅合金を素材とし、半導体素子を搭載した基板にはんだを用いて接合された、放熱板。
  9. 前記はんだがPbフリーはんだである請求項に記載の放熱板。
  10. 前記放熱板がパワー半導体モジュールの部材である請求項またはに記載の放熱板。
JP2004289234A 2004-09-30 2004-09-30 銅合金およびその製造法ならびに放熱板 Expired - Fee Related JP4571471B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004289234A JP4571471B2 (ja) 2004-09-30 2004-09-30 銅合金およびその製造法ならびに放熱板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004289234A JP4571471B2 (ja) 2004-09-30 2004-09-30 銅合金およびその製造法ならびに放熱板

Publications (2)

Publication Number Publication Date
JP2006104495A JP2006104495A (ja) 2006-04-20
JP4571471B2 true JP4571471B2 (ja) 2010-10-27

Family

ID=36374571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004289234A Expired - Fee Related JP4571471B2 (ja) 2004-09-30 2004-09-30 銅合金およびその製造法ならびに放熱板

Country Status (1)

Country Link
JP (1) JP4571471B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5203896B2 (ja) * 2008-11-13 2013-06-05 株式会社東芝 半導体装置およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53117625A (en) * 1977-03-24 1978-10-14 Toshiba Corp Copper alloy products and manufacture thereof
JPS61213334A (ja) * 1985-03-15 1986-09-22 Fukuda Kinzoku Hakufun Kogyo Kk 耐摩耗性含銅合金
JPS6256546A (ja) * 1985-09-06 1987-03-12 Dowa Mining Co Ltd 電気伝導性に優れた耐軟化性銅合金
JPS62127440A (ja) * 1985-11-27 1987-06-09 Dowa Mining Co Ltd 端子・コネクタ−用銅基合金
JPH0559505A (ja) * 1991-08-30 1993-03-09 Kobe Steel Ltd 異方性が少ない高強度銅合金の製造方法
JPH10256443A (ja) * 1997-03-12 1998-09-25 Dowa Mining Co Ltd パワーモジュール用ヒートシンク体
JP2004331993A (ja) * 2003-04-30 2004-11-25 Kiyohito Ishida 銅合金

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53117625A (en) * 1977-03-24 1978-10-14 Toshiba Corp Copper alloy products and manufacture thereof
JPS61213334A (ja) * 1985-03-15 1986-09-22 Fukuda Kinzoku Hakufun Kogyo Kk 耐摩耗性含銅合金
JPS6256546A (ja) * 1985-09-06 1987-03-12 Dowa Mining Co Ltd 電気伝導性に優れた耐軟化性銅合金
JPS62127440A (ja) * 1985-11-27 1987-06-09 Dowa Mining Co Ltd 端子・コネクタ−用銅基合金
JPH0559505A (ja) * 1991-08-30 1993-03-09 Kobe Steel Ltd 異方性が少ない高強度銅合金の製造方法
JPH10256443A (ja) * 1997-03-12 1998-09-25 Dowa Mining Co Ltd パワーモジュール用ヒートシンク体
JP2004331993A (ja) * 2003-04-30 2004-11-25 Kiyohito Ishida 銅合金

Also Published As

Publication number Publication date
JP2006104495A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
KR101158113B1 (ko) 전기 전자 부품용 동 합금판
JP5050753B2 (ja) めっき性に優れた電気・電子部品用銅合金の製造方法
JP4129807B2 (ja) コネクタ用銅合金およびその製造法
KR101979532B1 (ko) 방열 부품용 구리 합금판 및 방열 부품
JP5700834B2 (ja) 酸化膜密着性に優れた高強度銅合金板
KR101979531B1 (ko) 방열 부품용 구리 합금판 및 방열 부품
JP5132467B2 (ja) 導電率および強度に優れる電気・電子部品用銅合金およびSnめっき銅合金材
JP4567906B2 (ja) 電子・電気部品用銅合金板または条およびその製造方法
JP2008127606A (ja) 酸化膜密着性に優れた高強度銅合金板
JP5950499B2 (ja) 電気・電子部品用銅合金及びSnめっき付き銅合金材
KR20190043583A (ko) 방열 부품용 구리 합금판, 방열 부품, 및 방열 부품의 제조 방법
WO2016152648A1 (ja) 放熱部品用銅合金板及び放熱部品
JP2844120B2 (ja) コネクタ用銅基合金の製造法
JP2009007625A (ja) 電気・電子部品用高強度銅合金の製造方法
WO2018062255A1 (ja) 放熱部品用銅合金板、放熱部品、及び放熱部品の製造方法
TWI697652B (zh) 散熱零件用銅合金板、散熱零件,以及散熱零件的製造方法
JP3056394B2 (ja) はんだ密着性、めっき性に優れ、かつ洗浄が容易な銅合金およびその製造方法
JP3049137B2 (ja) 曲げ加工性が優れた高力銅合金及びその製造方法
JP4568092B2 (ja) Cu−Ni−Ti系銅合金および放熱板
JP4043118B2 (ja) 耐熱性に優れる電気・電子部品用高強度・高導電性Cu−Fe系合金板
JP4431741B2 (ja) 銅合金の製造方法
JP4571471B2 (ja) 銅合金およびその製造法ならびに放熱板
JP2002194461A (ja) リードフレーム用銅合金及びその製造方法
JPH11323463A (ja) 電気・電子部品用銅合金
JP2001032028A (ja) 電子部品用銅合金及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100812

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees