JP4562940B2 - 半導体装置用基板 - Google Patents

半導体装置用基板 Download PDF

Info

Publication number
JP4562940B2
JP4562940B2 JP2001105150A JP2001105150A JP4562940B2 JP 4562940 B2 JP4562940 B2 JP 4562940B2 JP 2001105150 A JP2001105150 A JP 2001105150A JP 2001105150 A JP2001105150 A JP 2001105150A JP 4562940 B2 JP4562940 B2 JP 4562940B2
Authority
JP
Japan
Prior art keywords
dicing
semiconductor device
substrate
line
plated lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001105150A
Other languages
English (en)
Other versions
JP2002299517A (ja
Inventor
正則 高橋
均 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2001105150A priority Critical patent/JP4562940B2/ja
Publication of JP2002299517A publication Critical patent/JP2002299517A/ja
Application granted granted Critical
Publication of JP4562940B2 publication Critical patent/JP4562940B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置用基板に係り、特に基板上において樹脂封止された複数の半導体装置を切断して個別の半導体装置を製造するための半導体装置用基板に関する。
【0002】
【従来の技術】
近年、半導体装置の製造工程を簡略化するために、複数の半導体チップを一枚の基板上において樹脂封止してから個別の半導体チップに分離(個片化)する技術が開発されている。従来、一括して樹脂封止した半導体チップを個片化するには、ダイサー(ダイシングソー)により切断する方法が一般的であった。
【0003】
すなわち、複数の半導体チップを一枚の基板上に整列して搭載し、樹脂封止する。これにより、基板と封止樹脂は一体化され、封止樹脂内に半導体チップが封止されて基板により配線された半導体装置が形成される。このようにして一括で樹脂封止して形成された複数の半導体装置は、ダイシングブレード(ダイシングソー)により切断することにより個片化される。
【0004】
半導体チップを搭載する基板としては、ポリイミドフィルム(テープ)等に配線パターンを形成したフレキシブルプリント基板(FPC)が用いられることが多い。配線パターンは、ポリイミドフィルムに銅箔等をラミネートし、エッチングによりパターン化することにより形成される。すなわち、配線パターンを有するFPC上に複数の半導体チップを搭載して一括して樹脂封止し、その後、形成された半導体装置をダイシングブレードにより切断して個片化するものである。なお、ダイサーによる切断の他にレーザ切断装置による切断することもある。
【0005】
図1は複数の半導体チップを整列して搭載するために使用される基板の簡略平面図である。図1に示す複数の整列した四角形4は、FPC基板2に搭載される半導体チップに相当し、縦線6及び横線8は夫々ダイシングラインを示す。
【0006】
図1に示すようにマトリックス状に半導体チップが配列されて一括に樹脂封止されている場合、縦方向のダイシングライン6と横方向のダイシングライン8とが交差する点がある。ダイシングラインは各半導体素子搭載領域の間に位置しており、ダイシングブレードをダイシングラインに沿って移動することにより半導体装置を分離する。ダイシングラインは、ダイシングブレードにより切削されて除去される領域の中央を示す線であり、実際には、封止樹脂及びFPC基板2は、図2に示すようにダイシングブレードの厚みに相当する幅Wを有する領域がダイシングブレードによって切削され除去される。
【0007】
ここで、縦方向のダイシングライン6と横方向のダイシングライン8とが交差する領域に注目する。この交差領域では、まず一方向のダイシングラインに沿ってダイシングブレードが進行してFPC基板2及び封止樹脂が切削され除去された後、これと垂直な方向のダイシングラインに沿ってダイシングブレードが進む。したがって、交差領域では、ダイシングブレードが2回通ることとなる。ダイシングブレードが交差領域を2回目に通過する際は、封止樹脂8と基板2とはすでに切断されて除去されているので、交差領域に近づくにつれ、ダイシングブレードが進む方向における切断される部分の厚さが減少する。
【0008】
切断される部分(領域)は最後までダイシングブレードにより切削されることが理想的であるが、最後の部分は切削に必要な強度が不足し、切削されずにダイシングブレードにより押しのけられて薄いバリとなって残ってしまう。図3は封止樹脂10で封止した半導体チップをダイシングブレードにより切断した状態を示す平面図である。図3において、まず横方向(矢印▲1▼)に切断し、次に縦方向(矢印▲2▼)に切断した場合、上述のようにバリ12−1が発生する。
【0009】
また、FPC基板12の材料であるポリイミドは比較的柔らかい材料であるため、切削性があまりよくなく、図4に示すようにFPC基板2の表面部分が切削されずに残ってしまうためにバリ12−2が発生する。ここで、図4は図3に示す切断後の半導体装置の拡大側面図である。上述のバリ12−1,12−2は、ダイシングブレードの幅と同等の長さからその1.5倍程度の長さになり、切断された半導体装置の角部又は端部に付着したままとなることが多い。
【0010】
【発明が解決しようとする課題】
ここで、FPC基板の配線パターンには金メッキあるいはニッケルメッキ等の電解メッキを施すことが多い。したがって、FPC基板上には電解メッキ用の引出し線が形成される。一般的に、メッキ引出し線はパターン配線により形成されるが、メッキ引出し線をダイシングラインに沿って設けておくことにより、ダイシング時(切断時)にメッキ引出し線を除去することができる。なお、図2及び図5におけるの実線は、ダイシングライン上に配置されたメッキ引出し線を示している。
【0011】
ダイシングラインに沿ってメッキ引出し線が設けられている場合、上述のバリが発生した際にメッキ引出し線の一部がバリに含まれることとなる。すなわち、バリはダイシングブレードの幅以上の長さで形成されるので、ダイシングブレードで削り取られるべきメッキ引出し線の一部はバリに付着したままとなる。メッキ引出し線は配線パターンと同じ材料、例えば銅箔であり、導電性材料である。したがって、導電性材料を含むバリが半導体装置に付着し、切断後の工程において問題を引き起こすおそれがあった。
【0012】
上述のようなバリの発生を防止するために、FPC基板に予め貫通孔を形成しておく方法が提案されている。すなわち、図5に示すようにFPC基板の半導体装置が形成される領域の角部に相当する位置に、予め貫通孔14を形成しておき、バリの発生を防止するものである。図6は貫通孔14を有するFPC基板2を用いた場合の半導体装置を基板側から見た平面図である。貫通孔14に対応する部分は封止樹脂10がFPC基板2の表面まで達している。また、図7は図6に示す半導体装置の拡大側面図である。
【0013】
FPC基板2に貫通孔14があると、図7の矢印で示すように、樹脂封止時に封止樹脂10が貫通孔14からFPC基板2とFPC基板側の金型との間に流れ出し、金型に付着することがある。このような場合、樹脂封止工程において、半導体装置に打痕が生じたり、異物として付着したりするといった問題がある。また、BGAタイプの半導体装置の場合、半田ボールの接合不良を引き起こすこともある。したがって、FPC基板に貫通孔を設けてバリの発生を抑制することは最善の方法ではなかった。
【0014】
本発明は上記の点に鑑みてなされたものであり、ブレード等による切断時に発生するバリに導電性材料が含まれることを防止し得る半導体装置用基板を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【0016】
請求項1記載の発明は、複数の半導体素子を搭載して樹脂封止し個片化するために用いられる半導体装置用基板であって、メッキ処理が施された配線パターンと、樹脂封止した半導体装置を個片化するための複数の直交するダイシングラインに沿って延在するメッキ引出し線とを有し、前記メッキ引出し線は、ダイシングにより除去される領域内で前記ダイシングラインに沿って延在し、前記ダイシングラインの交差領域ではダイシングにより除去される領域外に延在して当該交差領域を迂回するように形成されていることを特徴とするものである。
【0017】
請求項1記載の発明によれば、メッキ引出し線がダイシングラインの交差領域内に延在することはなく、したがって、ダイシングブレード等による切断時にバリが発生しても、バリにメッキ引出し線が含まれることはない。したがって、バリに導電性材料が含まれていることにより生じる問題を回避することができる。
【0018】
請求項2記載の発明は、請求項1記載の半導体装置用基板であって、前記交差領域は個片化に用いられるダイシングブレードの幅を一辺とする正方形の領域として画成されることを特徴とするものである。
【0019】
請求項2記載の発明によれば、直交するダイシングラインの交点に関して、ダイシングブレードの幅に対応した幅の辺を有する領域が交差領域として画成される。ダイシングにより発生するバリはダイシングブレードにより除去される領域から発生するため、交差領域内にメッキ引出し線が延在しなければ、バリにメッキ引出し線が含まれることはない。
【0020】
請求項3記載の発明は、請求項2記載の半導体装置用基板であって、前記メッキ引出し線は、前記交差領域を包囲するように延在する包囲部分と、前記包囲部分からダイシングラインに沿って延在する部分とを有することを特徴とするものである。
【0021】
請求項3記載の発明によれば、包囲部分によってメッキ引出し線がダイシングラインの交差領域を迂回することができる。包囲部分は円形あるいは四角形等の任意の形状とすることができる。
【0022】
請求項4記載の発明は、請求項1乃至3のういちいずれか一項記載の半導体装置用基板であって、前記メッキ引出し線は、前記配線パターンと同じ材料により形成されていることを特徴とするものである。
【0023】
請求項4記載の発明によれば、基板に配線パターンを形成する工程においてメッキ引出し線を同時に形成することができるため、製造工程を簡略化することができる。
【0026】
図8は本発明の一実施の形態によるFPC基板の平面図である。図9は図8中のA部拡大図である。図9(a)は交差領域におけるメッキ引出し線のパターンの一例を示し、図9(b)はメッキ引出し線のパターンの他の例を示す。
【0027】
図8に示すFPC基板20はBGAタイプの半導体装置に用いられる基板であり、ポリイミド等の樹脂テープに銅箔を貼りつけてパターン化したものである。FPC基板20には、半導体チップを搭載する領域(搭載領域)22がマトリックス状に整列して設けられている。各搭載領域22の間にはダイシングにより除去される領域(ダイシング領域:図9中24で示す)が設けられる。図8ではダイシング領域は明確に示されていないが、図9では点線により囲まれた部分として示される。なお、各搭載領域22には配線パターンが設けられているが、図面の簡単化のために図示は省略している。
【0028】
上述のダイシング領域24にはメッキ引出し線26が設けられ、ダイシング領域24内を長手方向に延在している。ダイシングライン(ダイシング領域)は縦方向に延在するものと横方向に延在するものがあり、図8のA部のように互いに交差する点が存在する。図9はA部拡大図であり、ダイシング領域が交差した領域(交差領域:図9中28で示す)付近を拡大して示している。
【0029】
従来の基板では、縦方向に延在するメッキ引出し線と横方向に延在するメッキ引き線とは、交差領域28内において交差していた。しかし、本実施の形態においては、メッキ引出し線26は、交差領域28を迂回して互いに接続されている。すなわち、ダイシング領域に延在するメッキ引出し線26は、交差領域28の手前で2本に分かれ、交差領域28内に延在しないように交差領域を迂回して直交するダイシング領域内に延在するメッキ引出し線26に接続されている。
【0030】
図9(a)に示す例では、メッキ引出し線26は交差領域28の手前で90度の角度をなす2本の線に分岐し、この2本の線の各々が直交するメッキ引出し線に接続されている。したがって、正方形にパターン化されたメッキ引出し線26が交差領域28を包囲するように形成されている。この場合、ダイシング領域を延在するメッキ引出し線26は正方形パターンの各頂点から延出する。
【0031】
また、図9(b)に示す例では、メッキ引出しシ線26は交差領域28の手前で左右に180度延在し、直交するメッキ引出し線26の分岐線に接続されている。したがって、正方形の交差領域28より一回り大きな形状の正方形にパターン化されたメッキ引出し線26が交差領域28を包囲するように形成されている。この場合、ダイシング領域を延在するメッキ引出し線26は正方形パターンの各辺の中央から延出する。
【0032】
以上のような構成において、メッキ引出し線26は交差領域28内に存在しないため、交差領域28内のFPC基板20にバリが発生しても、バリにメッキ引出し線が含まれることが防止される。したがって、本実施の形態によるFPC基板20を用いた半導体装置の製造過程においては、導電性材料を含むバリに起因した問題が生じるおそれはない。
【0033】
なお、メッキ引出し線のパターン形状は、図9において示すような正方形に限ることなく、交差領域28内に入らなければ円形等の任意の形状とすることができる。また、パターンは対称な形状でなくてもよく、その一部が欠けたものであってもよい。また、本発明はFPC基板に限ることなく、ガラスエポキシ基板等のリジッドな基板に適用することもできる。
【0034】
図10はメッキ引出し線のパターンの変形例を示す図である。図10に示す例では、各半導体チップの搭載領域に形成されている端子を利用して、メッキ引出し線26の迂回部分を形成したものである。すなわち、ダイシング領域の外側になる搭載領域には、半導体チップと接続するための端子30が多数設けられている。これら端子のうち、例えば交差領域28に近い部分に位置する端子30を選定し、一つのメッキ引出し線26をこの端子30に接続する。そして、このメッキ引出し線に接続すべき他のメッキ引出し線26も同様に同じ端子30に接続する。これにより、メッキ引出し線26同士は、交差領域を迂回した状態で端子30を介して互いに接続される。メッキ引出し線26はダイシングにより除去されるので、端子30は通常の端子として機能に影響はない。
【0035】
図10においては、交差領域28に近い端子30を選定したが、配線パターンにより接続することができる端子であれば、必ずしも交差領域28の近傍に位置する端子でなくてもよい。また、図10のように全ての方向に対して端子を介して迂回する必要はなく、パターンによる迂回と端子を介した迂回を組み合わせた形態でもかまわない。
【0036】
また、上述の実施の形態ではダイサーによる切断を例に説明したが、レーザ切断装置による切断にも適用することができる。
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
請求項1記載の発明によれば、メッキ引出し線がダイシングラインの交差領域内に延在することはなく、したがって、ダイシングブレードによる切削時にバリが発生しても、バリにメッキ引出し線が含まれることはない。したがって、バリに導電性材料が含まれていることにより生じる問題を回避することができる。
【0037】
請求項2記載の発明によれば、直交するダイシングラインの交点に関して、ダイシングブレードの幅に対応した幅の辺を有する領域が交差領域として画成される。ダイシングにより発生するバリはダイシングブレードにより除去される領域から発生するため、交差領域内にメッキ引出し線が延在しなければ、バリにメッキ引出し線が含まれることはない。
【0038】
請求項3記載の発明によれば、包囲部分によってメッキ引出し線がダイシングラインの交差領域を迂回することができる。包囲部分は円形あるいは四角形等の任意の形状とすることができる。
【0039】
請求項4記載の発明によれば、基板に配線パターンを形成する工程においてメッキ引出し線を同時に形成することができるため、製造工程を簡略化することができる。
【図面の簡単な説明】
【図1】従来の半導体装置用基板の簡略平面図である。
【図2】図1に示すメッキ引出し線の交差部分を示す拡大図である。
【図3】図1に示す半導体装置のダイシング後の簡略平面図である。
【図4】ダイシング後の半導体装置の側面図である。
【図5】基板に貫通孔を設けた場合のメッキ引出し線の交差部分を示す拡大図である。
【図6】基板に貫通孔を設けた場合のダイシング後の簡略平面図である。
【図7】基板に貫通孔を設けた場合の半導体装置の側面図である
【図8】本発明の一実施の形態によるFPC基板の平面図である。
【図9】図8に示すA部の拡大図である。
【図10】メッキ引出し線のパターンの変形例を示す図である。
【符号の説明】
20 FPC基板
22 搭載領域
24 ダイシング領域
26 メッキ引出し線
28 交差領域

Claims (4)

  1. 複数の半導体素子を搭載して樹脂封止し個片化するために用いられる半導体装置用基板であって、
    メッキ処理が施された配線パターンと、樹脂封止した半導体装置を個片化するための複数の直交するダイシングラインに沿って延在するメッキ引出し線とを有し、
    前記メッキ引出し線は、ダイシングにより除去される領域内で前記ダイシングラインに沿って延在し、前記ダイシングラインの交差領域ではダイシングにより除去される領域外に延在して当該交差領域を迂回するように形成されていることを特徴とする半導体装置用基板。
  2. 請求項1記載の半導体装置用基板であって、
    前記交差領域は個片化に用いられるダイシングブレードの幅を一辺とする正方形の領域として画成されることを特徴とする半導体装置用基板。
  3. 請求項2記載の半導体装置用基板であって、
    前記メッキ引出し線は、前記交差領域を包囲するように延在する包囲部分と、前記包囲部分からダイシングラインに沿って延在する部分とを有することを特徴とする半導体装置用基板。
  4. 請求項1乃至3のういちいずれか一項記載の半導体装置用基板であって、
    前記メッキ引出し線は、前記配線パターンと同じ材料により形成されていることを特徴とする半導体装置用基板。
JP2001105150A 2001-04-03 2001-04-03 半導体装置用基板 Expired - Fee Related JP4562940B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001105150A JP4562940B2 (ja) 2001-04-03 2001-04-03 半導体装置用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001105150A JP4562940B2 (ja) 2001-04-03 2001-04-03 半導体装置用基板

Publications (2)

Publication Number Publication Date
JP2002299517A JP2002299517A (ja) 2002-10-11
JP4562940B2 true JP4562940B2 (ja) 2010-10-13

Family

ID=18957882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001105150A Expired - Fee Related JP4562940B2 (ja) 2001-04-03 2001-04-03 半導体装置用基板

Country Status (1)

Country Link
JP (1) JP4562940B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4484934B2 (ja) 2008-02-26 2010-06-16 富士通メディアデバイス株式会社 電子部品及びその製造方法
JP5184578B2 (ja) * 2010-05-20 2013-04-17 古河電気工業株式会社 プリント配線基板
JP7194518B2 (ja) * 2018-05-31 2022-12-22 浜松ホトニクス株式会社 電子部品、電子部品の製造方法、電子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150543A (ja) * 1998-11-18 2000-05-30 Sanyo Electric Co Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150543A (ja) * 1998-11-18 2000-05-30 Sanyo Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2002299517A (ja) 2002-10-11

Similar Documents

Publication Publication Date Title
US6818998B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
US6559528B2 (en) Semiconductor device and method for the fabrication thereof
US6562647B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US6316287B1 (en) Chip scale surface mount packages for semiconductor device and process of fabricating the same
US7211877B1 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
KR19980028019A (ko) 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법
JP2004342883A (ja) 半導体装置、及び半導体装置の製造方法
US20070096271A1 (en) Substrate frame
KR100678878B1 (ko) 집적 회로 패키지 및 그 제조 방법
US7453141B2 (en) Semiconductor device package, method of manufacturing the same, and semiconductor device
GB2370414A (en) Method of manufacturing integrated circuit package with cavity to expose lower conductive level
US8049324B1 (en) Preventing access to stub traces on an integrated circuit package
JP4562940B2 (ja) 半導体装置用基板
JP3476442B2 (ja) 半導体装置及びその製造方法
KR20040100770A (ko) 반도체 패키지장치 및 그 제조 방법
JP4190659B2 (ja) 配線基板とその製造方法
JP5302234B2 (ja) 半導体装置
JPH04340750A (ja) 半導体装置の製造方法
CN101673717A (zh) 半导体装置
KR100320447B1 (ko) 반도체 패키지의 제조방법
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법
JP2004327652A (ja) 半導体装置およびその製造方法
JP2000068415A (ja) チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子
KR200179418Y1 (ko) 반도체패캐이지
JP3603423B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees