JP4554953B2 - 遊技台 - Google Patents

Description

本発明は、スロットマシン（パチスロ）に代表される遊技台に関する。

スロットマシンは、複数の図柄が表示されたリールを複数備え、メダル等の投入により当該リールを回転させ、各リールに対応して設けたストップスイッチを操作することで対応するリールを停止させ、停止した各リールの図柄組合せが予め定めた入賞役の組合せであるか否かを判定し、判定結果が入賞役の図柄組合せであった場合、当該入賞役の図柄組合せの種類に応じた数のメダル等の遊戯媒体が払出される。

昨今のスロットマシンでは、上記遊技台の制御を電子コンピュータによって行っている。例えば入賞役の内部抽選については、スタートレバー操作時に、制御部の乱数発生回路（カウンタ）から出力されるカウンタ値を取得して行っている。

ところが、前記乱数発生回路には、所定範囲（例えば０〜６５５３５）の値を周期的にインクリメントすることで値を更新するカウンタＩＣが用いられているのが一般的である。

そのため、低周波治療器を改造し、腕に貼り付けた電気パットに電気刺激が出力される周期と乱数発生回路の乱数周期とを同期させ、前記電気刺激による腕の筋肉の動きを使用してスタートレバーを操作することで大当たり（内部当選）を連続させる不法行為が発生するようになってきている。

そこで、このような不法行為を防止すべく、例えば、特許文献１では基本カウンタと補助カウンタの値に基づく演算結果を用いて内部抽選を行う技術が提案されている。
特開２００３−９３６６０号公報

しかしながら、上記特許文献１に開示された演算処理の場合、基本カウンタと補助カウンタの２つのカウンタを用いているため、実行する命令が多く（つまり、演算処理負荷が高く）、メモリ容量が圧迫されてしまうという問題があった。

本発明は、このような問題点に鑑みてなされたものであり、第一に、乱数発生回路を用いて内部抽選等の乱数抽選を行い、当該乱数抽選の結果により遊技の内容を定める遊技台において、不法行為の発生を防止することを目的とする。

第二に、当該遊技台において、演算処理負荷を増加させることなく、不法行為の発生を防止することを目的とする。

上記の目的を達成するために本発明に係る遊技台は以下のような構成を備える。即ち、
乱数抽選の結果により遊技の内容を定める遊技台であって、
所定の条件を契機に、乱数値を取得するための指令を出力する出力手段と、
第１のクロック信号を周期的に出力する第１の水晶発振器より出力された該第１のクロック信号がカウンタクロック（ＣＣＬＫ）に入力された場合に、内部カウンタにより、該第１のクロック信号のクロック数をカウントし、
該第１のクロック信号の出力周期とは異なる出力周期の第２のクロック信号を周期的に出力する第２の水晶発振器より出力された、該第２のクロック信号がレジスタクロック（ＲＣＬＫ）に入力された場合に、該第２のクロック信号の立ち上がりのタイミングで、該カウントした値を内部レジスタにラッチしていき、
前記出力手段から前記乱数値を取得するための指令が出力された場合に、該指令が出力された時点で該内部レジスタにラッチされている最新の値を、乱数値として出力する乱数値出力手段と、
前記乱数値出力手段により出力された乱数値を取得し、該取得した乱数値に基づき前記乱数抽選を行う抽選手段とを備えることを特徴とする。

なお、上記遊技台において、前記出力手段は、前記遊技台の制御処理を実行する演算処理装置が備えるリフレッシュレジスタの値を用いることにより、不規則な遅延量をもって、前記乱数値を取得するための指令を出力することを特徴とする。

なお、上記遊技台において、前記所定の条件とは、前記遊技台に対する遊技者の所定の操作であり、該所定の操作には、遊技者が、前記遊技台のリールを回転させるための操作または停止させるための操作が含まれることを特徴とする。

なお、上記遊技台において、前記カウントアップ手段は、前記遊技台における処理に連関してカウントアップを行うことを特徴とし、また、遊技台における処理に連関してカウントアップされる値とは、前記遊技台の制御処理を実行する演算処理装置が備えるリフレッシュレジスタの値であることを特徴とする。

本発明によれば、乱数発生回路を用いて内部抽選等の乱数抽選を行い、当該乱数抽選の結果により遊技の内容を定める遊技台において、不法行為の発生を防止することが可能となる。

さらに、当該遊技台によれば、演算処理負荷を増加させることなく、不法行為の発生を防止することが可能となる。

はじめに各実施形態の概要について簡単に説明する。一般的なスロットマシンのように、周期的にカウントアップする１つのカウンタに、スタート操作ユニットからのＯＮ信号をダイレクトに入力し、入力があった際の当該カウンタのカウント値に基づいて内部抽選を行うこととすると、スタート操作ユニットをＯＮするタイミングをカウンタの周期にあわせることで、毎回内部当選をさせることが可能となってしまう。

これに対して、以下の各実施形態ではスタート操作ユニットからのＯＮ信号に対して不規則な遅延量を加えたうえで、乱数発生回路（カウンタ）に入力することで、このような状態を回避することとしている。つまり、不規則な遅延量を加えることで、たとえ一定間隔でスタート操作ユニットをＯＮしたとしても、カウンタに入力されるタイミングは一定間隔とはならず、その結果、上述の不法行為を回避できる。以下に、本発明の好適な実施形態についての詳細を図面を参照しながら説明する。

［第１の実施形態］
１．スロットマシンの全体構成
図１は、本発明の一実施形態に係るスロットマシン１００の斜視図である。概説すると、このスロットマシン１００は、複数種類の図柄が施された複数のリールと、複数種類の入賞役の内部当選の当否を乱数抽選により判定する抽選手段と、前記リールの回転を開始させるためのスタート操作ユニットと、各々の前記リールに対応して設けられ、前記リールの回転を個別に停止させるためのストップボタンと、停止時の前記リールにより表示された前記図柄の組合せが、予め定めた図柄の組合せであるか否かに基づいて入賞を判定する判定手段と、を備えている。

本実施形態では、主として入賞役の内部当選の当否を判定するための乱数抽選と、図柄引き込み用の乱数抽選およびモード移行用の乱数抽選に対する不正行為を防止するための技術について説明するが、当該技術はそれ以外の乱数抽選にも適用可能であることはいうまでもない。

図１に示すスロットマシン１００の中央内部には、外周面に複数種類の図柄が配置されたリールが３個（左リール１１０、中リール１１１、右リール１１２）収納され、スロットマシン１００の内部で回転できるように構成されている。本実施形態において、各図柄は帯状部材に等間隔で適当数（例えば２１図柄）印刷され、この帯状部材が所定の円形枠材に貼り付けられて各リール１１０乃至１１２が構成されている。リール１１０乃至１１２上の図柄は、遊技者から見ると、図柄表示窓１１３から縦方向に概ね３つ表示され、合計９つの図柄が見えるようになっている。そして、各リール１１０乃至１１２を回転させることにより、遊技者から見える図柄の組み合せが変動することとなる。なお、本実施形態では、３個のリールをスロットマシン１００の中央内部に備えているが、リールの数やリールの設置位置はこれに限定されるものではない。

また、各々のリール１１０乃至１１２の背面には、図柄表示窓１１３に表示される個々の図柄を照明するためのバックライト（図示省略）が配置されている。バックライトは、各々の図柄ごとに遮蔽されて個々の図柄を均等に照射できるようにすることが望ましい。なお、スロットマシン１００内部において各々のリール１１０乃至１１２の近傍には、投光部と受光部から成る光学式センサ（図示せず）が設けられており、この光学式センサの投光部と受光部のあいだを、リールに設けられた一定の長さの遮光片が通過するように構成されている。このセンサの検出結果に基づいてリール上の図柄の回転方向の位置を判断し、目的とする図柄が入賞ライン１１４上に表示されるようにリール１１０乃至１１２を停止させる。

入賞ライン表示ランプ１２０は、有効となる入賞ラインを示すランプである。有効となる入賞ラインは、スロットマシン１００に投入された遊技媒体（本実施形態ではメダルを想定する。）の数によって予め定まっている。５本の入賞ライン１１４のうち、例えば、メダルが１枚投入された場合、中段の水平入賞ラインが有効となり、メダルが２枚投入された場合、上段水平入賞ラインと下段水平入賞ラインが追加された３本が有効となり、メダルが３枚投入された場合、右下り入賞ラインと右上り入賞ラインが追加された５本が入賞ラインとして有効になる。なお、入賞ライン１１４の数については５本に限定されるものではない。

スタートランプ１２１は、リール１１０乃至１１２が回転することができる状態にあることを遊技者に知らせるランプである。再遊技ランプ１２２は、前回の遊技において入賞役の一つである再遊技に入賞した場合に、今回の遊技が再遊技可能であること（メダルの投入が不要）を遊技者に知らせるランプである。告知ランプ１２３は、後述する内部抽選において、特定の入賞役（具体的には、ビッグボーナスやレギュラーボーナス等のボーナス）に内部当選していることを遊技者に知らせるランプである。メダル投入ランプ１２４は、メダルの投入が可能であることを知らせるランプである。リールパネルランプ１２８は、演出用のランプである。メダル投入ボタン１３０、１３１は、スロットマシン１００に電子的に貯留されているメダルを所定の枚数分投入するためのボタンである。

本実施形態においては、メダル投入ボタン１３０が押下される毎に１枚ずつ最大３枚まで投入され、メダル投入ボタン１３１が押下されると３枚投入されるようになっている。メダル投入口１３４は、遊技を開始するに当たって遊技者がメダルを投入するための投入口である。すなわち、メダルの投入は、メダル投入ボタン１３０又は１３１により電子的に投入することもできるし、メダル投入口１３４から実際のメダルを投入することもできる。払出枚数表示器１２５は、何らかの入賞役に入賞した結果、遊技者に払出されるメダルの枚数を表示するための表示器である。

遊技回数表示器１２６は、ビッグボーナスゲーム中（ＢＢゲーム中）の遊技回数や所定の入賞役の入賞回数等を表示するための表示器である。貯留枚数表示器１２７は、スロットマシン１００に電子的に貯留されているメダルの枚数を表示するための表示器である。スタート操作ユニット１３５は、リール１１０乃至１１２の回転を開始させるためのユニットである。メダル投入口１３４に所望するメダル枚数を投入して、スタート操作ユニット１３５を操作すると、これを契機として入賞役の内部抽選やリール１１０乃至１１２の回転の開始が行われることとなる。

ストップボタンユニット１３６には、ストップボタン１３７乃至１３９が設けられている。ストップボタン１３７乃至１３９は、スタート操作ユニット１３５の操作によって回転を開始したリール１１０乃至１１２を個別に停止させるためのボタン型のスイッチである。なお、各ストップボタン１３７乃至１３９の内部に発光体を設けてもよく、ストップボタン１３７乃至１３９の操作が可能である場合、該発光体を点灯させて遊技者に知らせることもできる。

貯留／精算ボタン１３２は、スロットマシン１００に電子的に貯留されたメダルを精算し、メダル払出口１５５より受皿２１０に排出するための精算機能と、メダル投入口１３４に投入された４枚以降のメダルや入賞により獲得したメダルを最大５０枚まで電子的に貯留する貯留機能と、を切換えるためのボタンである。

ドアキー１４０は、スロットマシン１００の前面扉１０２のロックを解除するためのキーを挿入する孔である。メダル払出口１５５は、メダルを払出すための払出口である。メダル受皿２１０は、メダル払出口１５５から払出されたメダルを溜めるための器である。なお、メダル受皿２１０は、本実施形態では発光可能な受皿を採用しており、以下受け皿ランプと呼ぶこともある。

音孔１６０は、スロットマシン１００内部に設けられているスピーカの音を外部に出力するための孔である。上部ランプ１５０、サイドランプ１５１、中央ランプ１５２、腰部ランプ１５３、下部ランプ１５４は、遊技を盛り上げるための装飾用のランプである。演出装置１７０は、各種の情報を表示する液晶表示装置を備える。

２．主制御部の構成
次に、図２を参照してスロットマシン１００の制御部の構成について詳細に説明する。スロットマシン１００は、遊技の中枢部分を制御する主制御部と、主制御部より送信された信号に応じて各種機器を制御する副制御部（図示せず）と、から構成される。副制御部は例えば演出装置１７０の制御等、遊技に伴う演出に関する処理を行うものであるが、本実施形態においては乱数抽選に対する不正行為の防止に直接関与しないので説明を省略し、主制御部について説明する。

主制御部は、全体を制御するための演算処理装置であるＣＰＵ２００や、ＣＰＵ２００が各ＩＣや各回路と信号の送受信を行うためのデータバス及びアドレスバスを備え、その他、以下に述べる構成を有する。クロック回路２０２は、水晶発振器２０１から発振されたクロック信号を分周してＣＰＵ２００に供給する回路である。例えば、水晶発振器２０１の周波数が１２ＭＨｚの場合に、分周後のクロック信号は６ＭＨｚとなる。ＣＰＵ２００は、クロック回路２０２により分周されたクロック信号をシステムクロックとして受け入れて動作する。また、ＣＰＵ２００には、後述するセンサやスイッチの状態を常時監視するための監視周期やモータの駆動パルスの送信周期を設定するためのタイマ回路２０３がバスを介して接続されている。

タイマ回路２０３は、受信した分周用のデータを基に固定の割り込み時間を決定し、この割り込み時間ごとに、割り込み要求をＣＰＵ２００に送信する。ＣＰＵ２００は、この割り込み要求を契機に、各センサ等の監視や駆動パルスの送信を実行する。例えば、ＣＰＵ２００のシステムクロックを６ＭＨｚ、タイマ回路２０３の分周値を１／２５６、ＲＯＭ２０４の分周用のデータを４４に設定した場合、この割り込みの基準時間は、２５６×４４÷６ＭＨｚ＝１．８７７ｍｓとなり固定の周期となる。

また、ＣＰＵ２００には、各ＩＣを制御するためのプログラム、入賞役の内部抽選時に用いる抽選データ、リールの停止位置等を記憶しているＲＯＭ２０４や、一時的なデータを保存するためのＲＡＭ２０５が接続されている。これらのＲＯＭ２０４やＲＡＭ２０５については他の記憶手段を用いてもよい。

また、ＣＰＵ２００には、外部の信号を受信するための入力インタフェース２０６が接続され、上述した割り込み周期の割り込み時間毎に入力インタフェース２０６を介して、メダル受付センサ２０７、ストップボタンセンサ２０８、スタート操作検出センサ２０９等の状態を検出し、各センサを検知結果を監視する。

メダル受付センサ２０７は、メダル投入口１３４の内部の通路に２個設置されており、メダルの通過有無を検出する。スタート操作検出センサ２０９は、スタート操作ユニット１３５に設置されており、遊技者によるスタート操作を検出する。ストップボタンセンサ２０８は、各々のストップボタン１３７乃至１３９に設置されており、遊技者によるストップボタンの操作を検出する。

入力インタフェース２１９には、インデックスセンサ２１７が接続されている。インデックスセンサ２１７は、各リール１１０乃至１１２の取付台の所定位置に設置されており、リールに設けた遮光片がこのインデックスセンサ２１７を通過するたびにＨレベルになる。ＣＰＵ２００は、この信号を検出すると、リールが１回転したものと判断し、リールの回転位置情報をゼロにリセットする。

出力インタフェース２１８には、リールを駆動させるためのリールモータ駆動部２１３と、ホッパー（バケットにたまっているメダルをメダル払出口１５５から払出すための装置。図示せず。）のモータを駆動するためのホッパモータ駆動部２１４と、遊技ランプ２１５（具体的には、入賞ライン表示ランプ１２０、スタートランプ１２１、再遊技ランプ１２２、告知ランプ１２３、メダル投入ランプ１２４等）と、７セグメント表示器２１６（払出枚数表示器１２５、遊技回数表示器１２６、貯留枚数表示器１２７等）が接続されている。ＣＰＵ２００のデータバスには、副制御部にコマンドを送信するための出力インタフェース２１０が接続されている。

また、ＣＰＵ２００には、乱数発生回路２２０がデータバスを介して接続されている。乱数発生回路２２０は、水晶発振器２１１から発振されるクロック信号をカウントする。また、ＣＰＵ２００よりラッチ信号が入力されると、そのときのカウント値を乱数値として保持する。さらにＣＰＵ２００はアドレスデコード回路２１２を介して乱数発生回路２２０を選択（つまり、チップセレクト信号を入力）することで、保持された乱数値を取得する。取得した乱数値は入賞役の内部抽選等の乱数抽選に用いられる。

３．遊技処理全体の流れ
図３は、本実施形態のスロットマシン１００における遊技の基本的制御を示すフローチャートである。遊技の基本的制御は、ＣＰＵ２００が中心になって行い、電源遮断等を検知しないかぎり、同図の遊技処理を実行する。以下、この遊技処理について説明する。

電源投入が行われ各種の初期化処理が実行された後、ステップＳ３００では、メダル受付に関する処理を行う。ここでは、メダルの投入の有無をチェックし、投入されたメダルの枚数に応じて入賞ライン表示ランプ１２０を点灯させる。なお、前回の遊技で再遊技に入賞した場合はメダルの投入が不要である。ステップＳ３１０では、遊技のスタート操作受付に関する処理を行う。ここでは、スタート操作ユニット１３５が操作されたか否かのチェックを行い、スタート操作されたと判断した場合は、投入されたメダル枚数を確定し、有効な入賞ライン１１４を確定する。

ステップＳ３２０では、遅延処理を行う。遅延処理とはスタート操作ユニット１３５が操作されたと判断されてから、乱数発生回路２２０にラッチ信号（カウンタ値を内部的に保持させるための信号）を入力するまでの時間を調整するための処理である。スタート操作ユニット１３５が操作されるごとに異なる遅延時間で遅延処理がなされる。なお、詳細は後述するものとする。

ステップＳ３３０では、遅延処理（ステップＳ３２０）が完了したタイミングでラッチ信号が乱数発生回路２２０に入力され、乱数取得処理１が行われる。乱数取得処理１は、当該ラッチ信号が入力された際のカウンタ値を入賞役の内部抽選を行うための乱数値として取得するための処理である。なお、乱数取得処理１の詳細は後述するものとする。

同様に、ステップＳ３４０では、遅延処理（ステップＳ３２０）が完了したタイミングでラッチ信号が乱数発生回路２２０に入力され、乱数取得処理２が行われる。乱数取得処理２は、当該ラッチ信号が入力された際のカウンタ値を図柄引き込み用とモード移行抽選用に用いられる乱数値として取得するための処理である。なお、乱数取得処理２の詳細は後述するものとする。

ステップＳ３５０では、ステップＳ３３０で取得した乱数値と、ＲＯＭ２０４に格納されている入賞役抽選テーブル等とを用いて入賞役の内部抽選を行う。また、スロットマシン１００の演出態様を選択する演出抽選も行い、選択された演出を実行する。さらに、ステップＳ３４０で取得した乱数値（具体的には２種類存在する）に基づいて、リール停止制御テーブルを選択するときの図柄引き込みの抽選や、権利数等を定めるときのモード移行抽選を行う。

ステップＳ３６０では、全リール１１０乃至１１２の回転を開始させる。このとき、ステップＳ３５０で図柄引き込みの抽選結果等に基づき、ＲＯＭ２０４に格納されたリール停止制御テーブル用選択テーブルを参照し、いずれか一つのリール停止制御テーブルを選択する。選択したリール停止制御テーブルの番号は、コマンドに格納して、副制御部に向けて送信される。

ステップＳ３７０では、ストップボタン１３７乃至１３９の受け付けが可能になり、いずれかのストップボタンが押されると、押されたストップボタンに対応するリール１１０乃至１１２の何れかを、ステップＳ３６０で選択したリール停止制御テーブルに基づいて停止させる。ステップＳ３８０では、入賞判定を行う。ここでは、有効化された入賞ライン１１４上に、内部当選した入賞役又はフラグ持越し中の入賞役に対応する図柄組合せが表示された場合にその入賞役に入賞したと判定する。

ステップＳ３９０では、払い出しのある何らかの入賞役に入賞していれば、その入賞役に対応する枚数のメダルを払い出す。以上により１ゲームが終了し、以降これを繰り返すことにより遊技が進行することとなる。なお、以下では、図３に示す遊技処理の各処理の詳細を説明する。

４．遅延処理（ステップＳ３２０）の詳細
４．１ 遅延時間算出のためのカウンタ値の取得
本実施形態では、遅延処理にあたり、ＣＰＵ２００の内部レジスタとして取得されるカウンタ値を用いる。そこで、はじめにＣＰＵ２００の内部構成について説明する。

図４はＣＰＵ２００の内部構成を示す図である。アドレス信号はアドレスバス出力回路４００を介してアドレスバスに出力される。データバスはデータバスインターフェース４０２を介して入出力を制御する。

メモリ（ＲＯＭ２０４）からデータバスを通して読み込まれたオペコードは命令レジスタ４０３に書き込まれる。このオペコードは命令デコーダ４０４で解読される。命令デコーダ４０４で解読されたオペコードは各部に制御信号として基本制御信号発生部４０６より出力される。ＡＬＵ４０１は当該制御信号によって各種の演算処理を実行する。また、レジスタ群４０５は演算処理にあたり、データ情報を一時的に保存しておくためのものであり、全てスタティックのＲＡＭで１８個の８ビットレジスタと４個の１６ビットレジスタから構成されている。本実施形態では、レジスタ群４０５のうち、８ビットのメモリリフレッシュレジスタ（Ｒレジスタ）の値を後述する遅延処理に用いることを特徴とする。

ここで、Ｒレジスタの機能について簡単に説明する。Ｒレジスタは、メモリにダイナミックＲＡＭを用いた場合のメモリリフレッシュカウンタとして使用される。これにより、スタティックメモリと同じようにダイナミックメモリに使用することができる。８ビット中、下位７ビットは各命令のフェッチ毎に自動的にインクリメントされる。Ｒレジスタの内容は、ＣＰＵ２００がフェッチした命令をデコードし、実行している間にリフレッシュ信号と同期してアドレスバスの８ビットに送り出される。つまり、Ｒレジスタは各命令のオペコードフェッチサイクル毎に０〜１２７までの値を自動的にインクリメントするカウンタとして機能する。

このように、オペコードフェッチサイクルごとに値をインクリメントするため、Ｒレジスタの値のカウントアップタイミングはランダム（不規則）となる。

４．２ 遅延処理の流れ
図５（ａ）にＣＰＵ２００における、Ｒレジスタの値を用いた遅延処理の詳細フローを示す。

スタート操作ユニット１３５の操作に伴って遅延処理が開始されると、ステップＳ５００では、スタート操作検出センサ２０９からの信号の入力に伴って、Ｒレジスタの値を取得し、ステップＳ５０１では、当該取得したＲレジスタの値をＲＡＭ２０５の所定のエリア（ＲＴ０）に書き込む。なお、Ｒレジスタは、スタート操作待ち中の処理および割り込み処理等の各命令毎にその値が自動的にインクリメントされるため、スタート操作検出センサ２０９からの信号が一定間隔で入力されたとしても、Ｒレジスタから取得される値は不規則となる。

ステップＳ５０２では、ステップＳ５０１でＲＡＭ２０５に書き込まれたＲＴ０の値を監視する。ここで、ＲＡＭ２０５のＲＴ０に書き込まれた値は、図５（ｂ）に示す割り込み処理により減算される。図５（ｂ）はＣＰＵ２００に対する割り込み処理の流れを示す図で、割り込み周期（１．８７７ｍｓｅｃ）ごとに割り込みをかけて処理を実行する。ステップＳ５０３でＲＴ０が０より大きいか否かを判定し、大きい場合にはステップＳ５０４で減算（デクリメント）する。

割り込み処理により減算された結果、ＲＡＭ２０５のＲＴ０の値が０になった場合には、ステップＳ５０２で「ＹＥＳ」となり、遅延処理を終了する。

このように、遅延時間の計数は、割り込み周期が１．８７７ｍｓｅｃの割り込み処理により実行され、メイン処理では、ＲＴ０＝０か否かの判定のみを行う。なお、上記説明から明らかなように、かかる遅延処理による遅延時間も、Ｒレジスタの不規則性によりランダムな値をとることとなる。

５．乱数取得処理（ステップＳ３３０、３４０）の詳細
５．１ 乱数発生回路の構成
はじめに乱数取得処理を実行するための乱数発生回路２２０の詳細構成を説明する。図６は乱数発生回路２２０の回路構成を示した図である。乱数発生回路２２０は、５つのカウンタ６０１乃至６０５を備える。カウンタ６０１〜６０５はいずれも８ビットのバイナリカウンタ（ＩＣ、例えば、ＨＤ７４ＨＣ５９０Ｐ等）であり、カウンタ６０１〜６０３は水晶発振器２０１から発振されるクロック信号に基づいて２４ビット分の乱数値（すなわち、０〜１６７７７２１５の範囲の値）を、カウンタ６０４、６０５は、水晶発振器２１１から発振されるクロック信号に基づいて１６ビット分の乱数値（すなわち、０〜６５５３５の範囲の値）をそれぞれ出力する。カウンタ６０１〜６０３により出力される２４ビット分の乱数値は、図柄引き込みおよびモード移行抽選用に利用され、カウンタ６０４、６０５により出力される１６ビット分の乱数値は入賞役の内部抽選用に利用される。なお、本実施形態では、水晶発振器２０１と２１１とは異なるクロック数（水晶発振器２０１＝１２ＭＨｚ、水晶発振器２１１＝１４．３１８１８ＭＨｚ）としたがこれに限られず、同じであってもよい。

カウンタ６０１〜６０３には、カウンタ６０１用のチップセレクト信号がラッチ信号としてパラレルに入力される。カウンタ６０１〜６０３では、カウンタ６０１用のチップセレクト信号がＯＮされることで（Ｌｏｗ→Ｈｉｇｈ；信号立ち上がりの状態で）内部カウンタの値をそれぞれ取得し、当該カウンタ値をカウンタ６０１〜６０３の内部レジスタに保持する。

内部レジスタに保持されたカウンタ値は、カウンタ６０１の場合、カウンタ６０１用のチップセレクト信号がＯＦＦするタイミングで出力され、８ビット（Ｄ０〜Ｄ７）の信号としてＲＡＭ２０５に格納される。

また、カウンタ６０２、６０３の場合、内部レジスタに保持されたカウンタ値は、カウンタ６０２および６０３用のそれぞれのチップセレクト信号がＯＦＦ→ＯＮ→ＯＦＦとなったタイミングで出力され、それぞれ８ビット（Ｄ０〜Ｄ７）の信号としてＲＡＭ２０５に格納される。

同様に、カウンタ６０４、６０５には、カウンタ６０４用のチップセレクト信号がラッチ信号としてパラレルに入力される。カウンタ６０４、６０５では、カウンタ６０４用のチップセレクト信号がＯＮされることで（Ｌｏｗ→Ｈｉｇｈ；信号立ち上がり）内部カウンタの値をそれぞれ取得し、当該カウンタ値をカウンタ６０４、６０５の内部レジスタに保持する。

内部レジスタに保持されたカウンタ値は、カウンタ６０４の場合、カウンタ６０４用のチップセレクト信号がＯＦＦするタイミング（信号立ち下がり）で出力され、８ビット（Ｄ０〜Ｄ７）の信号としてＲＡＭ２０５に格納される。また、カウンタ６０５の場合、内部レジスタに保持されたカウンタ値は、カウンタ６０５用のチップセレクト信号がＯＦＦ→ＯＮ→ＯＦＦとなったタイミングで出力され、８ビット（Ｄ０〜Ｄ７）の信号としてＲＡＭ２０５に格納される。

５．２ 乱数取得処理フロー
上記乱数発生回路における乱数取得処理１および２の処理の流れを図７に示す。上述のように、スタート操作の受付（ステップＳ３１０）に伴って遅延処理（ステップＳ３２０）を実行した後、図７（ａ）に示す乱数取得処理１（入賞役の内部抽選用の乱数取得処理）を開始し、ＣＰＵ２００はポート入力命令（乱数発生回路２２０の各ポートへの入力命令）を実行する。ポート入力命令に従ってアドレスデコード回路２１２からカウンタ６０４用のチップセレクト信号が出力されるとカウンタ６０４、６０５は内部カウンタの値を内部レジスタに保持（ラッチ）する（ステップＳ７００）。

その後、カウンタ６０４の内部レジスタに保持（ラッチ）されている内部カウンタの値はＲＡＭ２０５に出力される（ステップＳ７０１）。

さらに、カウンタ６０５用のチップセレクト信号が出力されると、カウンタ６０５の内部レジスタに保持（ラッチ）されている内部カウンタの値がＲＡＭ２０５に出力される（ステップＳ７０２）。このようにして、格納された１６ビットのカウンタ値は、図３のステップＳ３５０の抽選処理において入賞役の内部抽選に用いられる。

同様に図７（ｂ）に示すように、乱数取得処理２（テーブル抽選用及びモード移行用の乱数取得処理）を開始し、カウンタ６０１用のチップセレクト信号が出力されると、カウンタ６０１〜６０３は内部カウンタの値を内部レジスタに保持（ラッチ）する（ステップＳ７１０）。

その後、カウンタ６０１の内部レジスタに保持（ラッチ）されている内部カウンタの値はＲＡＭ２０５に出力される（ステップＳ７１１）。

さらに、カウンタ６０２、６０３用のチップセレクト信号が順次出力されると、それぞれカウンタ６０２、６０３の内部レジスタに保持（ラッチ）されている内部カウンタの値がＲＡＭ２０５に出力される（ステップＳ７１２、７１３）。

５．３ カウンタの詳細説明
次に乱数発生回路２２０に用いられるカウンタ（６０１〜６０５）について説明する。図８はカウンタ６０１の機能（入力ポートの構成と、各ポートの信号）を説明するための図である（カウンタ６０２乃至６０５も基本的にはカウンタ６０１と同様であるため、ここでは代表してカウンタ６０１について説明する）。同図（ａ）において、カウンタ６０１は、カウンタクロックイネーブル（ＣＣＬＫＥＮ）が“Ｌｏｗ”となったとき、カウンタクロック（ＣＣＬＫ）の立ち上がり信号でカウントアップされる。

そして、カウンタ６０１のカウンタ値は、レジスタクロック（ＲＣＬＫ）の立ち上がり信号、即ち、カウンタ６０１用のチップセレクト信号を“ＯＮ”にすることで（図８（ｂ）の８０１）内部レジスタに保持（ラッチ）され、イネーブルコントロール（Ｇ：ゲート）が“Ｌｏｗ”になることで（図８（ｂ）の８０２）、カウンタの値はＲＡＭ２０５に出力される。

なお、各カウンタ（６０１〜６０５）は、クロック信号（ＣＣＬＫＥＮ）がＬｏｗのとき、カウンタをインクリメントし、“Ｈｉｇｈ”のとき（図８（ｂ）の８０３のとき）、インクリメントを中止する。ただし、同図に示すようにカウンタ６０１及び６０４の場合、ＣＣＬＫＥＮはグランドにおちているため、常にインクリメントされることとなる。

また、各カウンタは、０→２５５（最大値）になると、ＲＣＯの信号をＯＮ→ＯＦＦにする。このとき、カウンタ６０２、６０３または６０５（上位のカウンタ）のクロック信号（ＣＣＬＫＥＮ）がＬｏｗになるので、上位のカウンタがインクリメントされることとなる。このようにして、カウンタ６０４、６０５からは１６ビットのカウンタ値を、カウンタ６０１乃至６０３からは２４ビットのカウンタ値を各々取得することができる。

６．実施例
以上述べた構成を備える主制御部を用いて実際に処理を実行させた場合の各部の動作について簡単に説明する。

スタート操作ユニット１３５がＯＮされると（９０１）、リール１１０、１１１、１１２が回転を開始する（９０２、９０３、９０４）。このとき同時にＲレジスタの値が取得され、当該Ｒレジスタの値がＲＡＭ２０５のＲＴ０にセットされ、遅延処理が開始される（９０５）。ＲＴ０が０になると、乱数発生回路２２０のカウンタ６０１〜６０５にラッチ信号が入力され、そのときのカウンタ値が内部レジスタに保持される（９０６）。入賞役の内部抽選、図柄引き込みの抽選、ならびにモード移行抽選はカウンタ６０１から６０５に保持されたカウンタ値を用いて行われる。

なお、図９に示すように、図柄引き込みの抽選ならびにモード移行抽選に利用されるカウンタ値（カウンタ６０１から６０３より出力されるカウンタ値）の取得は、スタート操作ユニット１３５の操作を契機として実行される場合に限られない。例えば、各ストップボタン（１３７〜１３８）が押されたことを契機に、遅延処理を実行し、カウンタ値を取得するようにしてもよい。

具体的には、ストップボタン１３７がＯＮされると（９０７）、Ｒレジスタの値を取得し、当該Ｒレジスタの値をＲＡＭ２０５のＲＴ０にセットし、遅延処理を開始する（９１０）。ＲＴ０が０になると（９１１）、乱数発生回路２２０のカウンタ６０１〜６０３にラッチ信号を入力し、そのときのカウンタ値を内部レジスタに保持する（９１２）。リール１１０の図柄引き込みの抽選は当該カウンタ値を用いて行う。

同様に、ストップボタン１３８がＯＮされると（９０８）、Ｒレジスタの値を取得し、当該Ｒレジスタの値をＲＡＭ２０５のＲＴ０にセットし、遅延処理を開始する（９１３）。ＲＴ０が０になると（９１４）、乱数発生回路２２０のカウンタ６０１〜６０３にラッチ信号を出力し、そのときのカウンタ値を内部レジスタに保持する（９１５）。リール１１１の図柄引き込みの抽選は当該カウンタ値を用いて行う。なお、ストップボタン１３７とストップボタン１３８とでは、ＯＮするタイミングが異なるため、取得されるＲレジスタの値も異なり、その結果、同図に示すように遅延時間も異なる。

同様に、ストップボタン１３９がＯＮされると（９０９）、Ｒレジスタの値を取得し、当該Ｒレジスタの値をＲＡＭ２０５のＲＴ０にセットし、遅延処理を開始する（９１６）。ＲＴ０が０になると（９１７）、乱数発生回路２２０のカウンタ６０１〜６０３にラッチ信号を入力し、そのときのカウンタ値を内部レジスタに保持する（９１８）。リール１１２の図柄引き込みの抽選は当該カウンタ値を用いて行う。

以上の説明から明らかなように、本実施形態にかかるスロットマシンによれば、ＣＰＵにおけるＲレジスタを用いて遅延処理を行うことで、専用のカウンタを設けることなく、不規則な遅延時間でラッチ信号（実際にはカウンタ６０１用および６０４用のチップセレクト信号）の出力タイミング遅延させることが可能となる。これにより、演算処理負荷を増加させることなく、不法行為の発生を防止することが可能となる。

［第２の実施形態］
上記第１の実施形態では、遅延処理後に出力されたチップセレクト信号が入力されたタイミングで、乱数発生回路ではカウンタ値を内部レジスタに保持することとしたが、これに限られず、周期的に内部レジスタを保持しておき、遅延処理後に出力されたチップセレクト信号が入力されたタイミングで、当該内部レジスタに保持されているカウンタ値を出力するようにしてもよい。以下、本実施形態にかかるスロットマシンにおける乱数取得処理の詳細について説明する。

１．乱数取得処理
１．１ 乱数発生回路の構成
本実施形態にかかる乱数取得処理を実行するための乱数発生回路の詳細構成を説明する。図１０は本実施形態にかかる乱数発生回路の回路構成を示した図である。乱数発生回路１０００は、第１の実施形態にかかる乱数発生回路２２０と同様、５つのカウンタ６０１乃至６０５を備える。カウンタ６０１〜６０５はいずれも８ビットのバイナリカウンタであり、カウンタ６０１〜６０３は水晶発振器２０１から発振されるクロック信号に基づいて２４ビット分の乱数値（すなわち、０〜１６７７７２１５の範囲の値）を、カウンタ６０４、６０５は、水晶発振器２１１から発振されるクロック信号に基づいて１６ビット分の乱数値（すなわち、０〜６５５３５の範囲の値）をそれぞれ出力する。カウンタ６０１〜６０３により出力される２４ビット分の乱数値は、図柄引き込みおよびモード移行抽選用に利用され、カウンタ６０４、６０５により出力される１６ビット分の乱数値は入賞役の内部抽選用に利用される。

第１の実施形態にかかる乱数発生回路２２０との違いは、ラッチ信号を入力するためのポートに新たに水晶発振器（１４．７４５６ＭＨｚ）を設け、クロック信号を入力している点にある。この結果、当該水晶発振器（１４．７４５６ＭＨｚ）のクロック周期で内部レジスタに保持（ラッチ）されるカウンタ値が書きかわる（つまり、ラッチされるカウンタ値が周期的に書きかわる）。このため、チップセレクト信号の入力タイミングによって、ＲＡＭ２０５に出力されるカウンタ値がきまることとなる。

なお、ＣＰＵ２００からのチップセレクト信号は、遅延処理が行われた後に出力されることから、スタート操作ユニット１３５を一定周期でＯＮしても、チップセレクト信号の出力タイミングは一定周期とはならないことは上記第１の実施形態と同様である（上記第１の実施形態では、遅延処理がなされた後に出力されるチップセレクト信号をラッチ信号として用いたが、本実施形態ではラッチされたカウンタ値の取得指令（ＲＡＭ２０５への出力指令）として用いる）。

１．２ 乱数取得処理フロー
本実施形態の場合の、上記乱数発生回路における乱数取得処理１および２の処理の流れを図１１に示す。図１１（ａ）に示す乱数取得処理１（入賞役の内部抽選用の乱数取得処理）が開始されると、ＣＰＵ２００はポート入力命令（乱数発生回路１０００の各ポートへの入力命令）を実行する。ポート入力命令に従ってアドレスデコード回路２１２から、カウンタ６０４用のチップセレクト信号が出力される、カウンタ６０４は内部レジスタに保持されているカウンタ値をＲＡＭ２０５に出力する（ステップＳ１１００）。

次に、カウンタ６０５用のチップセレクト信号が出力される、カウンタ６０５は内部レジスタに保持されているカウンタ値をＲＡＭ２０５に出力する（ステップＳ１１０１）。

同様に図１１（ｂ）に示すように、乱数取得処理２（テーブル抽選用及びモード移行用の乱数取得処理）が開始され、カウンタ６０１用のチップセレクト信号が出力されると、カウンタ６０１は内部レジスタに保持されているカウンタ値をＲＡＭ２０５に出力する（ステップＳ１１１０）。

次に、カウンタ６０２、６０３用のチップセレクト信号が順次出力されることで、それぞれのカウンタ６０２、６０３は内部レジスタに保持（ラッチ）されている内部カウンタの値をＲＡＭ２０５に出力する（ステップＳ１１１１、１１１２）。

１．３ カウンタの詳細説明
次に乱数発生回路１０００に用いられるカウンタ（６０１〜６０５）について説明する。図１２は乱数発生回路１０００に用いられるカウンタ６０１の機能（入力ポートの構成と各ポートの信号）を説明するための図である（カウンタそのものの構成は上記第１の実施形態における乱数発生回路２２０に用いられているカウンタと同じであり、入力される信号が上記第１の実施形態とは異なっている。）。

同図（ａ）において、カウンタ６０１は、カウンタクロックイネーブル（ＣＣＬＫＥＮ）が“Ｌｏｗ”となったとき、カウンタクロック（ＣＣＬＫ）の立ち上がり信号でカウントアップされる。

そして、カウンタ６０１のカウンタ値は、レジスタクロック（ＲＣＬＫ）の立ち上がり信号、即ち、新たに加えた水晶発振器からのクロック信号（１４．７４５６ＭＨｚ）が“ＯＮ”となるごとに（図１２（ｂ）の１２０１）、内部レジスタに保持（ラッチ）される。また、カウンタ６０１用のチップセレクト信号がＯＮされ、イネーブルコントロール（Ｇ：ゲート）が“Ｌｏｗ”になることで（図１２（ｂ）の１２０２）、内部レジスタに保持されたカウンタ値がＲＡＭ２０５に出力される。

なお、各カウンタ（６０１〜６０５）は、クロック信号（ＣＣＬＫＥＮ）がＬｏｗのとき、カウンタをインクリメントし、“Ｈｉｇｈ”のとき（図１２（ｂ）の１２０３のとき）、インクリメントを中止する。ただし、カウンタ６０１及び６０４の場合、ＣＣＬＫＥＮはグランドにおちているため、常にインクリメントされることとなる。

また、各カウンタは、０→２５５（最大値）になると、ＲＣＯの信号をＯＮ→ＯＦＦにする。このとき、カウンタ６０２、６０３または６０５（上位のカウンタ）のクロック信号（ＣＣＬＫＥＮ）がＬｏｗになるので、上位のカウンタがインクリメントされることとなる。このようにして、カウンタ６０４、６０５からは１６ビットのカウンタ値を、カウンタ６０１乃至６０３からは２４ビットのカウンタ値を各々取得することができる。

以上の説明から明らかなように、上記第１の実施形態とは異なる回路構成を有する乱数発生回路を用いた場合であっても、第１の実施形態と同様に、ＣＰＵにおけるＲレジスタの値を用いて遅延処理を行うことで、専用のカウンタを設けることなく、不規則な遅延時間で遅延させることができる。

［第３の実施形態］
上記第１および第２の実施形態では、Ｒレジスタの値に基づいて遅延処理を行うこととしたが、遅延処理の方法はこれに限られない。上述した乱数発生回路（２２０、１０００）は、ＣＰＵ２００からのチップセレクト信号によりカウンタ値を保持または取得するという特徴を有している。そして、ＣＰＵ２００からの指令に基づいて出力される当該チップセレクト信号の出力タイミングは、ソフト的に任意に調整することができることから、当該乱数発生回路を用いた場合には、Ｒレジスタの値を用いなくとも、ソフト的にチップセレクト信号の出力タイミングを遅延させて乱数値を取得することができることはいうまでもない。

［第４の実施形態］
また、上記第１乃至第３の実施形態では、遅延処理にあたりＣＰＵ内部のＲレジスタの値またはソフト的に求められた値を用いることとしたが、これに限られず、専用のカウンタ（クロック信号をカウントするカウントアップ手段、例えば、時計ＩＣ等）を別途設けて遅延処理を行うようにしてもよい。つまり、第１乃至第３の実施形態に示すように、遊技台の内部処理に連関してカウントアップされる値を用いるのではなく、遊技台の処理とは無関係にカウントアップされる値を用いるようにしてもよい。

なお、このとき用いられるカウンタは非周期的にカウントアップされるものであっても、周期的にカウントアップされるものであってもよい。ただし、周期的にカウントアップされるカウンタを用いる場合には、当該カウント周期が、乱数発生回路のカウント周期と異なるものであることが必要である。乱数発生回路のカウント周期と異なるカウント周期を有していれば、遊技者が乱数発生回路のカウント周期に同期させて一定間隔でスタート操作ユニットを操作したとしても、遅延時間は一定とはならず、その結果、乱数発生回路に入力される保持（または取得）指令のタイミングは一定間隔とはならないからである。

また、非周期的にカウントアップされるカウンタを用いる場合には、当該カウンタは、１カウントごとのカウントアップの間隔が非周期的なカウンタであってもよいし、１カウントごとのカウントアップの間隔は周期的であるが、更新周期（例えば、０から２５５までをカウントするカウンタにおいて、０から２５５までカウントし、再度０からカウントを開始するまでの周期）が非周期なカウンタであってもよい。

本発明の一実施形態に係るスロットマシンの外観を示す正面図である。 スロットマシンの主制御部の構成を示す図である。 本発明の一実施形態に係るスロットマシンにおける遊技の基本的制御を示すフローチャートである。 スロットマシンの主制御部におけるＣＰＵの内部構成を示す図である。 スロットマシンにおける遅延処理の詳細を示すフローチャートである。 本発明の第１の実施形態にかかるスロットマシンにおける乱数発生回路の構成を示す図である。 スロットマシンにおける乱数取得処理の詳細を示すフローチャートである。 乱数発生回路に用いられるカウンタの構成およびその動作を説明するための図である。 スタート操作ユニットをＯＮしてからストップボタンをＯＮするまでの処理の流れを示す図である。 本発明の第２の実施形態にかかるスロットマシン１００における乱数発生回路の構成を示す図である。 スロットマシンにおける乱数取得処理の詳細を示すフローチャートである。 乱数発生回路に用いられるカウンタの構成およびその動作を説明するための図である。

Claims (2)

1. 乱数抽選の結果により遊技の内容を定める遊技台であって、
   所定の条件を契機に、乱数値を取得するための指令を出力する出力手段と、
   第１のクロック信号を周期的に出力する第１の水晶発振器より出力された該第１のクロック信号がカウンタクロック（ＣＣＬＫ）に入力された場合に、内部カウンタにより、該第１のクロック信号のクロック数をカウントし、
   該第１のクロック信号の出力周期とは異なる出力周期の第２のクロック信号を周期的に出力する第２の水晶発振器より出力された、該第２のクロック信号がレジスタクロック（ＲＣＬＫ）に入力された場合に、該第２のクロック信号の立ち上がりのタイミングで、該カウントした値を内部レジスタにラッチしていき、
   前記出力手段から前記乱数値を取得するための指令が出力された場合に、該指令が出力された時点で該内部レジスタにラッチされている最新の値を、乱数値として出力する乱数値出力手段と、
   前記乱数値出力手段により出力された乱数値を取得し、該取得した乱数値に基づき前記乱数抽選を行う抽選手段と
   を備えることを特徴とする遊技台。
2. 前記所定の条件とは、前記遊技台に対する遊技者の所定の操作であり、該所定の操作には、遊技者が、前記遊技台のリールを回転させるための操作または停止させるための操作が含まれることを特徴とする請求項１に記載の遊技台。

Images