JP2007167357A - 遊技機 - Google Patents

Abstract

【課題】より一層確実に不正行為を防止する。
【解決手段】取得手段１１５はリフレッシュレジスタ１１４のレジスタ値をストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２の各操作タイミングで取得する。ソフト乱数生成部１１６ａは、取得手段１１５が取得したレジスタ値の下位４ビットを用いてソフトウェア乱数値Ｄ２を生成してＲＡＭ６５に格納する。演算部１１６ｂは、ハードウェア乱数値Ｄ１とソフトウェア乱数値Ｄ２との間で演算処理を行い、その演算結果を抽選用乱数値Ｄ３としてメインＣＰＵ６１の抽選判定手段１１９に出力する。抽選テーブル１１８は、抽選用乱数生成手段１１６から出力される全範囲の抽選用乱数値Ｄ３について各入賞役の当選か否かを所定の数値範囲ごとに定めたものである。抽選判定手段１１９は、抽選用乱数値Ｄ３と抽選テーブル１１８とを照合して抽選結果を判定する。
【選択図】 図３

Description

本発明は、スロットマシンなどの遊技機にかかり、特に抽選手段の改良技術に関するものである。

一般的なスロットマシンなどの遊技機は、外周面に複数の図柄が描かれた３個のリールを回転開始するためのスタートスイッチや、各リールに対応する３個のストップスイッチなどを備え、１〜３枚のメダルを投入した後にスタートスイッチの操作で３つのリールが回転を開始する。また、入賞役を決定するための抽選が行われる。そして、遊技者が各リールに対応するストップスイッチを順次操作することで対応するリールの回転が停止するが、上記抽選により所定の入賞役に当選した場合には、その入賞役に対応する図柄の組合せが揃いやすくなるようにリールの停止制御が行われ、その図柄の組合せがメダル投入枚数に応じて有効化された１または複数の入賞ライン上に停止すると、その入賞役に応じて予め設定された枚数のメダルが払い出される。

入賞役を決定するための抽選を行う抽選手段は一般に以下のように構成されている。すなわち、発振周波数が数ＭＨｚの発振回路から出力されるクロックパルス信号を例えば１６ビットのカウント回路によりカウントする。このとき、クロックパルス信号ごとにカウント値を順次１ずつインクリメントさせることで、０〜６５５３５（１６ビットの場合）のカウント値を数十ｍｓ程度の周期で繰り返しカウントする。そして、スタートスイッチの操作タイミングにおけるカウント値をラッチ回路によりラッチし、このラッチしたカウント値と各入賞役およびハズレの数値範囲が予め定められた抽選テーブルとをＣＰＵにより比較し、各入賞役の当選またはハズレを判定する。

このような遊技機では、スタートスイッチとＣＰＵとを接続する配線に不正な基板を取り付け、ＣＰＵのクロックパルス信号に同期させ、抽選手段のカウント回路の周期に合わせるようにスタートスイッチからの操作信号を僅かに遅らせ、特定の入賞役を多く発生させるような不正行為が行われることがあった。すなわち、カウント回路のカウント値は周期性を有するが、例えばカウント回路のカウントに用いる発振回路をＣＰＵ駆動用の発振回路として兼用する場合には、ランプの点滅周期などに基づきカウント値の周期を予測し易くなる。さらにまた、特定周期の信号を発生する信号発生器を身に付けて一定のタイミングでスタートスイッチを操作するような不正行為が行われることもあった。そこで、従来、種々の対策が提案されている（例えば特許文献１参照）。この特許文献１に記載の遊技機では、カウント回路によるクロックパルス信号のカウント値と、ＣＰＵのソフト処理によるカウント値とを合成して乱数を発生させている。このような構成により、発生する乱数の周期の予測を困難にすることで、上述したような不正行為が目的を達成するのを防止している。

特開平４−３３６７０号公報（第５頁右上欄）

上述したような、操作タイミングを故意に調整して当選確率を不正に向上させるような不正行為が目的を達成すると、一般遊技者の遊技に対する信頼性を損なうこととなる。したがって、上述したような不正行為が目的を達成するのをより確実に防止することが求められている。

本発明は、上記課題に鑑みてなされたもので、より一層確実に不正行為を防止することが可能な遊技機を提供することを目的とする。

上記目的を達成するために、本発明にかかる遊技機は、メダル投入後のスタートスイッチの操作により、外周面に複数の図柄がそれぞれ表示された複数のリールを回転開始させるとともに抽選を行い、前記各リールに対応してそれぞれ設けられた各ストップスイッチの操作により、抽選結果に応じた位置で前記各リールを停止させてゲームを終了させる制御手段を備えた遊技機において、前記制御手段は、遊技プログラムの各命令を順次読み込んで実行するＣＰＵを備えるとともに、前記ＣＰＵにより構成され所定のタイミングごとにインクリメントされる数値を生成する数値生成手段と、ハードウェア乱数値をゲームごとに生成するハード乱数生成手段と、遊技者による複数の操作の各操作タイミングで前記数値生成手段により生成される数値を取得する取得手段と、前記ハード乱数生成手段により生成された前記ハードウェア乱数値と前記取得手段により取得された前記数値とを演算して、前記抽選結果の判定に用いる抽選用乱数値を生成する抽選用乱数生成手段とを備えていることを特徴としている（請求項１）。

また、前記取得手段は、ゲームごとに少なくとも２個の前記ストップスイッチの操作タイミングで前記数値生成手段の数値をそれぞれ取得し、前記抽選用乱数生成手段は、前回のゲームで取得された前記各数値の少なくとも一部の所定数ビットを用いてソフトウェア乱数値を生成し、該ソフトウェア乱数値と今回のゲームで生成された前記ハードウェア乱数値とを演算して、今回のゲームの前記抽選用乱数値を生成するとしてもよい（請求項２）。

また、前記複数のリールおよび前記各ストップスイッチとしてそれぞれ４個ずつ備え、前記ハード乱数生成手段は１６ビットの前記ハードウェア乱数値を生成し、前記取得手段は、ゲームごとに前記各ストップスイッチの操作タイミングで前記数値生成手段の数値をそれぞれ取得し、前記抽選用乱数生成手段は、前記取得手段が取得した４個の前記各数値の下位４ビットを用いて１６ビットの前記ソフトウェア乱数値を生成し、該ソフトウェア乱数値と前記ハードウェア乱数値とを演算して、１６ビットの前記抽選用乱数値を生成するとしてもよい（請求項３）。

また、前記複数のリールおよび前記各ストップスイッチとしてそれぞれ３個ずつ備え、前記ハード乱数生成手段は１６ビットの前記ハードウェア乱数値を生成し、前記取得手段は、ゲームごとに前記各ストップスイッチの操作タイミングで前記数値生成手段の数値をそれぞれ取得し、前記抽選用乱数生成手段は、前記取得手段が取得した３個の前記各数値の下位４ないし６ビットを用いて１６ビットの前記ソフトウェア乱数値を生成し、該ソフトウェア乱数値と前記ハードウェア乱数値とを演算して、１６ビットの前記抽選用乱数値を生成するとしてもよい（請求項４）。

また、前記取得手段は、ゲームごとに少なくとも１個の前記ストップスイッチの操作タイミングで前記数値生成手段の数値を取得するとともに、ゲームごとに前記スタートスイッチの操作タイミングで前記数値生成手段の数値を取得し、前記抽選用乱数生成手段は、前回のゲームで少なくとも１個の前記ストップスイッチの操作タイミングで取得された少なくとも１個の前記数値の少なくとも一部の所定数ビットおよび今回のゲームで前記スタートスイッチの操作タイミングで取得された前記数値の少なくとも一部の所定数ビットを用いてソフトウェア乱数値を生成し、該ソフトウェア乱数値と今回のゲームで生成された前記ハードウェア乱数値とを演算して、今回のゲームの前記抽選用乱数値を生成するとしてもよい（請求項５）。

また、前記複数のリールおよび前記各ストップスイッチとしてそれぞれ３個ずつ備え、前記ハード乱数生成手段は１６ビットの前記ハードウェア乱数値を生成し、前記取得手段は、ゲームごとに前記各ストップスイッチの操作タイミングで前記数値生成手段の数値をそれぞれ取得するとともに、ゲームごとに前記スタートスイッチの操作タイミングで前記数値生成手段の数値を取得し、前記抽選用乱数生成手段は、前記取得手段が取得した合計４個の前記数値のそれぞれ下位４ビットを用いて１６ビットの前記ソフトウェア乱数値を生成し、該ソフトウェア乱数値と前記ハードウェア乱数値とを演算して、１６ビットの前記抽選用乱数値を生成するとしてもよい（請求項６）。

また、前記抽選用乱数生成手段は、前記取得手段が取得した前記各数値のそれぞれ設定された所定数ビットを用いて前記ソフトウェア乱数値を生成するもので、前記取得手段による前記各数値の取得ごとに、前記ソフトウェア乱数値の格納用に予め設定されたメモリ領域のデータを前記各所定数ビットだけ左右のいずれか一方向にローテイトした後に、前記取得手段が取得した前記数値の各所定数ビットを前記メモリ領域に格納するとしてもよい（請求項７）。

また、前記抽選用乱数生成手段は、前記各数値を前記メモリ領域に格納する際のローテイト方向を前記ソフトウェア乱数値の生成ごとに決定するとしてもよい（請求項８）。

また、前記数値生成手段は、前記ＣＰＵに内蔵され、メモリに記憶されたデータ内容のリフレッシュ動作のために用いることが可能な前記ＣＰＵの命令フェッチ毎に値が更新されるリフレッシュレジスタからなるとしてもよい（請求項９）。

また、前記ハード乱数生成手段は、所定の発振周波数のクロックパルス信号を出力する発振手段と、前記発振手段からの前記クロックパルス信号をカウントするカウント手段とを備え、遊技者による前記スタートスイッチの操作タイミングでの前記カウント手段のカウント値を前記ハードウェア乱数値とするとしてもよい（請求項１０）。

請求項１の発明によれば、遊技者による複数の操作の各操作タイミングで数値生成手段により生成される数値を取得し、その取得した数値とハードウェア乱数値とを演算して、抽選結果の判定に用いる抽選用乱数値を生成しているため、遊技者による複数の操作のばらつきを利用することで、数値のランダム性を高めることができる。これによって、操作タイミングを故意に調整して当選確率を不正に向上することが困難になり、そのような不正行為を未然に防止することができる。

また、請求項２の発明によれば、ゲームごとに少なくとも２個のストップスイッチの操作タイミングで数値生成手段の数値をそれぞれ取得し、前回のゲームで取得した各数値の少なくとも一部の所定数ビットを用いて生成したソフトウェア乱数値と今回のゲームで生成されたハードウェア乱数値とを演算して、今回のゲームの抽選用乱数値を生成しているため、抽選用乱数値を生成するのに用いるソフトウェア乱数値とハードウェア乱数値とが互いに異なるゲームで生成されることから、ストップスイッチの操作タイミングを故意に調整して、生成する抽選用乱数値の当選確率を不正に向上するような不正行為の実現を非常に困難にすることができる。

また、請求項３の発明によれば、ゲームごとに４個のストップスイッチの操作タイミングで数値生成手段の数値をそれぞれ取得し、その取得した４個の各数値の下位４ビットを用いて１６ビットのソフトウェア乱数値を生成しているため、ソフトウェア乱数値をゲームごとに簡易なプログラム構成で更新することができる。

また、請求項４の発明によれば、ゲームごとに３個のストップスイッチの操作タイミングで数値生成手段の数値をそれぞれ取得し、その取得した３個の各数値の下位４ないし６ビットを用いて１６ビットのソフトウェア乱数値を生成しているため、ソフトウェア乱数値をゲームごとに簡易なプログラム構成で更新することができる。

また、請求項５の発明によれば、ゲームごとに少なくとも１個のストップスイッチの操作タイミングで数値生成手段の数値を取得するとともに、ゲームごとにスタートスイッチの操作タイミングで数値生成手段の数値を取得し、前回のゲームでストップスイッチの操作タイミングで取得した数値の少なくとも一部の所定数ビットおよび今回のゲームでスタートスイッチの操作タイミングで取得した数値の少なくとも一部の所定数ビットを用いて生成したソフトウェア乱数値と、今回のゲームで生成されたハードウェア乱数値とを演算して、今回のゲームの抽選用乱数値を生成しているため、抽選用乱数値を生成するのに用いるソフトウェア乱数値が、互いに異なるゲームで取得した各数値を用いて生成されることから、スイッチの操作タイミングを故意に調整して、生成する抽選用乱数値の当選確率を不正に向上するような不正行為の実現を非常に困難にすることができる。

また、請求項６の発明によれば、ゲームごとに３個のストップスイッチの操作タイミングで数値生成手段の数値をそれぞれ取得するとともに、ゲームごとにスタートスイッチの操作タイミングで数値生成手段の数値を取得し、その取得した合計４個の各数値の下位４ビットを用いて１６ビットのソフトウェア乱数値を生成しているため、ソフトウェア乱数値をゲームごとに簡易なプログラム構成で更新することができる。

また、請求項７の発明によれば、各数値の取得ごとに、ソフトウェア乱数値の格納用に予め設定されたメモリ領域のデータを各所定数ビットだけ左右のいずれか一方向にローテイトした後に、数値の各所定数ビットをメモリ領域に格納しているため、ソフトウェア乱数値の更新を容易に行うことができる。この請求項７の発明において、メモリ領域の各値のローテイト方向については、左右のいずれか一方向に固定しておかないと、各数値の各所定数ビットを用いてソフトウェア乱数値を好適に更新することができない。しかしながら、異なるソフトウェア乱数値の間では、メモリ領域の各値のローテイト方向が互いに同一である必要はない。

一方、抽選用乱数値を用いて抽選結果を判定する場合、一般に、当選の数値範囲を予め設定しておき、その数値範囲に抽選用乱数値が含まれるか否かによって、抽選結果が判定される。したがって、所定の数値範囲に抽選用乱数値が含まれるか否かは、抽選用乱数値の上位ビットによって概略が決まってしまう。ここで、ソフトウェア乱数値を更新する際にメモリ領域の各値のローテイト方向が常に同一である場合には、ソフトウェア乱数値の上位ビットを構成する数値の取得順が常に同一になるため、その取得順に対応する操作タイミングのみを故意に調整すれば、生成する抽選用乱数値の当選確率を不正に向上できる可能性が残る。これに対して、各数値をメモリ領域に格納する際のローテイト方向をソフトウェア乱数値の生成ごとに決定するようにした請求項８の発明によれば、ソフトウェア乱数値の上位ビットを構成する数値の取得順が常に同一になることはないため、スイッチの操作タイミングを故意に調整して、生成する抽選用乱数値の当選確率を不正に向上するような不正行為の実現をより確実に防止することができる。

また、請求項９の発明によれば、数値生成手段は、ＣＰＵに内蔵され、メモリに記憶されたデータ内容のリフレッシュ動作のために用いることが可能なＣＰＵの命令フェッチ毎に値が更新されるリフレッシュレジスタからなるため、一般的なＣＰＵが備えているリフレッシュレジスタにより数値生成手段を簡易に構成することができる。

また、請求項１０の発明によれば、遊技者によるスタートスイッチの操作タイミングでのクロックパルス信号のカウント値をハードウェア乱数値としているため、周期性を有するカウント値を用いながら、簡易な構成でハードウェア乱数値を生成することができる。

＜第１実施形態＞
図１は本発明に係る遊技機の第１実施形態であるスロットマシンの外観を示す斜視図である。この実施形態におけるスロットマシン１は、例えば図１に示すように構成されている。即ち、このスロットマシン１では、筐体３の前面が前面パネル５により開閉自在に閉塞され、この前面パネル５のほぼ中央高さの位置に操作板７が配設されると共に、この操作板７の上方に正面板９が配設されている。

そして、この正面板９には横長矩形の表示窓１１が設けられている。また、表示窓１１の内側には左から順に、左・中・右リール１３Ｌ，１３Ｍ，１３Ｒ（図２参照）および第４リール１４（図２参照）が配置されている。左・中・右・第４リール１３Ｌ，１３Ｍ，１３Ｒ，１４の外周面には、例えば「７」、「カエル」、「ＢＡＲ」、「ベル」、「スイカ」、「チェリー」、「Replay」の複数種類（この実施形態では例えば７種類）の図柄が合計２１個、所定の配列でそれぞれ表示されている。また、各図柄には、０番から２０番までのコマ番号が順に付されている。そして、例えばコマ番号０番から２０番までの図柄が印刷されたリールテープがリールの周面に貼り付けられて左・中・右・第４リール１３Ｌ，１３Ｍ，１３Ｒ，１４が構成される。そして、左・中・右・第４リール１３Ｌ，１３Ｍ，１３Ｒ，１４が回転すると、コマ番号２０番、１９番、…、０番、２０番、…の順に図柄が表示窓１１に表示される。表示窓１１からは、各リール１３Ｌ，１３Ｍ，１３Ｒ，１４の回転が停止すると、図柄が上段、中段および下段にそれぞれ１個の合計３個ずつ覗くように設定されている。すなわち、４個すべてのリール１３Ｌ，１３Ｍ，１３Ｒ，１４が停止すると、縦４列横３行に配列された合計１２個の図柄が表示されるようになっている。

更に、操作板７には、内部に貯留されているクレジットメダルから１枚ずつのメダル投入を指示するためのベットスイッチ１５、クレジットメダルから１ゲームあたりの最大投入枚数（例えば３枚）のメダル投入を指示するための最大ベットスイッチ１７、各リールの回転を開始させるためのレバー状のスタートスイッチ１９、左・中・右リール１３Ｌ，１３Ｍ，１３Ｒおよび第４リール１４の回転をそれぞれ停止させるための左・中・右ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒおよび第４ストップスイッチ２２、クレジットメダルを払い出すための精算スイッチ２３、およびメダル投入口２５が設けられている。

また、正面板９の上方のほぼ中央には、動画などを表示して演出を行うための液晶表示器２７が設けられ、液晶表示器２７のすぐ上方には、各種の入賞図柄が表示された説明パネル２９が設けられ、これら液晶表示器２７および説明パネル２９の左右には、音楽などによる演出を行うためのスピーカ３１Ｌ，３１Ｒがそれぞれ設けられている。また、説明パネル２９およびスピーカ３１Ｌ，３１Ｒの上辺には中央ランプ部３３Ｍが配設され、その左右には左・右ランプ部３３Ｌ，３３Ｒがそれぞれ配設されている。各ランプ部３３Ｍ，３３Ｌ，３３Ｒには、それぞれ発光ダイオードなどの光源が配設されている。これらのランプ部３３Ｍ，３３Ｌ，３３Ｒは一体的に形成され、遊技者に当選や入賞を告知するなどの演出を行うための上部ランプ部３３を構成している。

また、操作板７の下方には、装飾画などが表示された下部パネル３５が設けられ、この下部パネル３５の左右には、それぞれ複数の光源が例えば２列に並んで配置された下部ランプ部３７Ｌ，３７Ｒが設けられている。また、下部パネル３５の下方には、メダルの払出口３９や、この払出口３９から払い出されるメダルを受けるメダル受け４１が設けられている。また、筐体３の内部のリール１３Ｌ，１３Ｍ，１３Ｒ，１４の下方には、メダルを払出口３９に排出するためのホッパーユニット４３（図２参照）が配設されている。

図２はスロットマシン１の電気的構成を示すブロック図、図３はメイン制御基板６３の機能および回路構成の要部を示すブロック図である。図２において、投入センサ５１は、筐体３内部のメダル投入口２５近傍に設けられ、投入されたメダルを１枚ずつ検知するものである。払出センサ５３は、ホッパーユニット４３の出口に設けられ、払出口３９に払い出されるメダルを１枚ずつ検知するものである。左・中・右位置センサ５５Ｌ，５５Ｍ，５５Ｒおよび第４位置センサ５６は、左・中・右リール１３Ｌ，１３Ｍ，１３Ｒおよび第４リール１４の回転位置をそれぞれ検出するためのもので、例えば左・中・右リール１３Ｌ，１３Ｍ，１３Ｒおよび第４リール１４にそれぞれ設けられた突起部を検出するフォトインタラプタからなり、左・中・右リール１３Ｌ，１３Ｍ，１３Ｒおよび第４リール１４が回転すると一周ごとに突起部を検出してその検出信号をメイン制御基板６３に出力する。この実施形態では例えば、左・中・右位置センサ５５Ｌ，５５Ｍ，５５Ｒおよび第４位置センサ５６が上記突起部を検出したときに、それぞれコマ番号２０番の図柄が表示窓１１の中段に位置するように構成されている。ホッパーモータ５７はホッパーユニット４３に配設され、その駆動によりメダルを払出口３９に向けて払い出すものである。なお、リール１３Ｌ，１３Ｍ，１３Ｒおよび第４リール１４は、それぞれ、この実施形態では例えばステッピングモータによって回転駆動される。

また、このスロットマシン１では、遊技に関する制御を行うメインＣＰＵ６１が実装されたメイン制御基板６３と、遊技に関連する演出の制御を行うサブＣＰＵ７１が実装されたサブ制御基板７３とが別々に設けられている。メイン制御基板６３のＲＡＭ６５はデータを一時的に記憶し、ＲＯＭ６７は予め設定されたデータ（後述の停止テーブルや抽選テーブルなど）を含む遊技プログラムを記憶する。メインＣＰＵ６１は、基準発振回路６９の水晶振動子６９ａからの基準クロックパルス信号に基づき、ＲＯＭ６７の遊技プログラムの各命令を実行することで、遊技に関する制御を行う。また、メインＣＰＵ６１は、遊技に関連するデータを演出制御データとしてサブＣＰＵ７１に送る。サブ制御基板７３のメモリ７５は、データを一時的に記憶するＲＡＭ部と演出プログラムを記憶するＲＯＭ部とからなる。サブＣＰＵ７１は、基準発振回路（図示省略）からの基準クロックパルス信号に基づき、メインＣＰＵ６１からの演出制御データを用いつつ演出プログラムを実行することで、遊技に関連する演出の制御を行う。例えば、サブＣＰＵ７１は、遊技の進行や抽選手段１１０による抽選の結果などに対応して予め設定された演出パターンに応じて、液晶表示器２７に動画を表示したり、スピーカ３１Ｌ，３１Ｒから音楽を発生させたり、上部ランプ部３３や下部ランプ部３７Ｌ，３７Ｒの光源を一斉にあるいは個別に点滅させる。

図３において、メイン制御基板６３の遊技制御手段１００は遊技を制御する。遊技には、一般的な遊技である通常遊技と、遊技者にとって通常遊技よりも有利な遊技である特別遊技（ボーナスゲーム）とがあり、遊技制御手段１００はこれらの遊技を制御する。

通常遊技について簡単に説明すると、このスロットマシン１では、投入センサ５１によりメダル投入口２５からのメダル投入が検出されるか、あるいはベットスイッチ１５または最大ベットスイッチ１７の操作によりクレジットメダルの投入指示があると、ゲームが開始される。そして、ゲーム開始後にスタートスイッチ１９を操作すると、ほぼ同時に、４個すべてのリール１３Ｌ，１３Ｍ，１３Ｒ，１４の回転が開始する。また、抽選手段１１０により抽選が行われる。その後に、４個のストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２のうちの１個を操作すると、当該ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２に対応したリール１３Ｌ，１３Ｍ，１３Ｒ，１４の回転が停止する。そして、４個すべてのストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２を操作し終えると、４個すべてのリール１３Ｌ，１３Ｍ，１３Ｒ，１４の回転が停止する。このとき、左・中・右・第４リール１３Ｌ，１３Ｍ，１３Ｒ，１４の所定の図柄が所定の位置に停止すると入賞になり、ホッパーユニット４３により遊技者に対して所定枚数のメダルが払い出されるか、又は遊技者に対して再遊技などの所定の利益が付与される。なお、メダルの払い出しに代えて、クレジットメダルとして内部に貯留されることもある。

抽選手段１１０による抽選の結果には、特定導入遊技当選（ビッグボーナス（ＢＢ）当選）と、特定遊技当選（レギュラーボーナス（ＲＢ）当選）と、小役当選と、再遊技当選（Replay当選）と、ハズレとがある。また、入賞には、特定導入遊技（ＢＢゲーム）への移行に係る特定導入遊技入賞（ＢＢ入賞）と、特定遊技（ＲＢゲーム）への移行に係る特定遊技入賞（ＲＢ入賞）と、所定枚数のメダルの払い出しに係る小役入賞と、再遊技（Replay）の実行に係る再遊技入賞（Replay入賞）とがある。なお、抽選手段１１０の構成については後に詳述する。

上記ＲＢゲームとは、通常遊技よりも当選確率が高い特定入賞遊技（ＪＡＣゲーム）を複数回行い得る遊技を言い、また、ＢＢゲームとは、ＲＢゲームの導入確率が高い遊技を言う。これらのＲＢ，ＢＢゲームでは、通常遊技と異なる抽選テーブル１１８（後述）が使用される。そして、所定の図柄（例えば「７」や「カエル」）が入賞ライン上に４個揃うと、ＢＢ入賞となり、払い出しがある場合にはメダルが払い出されて、通常遊技からＢＢゲームに移行する。また、所定の図柄（例えば「ＢＡＲ」）が入賞ライン上に４個揃うと、ＲＢ入賞となり、払い出しがある場合にはメダルが払い出されて、通常遊技からＲＢゲームに移行する。また、所定の図柄（例えば「スイカ」や「ベル」）が入賞ライン上に４個揃うか、あるいは、左リール１３Ｌの単独入賞図柄（例えば「チェリー」）と中・右・第４リール１３Ｍ，１３Ｒ，１４のいずれかの図柄が入賞ライン上で停止すると、それぞれ小役入賞となり、それぞれ所定枚数のメダルが払い出される。また、所定の図柄（例えば「Replay」）が入賞ライン上に４個揃うと、Replay入賞となり、新たなメダルを投入することなく、前回の遊技と同じ条件で再度遊技を行うことができる。

なお、抽選手段１１０による抽選の結果がＢＢ当選になると、ＢＢ当選に基づいたリール１３Ｌ，１３Ｍ，１３Ｒ，１４の停止制御が行われるが、このとき、ＢＢ入賞が引き当てられないと、このＢＢ当選は、ＢＢ入賞が引き当てられるまで持ち越されることとなっている。ＲＢ当選についても同様である。ＢＢ当選またはＲＢ当選が持ち越された状態をそれぞれ「ＢＢ内部当り」、「ＲＢ内部当り」と称する。一方、小役当選は、抽選手段１１０による抽選の結果が小役当選となった遊技で小役入賞を引き当てられないと、次回の遊技には持ち越されないこととなっている。Replay当選についても同様である。

検出手段１２０は、左・中・右位置センサ５５Ｌ，５５Ｍ，５５Ｒおよび第４位置センサ５６の検出信号と、左・中・右リール１３Ｌ，１３Ｍ，１３Ｒおよび第４リール１４を駆動する各ステッピングモータへの供給パルス数とに基づき、左・中・右リール１３Ｌ，１３Ｍ，１３Ｒおよび第４リール１４の回転位置をそれぞれ検出するものである。すなわち、この検出手段１２０は、左・中・右リール１３Ｌ，１３Ｍ，１３Ｒおよび第４リール１４の回転中および回転停止時に、所定の基準位置（この実施形態では例えば、表示窓１１の中段）に位置する図柄に対応するコマ番号をそれぞれ検出する。

停止制御手段１２５は、抽選手段１１０の抽選結果に基づき、停止テーブル１３０を用いて、リール１３Ｌ，１３Ｍ，１３Ｒ，１４の停止制御を行うものである。この停止テーブル１３０は、各リール１３Ｌ，１３Ｍ，１３Ｒ，１４の停止位置を決定するためのものであって、ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２が操作されたときのリール１３Ｌ，１３Ｍ，１３Ｒ，１４の回転位置に応じて、リール１３Ｌ，１３Ｍ，１３Ｒ，１４の滑りコマ数をあらかじめ定めたものである。停止テーブル１３０は、例えば、左・中・右・第４リール１３Ｌ，１３Ｍ，１３Ｒ，１４の滑りコマ数を一括して定めた全リール用停止テーブルからなる。なお、停止テーブル１３０は、左・中・右・第４リール１３Ｌ，１３Ｍ，１３Ｒ，１４の滑りコマ数を一括して定めた全リール用停止テーブルに限られず、例えば、左リール１３Ｌのみの滑りコマ数を定めたもの（左リール用停止テーブル）と、中・右・第４リール１３Ｍ，１３Ｒ，１４の滑りコマ数を定めたもの（中・右・第４リール用停止テーブル）とを備えるようにしてもよい。

そして、停止制御手段１２５は、まず、抽選手段１１０による抽選の結果に基づいて、複数の停止テーブル１３０の中から一の停止テーブル１３０を選択する。次に、この選択した一の停止テーブル１３０と、ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２が操作されたときのリール１３Ｌ，１３Ｍ，１３Ｒ，１４の回転位置とから、リール１３Ｌ，１３Ｍ，１３Ｒ，１４の滑りコマ数を決定する。ここで、滑りコマ数が０と決定されれば、直ちにリール１３Ｌ，１３Ｍ，１３Ｒ，１４の回転を停止させる。すなわち、滑りコマ数が０と決定されると、ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２が操作されたときに表示窓１１の上段に表示されていた図柄は、そのまま表示窓１１の上段に停止表示される。また、滑りコマ数が１と決定されれば、１コマ分だけリール１３Ｌ，１３Ｍ，１３Ｒ，１４を回転させて停止させる。すなわち、滑りコマ数が１と決定されると、ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２が操作されたときに表示窓１１の上段に表示されていた図柄は、リール１３Ｌ，１３Ｍ，１３Ｒ，１４の回転方向に１コマずれて、表示窓１１の中段に停止表示される。

入賞判定手段１４０は、左・中・右・第４リール１３Ｌ，１３Ｍ，１３Ｒ，１４の所定の図柄が所定の位置に停止したことが、検出手段１２０により検出されると、入賞と判定するものである。具体的には、入賞判定手段１４０は、「７」の図柄が入賞ライン上に４個揃うか、または「カエル」の図柄が入賞ライン上に４個揃うと、それぞれＢＢ入賞と判定する。また、入賞判定手段１４０は、「ＢＡＲ」の図柄が入賞ライン上に４個揃うとＲＢ入賞と判定する。また、入賞判定手段１４０は、「スイカ」の図柄が入賞ライン上に４個揃うか、「ベル」の図柄が入賞ライン上に４個揃うか、あるいは左リール１３Ｌの「チェリー」および中・右・第４リール１３Ｍ，１３Ｒ，１４のいずれかの図柄が入賞ライン上で停止すると、それぞれ小役入賞と判定する。また、入賞判定手段１４０は、「Replay」の図柄が入賞ライン上に４個揃うとReplay入賞と判定する。

払出制御手段１５０は、メダル払出のある入賞と判定されたときに、クレジットメダルの貯留枚数が上限値（この実施形態では例えば５０枚）に達した後は、ホッパーユニット４３を動作させて、入賞態様に応じた払出枚数だけメダルを払い出すものである。また、払出制御手段１５０は、クレジットメダルの貯留枚数が上限値に達するまでは、メダル払出として、ホッパーユニット４３の動作に代えて上記払出枚数だけクレジットメダルを増加させるものである。

次に、図２〜図４を参照して抽選手段１１０について説明する。図４は抽選手段１１０の抽選テーブル１１８の一例を示す図である。抽選手段１１０の発振回路１１１は、所定の発振周波数（この実施形態では例えば、４ＭＨｚ）の水晶振動子（図示省略）を備え、クロックパルス信号ＣＫを出力するものである。カウント回路１１２は、発振回路１１１からのクロックパルス信号ＣＫをカウントしてそのカウント値ＤＡＴＡを出力するもので、この実施形態では例えば、１０進数で０〜６５５３５（１６ビット）の範囲のカウント値ＤＡＴＡを出力する。ラッチ回路１１３は、カウント回路１１２から出力されるカウント値ＤＡＴＡをスタートスイッチ１９の操作タイミングでラッチするもので、そのラッチした値をハードウェア乱数値Ｄ１（１６ビット）として出力する。このように、カウント回路１１２から出力されるカウント値ＤＡＴＡは０〜６５５３５の数値が順番に繰り返されるものであるため、厳密に言うと乱数ではないが、スタートスイッチ１９の操作タイミングがランダムである場合には、ラッチ回路１１３から出力されるハードウェア乱数値Ｄ１は、擬似的に乱数として取り扱うことができる。

上記ＲＡＭ６５は、ダイナミックＲＡＭとスタティックＲＡＭとを備えている。ダイナミックＲＡＭは、記憶データを保持するためにリフレッシュ動作が必要であるが、リフレッシュレジスタ１１４は、このリフレッシュ動作を行うためのものである。このリフレッシュレジスタ１１４は、８ビットで構成されたレジスタで、メインＣＰＵ６１がＲＯＭ６７から遊技プログラムの各命令のフェッチごとに下位７ビットが１ずつインクリメントされるものである。取得手段１１５は、リフレッシュレジスタ１１４のレジスタ値をストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２の各操作タイミングで取得するものである。

抽選用乱数生成手段１１６は、取得手段１１５が取得したレジスタ値とハードウェア乱数値Ｄ１とを用いて抽選用乱数値Ｄ３を生成して抽選判定手段１１９に出力するもので、ソフト乱数生成部１１６ａと演算部１１６ｂとを備えている。ソフト乱数生成部１１６ａは、取得手段１１５が取得したレジスタ値の下位４ビットを用いてソフトウェア乱数値Ｄ２（１６ビット）を生成してＲＡＭ６５に格納するものである。具体的には、後に詳述するように、ＲＡＭ６５に予め設定された１６ビット（２バイト）のメモリ領域に、４ビットのローテイトごとにレジスタ値の下位４ビットを取り込む。なお、ソフトウェア乱数値Ｄ２を格納するメモリ領域はスタティックＲＡＭに設定されている。また、このスタティックＲＡＭにはバックアップ電源が設けられており、スロットマシン１の電源がオフにされても、ソフトウェア乱数値Ｄ２が保持されるようになっている。

抽選用乱数生成手段１１６の演算部１１６ｂは、ハードウェア乱数値Ｄ１とソフトウェア乱数値Ｄ２との間で演算処理を行い、その演算結果を抽選用乱数値Ｄ３としてメインＣＰＵ６１の抽選判定手段１１９に出力するものである。この演算部１１６ｂは、この実施形態では例えば、
Ｄ３＝Ｄ１＋Ｄ２
の加算を行う。この演算部１１６ｂでは、抽選用乱数値Ｄ３が１０進数で０〜６５５３５の範囲になるように設定されており、例えば加算により抽選用乱数値Ｄ３が６５５３５をオーバーフローしたときには０に戻る。なお、この演算部１１６ｂが行う演算処理は、加算に限られず、他の四則演算や論理演算でもよい。

抽選テーブル１１８は、抽選用乱数生成手段１１６から出力される全範囲（すなわち０〜６５５３５）の抽選用乱数値Ｄ３について、ＢＢ当選にするか、ＲＢ当選にするか、小役当選にするか、Replay当選にするか、あるいはハズレにするかを、所定の数値範囲ごとに定めたものである。抽選テーブル１１８として、通常遊技用のテーブルに加えて、ＢＢゲーム用やＲＢゲーム用のテーブルが備えられている。図４は通常遊技用の抽選テーブル１１８を示している。

抽選判定手段１１９は、抽選用乱数生成手段１１６から出力される抽選用乱数値Ｄ３と、通常遊技やＢＢ，ＲＢゲームなどに応じて設定された抽選テーブル１１８とを照合して、ＢＢ当選か、ＲＢ当選か、小役当選か、Replay当選か、あるいはハズレかの抽選結果を判定するものである。この抽選結果の判定は、この実施形態では例えば、各入賞役について数値範囲の小さい方から順に（抽選用乱数値Ｄ３）−（当選範囲のＭＡＸ値）を演算し、その演算結果が最初に負になるときの入賞役が当選と判定されることによって行われる。すなわち、例えば、Ｄ３＝７０００であれば、７０００−３９９≧０、７０００−５９９≧０となり、「チェリー」および「スイカ」の当選ではないと判定されるが、７０００−７９９９＜０となり、「ベル」の当選と判定される。また、例えば、Ｄ３＝１９０００であれば、全ての入賞役について、（抽選用乱数値Ｄ３）−（当選範囲のＭＡＸ値）≧０となるため、「ハズレ」と判定される。

なお、抽選結果の判定手順は、これに限られない。例えば、数値範囲の大きい方、すなわちハズレから順に（数値範囲のＭＩＮ値）−（抽選用乱数値Ｄ３）を演算し、その演算結果が最初に負になるときのハズレまたは入賞役の当選と判定することによって行うようにしてもよい。すなわち、例えば、Ｄ３＝１９０００であれば、１８８００−１９０００＜０となり、「ハズレ」と判定される。また、例えば、Ｄ３＝８５００であれば、順に１８８００−８５００≧０、１８４００−８５００≧０、１８０００−８５００≧０となり、「ハズレ」、「ＲＢ」の当選、「ＢＢ」の当選のいずれでもないと判定されるが、８０００−８５００＜０となり、「Replay」の当選と判定される。このように、この実施形態では、発振回路１１１、カウント回路１１２およびラッチ回路１１３が、本発明の「ハード乱数生成手段」を構成する。また、リフレッシュレジスタ１１４が、本発明の「数値生成手段」に相当する。

図５は１ゲームのメインルーチンの一例を示すフローチャートである。まず、液晶表示器２７でのデモ画面の表示などの遊技開始待ち時処理が行われる（ステップ＃１０）。そして、メダルが投入されたり、ベットスイッチ１５，１７によりクレジットメダルからのメダル投入指示があるとゲームが開始され、遊技メダル投入処理が行われる（ステップ＃１１）。次いで、スタートスイッチ１９が操作されると、後述する抽選処理が行われる（ステップ＃１２）とともに、ステッピングモータを起動して各リール１３Ｌ，１３Ｍ，１３Ｒ，１４を回転開始させる回胴起動処理が行われる（ステップ＃１３）。そして、ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２が操作されると、後述する回胴停止処理が行われる（ステップ＃１４）。次いで、各リール１３Ｌ，１３Ｍ，１３Ｒ，１４の回転が停止すると、停止図柄判定処理が行われ（ステップ＃１５）、その判定結果が入賞であれば、クレジットメダルの貯留枚数を増加させたり、ホッパーモータ５７を動作させてメダルを払い出すなどの遊技メダル払出処理が行われて（ステップ＃１６）、ゲームが終了する。

図６は図５のステップ＃１２の抽選処理サブルーチンの一例を示すフローチャート、図７は図６のステップ＃２０の抽選用乱数値の生成処理サブルーチンの一例を示すフローチャートである。まず、図６のステップ＃２０では、抽選用乱数値の生成処理サブルーチンが実行される。すなわち、図７において、スタートスイッチ１９が操作されたか否かが判別され（ステップ＃２７）、スタートスイッチ１９が操作されると（ステップ＃２７でＹＥＳ）、その操作時にラッチされたハードウェア乱数値Ｄ１が取得され（ステップ＃２８）、前回のゲームで生成されＲＡＭ６５に格納されているソフトウェア乱数値Ｄ２とハードウェア乱数値Ｄ１との加算により抽選用乱数値Ｄ３が生成されて（ステップ＃２９）、このサブルーチンを終了して図６の抽選処理サブルーチンに戻る。次いで、遊技状態などに対応する抽選テーブル１１８が設定される（ステップ＃２１）。すなわち、例えば通常遊技であれば、図４に示す抽選テーブル１１８が設定される。

次いで、抽選テーブル１１８の入賞役の当選範囲のＭＡＸ値と、抽選用乱数値Ｄ３とが比較されて（ステップ＃２２）、その入賞役の当選か否かが判定される（ステップ＃２３）。そして、その入賞役の当選でなければ（ステップ＃２３でＮＯ）、全ての入賞役について当選判定が済んだか否かが判別され（ステップ＃２４）、未判定の入賞役が残っていれば（ステップ＃２４でＮＯ）、ステップ＃２２に戻り、抽選テーブル１１８の次の入賞役の当選範囲のＭＡＸ値と、抽選用乱数値Ｄ３とが比較されて、その入賞役の当選か否かが判定される（ステップ＃２３）。

そして、入賞役の当選と判定される（ステップ＃２３でＹＥＳ）か、または、全ての入賞役について当選判定済みと判別される、すなわち「ハズレ」と判定される（ステップ＃２４でＹＥＳ）と、入賞役の情報、すなわち当選した入賞役またはハズレの情報をＲＡＭ６５に格納し（ステップ＃２５）、次いで、抽選結果、すなわち当選した入賞役またはハズレに対応する停止テーブル１３０を設定して（ステップ＃２６）、終了する。

図８は図５のステップ＃１４の回胴停止処理サブルーチンの一例を示すフローチャート、図９は図８のステップ＃３３のソフトウェア乱数値の更新処理サブルーチンの一例を示すフローチャート、図１０はソフトウェア乱数値が格納されるＲＡＭ６５のメモリ領域に対するリフレッシュレジスタ１１４のレジスタ値の取込を説明する図である。

図８において、まず、全リール１３Ｌ，１３Ｍ，１３Ｒ，１４が停止済みか否かが判別され（ステップ＃３０）、停止済みであれば（ステップ＃３０でＹＥＳ）、このサブルーチンを終了し、停止済みでなければ（ステップ＃３０でＮＯ）、自動停止用タイマが０になったか否かが判別される（ステップ＃３１）。そして、自動停止用タイマが０でなければ（ステップ＃３１でＮＯ）、ストップスイッチが操作されたか否かが判別され（ステップ＃３２）、いずれかのストップスイッチが操作されると（ステップ＃３２でＹＥＳ）、ソフトウェア乱数値の更新処理サブルーチンが実行される（ステップ＃３３）。

このソフトウェア乱数値の更新処理サブルーチンでは、図９に示すように、まず、ソフトウェア乱数値Ｄ２の各値が右向きに４ビットローテイトされる（ステップ＃４０）。すなわち、ソフトウェア乱数値Ｄ２は、上述したように、１６ビット（２バイト）で構成されており、図１０では、ソフトウェア乱数値Ｄ２が格納されるメモリ領域の下位側の１バイトのアドレスは「ＣＮＴＲ」に設定されており、その結果、上位側の１バイトのアドレスは「ＣＮＴＲ＋１」になっている。そして、ステップ＃４０での右向きの４ビットローテイトによって、ソフトウェア乱数値Ｄ２を格納するメモリ領域の各値は、図１０（ａ）に示す状態から図１０（ｂ）に示す状態に移行する。

次いで、リフレッシュレジスタ１１４のレジスタ値が取得され（ステップ＃４１）、そのレジスタ値の下位４ビットが、図１０（ｃ）に示すように、ソフトウェア乱数値Ｄ２の下位４ビットに取り込まれ（ステップ＃４２）、このサブルーチンを終了する。そして、図８に戻って、図６のステップ＃２６で設定された停止テーブル１３０に基づくリールの停止制御が行われ（ステップ＃３４）、ステップ＃３０に戻る。

そして、自動停止用タイマが０になるまでに（ステップ＃３１でＮＯ）、いずれかのストップスイッチが操作される（ステップ＃３２でＹＥＳ）ごとに、図９のソフトウェア乱数値の更新処理サブルーチンが実行される（ステップ＃３３）。

すなわち、右向きに４ビットローテイトされて図１０（ｃ）に示す状態から図１０（ｄ）に示す状態に移行し、次いで、図１０（ｅ）に示すように、２番目のストップスイッチ操作時のレジスタ値の下位４ビットがソフトウェア乱数値Ｄ２の下位４ビットに取り込まれる。

さらに、右向きに４ビットローテイトされて図１０（ｅ）に示す状態から図１０（ｆ）に示す状態に移行し、次いで、図１０（ｇ）に示すように、３番目のストップスイッチ操作時のレジスタ値の下位４ビットがソフトウェア乱数値Ｄ２の下位４ビットに取り込まれる。

さらに、右向きに４ビットローテイトされて図１０（ｇ）に示す状態から図１０（ｈ）に示す状態に移行し、次いで、図１０（ｉ）に示すように、４番目のストップスイッチ操作時のレジスタ値の下位４ビットがソフトウェア乱数値Ｄ２の下位４ビットに取り込まれる。

このようにして、全てのストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２に対する４回のストップスイッチ操作が行われると、図１０（ｉ）に示すソフトウェア乱数値Ｄ２が得られる。すなわち、ソフトウェア乱数値Ｄ２の１６ビット全てのデータが更新されることとなる。

一方、ストップスイッチが操作されるまでに（ステップ＃３２でＮＯ）、自動停止用タイマが０になると（ステップ＃３１でＹＥＳ）、ストップスイッチが操作された場合と同様に、ソフトウェア乱数値の更新処理サブルーチンが実行される（ステップ＃３３）。

この実施形態のスロットマシン１では、スタートスイッチ１９の操作からの経過時間が所定時間に達した時点でストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２の操作がないときは、自動的に各リールを停止させるようになっている。自動停止用タイマは、スタートスイッチ１９の操作時に所定値が設定され、タイマ割込ごとに一定間隔でデクリメントされるもので、スタートスイッチ１９の操作から所定時間が経過するまでの残り時間に対応している。この自動停止用タイマは、各ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２について、互いに同一値を設定しても異なる値を設定してもよい。

そして、例えば遊技者が故意にストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２を操作せずに放置した場合には、各ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２の自動停止用タイマが０になる（ステップ＃３１でＹＥＳ）ごとに、ソフトウェア乱数値の更新処理サブルーチンが実行されて（ステップ＃３３）、各ストップスイッチが操作された場合と同様に、ソフトウェア乱数値Ｄ２の１６ビット全てのデータが更新されることとなる。

このように、図８の回胴停止処理サブルーチンが実行されると、図９のソフトウェア乱数値の更新処理サブルーチンが４回実行され、ソフトウェア乱数値Ｄ２の１６ビット全てのデータが更新される。そして、この更新されたソフトウェア乱数値Ｄ２は、次のゲームの抽選処理サブルーチン（図６のステップ＃２０）で使用されることとなる。

以上説明したように、この第１実施形態では、左・中・右および第４ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２の各操作タイミングでリフレッシュレジスタ１１４のレジスタ値をそれぞれ取得し、その取得した各レジスタ値の下位４ビットでソフトウェア乱数値Ｄ２を生成してＲＡＭ６５に格納しておき、次のゲームのスタートスイッチ１９の操作タイミングでカウント値ＤＡＴＡをラッチしてハードウェア乱数値Ｄ１を生成し、ハードウェア乱数値Ｄ１とソフトウェア乱数値Ｄ２との加算により、抽選結果の判定に用いる抽選用乱数値Ｄ３を生成している。

このように、第１実施形態によれば、左・中・右および第４ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２の各操作タイミングでリフレッシュレジスタ１１４のレジスタ値をそれぞれ取得しているため、遊技者による複数の操作のばらつきを利用することで、ソフトウェア乱数値Ｄ２のランダム性を高めることができる。これによって、各ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２の操作タイミングを故意に調整して、生成する抽選用乱数値Ｄ３の当選確率を不正に向上するような不正行為を未然に防止することができる。

また、前回のゲームで取得した各レジスタ値の下位４ビットを用いて生成したソフトウェア乱数値Ｄ２と、今回のゲームで生成されたハードウェア乱数値Ｄ１との加算により、今回のゲームの抽選用乱数値Ｄ３を生成しているため、抽選用乱数値Ｄ３を生成するのに用いるソフトウェア乱数値Ｄ２とハードウェア乱数値Ｄ１とが互いに異なるゲームで生成されることから、左・中・右および第４ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２の操作タイミングを故意に調整して、生成する抽選用乱数値Ｄ３の当選確率を不正に向上するような不正行為の実現を非常に困難にすることができる。

＜第２実施形態＞
図１１は本発明に係る遊技機の第２実施形態であるスロットマシン１の外観を示す斜視図、図１２は第２実施形態のスロットマシン１の電気的構成を示すブロック図、図１３は第２実施形態のメイン制御基板６３の機能および回路構成の要部を示すブロック図である。これらの図において、第１実施形態と同一物には同一符号を付し、第１実施形態と異なる点を中心に説明する。

この第２実施形態のスロットマシン１は、第１実施形態と異なり、リールとして左・中・右リール１３Ｌ，１３Ｍ，１３Ｒの３個だけを備えている。すなわち、第２実施形態のスロットマシン１は、第４リール、第４ストップスイッチおよび第４位置センサを備えていない。

図１４は第２実施形態のソフトウェア乱数値の更新処理サブルーチンの一例を示すフローチャート、図１５は第２実施形態におけるソフトウェア乱数値Ｄ２が格納されるＲＡＭ６５のメモリ領域に対するリフレッシュレジスタ１１４のレジスタ値の取込を説明する図である。なお、第２実施形態のスロットマシン１は、メインルーチン、抽選処理サブルーチン、抽選用乱数値の生成処理サブルーチン、回胴停止処理サブルーチンについては第１実施形態と同様に動作するので、説明を省略する。ただし、回胴停止処理サブルーチンでは、ストップスイッチの操作（図８のステップ＃３２でＹＥＳ）ごとにソフトウェア乱数値の更新処理サブルーチン（図８のステップ＃３３）が実行される。したがって、ストップスイッチを４個備える第１実施形態ではソフトウェア乱数値の更新処理サブルーチンが４回実行されるのに対して、ストップスイッチを３個しか備えていない第２実施形態では、ソフトウェア乱数値の更新処理サブルーチンが３回だけ実行されることとなる。

第２実施形態のソフトウェア乱数値の更新処理サブルーチンでは、図１４に示すように、まず、ソフトウェア乱数値Ｄ２の各値が右向きに５ビットローテイトされる（ステップ＃５０）。なお、ソフトウェア乱数値Ｄ２は、第１実施形態と同様に、１６ビット（２バイト）で構成されており、図１５では、図１０と同様に、ソフトウェア乱数値Ｄ２が格納されるメモリ領域の下位側の１バイトのアドレスは「ＣＮＴＲ」に設定されており、その結果、上位側の１バイトのアドレスは「ＣＮＴＲ＋１」になっている。そして、ステップ＃５０での右向きの５ビットローテイトによって、ソフトウェア乱数値Ｄ２を格納するメモリ領域の各値は、図１５（ａ）に示す状態から図１５（ｂ）に示す状態に移行する。

次いで、リフレッシュレジスタ１１４のレジスタ値が取得され（ステップ＃５１）、そのレジスタ値の下位の所定数ビット（ここでは５ビット）が、図１５（ｃ）に示すように、ソフトウェア乱数値Ｄ２の下位ビットに取り込まれ（ステップ＃５２）、このサブルーチンを終了して、回胴停止処理サブルーチン（図８）に戻る。そして、第１実施形態と同様に、いずれかのストップスイッチが操作される（図８のステップ＃３２でＹＥＳ）ごとに、図１４のソフトウェア乱数値の更新処理サブルーチンが実行される（図８のステップ＃３３）。

すなわち、右向きに５ビットローテイトされて図１５（ｃ）に示す状態から図１５（ｄ）に示す状態に移行し、次いで、図１５（ｅ）に示すように、２番目のストップスイッチ操作時のレジスタ値の下位の所定数ビット（ここでは５ビット）がソフトウェア乱数値Ｄ２の下位５ビットに取り込まれる。

さらに、右向きに５ビットローテイトされて図１５（ｅ）に示す状態から図１５（ｆ）に示す状態に移行し、次いで、図１５（ｇ）に示すように、３番目のストップスイッチ操作時のレジスタ値の下位の所定数ビット（ここでは６ビット）がソフトウェア乱数値Ｄ２の下位６ビットに取り込まれる。

このように、第２実施形態のソフトウェア乱数値の更新処理サブルーチンでは、ソフトウェア乱数値Ｄ２を格納するメモリ領域の各値は、レジスタ値の取込前に右向きに５ビットローテイトされる（ステップ＃５０）。また、１番目および２番目のストップスイッチの操作時に取得されたレジスタ値からは、下位の５ビットが取り込まれる一方、３番目のストップスイッチの操作時に取得されたレジスタ値からは、下位の６ビットが取り込まれる（ステップ＃５２）。これによって、図１５（ｇ）に示すように、３回のストップスイッチの操作で取得されたレジスタ値を用いて、１６ビットのソフトウェア乱数値Ｄ２が好適に更新されるようになっている。

以上説明したように、この第２実施形態では、左・中・右ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒの各操作タイミングでリフレッシュレジスタ１１４のレジスタ値をそれぞれ取得し、その取得した各レジスタ値の下位５または６ビットでソフトウェア乱数値Ｄ２を生成してＲＡＭ６５に格納しておき、次のゲームのスタートスイッチ１９の操作タイミングでカウント値ＤＡＴＡをラッチしてハードウェア乱数値Ｄ１を生成し、ハードウェア乱数値Ｄ１とソフトウェア乱数値Ｄ２との加算により、抽選結果の判定に用いる抽選用乱数値Ｄ３を生成している。

このように、第２実施形態によれば、左・中・右ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒの各操作タイミングでリフレッシュレジスタ１１４のレジスタ値をそれぞれ取得しているため、遊技者による複数の操作のばらつきを利用することで、ソフトウェア乱数値Ｄ２のランダム性を高めることができる。これによって、各ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒの操作タイミングを故意に調整して、生成する抽選用乱数値Ｄ３の当選確率を不正に向上するような不正行為を未然に防止することができる。

また、前回のゲームで取得した各レジスタ値の下位５または６ビットを用いて生成したソフトウェア乱数値Ｄ２と、今回のゲームで生成されたハードウェア乱数値Ｄ１との加算により、今回のゲームの抽選用乱数値Ｄ３を生成しているため、抽選用乱数値Ｄ３を生成するのに用いるソフトウェア乱数値Ｄ２とハードウェア乱数値Ｄ１とが互いに異なるゲームで生成されることから、左・中・右ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒの操作タイミングを故意に調整して、生成する抽選用乱数値Ｄ３の当選確率を不正に向上するような不正行為の実現を非常に困難にすることができる。

なお、上記第２実施形態では、ソフトウェア乱数値Ｄ２を格納するメモリ領域の各値をレジスタ値の取込前に５ビットローテイトし、１番目および２番目のストップスイッチの操作時に取得されたレジスタ値から下位の５ビットを取り込み、３番目のストップスイッチの操作時に取得されたレジスタ値から下位の６ビットを取り込むようにしているが、ビット数はこれに限られない。

例えば、レジスタ値の各取込前に６ビットローテイトし、１番目および２番目のストップスイッチの操作時に取得されたレジスタ値から下位の６ビットを取り込み、３番目のストップスイッチの操作時に取得されたレジスタ値から下位の４ビットを取り込むようにしてもよい。また、例えば、レジスタ値の取込前に７ビットずつローテイトし、１番目および２番目のストップスイッチの操作時に取得されたレジスタ値から下位の７ビットを取り込み、３番目のストップスイッチの操作時に取得されたレジスタ値から下位の２ビットを取り込むようにしてもよい。これらの形態では、上記第２実施形態と同様に、レジスタ値の取込前にローテイトするビット数が一定であるので、遊技プログラムの簡素化を図ることができるという利点がある。

なお、レジスタ値の取込前にローテイトするビット数をストップスイッチの操作ごとに変更し、その変更に応じてレジスタ値から取り込むビット数を変更設定する形態でも、遊技プログラムが上記各形態に比べて複雑化するものの、ソフトウェア乱数値Ｄ２を好適に更新することができる。

＜第３実施形態＞
図１６は本発明に係る遊技機の第３実施形態であるスロットマシンのメイン制御基板６３の機能および回路構成の要部を示すブロック図である。この図において、第１実施形態と同一物には同一符号を付し、第１実施形態と異なる点を中心に説明する。

この第３実施形態のスロットマシンは、第１実施形態と異なり、リールとして左・中・右リール１３Ｌ，１３Ｍ，１３Ｒの３個だけを備えている。すなわち、第３実施形態のスロットマシンは、第４リール、第４ストップスイッチおよび第４位置センサを備えていない。また、第３実施形態の取得手段１１５は、ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２の各操作タイミングに加えて、スタートスイッチ１９の操作タイミングでも、リフレッシュレジスタ１１４のレジスタ値を取得する。

図１７は第３実施形態における抽選用乱数値の生成処理サブルーチンの一例を示すフローチャート、図１８は第３実施形態におけるソフトウェア乱数値Ｄ２が格納されるＲＡＭ６５のメモリ領域に対するリフレッシュレジスタ１１４のレジスタ値の取込を説明する図である。第３実施形態のソフトウェア乱数値Ｄ２は、図１８に示すように、第１実施形態と同様に１６ビット（２バイト）で構成されている。

なお、第３実施形態のスロットマシンは、メインルーチン、抽選処理サブルーチン、回胴停止処理サブルーチン、ソフトウェア乱数値の更新処理サブルーチンについては第１実施形態と同様に動作するので、説明を省略する。ただし、回胴停止処理サブルーチンでは、ストップスイッチの操作（図８のステップ＃３２でＹＥＳ）ごとにソフトウェア乱数値の更新処理サブルーチン（図８のステップ＃３３）が実行される。したがって、ストップスイッチを４個備える第１実施形態ではソフトウェア乱数値の更新処理サブルーチンが４回実行されるのに対して、ストップスイッチを３個しか備えていない第３実施形態では、ソフトウェア乱数値の更新処理サブルーチンが３回だけ実行されることとなる。

このため、回胴停止処理サブルーチンにおけるソフトウェア乱数値の更新処理サブルーチンの実行による、図１８（ａ）に示す状態から図１８（ｇ）に示す状態までの移行については、図１１（ａ）〜（ｇ）に示す第１実施形態と全く同じであるが、第３実施形態の回胴停止処理サブルーチンでは図１８（ｇ）に示す状態で終了する。すなわち、ソフトウェア乱数値Ｄ２のうちアドレス「ＣＮＴＲ」の１バイトの上位４ビットは更新されないまま残っている。

第３実施形態における抽選用乱数値の生成処理サブルーチンでは、図１７に示すように、まず、スタートスイッチ１９が操作されたか否かが判別され（ステップ＃６０）、スタートスイッチ１９が操作されると（ステップ＃６０でＹＥＳ）、その操作時にラッチされたハードウェア乱数値Ｄ１が取得される（ステップ＃６１）。次いで、ソフトウェア乱数値Ｄ２の各値が右向きに４ビットローテイトされる（ステップ＃６２）。このステップ＃６２での右向きの４ビットローテイトによって、ソフトウェア乱数値Ｄ２を格納するメモリ領域の各値は、図１８（ｇ）に示す状態から図１８（ｈ）に示す状態に移行する。

次いで、リフレッシュレジスタ１１４のレジスタ値が取得され（ステップ＃６３）、そのレジスタ値の下位４ビットが、図１８（ｉ）に示すように、ソフトウェア乱数値Ｄ２の下位４ビットに取り込まれて（ステップ＃６４）、更新されたソフトウェア乱数値Ｄ２が生成される。次いで、ソフトウェア乱数値Ｄ２とハードウェア乱数値Ｄ１との加算により抽選用乱数値Ｄ３が生成されて（ステップ＃６５）、このサブルーチンを終了して図６の抽選処理サブルーチンに戻る。

以上説明したように、この第３実施形態では、左・中・右ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒの各操作タイミングでリフレッシュレジスタ１１４のレジスタ値をそれぞれ取得し、その取得した各レジスタ値の下位４ビットでソフトウェア乱数値Ｄ２を更新してＲＡＭ６５に格納しておき、次のゲームのスタートスイッチ１９の操作タイミングで、リフレッシュレジスタ１１４のレジスタ値を取得して更新されたソフトウェア乱数値Ｄ２を生成するとともにカウント値ＤＡＴＡをラッチしてハードウェア乱数値Ｄ１を生成し、ハードウェア乱数値Ｄ１とソフトウェア乱数値Ｄ２との加算により、抽選結果の判定に用いる抽選用乱数値Ｄ３を生成している。

このように、第３実施形態によれば、左・中・右ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒの各操作タイミングでリフレッシュレジスタ１１４のレジスタ値をそれぞれ取得するとともに、次のゲームのスタートスイッチ１９の操作タイミングでリフレッシュレジスタ１１４のレジスタ値を取得しているため、遊技者による複数の操作のばらつきを利用することで、ソフトウェア乱数値Ｄ２のランダム性を高めることができる。

また、前回のゲームで取得した各レジスタ値の下位４ビットおよび今回のゲームで取得した各レジスタ値の下位４ビットを用いて、今回のゲームのソフトウェア乱数値Ｄ２を生成しているため、ソフトウェア乱数値Ｄ２を生成するのに用いるレジスタ値が互いに異なるゲームで生成されることから、左・中・右ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒおよびスタートスイッチ１９の操作タイミングを故意に調整して、生成したソフトウェア乱数値Ｄ２を用いて生成する抽選用乱数値Ｄ３の当選確率を不正に向上するような不正行為の実現を非常に困難にすることができる。

＜変形形態＞
なお、本発明は上記各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、上記各実施形態では、ハードウェア乱数値Ｄ１、ソフトウェア乱数値Ｄ２および抽選用乱数値Ｄ３をそれぞれ１６ビットで構成しているが、本発明は１６ビットに限られず、例えば１４ビット（１０進数で０〜１６３８３）などで構成してもよい。

また、上記各実施形態では、リフレッシュレジスタ１１４のレジスタ値の取込前に、ソフトウェア乱数値Ｄ２が格納されたＲＡＭ６５のメモリ領域の各値を右向きにローテイトしているが、本発明のローテイト方向は右向きに限られず、左向きでもよい。

また、上記各実施形態では、リフレッシュレジスタ１１４のレジスタ値の取込前に行う、ソフトウェア乱数値Ｄ２が格納されたＲＡＭ６５のメモリ領域の各値のローテイト方向が右向きに固定されているが、本発明はこれに限られず、新たなソフトウェア乱数値Ｄ２の生成ごとにローテイト方向を決定するようにしてもよい。すなわち、例えばスタートスイッチ１９の操作タイミングでカウント値ＤＡＴＡがラッチ回路１１３によりラッチされたときのハードウェア乱数値Ｄ１の最下位ビットに基づきローテイト方向を決定するようにしてもよい。例えば、ハードウェア乱数値Ｄ１の最下位ビットが「０」であれば右向きとし、「１」であれば左向きとすればよい。

ここで、上記各実施形態では、抽選テーブル１１８として各入賞役の当選の数値範囲を予め設定しておき、その数値範囲に抽選用乱数値Ｄ３が含まれるか否かによって、抽選結果を判定するようにしている。したがって、各数値範囲に抽選用乱数値Ｄ３が含まれるか否かは、抽選用乱数値Ｄ３の上位ビットによって概略が決まってしまう。上記各実施形態では、ソフトウェア乱数値Ｄ２を更新する際に、ソフトウェア乱数値Ｄ２が格納されたＲＡＭ６５のメモリ領域の各値のローテイト方向が常に右向きで同一になっている。このとき、上記第１および第３実施形態では、ソフトウェア乱数値Ｄ２の上位ビットを構成するレジスタ値の取得順が３番目のストップスイッチの操作タイミングで常に同一になっているため、その３番目の操作タイミングのみを故意に調整すれば、生成する抽選用乱数値Ｄ３の当選確率を不正に向上できる可能性が残る。

これに対して、上記変形形態のように、各レジスタ値をメモリ領域に格納する際のローテイト方向をソフトウェア乱数値Ｄ２の生成ごとに決定するようにすると、ソフトウェア乱数値Ｄ２の上位ビットを構成するレジスタ値の取得順が常に同一にはならないため、スイッチの操作タイミングを故意に調整して、生成する抽選用乱数値Ｄ３の当選確率を不正に向上するような不正行為の実現をより確実に防止することができる。

また、上記各実施形態では、例えば図３などに示すように、メインＣＰＵ６１の動作用の基準クロックパルス信号を生成する基準発振回路６９とは別に発振回路１１１を備えているが、発振回路１１１に代えて基準発振回路６９を用いるようにすると、全体で必要な発振回路が１つで済み、構成の簡素化を図ることができる。ただし、抽選手段１１０のための発振回路としてメインＣＰＵ６１の基準発振回路６９を用いると、抽選のためのカウント値ＤＡＴＡのカウント周期がメインＣＰＵ６１の動作周期に一致する期間が生じるため、抽選手段１１０のための発振回路をメインＣＰＵ６１の基準発振回路６９とは別に設けている上記各実施形態の方が好ましい。

また、上記各実施形態では、例えば図９、図１４、図１７に示すように、リフレッシュレジスタ１１４のレジスタ値を取り込む際に、ＲＡＭ６５のソフトウェア乱数値を複数ビットずつローテイトしているが、本発明はこれに限られず、１ビットずつローテイトして１ビットずつレジスタ値を取り込むようにしてもよい。すなわち、最初に１ビットだけローテイトしたときは例えばレジスタ値の最下位の１ビットを取り込み、次に１ビットだけローテイトしたときは、最下位から２番目の１ビットを取り込むなど、ＲＡＭ６５のソフトウェア乱数値を１ビットずつローテイトして、１ビットずつ順番にレジスタ値を取り込むようにしてもよい。

また、上記各実施形態では、リフレッシュレジスタ１１４のレジスタ値を取り込む際にＲＡＭ６５のソフトウェア乱数値をローテイトしているが、本発明はこれに限られず、例えばＲＡＭ６５のソフトウェア乱数値におけるレジスタ値の取込領域を抽選により決定してもよい。図１９はＲＡＭ６５のソフトウェア乱数値におけるレジスタ値の取込領域の決定方法の別の例を説明する図である。すなわち、この変形形態では、ＲＡＭ６５のソフトウェア乱数値の格納領域を、図１９（ａ）に示すように、０〜３ビット、４〜７ビット、８〜１１ビット、１２〜１５ビットのそれぞれ４ビットからなる４つの領域に分けておく。そして、取得したリフレッシュレジスタ１１４のレジスタ値の下位２ビットの値に基づき、そのレジスタ値の取込領域を決定する。

例えば、図１９（ｂ）に示すように１番目のストップスイッチ操作時に取得したレジスタ値の下位２ビットが「１１」であれば、ＲＡＭ６５のソフトウェア乱数値の１２〜１５ビットの領域に取り込む。また、図１９（ｃ）に示すように２番目のストップスイッチ操作時に取得したレジスタ値の下位２ビットが「１０」であれば８〜１１ビットの領域に取り込む。また、図１９（ｄ）に示すように３番目のストップスイッチ操作時に取得したレジスタ値の下位２ビットが「０１」であれば４〜７ビットの領域に取り込む。また、図１９（ｅ）に示すように４番目のストップスイッチ操作時に取得したレジスタ値の下位２ビットが「００」であれば０〜３ビットの領域に取り込む。このように、ストップスイッチ操作時に取得したレジスタ値の下位２ビットに基づき、ＲＡＭ６５のソフトウェア乱数値におけるレジスタ値の取込領域を決定することにより、ソフトウェア乱数値Ｄ２のランダム性をさらに向上することができる。

ここで、例えば１番目のストップスイッチ操作時に取得したレジスタ値の下位２ビットが「１１」であって、２番目のストップスイッチ操作時に取得したレジスタ値の下位２ビットも「１１」である場合など、下位２ビットの組合せが重複した場合には、対応する領域の右側または左側の予め設定された側に隣接する未取込の領域に取り込むようにすればよい。このようにすると、ゲームごとにソフトウェア乱数値の全ビットを更新することができる。

なお、この下位２ビットの組合せが重複した場合であっても、そのまま決められた領域に取り込むようにしてもよい。すなわち、１番目および２番目のストップスイッチ操作時に取得したレジスタ値の下位２ビットが、いずれも「１１」である場合であっても、２番目のストップスイッチ操作時に取得したレジスタ値の下位４ビットを１２〜１５ビットの領域に取り込んで、１番目のストップスイッチ操作時に取得したレジスタ値の下位４ビットを書き換えてしまうようにしてもよい。この場合には、ゲームごとに、ソフトウェア乱数値の４つの領域で更新されない領域が生じ得る。すなわち、前回のゲームで取り込まれたレジスタ値がそのまま使用される４ビット領域が生じ得る。しかし、これで支障を来すことはなく、その場合でも、ソフトウェア乱数値Ｄ２のランダム性を向上できるという利点がある。

また、上記第２実施形態のように、リフレッシュレジスタ１１４から取り込むレジスタ値のビット数が、５，５，６ビットに設定されている場合には、ＲＡＭ６５のソフトウェア乱数値の格納領域を、例えば０〜４ビット、５〜９ビット、１０〜１５ビットの３つの領域に分けておき、５ビットの取込領域を例えばレジスタ値の下位１ビットにより決定すればよい。この形態でも、６ビットの取込領域は固定されるものの、５ビットの取込領域が抽選により決定されるため、ソフトウェア乱数値Ｄ２のランダム性を向上することができる。

また、上記第１〜第３実施形態では、ＲＡＭ６５のソフトウェア乱数値に取り込むリフレッシュレジスタ１１４のレジスタ値のビット数は固定されている。すなわち、第１、第３実施形態では、取得したリフレッシュレジスタ１１４のレジスタ値の下位４ビットを取り込んでおり、第２実施形態では、順に、レジスタ値の下位５，５，６ビットを取り込んでいる。しかし、本発明はこれに限られず、ＲＡＭ６５のソフトウェア乱数値に取り込むレジスタ値のビット数を抽選により決定してもよい。すなわち、例えば、レジスタ値の下位２ビットが「１１」であれば下位４ビットを取り込み、下位２ビットが「１０」であれば下位３ビットを取り込み、下位２ビットが「０１」であれば下位２ビットを取り込み、下位２ビットが「００」であれば下位１ビットを取り込む。この変形形態では、ゲームごとに、ソフトウェア乱数値のうちで更新されないビットが生じ得る。すなわち、前回のゲームで取り込まれたレジスタ値がそのまま使用されるビットが生じ得る。しかし、これで支障を来すことはなく、その場合でも、ソフトウェア乱数値Ｄ２のランダム性を向上できるという利点がある。

また、上記各実施形態では、メインＣＰＵ６１が内蔵するリフレッシュレジスタ１１４を用いてソフトウェア乱数値Ｄ２を生成しているが、本発明はこれに限られず、例えば基準発振回路６９からの基準クロックパルス信号をカウントするカウント手段をメインＣＰＵ６１が備えるようにして、そのカウント値を取得手段１１５が取得してソフトウェア乱数値Ｄ２を生成してもよい。

また、上記各実施形態では、取得手段１１５は、遊技者によるスタートスイッチ１９またはストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ，２２の操作タイミングでリフレッシュレジスタ１１４のレジスタ値を取得しているが、本発明はこれに限られず、ベットスイッチ１５、最大ベットスイッチ１７などの他のスイッチの操作タイミングや、投入センサ５１により検出される遊技者のメダル投入の操作タイミングで、レジスタ値を取得するようにしてもよい。

また、上記実施形態ではメイン制御基板６３およびサブ制御基板７３の別々の制御基板を備え、それぞれＣＰＵおよびメモリを備える構成となっているが、本発明はこれに限られず、１つの制御基板を備え、１つのＣＰＵおよび１つのメモリで構成してもよい。

本発明に係る遊技機の第１実施形態であるスロットマシンの外観を示す斜視図である。 スロットマシンの電気的構成を示すブロック図である。 メイン制御基板の機能および回路構成の要部を示すブロック図である。 抽選手段の抽選テーブルの一例を示す図である。 １ゲームのメインルーチンの一例を示すフローチャートである。 図５のステップ＃１２の抽選処理サブルーチンの一例を示すフローチャートである。 図６のステップ＃２０の抽選用乱数値の生成処理サブルーチンの一例を示すフローチャートである。 図５のステップ＃１４の回胴停止処理サブルーチンの一例を示すフローチャートである。 図８のステップ＃３３のソフトウェア乱数値の更新処理サブルーチンの一例を示すフローチャートである。 ソフトウェア乱数値が格納されるＲＡＭのメモリ領域に対するリフレッシュレジスタのレジスタ値の取込を説明する図である。 本発明に係る遊技機の第２実施形態であるスロットマシンの外観を示す斜視図である。 第２実施形態のスロットマシンの電気的構成を示すブロック図である。 第２実施形態のメイン制御基板の機能および回路構成の要部を示すブロック図である。 第２実施形態のソフトウェア乱数値の更新処理サブルーチンの一例を示すフローチャートである。 第２実施形態におけるソフトウェア乱数値が格納されるＲＡＭのメモリ領域に対するリフレッシュレジスタのレジスタ値の取込を説明する図である。 本発明に係る遊技機の第３実施形態であるスロットマシンのメイン制御基板の機能および回路構成の要部を示すブロック図である。 第３実施形態における抽選用乱数値の生成処理サブルーチンの一例を示すフローチャートである。 第３実施形態におけるソフトウェア乱数値が格納されるＲＡＭのメモリ領域に対するリフレッシュレジスタのレジスタ値の取込を説明する図である。 ＲＡＭ６５のソフトウェア乱数値におけるレジスタ値の取込領域の決定方法の別の例を説明する図である。

符号の説明

１９…スタートスイッチ、２１Ｌ，２１Ｍ，２１Ｒ…左・中・右ストップスイッチ、２２…第４ストップスイッチ、６１…メインＣＰＵ、１１０…抽選手段、１１１…発振回路（発振手段）、１１２…カウント回路（カウント手段）、１１３…ラッチ回路（ハード乱数生成手段）、１１４…リフレッシュレジスタ（数値生成手段）、１１５…取得手段、１１６…抽選用乱数生成手段、１１６ａ…ソフト乱数生成部（抽選用乱数生成手段）、１１６ｂ…演算部（抽選用乱数生成手段）、１１８…抽選テーブル、１１９…抽選判定手段、Ｄ１…ハードウェア乱数値、Ｄ２…ソフトウェア乱数値、Ｄ３…抽選用乱数値

Claims (10)

1. メダル投入後のスタートスイッチの操作により、外周面に複数の図柄がそれぞれ表示された複数のリールを回転開始させるとともに抽選を行い、前記各リールに対応してそれぞれ設けられた各ストップスイッチの操作により、抽選結果に応じた位置で前記各リールを停止させてゲームを終了させる制御手段を備えた遊技機において、
   前記制御手段は、
   遊技プログラムの各命令を順次読み込んで実行するＣＰＵを備えるとともに、
   前記ＣＰＵにより構成され所定のタイミングごとにインクリメントされる数値を生成する数値生成手段と、
   ハードウェア乱数値をゲームごとに生成するハード乱数生成手段と、
   遊技者による複数の操作の各操作タイミングで前記数値生成手段により生成される数値を取得する取得手段と、
   前記ハード乱数生成手段により生成された前記ハードウェア乱数値と前記取得手段により取得された前記数値とを演算して、前記抽選結果の判定に用いる抽選用乱数値を生成する抽選用乱数生成手段と
   を備えていることを特徴とする遊技機。
2. 前記取得手段は、ゲームごとに少なくとも２個の前記ストップスイッチの操作タイミングで前記数値生成手段の数値をそれぞれ取得し、
   前記抽選用乱数生成手段は、前回のゲームで取得された前記各数値の少なくとも一部の所定数ビットを用いてソフトウェア乱数値を生成し、該ソフトウェア乱数値と今回のゲームで生成された前記ハードウェア乱数値とを演算して、今回のゲームの前記抽選用乱数値を生成する
   ことを特徴とする請求項１に記載の遊技機。
3. 前記複数のリールおよび前記各ストップスイッチとしてそれぞれ４個ずつ備え、
   前記ハード乱数生成手段は１６ビットの前記ハードウェア乱数値を生成し、
   前記取得手段は、ゲームごとに前記各ストップスイッチの操作タイミングで前記数値生成手段の数値をそれぞれ取得し、
   前記抽選用乱数生成手段は、前記取得手段が取得した４個の前記各数値の下位４ビットを用いて１６ビットの前記ソフトウェア乱数値を生成し、該ソフトウェア乱数値と前記ハードウェア乱数値とを演算して、１６ビットの前記抽選用乱数値を生成する
   ことを特徴とする請求項２に記載の遊技機。
4. 前記複数のリールおよび前記各ストップスイッチとしてそれぞれ３個ずつ備え、
   前記ハード乱数生成手段は１６ビットの前記ハードウェア乱数値を生成し、
   前記取得手段は、ゲームごとに前記各ストップスイッチの操作タイミングで前記数値生成手段の数値をそれぞれ取得し、
   前記抽選用乱数生成手段は、前記取得手段が取得した３個の前記各数値の下位４ないし６ビットを用いて１６ビットの前記ソフトウェア乱数値を生成し、該ソフトウェア乱数値と前記ハードウェア乱数値とを演算して、１６ビットの前記抽選用乱数値を生成する
   ことを特徴とする請求項２に記載の遊技機。
5. 前記取得手段は、ゲームごとに少なくとも１個の前記ストップスイッチの操作タイミングで前記数値生成手段の数値を取得するとともに、ゲームごとに前記スタートスイッチの操作タイミングで前記数値生成手段の数値を取得し、
   前記抽選用乱数生成手段は、前回のゲームで少なくとも１個の前記ストップスイッチの操作タイミングで取得された少なくとも１個の前記数値の少なくとも一部の所定数ビットおよび今回のゲームで前記スタートスイッチの操作タイミングで取得された前記数値の少なくとも一部の所定数ビットを用いてソフトウェア乱数値を生成し、該ソフトウェア乱数値と今回のゲームで生成された前記ハードウェア乱数値とを演算して、今回のゲームの前記抽選用乱数値を生成する
   ことを特徴とする請求項１に記載の遊技機。
6. 前記複数のリールおよび前記各ストップスイッチとしてそれぞれ３個ずつ備え、
   前記ハード乱数生成手段は１６ビットの前記ハードウェア乱数値を生成し、
   前記取得手段は、ゲームごとに前記各ストップスイッチの操作タイミングで前記数値生成手段の数値をそれぞれ取得するとともに、ゲームごとに前記スタートスイッチの操作タイミングで前記数値生成手段の数値を取得し、
   前記抽選用乱数生成手段は、前記取得手段が取得した合計４個の前記数値のそれぞれ下位４ビットを用いて１６ビットの前記ソフトウェア乱数値を生成し、該ソフトウェア乱数値と前記ハードウェア乱数値とを演算して、１６ビットの前記抽選用乱数値を生成する
   ことを特徴とする請求項５に記載の遊技機。
7. 前記抽選用乱数生成手段は、前記取得手段が取得した前記各数値のそれぞれ設定された所定数ビットを用いて前記ソフトウェア乱数値を生成するもので、前記取得手段による前記各数値の取得ごとに、前記ソフトウェア乱数値の格納用に予め設定されたメモリ領域のデータを前記各所定数ビットだけ左右のいずれか一方向にローテイトした後に、前記取得手段が取得した前記数値の各所定数ビットを前記メモリ領域に格納する
   ことを特徴とする請求項２ないし６のいずれかに記載の遊技機。
8. 前記抽選用乱数生成手段は、前記各数値を前記メモリ領域に格納する際のローテイト方向を前記ソフトウェア乱数値の生成ごとに決定する
   ことを特徴とする請求項７に記載の遊技機。
9. 前記数値生成手段は、前記ＣＰＵに内蔵され、メモリに記憶されたデータ内容のリフレッシュ動作のために用いることが可能な前記ＣＰＵの命令フェッチ毎に値が更新されるリフレッシュレジスタからなることを特徴とする請求項１ないし８のいずれかに記載の遊技機。
10. 前記ハード乱数生成手段は、
    所定の発振周波数のクロックパルス信号を出力する発振手段と、
    前記発振手段からの前記クロックパルス信号をカウントするカウント手段と
    を備え、
    遊技者による前記スタートスイッチの操作タイミングでの前記カウント手段のカウント値を前記ハードウェア乱数値とする
    ことを特徴とする請求項１ないし９のいずれかに記載の遊技機。

Images